JP2000252341A - 半導体欠陥解析システムおよび方法 - Google Patents
半導体欠陥解析システムおよび方法Info
- Publication number
- JP2000252341A JP2000252341A JP11056128A JP5612899A JP2000252341A JP 2000252341 A JP2000252341 A JP 2000252341A JP 11056128 A JP11056128 A JP 11056128A JP 5612899 A JP5612899 A JP 5612899A JP 2000252341 A JP2000252341 A JP 2000252341A
- Authority
- JP
- Japan
- Prior art keywords
- defect
- defects
- semiconductor
- estimated
- size distribution
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Testing Or Measuring Of Semiconductors Or The Like (AREA)
Abstract
(57)【要約】
【課題】 欠陥起因歩留まり解析方法の有効性を保証
し、ウェーハ上の欠陥に基づく不良発生要因推定を容易
化する半導体欠陥解析システムを提供する。 【解決手段】 半導体ウェーハ上の欠陥サイズ分布と半
導体ウェーハ上に形成される半導体素子の設計データか
ら確率欠陥数を求める確率欠陥算出部８と、半導体素子
の電気不良パターンを分類することで推定欠陥数を求め
る推定欠陥算出部６と、確率欠陥数と推定欠陥数を比較
し、確率欠陥数が推定欠陥数に一致するように欠陥サイ
ズ分布を補正する突き合わせ部７を具備する半導体欠陥
解析システムである。欠陥サイズ分布の妥当性を評価
し、確率欠陥数の信頼性を高める。
し、ウェーハ上の欠陥に基づく不良発生要因推定を容易
化する半導体欠陥解析システムを提供する。 【解決手段】 半導体ウェーハ上の欠陥サイズ分布と半
導体ウェーハ上に形成される半導体素子の設計データか
ら確率欠陥数を求める確率欠陥算出部８と、半導体素子
の電気不良パターンを分類することで推定欠陥数を求め
る推定欠陥算出部６と、確率欠陥数と推定欠陥数を比較
し、確率欠陥数が推定欠陥数に一致するように欠陥サイ
ズ分布を補正する突き合わせ部７を具備する半導体欠陥
解析システムである。欠陥サイズ分布の妥当性を評価
し、確率欠陥数の信頼性を高める。
Description
【０００１】
【発明の属する技術分野】本発明は、半導体ウェーハ上
の欠陥を解析する半導体欠陥解析システムおよび方法に
関する。特に、本発明は、半導体ウェーハ上の欠陥に基
づく不良発生要因の推定を容易化する半導体欠陥解析シ
ステムおよび方法に関する。
の欠陥を解析する半導体欠陥解析システムおよび方法に
関する。特に、本発明は、半導体ウェーハ上の欠陥に基
づく不良発生要因の推定を容易化する半導体欠陥解析シ
ステムおよび方法に関する。
【０００２】
【従来の技術】半導体製造工程では、製品の歩留まり向
上のため、工程途中で半導体ウェーハ表面の欠陥を検査
し、半導体製造ラインの状況を解析することが行われて
いる。ウェーハの欠陥解析方法として、工程途中でウェ
ーハ表面の欠陥の位置、サイズ等の情報を収集し、それ
らの情報と設計データを比較することでその欠陥が製品
の不良発生要因となり得るか否かを判定するものがあ
る。ところが、半導体チップの設計データは膨大な量で
あり、工程途中にオンラインでそのデータを使用するこ
とはほとんど不可能である。
上のため、工程途中で半導体ウェーハ表面の欠陥を検査
し、半導体製造ラインの状況を解析することが行われて
いる。ウェーハの欠陥解析方法として、工程途中でウェ
ーハ表面の欠陥の位置、サイズ等の情報を収集し、それ
らの情報と設計データを比較することでその欠陥が製品
の不良発生要因となり得るか否かを判定するものがあ
る。ところが、半導体チップの設計データは膨大な量で
あり、工程途中にオンラインでそのデータを使用するこ
とはほとんど不可能である。
【０００３】近年、欠陥のサイズ分布と半導体チップの
設計データを統計的確率処理して製品が電気不良となる
確率を求める欠陥解析方法が提案されている。以下、こ
の方法を欠陥起因歩留まり解析方法と呼ぶ。この欠陥起
因歩留まり解析方法は、欠陥サイズおよび不良の原因を
パラメータとして不良の発生する面積を示す関数を予め
設計データから計算し、その関数を用いて実際の欠陥に
対する不良発生確率を求めるものである。この方法で
は、保持するデータ量が非常に少なく、工程途中のオン
ラインでの使用も可能である。しかし、欠陥の情報には
未知数の部分が多く、欠陥の検出感度も十分ではない。
また、欠陥サイズ分布の定義が不確定の上、その計測精
度にも問題がある。したがって、この方法を有効なもの
とするには、欠陥のサイズ分布の妥当性を評価する必要
がある。
設計データを統計的確率処理して製品が電気不良となる
確率を求める欠陥解析方法が提案されている。以下、こ
の方法を欠陥起因歩留まり解析方法と呼ぶ。この欠陥起
因歩留まり解析方法は、欠陥サイズおよび不良の原因を
パラメータとして不良の発生する面積を示す関数を予め
設計データから計算し、その関数を用いて実際の欠陥に
対する不良発生確率を求めるものである。この方法で
は、保持するデータ量が非常に少なく、工程途中のオン
ラインでの使用も可能である。しかし、欠陥の情報には
未知数の部分が多く、欠陥の検出感度も十分ではない。
また、欠陥サイズ分布の定義が不確定の上、その計測精
度にも問題がある。したがって、この方法を有効なもの
とするには、欠陥のサイズ分布の妥当性を評価する必要
がある。
【０００４】
【発明が解決しようとする課題】本発明は、このような
課題を解決し、欠陥起因歩留まり解析方法の有効性を保
証し、ウェーハ上の欠陥に基づく不良発生要因推定を容
易化する半導体欠陥解析システムおよび方法を提供する
ことを目的とする。
課題を解決し、欠陥起因歩留まり解析方法の有効性を保
証し、ウェーハ上の欠陥に基づく不良発生要因推定を容
易化する半導体欠陥解析システムおよび方法を提供する
ことを目的とする。
【０００５】
【課題を解決するための手段】上記課題を解決するため
に、本発明は、半導体ウェーハ上の欠陥サイズ分布とそ
の半導体ウェーハ上に形成される半導体素子の設計デー
タから確率欠陥数を求める第１の手段と、半導体素子の
電気不良パターンを分類することで推定欠陥数を求める
第２の手段と、確率欠陥数と推定欠陥数を比較し、確率
欠陥数が推定欠陥数に一致するように欠陥サイズ分布を
補正する第３の手段とを少なくとも具備することを特徴
とする半導体欠陥解析システムを提供する。
に、本発明は、半導体ウェーハ上の欠陥サイズ分布とそ
の半導体ウェーハ上に形成される半導体素子の設計デー
タから確率欠陥数を求める第１の手段と、半導体素子の
電気不良パターンを分類することで推定欠陥数を求める
第２の手段と、確率欠陥数と推定欠陥数を比較し、確率
欠陥数が推定欠陥数に一致するように欠陥サイズ分布を
補正する第３の手段とを少なくとも具備することを特徴
とする半導体欠陥解析システムを提供する。
【０００６】本発明によれば、統計的確率処理により求
められる確率欠陥数の信頼性を向上できる。したがっ
て、工程途中で発生した欠陥に基づいて不良要因の特定
を行なうことができる。その結果、工程途中の欠陥対策
を効果的に支援し、早期に製品の歩留まり改善の対策を
行うことが可能となる。
められる確率欠陥数の信頼性を向上できる。したがっ
て、工程途中で発生した欠陥に基づいて不良要因の特定
を行なうことができる。その結果、工程途中の欠陥対策
を効果的に支援し、早期に製品の歩留まり改善の対策を
行うことが可能となる。
【０００７】
【発明の実施の形態】図１は、本発明の実施の形態に係
る半導体欠陥解析システムの構成を示す図である。本発
明の実施の形態に係る半導体欠陥解析システムは、光学
的手段等を用いて半導体ウェーハ上に発生した欠陥の欠
陥データ（たとえば、欠陥の座標、サイズ、形状や色等
の外観的特徴など）を検出する欠陥検査部１と、欠陥検
査部１が検出した欠陥データを格納する第１のデータベ
ース２と、第１のデータベース２に格納された欠陥デー
タに基づいて欠陥を分類し、その分類結果を第１のデー
タベースに格納する欠陥分類部３と、半導体ウェーハ上
の半導体装置を電気測定し、不良ビットを検出するテス
タ４と、テスタ４が検出した不良ビットデータを格納す
る第２のデータベース５と、第２のデータベース５に格
納された不良ビットデータから不良パターン（フェイル
・ビット・マップ）を分類することで推定欠陥を求め、
第２のデータベース５に格納する推定欠陥算出部６と、
確率欠陥数と推定欠陥数を突き合わせる突き合わせ部７
と、確率欠陥数を算出する確率欠陥算出部８とを有して
いる。
る半導体欠陥解析システムの構成を示す図である。本発
明の実施の形態に係る半導体欠陥解析システムは、光学
的手段等を用いて半導体ウェーハ上に発生した欠陥の欠
陥データ（たとえば、欠陥の座標、サイズ、形状や色等
の外観的特徴など）を検出する欠陥検査部１と、欠陥検
査部１が検出した欠陥データを格納する第１のデータベ
ース２と、第１のデータベース２に格納された欠陥デー
タに基づいて欠陥を分類し、その分類結果を第１のデー
タベースに格納する欠陥分類部３と、半導体ウェーハ上
の半導体装置を電気測定し、不良ビットを検出するテス
タ４と、テスタ４が検出した不良ビットデータを格納す
る第２のデータベース５と、第２のデータベース５に格
納された不良ビットデータから不良パターン（フェイル
・ビット・マップ）を分類することで推定欠陥を求め、
第２のデータベース５に格納する推定欠陥算出部６と、
確率欠陥数と推定欠陥数を突き合わせる突き合わせ部７
と、確率欠陥数を算出する確率欠陥算出部８とを有して
いる。
【０００８】欠陥分類部３は欠陥座標に基づいて欠陥を
位置決めし、欠陥の円形度、色等の外観的特徴によって
欠陥の種類を決定する。
位置決めし、欠陥の円形度、色等の外観的特徴によって
欠陥の種類を決定する。
【０００９】突き合わせ部７は二つの役割を担ってい
る。（１）突き合わせ部７は欠陥データから欠陥の種類
ごとの欠陥のサイズ分布を求め、その欠陥のサイズ分布
を確率欠陥算出部８に渡す。（２）突き合わせ部７は確
率欠陥数の集計結果と推定欠陥数の集計結果を比較し、
集計結果に差がある場合には欠陥のサイズ分布を補正す
る。また、突き合わせ部７は確率欠陥数の集計結果と推
定欠陥数の集計結果を同時に表示する表示手段と、外部
から欠陥のサイズ分布の補正値を入力する入力手段を備
えている。また、欠陥のサイズ分布の補正は突き合わせ
部７が自動的に行ってもよい。
る。（１）突き合わせ部７は欠陥データから欠陥の種類
ごとの欠陥のサイズ分布を求め、その欠陥のサイズ分布
を確率欠陥算出部８に渡す。（２）突き合わせ部７は確
率欠陥数の集計結果と推定欠陥数の集計結果を比較し、
集計結果に差がある場合には欠陥のサイズ分布を補正す
る。また、突き合わせ部７は確率欠陥数の集計結果と推
定欠陥数の集計結果を同時に表示する表示手段と、外部
から欠陥のサイズ分布の補正値を入力する入力手段を備
えている。また、欠陥のサイズ分布の補正は突き合わせ
部７が自動的に行ってもよい。
【００１０】確率欠陥算出部８は突き合わせ部７から与
えられる欠陥のサイズ分布と予め用意された半導体チッ
プの設計データを基に統計的確率手法を用いて電気不良
となる確率欠陥数を求める。具体的には、半導体装置の
チップ全体の設計データから短絡、開放、リークといっ
た欠陥要因の不良が生じる面積がどの程度あるかを示す
関数を作成し、その関数を用いて与えられた欠陥のサイ
ズ分布に対する不良確率を算出する。そして、この不良
確率から不良チップを判定することで確率欠陥数を求め
る。ここで、「確率欠陥数」とは一定の確率で電気不良
となる欠陥の数をいう。
えられる欠陥のサイズ分布と予め用意された半導体チッ
プの設計データを基に統計的確率手法を用いて電気不良
となる確率欠陥数を求める。具体的には、半導体装置の
チップ全体の設計データから短絡、開放、リークといっ
た欠陥要因の不良が生じる面積がどの程度あるかを示す
関数を作成し、その関数を用いて与えられた欠陥のサイ
ズ分布に対する不良確率を算出する。そして、この不良
確率から不良チップを判定することで確率欠陥数を求め
る。ここで、「確率欠陥数」とは一定の確率で電気不良
となる欠陥の数をいう。
【００１１】次に、本発明の実施の形態の動作について
図１を参照して説明する。まず、欠陥検査部１は光学顕
微鏡等の光学的手段を用いて半導体ウェーハ上に発生し
た欠陥の欠陥データを検出する。そして、欠陥検査部１
は検出した欠陥データを第１のデータベース２に格納す
る。欠陥データは欠陥分類部３に送られ、欠陥の分類が
行われる。たとえば欠陥座標によって欠陥の位置が決め
られ、欠陥の円形度、色等の外観的特徴によって欠陥の
種類が決定される。また欠陥のサイズも光学的検査によ
り決定される。分類終了後、欠陥分類部３はその欠陥分
類結果を第１のデータベース２に登録する。図２は、第
１のデータベース２に登録された欠陥分類結果の例を示
す図である。なお、欠陥検査部１が検出した欠陥データ
は光学的手段によるものなので、実存する欠陥すべてが
検出されるわけではない。
図１を参照して説明する。まず、欠陥検査部１は光学顕
微鏡等の光学的手段を用いて半導体ウェーハ上に発生し
た欠陥の欠陥データを検出する。そして、欠陥検査部１
は検出した欠陥データを第１のデータベース２に格納す
る。欠陥データは欠陥分類部３に送られ、欠陥の分類が
行われる。たとえば欠陥座標によって欠陥の位置が決め
られ、欠陥の円形度、色等の外観的特徴によって欠陥の
種類が決定される。また欠陥のサイズも光学的検査によ
り決定される。分類終了後、欠陥分類部３はその欠陥分
類結果を第１のデータベース２に登録する。図２は、第
１のデータベース２に登録された欠陥分類結果の例を示
す図である。なお、欠陥検査部１が検出した欠陥データ
は光学的手段によるものなので、実存する欠陥すべてが
検出されるわけではない。
【００１２】推定欠陥算出部６はテスタ４が検出した不
良ビットデータから不良パターンを分類することで推定
欠陥を求める。半導体製造工程途中のランダム欠陥は製
品の電気不良を局部または全体に引き起こす。この電気
不良は半導体装置の最終的な電気測定によって確認でき
る。特に、メモリ製品ではメモリセル単位で不良ビット
を判定でき、その不良パターンはメモリの構造に起因す
る。したがって、不良パターンを分類すれば欠陥の発生
工程および不良の原因を知ることができるのである。な
お、推定欠陥算出部６が求めた欠陥のすべてが欠陥検査
部１によって検出されているとは限らない。そのため、
推定欠陥算出部６が求めた欠陥をここでは「推定欠陥」
と呼ぶ。図３は、推定欠陥算出部６が求めた推定欠陥の
例を示す図である。
良ビットデータから不良パターンを分類することで推定
欠陥を求める。半導体製造工程途中のランダム欠陥は製
品の電気不良を局部または全体に引き起こす。この電気
不良は半導体装置の最終的な電気測定によって確認でき
る。特に、メモリ製品ではメモリセル単位で不良ビット
を判定でき、その不良パターンはメモリの構造に起因す
る。したがって、不良パターンを分類すれば欠陥の発生
工程および不良の原因を知ることができるのである。な
お、推定欠陥算出部６が求めた欠陥のすべてが欠陥検査
部１によって検出されているとは限らない。そのため、
推定欠陥算出部６が求めた欠陥をここでは「推定欠陥」
と呼ぶ。図３は、推定欠陥算出部６が求めた推定欠陥の
例を示す図である。
【００１３】突き合わせ部７は図２に示した欠陥分類結
果に基づいて欠陥のサイズ分布を求める。欠陥のサイズ
分布は欠陥の種類ごとに求められ、欠陥サイズ分布ごと
の欠陥数が表示される。図４は、欠陥のサイズ分布の例
を示す図である。確率欠陥算出部８は図４に示した欠陥
のサイズ分布とチップ全体の設計データを基に統計的確
率手法を用いて電気不良の要因となる確率欠陥数を求め
る。また、突き合わせ部７は図３に示した推定欠陥を集
計し、推定欠陥数を求める。そして、突き合わせ部７は
確率欠陥数と推定欠陥数を突き合わせる。図５は、確率
欠陥数と推定欠陥数を突き合わせた図である。突き合わ
せの結果、確率欠陥数と推定欠陥数が大きく異なる場合
には確率欠陥数が推定欠陥数に一致するように確率欠陥
数を補正する。確率欠陥数は欠陥のサイズ分布に基づい
て算出されるので、欠陥のサイズ分布を補正し、確率欠
陥数を再度計算することになる。その補正は外部から指
定してもよいし、突き合わせ部７が自動で行ってもよ
い。
果に基づいて欠陥のサイズ分布を求める。欠陥のサイズ
分布は欠陥の種類ごとに求められ、欠陥サイズ分布ごと
の欠陥数が表示される。図４は、欠陥のサイズ分布の例
を示す図である。確率欠陥算出部８は図４に示した欠陥
のサイズ分布とチップ全体の設計データを基に統計的確
率手法を用いて電気不良の要因となる確率欠陥数を求め
る。また、突き合わせ部７は図３に示した推定欠陥を集
計し、推定欠陥数を求める。そして、突き合わせ部７は
確率欠陥数と推定欠陥数を突き合わせる。図５は、確率
欠陥数と推定欠陥数を突き合わせた図である。突き合わ
せの結果、確率欠陥数と推定欠陥数が大きく異なる場合
には確率欠陥数が推定欠陥数に一致するように確率欠陥
数を補正する。確率欠陥数は欠陥のサイズ分布に基づい
て算出されるので、欠陥のサイズ分布を補正し、確率欠
陥数を再度計算することになる。その補正は外部から指
定してもよいし、突き合わせ部７が自動で行ってもよ
い。
【００１４】また、補正係数ｒを ｒ＝確率欠陥数／推定欠陥数 と定義し、その補正係数ｒを長期にわたりモニタリング
することで欠陥サイズ分布補正値の妥当性を評価でき
る。そして、信頼性のある補正値が得られれば、その値
を用いて欠陥のサイズ分布を補正し、確率欠陥数を求め
れば、高信頼性の不良要因推定を行なうことができる。
図６は、補正係数ｒのトレンドグラフの例を示す図であ
る。
することで欠陥サイズ分布補正値の妥当性を評価でき
る。そして、信頼性のある補正値が得られれば、その値
を用いて欠陥のサイズ分布を補正し、確率欠陥数を求め
れば、高信頼性の不良要因推定を行なうことができる。
図６は、補正係数ｒのトレンドグラフの例を示す図であ
る。
【００１５】本発明の実施の形態によれば、欠陥起因歩
留まり解析方法の有効性を保証することが可能となる。
したがって、この方法を用いて工程途中で発生した欠陥
に基づいて不良要因の特定を行なうことができる。
留まり解析方法の有効性を保証することが可能となる。
したがって、この方法を用いて工程途中で発生した欠陥
に基づいて不良要因の特定を行なうことができる。
【００１６】
【発明の効果】本発明によれば、工程途中の欠陥対策を
効果的に支援し、早期に製品の歩留まり改善の対策を行
うことが可能となる。
効果的に支援し、早期に製品の歩留まり改善の対策を行
うことが可能となる。
【図１】本発明の実施の形態に係る半導体欠陥解析シス
テムの構成を示す図である。
テムの構成を示す図である。
【図２】欠陥分類結果の例を示す図である。
【図３】推定欠陥の例を示す図である。
【図４】欠陥のサイズ分布の例を示す図である。
【図５】確率欠陥数と推定欠陥数を突き合わせた図であ
る。
る。
【図６】補正係数ｒのトレンドグラフの例を示す図であ
る。
る。
１ 欠陥検査部 ２ 第１のデータベース ３ 欠陥分類部 ４ テスタ ５ 第２のデータベース ６ 推定欠陥算出部 ７ 突き合わせ部 ８ 確率欠陥算出部
Claims (5)
- 【請求項１】 半導体ウェーハ上の欠陥サイズ分布と前
記半導体ウェーハ上に形成される半導体素子の設計デー
タから確率欠陥数を求める第１の手段と、 前記半導体素子の電気不良パターンを分類することで推
定欠陥数を求める第２の手段と、 前記確率欠陥数と前記推定欠陥数を比較し、前記確率欠
陥数が前記推定欠陥数に一致するように前記欠陥サイズ
分布を補正する第３の手段とを少なくとも具備すること
を特徴とする半導体欠陥解析システム。 - 【請求項２】 前記第１の手段は、前記欠陥サイズ分布
と前記設計データを統計的確率処理して前記確率欠陥数
を求めることを特徴とする請求項１に記載の半導体欠陥
解析システム。 - 【請求項３】 前記第３の手段は、前記欠陥サイズ分布
の補正値をモニタリングする手段を具備することを特徴
とする請求項１に記載の半導体欠陥解析システム。 - 【請求項４】 前記第３の手段は、前記欠陥サイズ分布
の補正値を外部から入力する手段を具備することを特徴
とする請求項１に記載の半導体欠陥解析システム。 - 【請求項５】 半導体ウェーハ上の欠陥サイズ分布と前
記半導体ウェーハ上に形成される半導体素子の設計デー
タから確率欠陥数を求める第１の工程と、 前記半導体素子の電気不良パターンを分類することで推
定欠陥数を求める第２の工程と、 前記確率欠陥数と前記推定欠陥数を比較し、前記確率欠
陥数が前記推定欠陥数に一致するように前記欠陥サイズ
分布を補正する第３の工程とを少なくとも具備すること
を特徴とする半導体欠陥解析方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP05612899A JP3913393B2 (ja) | 1999-03-03 | 1999-03-03 | 半導体欠陥解析システムおよび方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP05612899A JP3913393B2 (ja) | 1999-03-03 | 1999-03-03 | 半導体欠陥解析システムおよび方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2000252341A true JP2000252341A (ja) | 2000-09-14 |
| JP3913393B2 JP3913393B2 (ja) | 2007-05-09 |
Family
ID=13018448
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP05612899A Expired - Fee Related JP3913393B2 (ja) | 1999-03-03 | 1999-03-03 | 半導体欠陥解析システムおよび方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3913393B2 (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100676611B1 (ko) | 2004-12-30 | 2007-01-30 | 동부일렉트로닉스 주식회사 | 반도체 장비의 사용 효율성 자동 측정 방법 및 그에 따른장치 |
| JP2011038798A (ja) * | 2009-08-06 | 2011-02-24 | Fujitsu Semiconductor Ltd | 欠陥観察装置、欠陥観察方法、及び半導体装置の製造方法 |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP5715445B2 (ja) * | 2011-02-28 | 2015-05-07 | 株式会社東芝 | 品質推定装置、品質推定方法及び品質推定方法をコンピュータに実行させるためのプログラム |
-
1999
- 1999-03-03 JP JP05612899A patent/JP3913393B2/ja not_active Expired - Fee Related
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100676611B1 (ko) | 2004-12-30 | 2007-01-30 | 동부일렉트로닉스 주식회사 | 반도체 장비의 사용 효율성 자동 측정 방법 및 그에 따른장치 |
| JP2011038798A (ja) * | 2009-08-06 | 2011-02-24 | Fujitsu Semiconductor Ltd | 欠陥観察装置、欠陥観察方法、及び半導体装置の製造方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP3913393B2 (ja) | 2007-05-09 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6473665B2 (en) | Defect analysis method and process control method | |
| WO2013035421A1 (ja) | 領域決定装置、観察装置または検査装置、領域決定方法および領域決定方法を用いた観察方法または検査方法 | |
| JP2002071575A (ja) | 欠陥検査解析方法および欠陥検査解析システム | |
| US7117057B1 (en) | Yield patrolling system | |
| CN109285791B (zh) | 设计布局为主的快速在线缺陷诊断、分类及取样方法及系统 | |
| KR100429883B1 (ko) | 순수 결함에 의한 불량 발생 확률 측정방법, 순수 결함에서 추출한 패턴 파라미터의 분류를 이용한 결함 제한 수율 측정 방법, 순수 결함에 의한 불량 발생 확률 및 결함 제한 수율을 측정하기 위한 시스템 | |
| TW201514513A (zh) | 晶圓的可適性電性測試 | |
| US7557598B2 (en) | Method of inspecting quiescent power supply current in semiconductor integrated circuit and device for executing the method | |
| US7991497B2 (en) | Method and system for defect detection in manufacturing integrated circuits | |
| CN105203941B (zh) | 晶圆测试特殊图案及探针卡缺陷的检验方法 | |
| US6539272B1 (en) | Electric device inspection method and electric device inspection system | |
| JPH07176575A (ja) | 半導体装置の検査方法及び検査装置 | |
| JP4611369B2 (ja) | デバイスの製造方法 | |
| JP2003243470A (ja) | 異常検出システム、プログラムおよび記録媒体 | |
| JP3913393B2 (ja) | 半導体欠陥解析システムおよび方法 | |
| JP2000269276A (ja) | 欠陥解析システムおよびその方法 | |
| JP2005236094A (ja) | 半導体装置の製造方法、不良解析方法および不良解析システム | |
| JP2000243794A (ja) | 半導体ウエハの解析方法 | |
| US7855088B2 (en) | Method for manufacturing integrated circuits by guardbanding die regions | |
| JP4433265B2 (ja) | Ｌｓｉ検査方法及び欠陥検査データ分析装置 | |
| EP1048956A2 (en) | Method and apparatus for analizing a semiconductor wafer manufacturing process | |
| US11899065B2 (en) | System and method to weight defects with co-located modeled faults | |
| JP3307304B2 (ja) | 電子デバイス検査システムおよびそれを用いた電子デバイスの製造方法 | |
| JP4633349B2 (ja) | 電子デバイスを製造するための欠陥解析方法及びそのプログラム | |
| CN118043951A (zh) | 用于经由缺陷及电性测试数据的相关性自动诊断及监测半导体缺陷裸片筛选性能的系统 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20050308 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20061016 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20061031 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20061221 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20070123 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20070131 |
|
| LAPS | Cancellation because of no payment of annual fees |