JP2000251615A - 真空マイクロ素子及びその製造方法 - Google Patents
真空マイクロ素子及びその製造方法Info
- Publication number
- JP2000251615A JP2000251615A JP4980299A JP4980299A JP2000251615A JP 2000251615 A JP2000251615 A JP 2000251615A JP 4980299 A JP4980299 A JP 4980299A JP 4980299 A JP4980299 A JP 4980299A JP 2000251615 A JP2000251615 A JP 2000251615A
- Authority
- JP
- Japan
- Prior art keywords
- substrate
- emitter
- layer
- diamond
- vacuum micro
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Cold Cathode And The Manufacture (AREA)
Abstract
(57)【要約】
【課題】ダイヤモンドをエミッタに使用した場合の特性
を最大限に活かす新しい真空マイクロ素子の作製方法と
構造を得る。 【解決手段】底部を尖らせた凹部１０２を有するＳｉ基
板１０１にゲート絶縁層となる熱酸化膜１０４を形成
し、エミッタ層となるダイヤモンド層１０３を鋳型内の
みに形成する。Ｓｉ基板と第２の基板であるガラス基板
１０７を接合し、Ｓｉ基板１０１をエッチングにより除
去する。次にエミッタ層であるダイヤモンド層の凸部を
露出させる為にゲート電極層、ゲート絶縁層である熱酸
化膜を順次エッチングし、ダイヤモンドエミッタを形成
する。
を最大限に活かす新しい真空マイクロ素子の作製方法と
構造を得る。 【解決手段】底部を尖らせた凹部１０２を有するＳｉ基
板１０１にゲート絶縁層となる熱酸化膜１０４を形成
し、エミッタ層となるダイヤモンド層１０３を鋳型内の
みに形成する。Ｓｉ基板と第２の基板であるガラス基板
１０７を接合し、Ｓｉ基板１０１をエッチングにより除
去する。次にエミッタ層であるダイヤモンド層の凸部を
露出させる為にゲート電極層、ゲート絶縁層である熱酸
化膜を順次エッチングし、ダイヤモンドエミッタを形成
する。
Description
【０００１】
【発明の属する技術分野】本発明は、電界放出型冷陰極
を有する真空マイクロ素子の構造及びその作製技術に関
する。
を有する真空マイクロ素子の構造及びその作製技術に関
する。
【０００２】
【従来の技術】電界放出型の真空マイクロ素子はその高
速応答の可能性、耐放射線・耐高温特性の向上の可能
性、さらに高精細で自発光型のディスプレイの可能性な
どから、近年活発に研究開発が行われている。エミッタ
材料としては電子が真空中に放出され易い材料即ち、電
子親和力の小さい材料が使用されている。近年、ダイヤ
モンドの電子親和力が0 に近いことが見出され〔例えば
J. Vanら J.Vac,Sci.Technol.B,10,4, （1992）〕、
ダイヤモンドをエミッタ材料にした真空マイクロ素子の
形成方法がさまざま提案されている。真空マイクロ素子
の作成方法の一つである転写モールド法を用いてのダイ
ヤモンドエミッタの代表的な作製方法を以下に示す。Si
基板に異方性エッチングなどによって尖端型鋳型形成す
る。
速応答の可能性、耐放射線・耐高温特性の向上の可能
性、さらに高精細で自発光型のディスプレイの可能性な
どから、近年活発に研究開発が行われている。エミッタ
材料としては電子が真空中に放出され易い材料即ち、電
子親和力の小さい材料が使用されている。近年、ダイヤ
モンドの電子親和力が0 に近いことが見出され〔例えば
J. Vanら J.Vac,Sci.Technol.B,10,4, （1992）〕、
ダイヤモンドをエミッタ材料にした真空マイクロ素子の
形成方法がさまざま提案されている。真空マイクロ素子
の作成方法の一つである転写モールド法を用いてのダイ
ヤモンドエミッタの代表的な作製方法を以下に示す。Si
基板に異方性エッチングなどによって尖端型鋳型形成す
る。
【０００３】次にSi基板上にダイヤモンドを形成する。
ダイヤモンドはホットフィラメント法、マイクロ波ＣＶ
Ｄ法等が用いられる。次にダイヤモンド上にコンタクト
電極用として金属、例えばチタン（Ti）、モリブデン
（Mo）等を形成する。更に、第2 の基板となる、例えば
ガラス基板をコンタクト電極側に例えは静電接着法で接
合する。最後に尖端型鋳型を形成しているSi基板をエッ
チンクして取り除く。ここで、ダイヤモンドは高い内部
応力を有しているため、Si基板を取り除くと、Si 、ダ
イヤモンド、電極金属の応力の平衡が崩れ、ダイヤモン
ドと金属電極間において膜剥がれが生じる。このため、
ダイヤモンドの有する特異な性質を十分に活かすことが
出来ない。
ダイヤモンドはホットフィラメント法、マイクロ波ＣＶ
Ｄ法等が用いられる。次にダイヤモンド上にコンタクト
電極用として金属、例えばチタン（Ti）、モリブデン
（Mo）等を形成する。更に、第2 の基板となる、例えば
ガラス基板をコンタクト電極側に例えは静電接着法で接
合する。最後に尖端型鋳型を形成しているSi基板をエッ
チンクして取り除く。ここで、ダイヤモンドは高い内部
応力を有しているため、Si基板を取り除くと、Si 、ダ
イヤモンド、電極金属の応力の平衡が崩れ、ダイヤモン
ドと金属電極間において膜剥がれが生じる。このため、
ダイヤモンドの有する特異な性質を十分に活かすことが
出来ない。
【０００４】
【発明が解決しようとする課題】本発明では以上のよう
な真空マイクロ素子の現状に鑑みて、エミッタ材料とし
てダイヤモンドを使用する場合、Si基板に異方性エッチ
ングなどによって形成した尖端型鋳型にダイヤモンドを
形成する際に、尖端型鋳型の凹部のみダイヤモンドを形
成し、ダイヤモンドの内部応力の影響を最小限に加える
ことにより、ダイヤモンド本来の特性を十分活用可能な
新しい真空マイクロ素子の製造方法と構造を提案する。
な真空マイクロ素子の現状に鑑みて、エミッタ材料とし
てダイヤモンドを使用する場合、Si基板に異方性エッチ
ングなどによって形成した尖端型鋳型にダイヤモンドを
形成する際に、尖端型鋳型の凹部のみダイヤモンドを形
成し、ダイヤモンドの内部応力の影響を最小限に加える
ことにより、ダイヤモンド本来の特性を十分活用可能な
新しい真空マイクロ素子の製造方法と構造を提案する。
【０００５】
【課題を解決するための手段】本発明の骨子は、Si基板
に異方性エッチングなどによって形成した尖端型鋳型に
ダイヤモンドを形成する際に、Si基板前面にダイヤモン
ドを形成せずに尖端型鋳型の凹部のみダイヤモンドを形
成する。
に異方性エッチングなどによって形成した尖端型鋳型に
ダイヤモンドを形成する際に、Si基板前面にダイヤモン
ドを形成せずに尖端型鋳型の凹部のみダイヤモンドを形
成する。
【０００６】本発明によれば、従来例のように、Si基板
に異方性エッチングなどによって形成した尖端型鋳型を
剥離する場合に、起こる膜剥がれを抑制することが可能
となる。
に異方性エッチングなどによって形成した尖端型鋳型を
剥離する場合に、起こる膜剥がれを抑制することが可能
となる。
【０００７】
【発明の実施の形態】以下、図面に示す実施の形態を参
照して本発明を説明する。図１は本発明の実施の形態に
係わる真空マイクロ素子の製造方法を示す図である。ま
ず図１（ａ）に示すように、第一の基板１０１に底部を
尖らせた凹部１０２を形成する。このような凹部の形成
方法としては、以下に示すようなS i 単結晶基板の異万
性エッチングを利用する方法が挙げられる。すなわち、
まず（100）結晶方位のSi単結晶基板上に、厚さ0.1 μ
ｍ程度の熱酸化ＳｉＯ2 層を形成し、更にレジストをス
ピンコート法により塗布する。次いで露光・現像を行
い、ＮＨ4 Ｆ・ＨＦ混合溶液によりＳｉＯ2 熱酸化膜の
エッチングを行う。レジストを除去した後、ＫＯＨ水溶
液を用いて異方性エッチングを行なうことによりSi基板
１０１に逆ピラミッド状の凹部１０２を形成する。次に
ゲート絶縁層となる熱酸化膜１０４を0.4 μｍ形成す
る。
照して本発明を説明する。図１は本発明の実施の形態に
係わる真空マイクロ素子の製造方法を示す図である。ま
ず図１（ａ）に示すように、第一の基板１０１に底部を
尖らせた凹部１０２を形成する。このような凹部の形成
方法としては、以下に示すようなS i 単結晶基板の異万
性エッチングを利用する方法が挙げられる。すなわち、
まず（100）結晶方位のSi単結晶基板上に、厚さ0.1 μ
ｍ程度の熱酸化ＳｉＯ2 層を形成し、更にレジストをス
ピンコート法により塗布する。次いで露光・現像を行
い、ＮＨ4 Ｆ・ＨＦ混合溶液によりＳｉＯ2 熱酸化膜の
エッチングを行う。レジストを除去した後、ＫＯＨ水溶
液を用いて異方性エッチングを行なうことによりSi基板
１０１に逆ピラミッド状の凹部１０２を形成する。次に
ゲート絶縁層となる熱酸化膜１０４を0.4 μｍ形成す
る。
【０００８】次に図 １（ｂ） に示すように基板１０
１上にダイヤモンド層１０３を形成する。本実施例では
ダイヤモンドの形成には熱フィラメント法を用い形成し
た。水素（Ｈ2 ）ガス流量１００ sccm 、アセトン流量
0.5 sccmからなる混合ガスを用い、圧力１５０ Torr 、
基板温度８５０℃とした。ダイヤモンドの形成はＳｉ基
板１０１上に逆ピラミッド状の凹部１０２内に形成され
た時点で終了する。
１上にダイヤモンド層１０３を形成する。本実施例では
ダイヤモンドの形成には熱フィラメント法を用い形成し
た。水素（Ｈ2 ）ガス流量１００ sccm 、アセトン流量
0.5 sccmからなる混合ガスを用い、圧力１５０ Torr 、
基板温度８５０℃とした。ダイヤモンドの形成はＳｉ基
板１０１上に逆ピラミッド状の凹部１０２内に形成され
た時点で終了する。
【０００９】次に、ダイヤモンドのコンタクト電極とし
て金属１０５をダイヤモンドエミッタ上に形成する。金
属材料としてはモリブデン（Mo）、チタン（TI）等が挙
げられる。電極用金属の成膜方法は電子ビーム蒸着法、
スパッタ法等があるが本実施例では電子ビーム蒸着法を
用いて形成した。ダイヤモンドエミッタとコンタクト金
属電極間の抵抗を出来るだけ小さくするためさまざまな
処理が考えられる。例えは、ダイヤモンド層表面の水素
プラズマ処理による表面クリーニング、高真空下での金
属電極の形成等である。
て金属１０５をダイヤモンドエミッタ上に形成する。金
属材料としてはモリブデン（Mo）、チタン（TI）等が挙
げられる。電極用金属の成膜方法は電子ビーム蒸着法、
スパッタ法等があるが本実施例では電子ビーム蒸着法を
用いて形成した。ダイヤモンドエミッタとコンタクト金
属電極間の抵抗を出来るだけ小さくするためさまざまな
処理が考えられる。例えは、ダイヤモンド層表面の水素
プラズマ処理による表面クリーニング、高真空下での金
属電極の形成等である。
【００１０】本実施例ではこれら両者の処理を行った。
ダイヤモンド層の水素プラズマ処理はＲＦフラズマによ
って行った。条件は水素ガスを100sccm 流し、フラスマ
処理圧力を0.1Torr 、ＲＦパワーを3 0 0Wで30分行っ
た。金属電極の材料はMoを用い、１０-7Torr台の真空中
において電子ビーム蒸着法で形成した。一万、第２の基
板となる構造基板として背面に厚さ0.3 μｍのAL層１０
６をコートしたバイレックスガラス基板（厚さl mm）１
０７を用意し図１（ｃ）に示すように、ガラス基板１０
７と上記Ｓｉ基板１０１とをエミッタ材料であるダイヤ
モンド１０３を介するように接着する。
ダイヤモンド層の水素プラズマ処理はＲＦフラズマによ
って行った。条件は水素ガスを100sccm 流し、フラスマ
処理圧力を0.1Torr 、ＲＦパワーを3 0 0Wで30分行っ
た。金属電極の材料はMoを用い、１０-7Torr台の真空中
において電子ビーム蒸着法で形成した。一万、第２の基
板となる構造基板として背面に厚さ0.3 μｍのAL層１０
６をコートしたバイレックスガラス基板（厚さl mm）１
０７を用意し図１（ｃ）に示すように、ガラス基板１０
７と上記Ｓｉ基板１０１とをエミッタ材料であるダイヤ
モンド１０３を介するように接着する。
【００１１】この接着法には、例えば静電接着法を適用
することができる。ガラス基板１０７背面のＡＬ層をＨ
ＮＯ3 ・ＣＨ3 ＣＯＯＨ・ＨＦ混合液で除去した後、Ｋ
ＯＨ水溶液等でＳｉ基板１０１のみエッチングし、図１
（ｄ）に示すようゲート絶縁膜となる熱酸化膜１０４を
露出させる。次にゲート電極層として例えばタングステ
ン（W ）層１０８を図１（ｅ）に示すようにダイヤモン
ド層上に形成する。この実施例ではスパッタ法によりW
層を厚さ0.5 μｍ形成した。
することができる。ガラス基板１０７背面のＡＬ層をＨ
ＮＯ3 ・ＣＨ3 ＣＯＯＨ・ＨＦ混合液で除去した後、Ｋ
ＯＨ水溶液等でＳｉ基板１０１のみエッチングし、図１
（ｄ）に示すようゲート絶縁膜となる熱酸化膜１０４を
露出させる。次にゲート電極層として例えばタングステ
ン（W ）層１０８を図１（ｅ）に示すようにダイヤモン
ド層上に形成する。この実施例ではスパッタ法によりW
層を厚さ0.5 μｍ形成した。
【００１２】さらに図１（ｆ）に示すようゲート電極層
１０８とゲート絶縁層１０４に覆われた凸部１０９の先
端かわすかに隠れる程度に、レジスト１１０を形成す
る。以下の工程は既提案の持開平6-36682 と同一であ
り、図１（ｇ）に示すように酸素プラズマによるドライ
エッチングを行い、ピラミッド状凸部１０９に沿ったゲ
ート電極層１０８の先端がある程度現れるようにレジス
ト１１０をエッチンクし、ついで図１（ｈ）に示される
ようピラミッド状凸部１０９に沿ったゲート絶縁層１０
４先端がある程度現れるようにゲート電極層１０８をエ
ッチングする。
１０８とゲート絶縁層１０４に覆われた凸部１０９の先
端かわすかに隠れる程度に、レジスト１１０を形成す
る。以下の工程は既提案の持開平6-36682 と同一であ
り、図１（ｇ）に示すように酸素プラズマによるドライ
エッチングを行い、ピラミッド状凸部１０９に沿ったゲ
ート電極層１０８の先端がある程度現れるようにレジス
ト１１０をエッチンクし、ついで図１（ｈ）に示される
ようピラミッド状凸部１０９に沿ったゲート絶縁層１０
４先端がある程度現れるようにゲート電極層１０８をエ
ッチングする。
【００１３】次に図１（ｉ）に示すよう、ピラミッド状
凸部109 の先端、この場合エミッ夕層であるダイヤモン
ド層がある程度現れるようにゲ一ト絶縁層１０４をリア
クティブイオンエッチングによりエッチングし、最後に
レジスト１１０を除去して、真空マイクロ素子が完成す
る。本発明は上記実施例に限定されるものではなく、本
発明の趣旨を逸脱しない範囲でいろいろ変形して実施で
きる。
凸部109 の先端、この場合エミッ夕層であるダイヤモン
ド層がある程度現れるようにゲ一ト絶縁層１０４をリア
クティブイオンエッチングによりエッチングし、最後に
レジスト１１０を除去して、真空マイクロ素子が完成す
る。本発明は上記実施例に限定されるものではなく、本
発明の趣旨を逸脱しない範囲でいろいろ変形して実施で
きる。
【００１４】真空マイクロ素子の素子構成は上記実施例
に限らずに示すようなＳｉゲート真空マイクロ素子でも
良い。Ｓｉゲート真空マイクロ素子とは例えば第一の基
板１０１にＮ型Ｓｉ基板を用い、p 型不純物、例えば3
10 10から1021cma 程度の濃度のＢ（ホウ素）を含むＢ
拡散層をほほ一様な厚さで例えば0.3 μｍの厚さに形成
する。このＢ拡散層は前述のＳｉ基板をエッチング除去
する際に電気化学エッチングを行うと、エッチング停止
層として働き、そのままゲート電極層として利用でき
る。又、Ｓｉゲートを用いるとダイヤモンドが有する内
部応力によって、第二の基板を接着した後Ｓｉ基板１０
１のみエッチングすることによる膜剥がれが生じる確率
が更に低くなる。
に限らずに示すようなＳｉゲート真空マイクロ素子でも
良い。Ｓｉゲート真空マイクロ素子とは例えば第一の基
板１０１にＮ型Ｓｉ基板を用い、p 型不純物、例えば3
10 10から1021cma 程度の濃度のＢ（ホウ素）を含むＢ
拡散層をほほ一様な厚さで例えば0.3 μｍの厚さに形成
する。このＢ拡散層は前述のＳｉ基板をエッチング除去
する際に電気化学エッチングを行うと、エッチング停止
層として働き、そのままゲート電極層として利用でき
る。又、Ｓｉゲートを用いるとダイヤモンドが有する内
部応力によって、第二の基板を接着した後Ｓｉ基板１０
１のみエッチングすることによる膜剥がれが生じる確率
が更に低くなる。
【００１５】上記実施例ではダイヤモンド層を熱フィラ
メント法を用いて作製したが、作製法は熱フィラメント
法に限ったものではない。平行平板型ＲＦプラズマ法、
誘導コイル型ＲＦプラズマ法、ＤＣプラスマ法、マイク
ロ波プラズマ法等を用いても作製可能である。
メント法を用いて作製したが、作製法は熱フィラメント
法に限ったものではない。平行平板型ＲＦプラズマ法、
誘導コイル型ＲＦプラズマ法、ＤＣプラスマ法、マイク
ロ波プラズマ法等を用いても作製可能である。
【００１６】例えばマイクロ波ＣＶＤ法によって作製す
る実施例を以下に説明する。マイクロ波電源は一般的に
用いられる２．４５ＧＨｚの発振周波数を使用した。使
用したガスは水素ガス、炭素源としてはメタン（CH4 ）
ガス、又はアセトン、メタノール、エタノール等の有機
溶剤でも差し支えない。N 型のダイヤモンドを作製する
場合はドーバントとして窒素（N 2 ）ガス、アンモニア
（NH3 ）ガス、フォスヒン（PH3 ）ガス、又は先の実施
例で記述した尿素、又はジメチルアミン、ジエチルアミ
ン等の薬品を上記した有機溶剤に溶かし用いても良い。
p 型ダイヤモンドを形成する場合はジボラン（Ｂ2 Ｈ
6 ）ガス、又はホウ素（Ｂ2 Ｏ3 ）等を有機溶剤に溶か
したものも有効である。本実施例では炭素源としてアセ
トン、ドーバントとしてはジメチルアミンを用いた。ジ
メチルアミンはアセトンに１％溶かした。水素ガス流量
は200sccm 、アセトンは0.5 sccmとした。基板温度は80
0 ℃、マイクロ波パワー３ｋＷ、反応圧力１００ Torr
とし、基板上にダイヤモンドを形成する。
る実施例を以下に説明する。マイクロ波電源は一般的に
用いられる２．４５ＧＨｚの発振周波数を使用した。使
用したガスは水素ガス、炭素源としてはメタン（CH4 ）
ガス、又はアセトン、メタノール、エタノール等の有機
溶剤でも差し支えない。N 型のダイヤモンドを作製する
場合はドーバントとして窒素（N 2 ）ガス、アンモニア
（NH3 ）ガス、フォスヒン（PH3 ）ガス、又は先の実施
例で記述した尿素、又はジメチルアミン、ジエチルアミ
ン等の薬品を上記した有機溶剤に溶かし用いても良い。
p 型ダイヤモンドを形成する場合はジボラン（Ｂ2 Ｈ
6 ）ガス、又はホウ素（Ｂ2 Ｏ3 ）等を有機溶剤に溶か
したものも有効である。本実施例では炭素源としてアセ
トン、ドーバントとしてはジメチルアミンを用いた。ジ
メチルアミンはアセトンに１％溶かした。水素ガス流量
は200sccm 、アセトンは0.5 sccmとした。基板温度は80
0 ℃、マイクロ波パワー３ｋＷ、反応圧力１００ Torr
とし、基板上にダイヤモンドを形成する。
【００１７】ダイヤモンド層の膜特性をインサイチュ一
で評価するために反応室に評価装置を具備することは非
常に有効な手段である。評価装置を具備した場合の実施
例を以下に示す。この実施例にはフラスマ分光評価装置
とラマン分光評価装置を具備する方法を示す。反応室に
上記評価装置を設置する。プラズマ分光はダイヤモンド
層の形成時にプラズマの発光を観察することで再現性の
良い膜を形成することが可能となる。ラマン分光評価は
ダイヤモンドのＳｐ3 軌道とＳｐ2 軌道の割合の変化を
観察することで膜特性の観察が可能である。具備する評
価装置は上記２評価装置に限らず、赤外分光（ＦＴ−Ｉ
Ｒ）や電子エネルギー損失分光（ＥＥＬＳ）、等を具備
しても良い。
で評価するために反応室に評価装置を具備することは非
常に有効な手段である。評価装置を具備した場合の実施
例を以下に示す。この実施例にはフラスマ分光評価装置
とラマン分光評価装置を具備する方法を示す。反応室に
上記評価装置を設置する。プラズマ分光はダイヤモンド
層の形成時にプラズマの発光を観察することで再現性の
良い膜を形成することが可能となる。ラマン分光評価は
ダイヤモンドのＳｐ3 軌道とＳｐ2 軌道の割合の変化を
観察することで膜特性の観察が可能である。具備する評
価装置は上記２評価装置に限らず、赤外分光（ＦＴ−Ｉ
Ｒ）や電子エネルギー損失分光（ＥＥＬＳ）、等を具備
しても良い。
【００１８】次に上記実施例による真空マイクロ素子を
用いた平板型画像表示装置について述べる。この実施例
の平板型画像表示装置は図２に示すように、真空マイク
ロ素子のピラミッド状エミッタが多数形成されたガラス
基板１０３（以下真空マイクロ素子部１００と記す）と
蛍光体層２０３及びＩＴＯから成る透明電極（アノード
電極）層２０２が順次形成されたガラスフェ一スプレー
ト２０１とが所定の間隔を設けて対抗配置されており、
これらにより真空筐体が構成されている。すなわち真空
マイクロ素子部１００は真空筐体の一部として用いられ
ている。
用いた平板型画像表示装置について述べる。この実施例
の平板型画像表示装置は図２に示すように、真空マイク
ロ素子のピラミッド状エミッタが多数形成されたガラス
基板１０３（以下真空マイクロ素子部１００と記す）と
蛍光体層２０３及びＩＴＯから成る透明電極（アノード
電極）層２０２が順次形成されたガラスフェ一スプレー
ト２０１とが所定の間隔を設けて対抗配置されており、
これらにより真空筐体が構成されている。すなわち真空
マイクロ素子部１００は真空筐体の一部として用いられ
ている。
【００１９】
【発明の効果】以上のように、転写モールド法等によっ
て作製するダイヤモンドエミッタにおいて、Ｓｉ基板等
を用いた鋳型を除去する際に、ダイヤモンドとＳｉ基
板、金属電極材料等の内部応力の違いにって起こる膜剥
がれを抑制することが可能となる。このため電子親和力
が0 に近いと言うダイヤモンドエミッタの特性を最大限
に活かした即ち低電圧において電子放出が可能な真空マ
イクロ素子を提供可能となる。
て作製するダイヤモンドエミッタにおいて、Ｓｉ基板等
を用いた鋳型を除去する際に、ダイヤモンドとＳｉ基
板、金属電極材料等の内部応力の違いにって起こる膜剥
がれを抑制することが可能となる。このため電子親和力
が0 に近いと言うダイヤモンドエミッタの特性を最大限
に活かした即ち低電圧において電子放出が可能な真空マ
イクロ素子を提供可能となる。
【図１】 本発明の一実施例による真空マイクロ素子の
製造工程を示す断面図。
製造工程を示す断面図。
【図２】 本発明の一実施例による平板型画像表示装置
を示す断面図。
を示す断面図。
１００ 真空マイクロ素子部 １０１ Ｓｉ基板 １０２ 凹部 １０３ ダイヤモンド層 １０４ ゲート絶縁膜 １０５ コンタクト電極 １０６ ＡＬ層 １０７ ガラス基板 １０８ ゲート電極層 １０９ 凸部 １１０ レジスト ２０１ フエ一スプレート ２０２ 透明電極（アノード電極） ２０３ 単光体層
フロントページの続き (72)発明者 小野 富男 神奈川県川崎市幸区小向東芝町１番地 株 式会社東芝研究開発センター内 (72)発明者 張 利 神奈川県川崎市幸区小向東芝町１番地 株 式会社東芝研究開発センター内
Claims (5)
- 【請求項１】電子を電界放出するエミッタと、その放出
を制御するゲート電極とを有する真空マイクロ素子にお
いて、前記エミッタを転写モールド法を用いて作成する
場合に、基板に形成したモールド内のみにエミッタを形
成することを特徴とする真空マイクロ素子。 - 【請求項２】エミッタ材として用いる材料は炭素系材料
であることを特徴とする請求項１記載の真空マイクロ素
子。 - 【請求項３】エミッタ材として用いる炭素系材料は単結
晶或いは多結晶構造を有するダイヤモンドであることを
特徴とする請求項２記載の真空マイクロ素子。 - 【請求項４】エミッタ材として用いるダイヤモンドはノ
ンドーブ、P 型或いはN 型であることを特徴とする請求
項１記載の真空マイクロ素子。 - 【請求項５】第一の基板に底部を尖鋭化した凹部を形成
する工程と、第一の基板上に少なくとも前記凹部を覆う
絶縁膜を形成する工程と、この絶縁膜上にエミッタ層を
形成する工程と、このエミッタ層上にエミッタ電極を形
成する工程と、前記基板と第二の基板を接着する工程
と、前記第一の基板を除去して尖鋭化されたエミッタ層
を被覆する絶縁膜を露出する工程と、この露出した絶縁
膜上にゲート電極層を形成する工程と、前記尖鋭化され
たエミッタ層の頂部を被覆するゲート電極層を及び絶縁
層を順次エッチング除去する工程とを含む真空マイクロ
素子の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4980299A JP2000251615A (ja) | 1999-02-26 | 1999-02-26 | 真空マイクロ素子及びその製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4980299A JP2000251615A (ja) | 1999-02-26 | 1999-02-26 | 真空マイクロ素子及びその製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2000251615A true JP2000251615A (ja) | 2000-09-14 |
Family
ID=12841288
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP4980299A Pending JP2000251615A (ja) | 1999-02-26 | 1999-02-26 | 真空マイクロ素子及びその製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2000251615A (ja) |
-
1999
- 1999-02-26 JP JP4980299A patent/JP2000251615A/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6062931A (en) | Carbon nanotube emitter with triode structure | |
| KR20010056153A (ko) | 카본나노 튜브막을 갖는 전계방출형 디스플레이 소자 및그의 제조방법 | |
| US20040251812A1 (en) | Electron emission device, electron source, and image display having dipole layer | |
| US5779514A (en) | Technique to fabricate chimney-shaped emitters for field-emission devices | |
| Rakhshandehroo et al. | High current density Si field emission devices with plasma passivation and HfC coating | |
| JP2001035354A (ja) | 電界放射型電子源およびその製造方法 | |
| JP2000251615A (ja) | 真空マイクロ素子及びその製造方法 | |
| US6777169B2 (en) | Method of forming emitter tips for use in a field emission display | |
| JP3012517B2 (ja) | 電子放出素子及びその製造方法 | |
| JP4262926B2 (ja) | 熱陰極及びこれを用いた放電装置 | |
| JPH09185942A (ja) | 冷陰極素子及びその製造方法 | |
| JPH0963460A (ja) | 電界放出冷陰極および冷陰極の製作方法 | |
| JP4312352B2 (ja) | 電子放出装置 | |
| JP3455438B2 (ja) | 真空マイクロ素子及びその製造方法 | |
| JP3190850B2 (ja) | 真空マイクロ素子の製造方法及びこの製造方法による真空マイクロ素子 | |
| JP2001176377A (ja) | 真空マイクロ素子及びその製造方法 | |
| JPH11265652A (ja) | 真空マイクロ素子 | |
| JP4312326B2 (ja) | 電子放出装置 | |
| JP4312331B2 (ja) | 電子放出装置 | |
| JPH0765701A (ja) | 電子放出素子および電子放出素子用エミッタの製造方法 | |
| JP3135131B2 (ja) | 電子放出素子 | |
| JP2000251616A (ja) | 電界放出型冷陰極装置およびその製造方法 | |
| JPH07134940A (ja) | 電子放出素子の製造方法 | |
| KR100186253B1 (ko) | Locos에 의한 실리콘 fea 제조방법 | |
| JP3826539B2 (ja) | 冷電子放出素子の製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| RD02 | Notification of acceptance of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7422 Effective date: 20050414 |
|
| RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7424 Effective date: 20050606 |