JP3455438B2 - 真空マイクロ素子及びその製造方法 - Google Patents
真空マイクロ素子及びその製造方法Info
- Publication number
- JP3455438B2 JP3455438B2 JP26525498A JP26525498A JP3455438B2 JP 3455438 B2 JP3455438 B2 JP 3455438B2 JP 26525498 A JP26525498 A JP 26525498A JP 26525498 A JP26525498 A JP 26525498A JP 3455438 B2 JP3455438 B2 JP 3455438B2
- Authority
- JP
- Japan
- Prior art keywords
- layer
- emitter
- diamond
- substrate
- forming
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Cold Cathode And The Manufacture (AREA)
Description
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明は、電界放出型冷陰極
を有する真空マイクロ素子及びその製造方法に関する。
を有する真空マイクロ素子及びその製造方法に関する。
【０００２】
【従来の技術】電界放出型の真空マイクロ素子はその高
速応答の可能性、耐放射線、耐高温特性の向上の可能
性、さらに高精細で自発光型のディスプレイの可能性な
どから、近年活発に研究開発が行われている。エミッタ
材料は電子親和力の小さい材料が使用されている。例え
ば、近年、ダイヤモンドの電子親和力が０に近いことが
見出され（例えばJ ．Van 等、J ．Vac ．Sci ．Techno
l ．8,10,4, “1992" ）、このダイヤモンドをエミッタ
材料にした真空マイクロ素子の形成方法が種々提案され
ている。
速応答の可能性、耐放射線、耐高温特性の向上の可能
性、さらに高精細で自発光型のディスプレイの可能性な
どから、近年活発に研究開発が行われている。エミッタ
材料は電子親和力の小さい材料が使用されている。例え
ば、近年、ダイヤモンドの電子親和力が０に近いことが
見出され（例えばJ ．Van 等、J ．Vac ．Sci ．Techno
l ．8,10,4, “1992" ）、このダイヤモンドをエミッタ
材料にした真空マイクロ素子の形成方法が種々提案され
ている。
【０００３】しかしながら、ダイヤモンドをエミッタ材
料に使用する場合、次の間題が生じる。即ち、ダイヤモ
ンドヘの電子の注入が非常に困難であると言うことであ
る。ダイヤモンドと電極材料である金属を直接接触させ
た場合のバンドプロファイルを図４ａに示す。Ｅｃ、Ｅ
ｆ、Ｅｖはそれぞれ伝導帯、フェルミ準位、価電子帯を
示し、Ｖａｃは真空準位を示す。同図に示すように電極
とダイヤモンドとの間に高いエネルギー障壁が生じ、電
子の注入に高いエネルギー（高電圧）が必要になる。こ
のため現在ではダイヤモンドの優れた特性である０に近
い電子親和力が生かされず、低電圧駆動が不可能とな
る。
料に使用する場合、次の間題が生じる。即ち、ダイヤモ
ンドヘの電子の注入が非常に困難であると言うことであ
る。ダイヤモンドと電極材料である金属を直接接触させ
た場合のバンドプロファイルを図４ａに示す。Ｅｃ、Ｅ
ｆ、Ｅｖはそれぞれ伝導帯、フェルミ準位、価電子帯を
示し、Ｖａｃは真空準位を示す。同図に示すように電極
とダイヤモンドとの間に高いエネルギー障壁が生じ、電
子の注入に高いエネルギー（高電圧）が必要になる。こ
のため現在ではダイヤモンドの優れた特性である０に近
い電子親和力が生かされず、低電圧駆動が不可能とな
る。
【０００４】
【発明が解決しようとする課題】ダイヤモンドをエミッ
タ材料に使用する場合、電極とダイヤモンドとの間に高
いエネルギー障壁が生じ、電子の注入に高いエネルギー
（高電圧）が必要になる。このため現在ではダイヤモン
ドの優れた特性である０に近い電子親和力が生かされ
ず、低電圧駆動が不可能となる。
タ材料に使用する場合、電極とダイヤモンドとの間に高
いエネルギー障壁が生じ、電子の注入に高いエネルギー
（高電圧）が必要になる。このため現在ではダイヤモン
ドの優れた特性である０に近い電子親和力が生かされ
ず、低電圧駆動が不可能となる。
【０００５】本発明は、エミッタ材料としてダイヤモン
ドを使用する場合、電子の注入を容易にし、ダイヤモン
ド本来の特性を十分活用可能な新しい真空マイクロ素子
およびその製造方法を提供することにある。
ドを使用する場合、電子の注入を容易にし、ダイヤモン
ド本来の特性を十分活用可能な新しい真空マイクロ素子
およびその製造方法を提供することにある。
【０００６】
【課題を解決するための手段】本発明の骨子は、Ｓｉ基
板に異方性エッチングなどによって形成した尖端型鋳型
にダイヤモンドグレーテッド層を形成することにある。
板に異方性エッチングなどによって形成した尖端型鋳型
にダイヤモンドグレーテッド層を形成することにある。
【０００７】本発明は、電子を電界放出するエミッタ
と、その放出を制御するゲート電極とを有する真空マイ
クロ素子において、エミッタのバンドギャップを連続的
に変化させることを特徴とする真空マイクロ素子を提供
する。
と、その放出を制御するゲート電極とを有する真空マイ
クロ素子において、エミッタのバンドギャップを連続的
に変化させることを特徴とする真空マイクロ素子を提供
する。
【０００８】本発明によれば、ダイヤモンドエミッタヘ
の電子の注入が客易となり、ダイヤモンドエミッタ層は
ダイヤモンドの本来の特性である低電圧での電子放出が
可能となる。
の電子の注入が客易となり、ダイヤモンドエミッタ層は
ダイヤモンドの本来の特性である低電圧での電子放出が
可能となる。
【０００９】本発明では、上記真空マイクロ素子におい
てエミッタ材料として炭素系材料が用いられる。
てエミッタ材料として炭素系材料が用いられる。
【００１０】本発明では、上記真空マイクロ素子におい
てエミッタ材料としてダイヤモンドが用いられる。
てエミッタ材料としてダイヤモンドが用いられる。
【００１１】本発明では、上記真空マイクロ素子におい
てエミッタの先端部に向かってバンドギャップが広く設
定されている。
てエミッタの先端部に向かってバンドギャップが広く設
定されている。
【００１２】本発明は、第1 の基板に底部を尖鋭化した
凹部を形成する工程と、この第1 の基板上に少なくとも
凹部を覆う絶縁膜を形成する工程と、この絶縁膜上にバ
ンドギャップを連続的に変化させたエミッタ層を形成す
る工程と、このエミッタ層を前記第１の基板と第２の基
板とで挟むように第２の基板とエミッタ層を接着する工
程と、第1 の基板を除去して尖鋭化されたエミッタ層を
被覆する絶縁膜を露出する工程と、この露出した絶縁膜
上にゲート電極層を形成する工程と、尖鋭化されたエミ
ッタ層の頂部を被覆するゲート電極層及び絶縁膜を順次
エッチング除去する工程とを含む真空マイクロ素子の製
造方法を提供する。
凹部を形成する工程と、この第1 の基板上に少なくとも
凹部を覆う絶縁膜を形成する工程と、この絶縁膜上にバ
ンドギャップを連続的に変化させたエミッタ層を形成す
る工程と、このエミッタ層を前記第１の基板と第２の基
板とで挟むように第２の基板とエミッタ層を接着する工
程と、第1 の基板を除去して尖鋭化されたエミッタ層を
被覆する絶縁膜を露出する工程と、この露出した絶縁膜
上にゲート電極層を形成する工程と、尖鋭化されたエミ
ッタ層の頂部を被覆するゲート電極層及び絶縁膜を順次
エッチング除去する工程とを含む真空マイクロ素子の製
造方法を提供する。
【００１３】本発明では、上記真空マイクロ素子の製造
方法において、バンドギャップを連続的に変化させたエ
ミッタ層を形成する工程は、基坂温度を連続的に減少す
ることにより行われる。
方法において、バンドギャップを連続的に変化させたエ
ミッタ層を形成する工程は、基坂温度を連続的に減少す
ることにより行われる。
【００１４】
【発明の実施の形態】以下、図面を参照して本発明の実
施形態を説明する。
施形態を説明する。
【００１５】図１（ａ）乃至（ｉ）は、本発明の実施の
形態に係わる真空マイクロ素子の製造過程の各工程にお
ける素子の断面図を示している。
形態に係わる真空マイクロ素子の製造過程の各工程にお
ける素子の断面図を示している。
【００１６】先ず、図１（ａ）に示すように、第１の基
板１０１に底部を尖らせた凹部１０２を形成する。この
ような凹部の形成方法としては、以下に示すようなＳｉ
単結晶基板の異方性エッチングを利用する方法が挙げら
れる。すなわち、まず（１００）結晶方位のＳｉ単結晶
基板上に、厚さ０．１μｍ程度の熱酸化ＳｉＯ２層を形
成し、更にレジストをスピンコート法により塗布する。
次いで露光・現像が行われ、ＮＨ４Ｆ・ＨＦ混合溶液に
よりＳｉＯ２熱酸化膜のエッチングを行う。レジストが
除去された後、ＫＯＨ水溶液を用いて異方性エッチング
を行なうことによりＳｉ基板１０１上に逆ピラミッド状
の凹部１０２が形成される。
板１０１に底部を尖らせた凹部１０２を形成する。この
ような凹部の形成方法としては、以下に示すようなＳｉ
単結晶基板の異方性エッチングを利用する方法が挙げら
れる。すなわち、まず（１００）結晶方位のＳｉ単結晶
基板上に、厚さ０．１μｍ程度の熱酸化ＳｉＯ２層を形
成し、更にレジストをスピンコート法により塗布する。
次いで露光・現像が行われ、ＮＨ４Ｆ・ＨＦ混合溶液に
よりＳｉＯ２熱酸化膜のエッチングを行う。レジストが
除去された後、ＫＯＨ水溶液を用いて異方性エッチング
を行なうことによりＳｉ基板１０１上に逆ピラミッド状
の凹部１０２が形成される。
【００１７】次に、図１（ｂ）に示すように基板１０１
上にゲート絶縁層となる熱酸化膜１０３を形成し、次に
エミッタ層となるｎ型ダイヤモンドグレーデッド層１０
４を形成する。本実施形態ではｎ型ダイヤモンドグレー
デッド層は熱フィラメント法を用いて形成した。ｎ型ダ
イヤモンドグレーデッド層１０４は尿素をドーバントと
してアセトン中に溶解させて使用し、Ｈ２流量１００sc
cm、アセトン流量０．５sccmからなる混合ガスを用い、
圧力１５０Torr、基板温度８００℃とし、０．１μｍの
厚みに形成した。この様に結晶性のよい所定の厚さの同
一組成のダイヤモンド層の領域を備えることにより、エ
ミッタの信頼性を向上させることができる。
上にゲート絶縁層となる熱酸化膜１０３を形成し、次に
エミッタ層となるｎ型ダイヤモンドグレーデッド層１０
４を形成する。本実施形態ではｎ型ダイヤモンドグレー
デッド層は熱フィラメント法を用いて形成した。ｎ型ダ
イヤモンドグレーデッド層１０４は尿素をドーバントと
してアセトン中に溶解させて使用し、Ｈ２流量１００sc
cm、アセトン流量０．５sccmからなる混合ガスを用い、
圧力１５０Torr、基板温度８００℃とし、０．１μｍの
厚みに形成した。この様に結晶性のよい所定の厚さの同
一組成のダイヤモンド層の領域を備えることにより、エ
ミッタの信頼性を向上させることができる。
【００１８】次に、連続して基板温度を５℃／min の速
度で３００℃まで減少させる。
度で３００℃まで減少させる。
【００１９】この操作によって１μｍから数μｍ程度の
グレーデッド層が形成される。また、ｎ型ダイヤモンド
層を形成する際の基板温度８００℃の保持時間を無しと
し、完全グレーデッド層のみでも問題はない。この様に
して連続的に組成が変化したダイヤモンドグレーデッド
層を得ることができる。
グレーデッド層が形成される。また、ｎ型ダイヤモンド
層を形成する際の基板温度８００℃の保持時間を無しと
し、完全グレーデッド層のみでも問題はない。この様に
して連続的に組成が変化したダイヤモンドグレーデッド
層を得ることができる。
【００２０】次に、エミッタ電極として金属をダイヤモ
ンドグレーテッド層上に形成する（図示せず）。金属材
料としてはチタン（Ｔｉ）、アルミニウム（Ａｌ）、ク
ロム（Ｃｒ）、モリブデン（Ｍｏ）、等が挙げられる。
電極用金属の成膜方法は電子ビーム蒸着法、スパッタ法
等があるが、本実施形態では電子ビーム蒸着法を用いて
形成した。ダイヤモンドグレーテッド層とエミッタ金属
電極間の抵抗を出来るだけ小さくするためさまざまな処
理が考えられる。例えば、ダイヤモンドグレーテッド層
１０４の表面のＨ２プラズマ処理による表面クリーニン
グ、高真空下での金属電極の形成などである。本実施形
態では、これら両者の処理を行った。ダイヤモンドグレ
ーテッド層１０４のＨ２プラズマ処理はＲＦプラズマに
よって行った。条件はＨ２ガスを１００sccm流し、プラ
ズマ処理圧力を０．１Torr、ＲＦパワーを３００Ｗで３
０分行った。金属電極の材料はＭｏを用い、１０−７To
rr台の真空中において電子ビーム蒸着法で形成した。
ンドグレーテッド層上に形成する（図示せず）。金属材
料としてはチタン（Ｔｉ）、アルミニウム（Ａｌ）、ク
ロム（Ｃｒ）、モリブデン（Ｍｏ）、等が挙げられる。
電極用金属の成膜方法は電子ビーム蒸着法、スパッタ法
等があるが、本実施形態では電子ビーム蒸着法を用いて
形成した。ダイヤモンドグレーテッド層とエミッタ金属
電極間の抵抗を出来るだけ小さくするためさまざまな処
理が考えられる。例えば、ダイヤモンドグレーテッド層
１０４の表面のＨ２プラズマ処理による表面クリーニン
グ、高真空下での金属電極の形成などである。本実施形
態では、これら両者の処理を行った。ダイヤモンドグレ
ーテッド層１０４のＨ２プラズマ処理はＲＦプラズマに
よって行った。条件はＨ２ガスを１００sccm流し、プラ
ズマ処理圧力を０．１Torr、ＲＦパワーを３００Ｗで３
０分行った。金属電極の材料はＭｏを用い、１０−７To
rr台の真空中において電子ビーム蒸着法で形成した。
【００２１】一方、第２の基板となる構造基板として背
面に厚さ０．３μｍのＡｌ層１０６を被覆したパイレッ
クスガラス基板（薄さ１mm）１０５を用意し、図１（c
）に示すように、ガラス基板１０５とＳｉ基坂１０１
とをエミッタ材料であるｎ型ダイヤモンドグレーデッド
層１０４を介するように接着する。この接着法には、例
えは静電接着法を適用することができる。本実施形態以
外に構造基板としてＳｉや金属板などを用いてもよい。
ガラス基板１０５背面のＡｌ層１０６をＨＮＯ３・ＣＨ
３ＣＯＯＨ・ＨＦ混合液で除去した後、ＫＯＨ水溶液等
でＳｉ基板１０１のみをエッチングし、図１（d ）に示
すようにゲート絶縁膜となる熱酸化膜１０３を露出させ
る。次にゲート電極層として例えばＷ層１０７を図1
（e ）に示すように熱酸化膜１０３上に形成する。この
実施形態ではスパッタ法によりＷ層を厚さ０．５μm 形
成した。
面に厚さ０．３μｍのＡｌ層１０６を被覆したパイレッ
クスガラス基板（薄さ１mm）１０５を用意し、図１（c
）に示すように、ガラス基板１０５とＳｉ基坂１０１
とをエミッタ材料であるｎ型ダイヤモンドグレーデッド
層１０４を介するように接着する。この接着法には、例
えは静電接着法を適用することができる。本実施形態以
外に構造基板としてＳｉや金属板などを用いてもよい。
ガラス基板１０５背面のＡｌ層１０６をＨＮＯ３・ＣＨ
３ＣＯＯＨ・ＨＦ混合液で除去した後、ＫＯＨ水溶液等
でＳｉ基板１０１のみをエッチングし、図１（d ）に示
すようにゲート絶縁膜となる熱酸化膜１０３を露出させ
る。次にゲート電極層として例えばＷ層１０７を図1
（e ）に示すように熱酸化膜１０３上に形成する。この
実施形態ではスパッタ法によりＷ層を厚さ０．５μm 形
成した。
【００２２】さらに図１（f ）に示すようにゲート電極
層１０７とゲート絶縁層である熱酸化膜１０３に覆われ
た凸部１０８の先端がわずかに隠れる程度に、レジスト
１０９を形成する。
層１０７とゲート絶縁層である熱酸化膜１０３に覆われ
た凸部１０８の先端がわずかに隠れる程度に、レジスト
１０９を形成する。
【００２３】以下の工程は既に出願した特開平６−３６
６８２号と同一であり、図1 （g ）に示すように酸素プ
ラズマによるドライエッチングを行い、ピラミッド状凸
部１０８に沿ったゲート電極層１０７の先端がある程度
現れるようにレジスト１０９をエッチングし、ついで図
1 （h ）に示されるようピラミッド状凸部１０８に沿っ
たｎ型タイヤモンドグレーデッド層１０４の先端がある
程度現れるようにゲート電極層１０７をエッチングす
る。
６８２号と同一であり、図1 （g ）に示すように酸素プ
ラズマによるドライエッチングを行い、ピラミッド状凸
部１０８に沿ったゲート電極層１０７の先端がある程度
現れるようにレジスト１０９をエッチングし、ついで図
1 （h ）に示されるようピラミッド状凸部１０８に沿っ
たｎ型タイヤモンドグレーデッド層１０４の先端がある
程度現れるようにゲート電極層１０７をエッチングす
る。
【００２４】次に、図1 （i ）に示すように、ピラミッ
ド状凸部１０８の先端、この場合、エミッタ層であるｎ
型ダイヤモンドグレーテッド層１０４がある程度現われ
るように熱酸化膜である絶縁層１０３を弗化アンモニウ
ム溶液によりエッチングし、最後にレジスト１０９を除
去して、真空マイクロ素子が完成する。
ド状凸部１０８の先端、この場合、エミッタ層であるｎ
型ダイヤモンドグレーテッド層１０４がある程度現われ
るように熱酸化膜である絶縁層１０３を弗化アンモニウ
ム溶液によりエッチングし、最後にレジスト１０９を除
去して、真空マイクロ素子が完成する。
【００２５】真空マイクロ素子の素子構成は、上記実施
形態に限らずＳｉゲート真空マイクロ素子でも良い。Ｓ
ｉゲート真空マイクロ素子とは、例えば第１の基板１０
１にｐ型Ｓｉ基板を用い、ｎ型不純物、例えば３×１０
２０から１０２１ｃｍ３程度の濃度のＰ（リン）を含む
リン拡散層をほぼ一様な厚さで例えば０．３μｍの厚さ
に形成する。このリン拡散層は前述のＳｉ基板をエッチ
ング除去する際に電気化学エッチングを行うと、エッチ
ング停止層として働き、そのままゲート電極層として利
用できる。また、Ｓｉゲートを用いると、Ｓｉが全てエ
ッチングされず、ゲート電極として残るためダイヤモン
ドが有する内部応力によって、第２の基板を接着した
後、Ｓｉ基板１０１を全てエッチング除去することによ
る膜剥がれが生じる確率が非常に低くなる。
形態に限らずＳｉゲート真空マイクロ素子でも良い。Ｓ
ｉゲート真空マイクロ素子とは、例えば第１の基板１０
１にｐ型Ｓｉ基板を用い、ｎ型不純物、例えば３×１０
２０から１０２１ｃｍ３程度の濃度のＰ（リン）を含む
リン拡散層をほぼ一様な厚さで例えば０．３μｍの厚さ
に形成する。このリン拡散層は前述のＳｉ基板をエッチ
ング除去する際に電気化学エッチングを行うと、エッチ
ング停止層として働き、そのままゲート電極層として利
用できる。また、Ｓｉゲートを用いると、Ｓｉが全てエ
ッチングされず、ゲート電極として残るためダイヤモン
ドが有する内部応力によって、第２の基板を接着した
後、Ｓｉ基板１０１を全てエッチング除去することによ
る膜剥がれが生じる確率が非常に低くなる。
【００２６】上記実施形態では、ダイヤモンドグレーテ
ッド層を熱フィラメント法を用いて作製したが、作製法
は熱フィラメント法に限ったものではない。平行平板型
ＲＦプラズマ法、誘導コイル型ＲＦプラズマ法、ＤＣプ
ラズマ法、マイクロ波プラズマ法等を用いても作製可能
である。
ッド層を熱フィラメント法を用いて作製したが、作製法
は熱フィラメント法に限ったものではない。平行平板型
ＲＦプラズマ法、誘導コイル型ＲＦプラズマ法、ＤＣプ
ラズマ法、マイクロ波プラズマ法等を用いても作製可能
である。
【００２７】マイクロ波ＣＶＤ法によってダイヤモンド
グレーテッド層を作製する実施形態を以下に説明する。
グレーテッド層を作製する実施形態を以下に説明する。
【００２８】マイクロ波電源は一般的に用いられる２．
４５ＧＨｚの発信周波数を使用した。使用したガスは水
素ガス、炭素源としてはメタン（ＣＨ４）ガス、または
アセトン、メタノール、エタノール等の有機溶剤でも差
し支えない。Ｎ型のダイヤモンドグレーテッド層を作製
する場合は、ドーパントとして窒素（Ｎ２）ガス、アン
モニヤ（ＮＨ３）ガス、フォスヒン（ＰＨ３）ガス、ま
たは先の実施形態で記述した尿素、またはジメチルアミ
ン、ジェチルアミン等の薬品を上記した有機溶剤に溶か
して用いても良い。
４５ＧＨｚの発信周波数を使用した。使用したガスは水
素ガス、炭素源としてはメタン（ＣＨ４）ガス、または
アセトン、メタノール、エタノール等の有機溶剤でも差
し支えない。Ｎ型のダイヤモンドグレーテッド層を作製
する場合は、ドーパントとして窒素（Ｎ２）ガス、アン
モニヤ（ＮＨ３）ガス、フォスヒン（ＰＨ３）ガス、ま
たは先の実施形態で記述した尿素、またはジメチルアミ
ン、ジェチルアミン等の薬品を上記した有機溶剤に溶か
して用いても良い。
【００２９】本実施形態では、炭素源としてアセトン、
ドーパントとしてはジメチルアミンを用いた。ジメチル
アミンはアセトンに１％溶かした。Ｈ２ガス流量は２０
０sccm、アセトンは０．５sccmとした。基板温度は８０
０℃、マイクロ波パワー３ｋＷ、反応圧力１００Torrと
し、基板上に０．１μｍの結晶性の良いダイヤモンドを
形成する。
ドーパントとしてはジメチルアミンを用いた。ジメチル
アミンはアセトンに１％溶かした。Ｈ２ガス流量は２０
０sccm、アセトンは０．５sccmとした。基板温度は８０
０℃、マイクロ波パワー３ｋＷ、反応圧力１００Torrと
し、基板上に０．１μｍの結晶性の良いダイヤモンドを
形成する。
【００３０】次に、基板温度を５℃／min の速度で３０
０℃まで連続的に温度を下げる。この結果、数ミクロン
のグレーテッド層が形成される。グレーテッド層の形成
には、基板温度の連続減少のみならず、段階的に基板温
度を下げてゆく方法も可能である。例えば、基板温度を
８００℃から７５０℃に減少させ、７５０℃で１０分間
温度保持し、次に７００℃に下げ１０分温度保持する。
このように５０℃間隔で１０分間温度保持する。一定の
温度を保持している間のみ成膜を行うことにより段階的
なバンドギャップ不連続層を有するグレーデッド層が形
成される。この実施形態では、基板温度以外の膜形成条
件は固定しているが、適宜変化させても差し支えない。
例えば、反応圧力を基板温度減少に合わせて減少させる
方法も有効である。また、マイクロ波パワーを減少させ
ながら形成することも可能である。ダイヤモンドグレー
テッド層の作製にマイクロ波ＣＶＤ法のみだけではな
く、他の成膜方法を組み合わせて用いても良い。例え
ば、図５に示すような装置構成において反応室の上下に
磁場発生装置を設け、電子のサイクロトロン共鳴を利用
した、所謂ＥＣＲ法を使用する。ダイヤモンドをマイク
ロ波ＣＶＤ法で作製し、グレーテッド層はＥＣＲ法を用
いて形成する。
０℃まで連続的に温度を下げる。この結果、数ミクロン
のグレーテッド層が形成される。グレーテッド層の形成
には、基板温度の連続減少のみならず、段階的に基板温
度を下げてゆく方法も可能である。例えば、基板温度を
８００℃から７５０℃に減少させ、７５０℃で１０分間
温度保持し、次に７００℃に下げ１０分温度保持する。
このように５０℃間隔で１０分間温度保持する。一定の
温度を保持している間のみ成膜を行うことにより段階的
なバンドギャップ不連続層を有するグレーデッド層が形
成される。この実施形態では、基板温度以外の膜形成条
件は固定しているが、適宜変化させても差し支えない。
例えば、反応圧力を基板温度減少に合わせて減少させる
方法も有効である。また、マイクロ波パワーを減少させ
ながら形成することも可能である。ダイヤモンドグレー
テッド層の作製にマイクロ波ＣＶＤ法のみだけではな
く、他の成膜方法を組み合わせて用いても良い。例え
ば、図５に示すような装置構成において反応室の上下に
磁場発生装置を設け、電子のサイクロトロン共鳴を利用
した、所謂ＥＣＲ法を使用する。ダイヤモンドをマイク
ロ波ＣＶＤ法で作製し、グレーテッド層はＥＣＲ法を用
いて形成する。
【００３１】グレーテッド層の膜特性をその場で評価す
るために反応室に評価装置を設けることは非常に有効な
手段である。評価装置を設けた場合の実施形態を以下に
示す。
るために反応室に評価装置を設けることは非常に有効な
手段である。評価装置を設けた場合の実施形態を以下に
示す。
【００３２】この実施形態では、プラズマ分光評価装置
とラマン分光評価装置を設ける方法が示されている。図
６に示すように反応室に評価装置を設置する。プラズマ
分光はダイヤモンド及びダイヤモンドグレーテッド層の
形成時にプラズマの発光を観察することで再現性の良い
膜を形成することが可能となる。ラマン分光評価はダイ
ヤモンドグレーテッド層のＳｐ３軌道とＳｐ２軌道の割
合の変化を観察することでバンドギャップの変化を間接
的に観察できる。即ち、図４（ｂ）に示されるように８
００゜Ｃの雰囲気での成長によりエミッタの先端はダイ
ヤモンドとなり、ダイヤモンドの下層はダイヤモンド状
態からアモルファスカーボン状態へと遷移している。ダ
イヤモンドではＳｐ３軌道が支配的であるが、アモルフ
ァスカーボンではＳｐ２軌道の結合の割合が増え、エネ
ルギーギャップが減少する。即ち、エミッタのバンドギ
ャップを連続的に変化させている。図４（ｃ）はエミッ
タに対向してアノードを設けた場合の電子放出素子の動
作を示すバンド図である。この図によると、グレーデッ
ド炭素エミッタ層を用いることにより電極からエミッタ
への電子のトンネル注入が容易になる。
とラマン分光評価装置を設ける方法が示されている。図
６に示すように反応室に評価装置を設置する。プラズマ
分光はダイヤモンド及びダイヤモンドグレーテッド層の
形成時にプラズマの発光を観察することで再現性の良い
膜を形成することが可能となる。ラマン分光評価はダイ
ヤモンドグレーテッド層のＳｐ３軌道とＳｐ２軌道の割
合の変化を観察することでバンドギャップの変化を間接
的に観察できる。即ち、図４（ｂ）に示されるように８
００゜Ｃの雰囲気での成長によりエミッタの先端はダイ
ヤモンドとなり、ダイヤモンドの下層はダイヤモンド状
態からアモルファスカーボン状態へと遷移している。ダ
イヤモンドではＳｐ３軌道が支配的であるが、アモルフ
ァスカーボンではＳｐ２軌道の結合の割合が増え、エネ
ルギーギャップが減少する。即ち、エミッタのバンドギ
ャップを連続的に変化させている。図４（ｃ）はエミッ
タに対向してアノードを設けた場合の電子放出素子の動
作を示すバンド図である。この図によると、グレーデッ
ド炭素エミッタ層を用いることにより電極からエミッタ
への電子のトンネル注入が容易になる。
【００３３】評価装置は上述した２つの評価装置に限ら
ず、赤外分光（ＦＴ−ＩＲ）や電子エネルギー損失分光
（ＥＥＬＳ）等を設けても良い。
ず、赤外分光（ＦＴ−ＩＲ）や電子エネルギー損失分光
（ＥＥＬＳ）等を設けても良い。
【００３４】この様な低電界放出型の真空マイクロ素子
の用途としては、各種デバイスが考えられる。例えば、
図1 （i ）のエミッタ１０４に対向してアノード電極を
設けスイッチング用のパワーデバイスとして用いること
が可能である。
の用途としては、各種デバイスが考えられる。例えば、
図1 （i ）のエミッタ１０４に対向してアノード電極を
設けスイッチング用のパワーデバイスとして用いること
が可能である。
【００３５】本発明は上記実施形態に限定されるもので
はなく、本発明の趣旨を逸脱しない範囲でいろいろ変形
して実施できる。例えば、n 型ダイヤモンドを形成する
際ドーバントに窒素を用いたがｎ型を形成するリンをド
ーバントに用いることも可能である。更に、低抵抗のp
型ダイヤモンドを用いても可能である。またゲート電極
層にタングステン（Ｗ）以外にもモリブデン（Mo）でも
可能である。また、本発明は、ダイヤモンドに限らず、
炭素系のワイドバンドギャップを有する材料に広く適用
が可能である。例えば、ＢＣＮヘテロダイヤモンドやＳ
ｉＣなど炭素を含む材料系であれば、成膜過程でその供
給ガス組成などを変化させることによって、バックコン
タクト側の表面を連続的に炭素リッチにしていくことが
可能であり、更に、この炭素系層を上述のように連続的
にあるいは段階的に変化させてコンタクト・電荷注入が
容易な適度なバンドギャップを有する層や金属的な導電
性を示す層、具体的にはアモルファス炭素層や窒素など
をドープしたアモルファス炭素層、グラファイト層など
に連続的に変化させることができる。
はなく、本発明の趣旨を逸脱しない範囲でいろいろ変形
して実施できる。例えば、n 型ダイヤモンドを形成する
際ドーバントに窒素を用いたがｎ型を形成するリンをド
ーバントに用いることも可能である。更に、低抵抗のp
型ダイヤモンドを用いても可能である。またゲート電極
層にタングステン（Ｗ）以外にもモリブデン（Mo）でも
可能である。また、本発明は、ダイヤモンドに限らず、
炭素系のワイドバンドギャップを有する材料に広く適用
が可能である。例えば、ＢＣＮヘテロダイヤモンドやＳ
ｉＣなど炭素を含む材料系であれば、成膜過程でその供
給ガス組成などを変化させることによって、バックコン
タクト側の表面を連続的に炭素リッチにしていくことが
可能であり、更に、この炭素系層を上述のように連続的
にあるいは段階的に変化させてコンタクト・電荷注入が
容易な適度なバンドギャップを有する層や金属的な導電
性を示す層、具体的にはアモルファス炭素層や窒素など
をドープしたアモルファス炭素層、グラファイト層など
に連続的に変化させることができる。
【００３６】次に、上記実施形態による真空マイクロ素
子を用いた平板型画像表示装置について図２の模式図を
用いて説明する。この実施形態の平板型画像表示装置は
図1（i ）と同様の構成の、真空マイクロ素子のピラミ
ッド状エミッタが多数アレイ状に形成された（ここでは
便宜上1 つのエミッタで図示している）ガラス基板１０
５（以下、真空マイクロ素子部１００と記す）とこの基
板１０５と対向配置きれた蛍光体層２０３及びＩＴＯ(I
ndium Tin Oxide)から成る透明電極（アノード電極）層
２０２が順次形成されたガラスフェースプレート２０１
とが所定の間隔を設けられており、これらにより真空筐
体が構成されている。すなわち真空マイクロ素子部１０
０は真空筐体の一部として用いられている。この様な画
像表示装置によれば、低電圧でエミッタからの電子放出
が可能であり低消費電力化を図ることができる。
子を用いた平板型画像表示装置について図２の模式図を
用いて説明する。この実施形態の平板型画像表示装置は
図1（i ）と同様の構成の、真空マイクロ素子のピラミ
ッド状エミッタが多数アレイ状に形成された（ここでは
便宜上1 つのエミッタで図示している）ガラス基板１０
５（以下、真空マイクロ素子部１００と記す）とこの基
板１０５と対向配置きれた蛍光体層２０３及びＩＴＯ(I
ndium Tin Oxide)から成る透明電極（アノード電極）層
２０２が順次形成されたガラスフェースプレート２０１
とが所定の間隔を設けられており、これらにより真空筐
体が構成されている。すなわち真空マイクロ素子部１０
０は真空筐体の一部として用いられている。この様な画
像表示装置によれば、低電圧でエミッタからの電子放出
が可能であり低消費電力化を図ることができる。
【００３７】図３に示したのは、パワースイッチ応用の
実施例である。本実施例では、エミッタ層として極薄の
表面ダイヤモンド層３０１を用いており、その裏面に連
続してグレーテッド層３０２とエミッタ裏面電極層３０
３が形成されている。更に、この例では、構造基板３０
４として、導電性材料が用い装され、更に絶縁スペーサ
３０９を介してアノード電極３０８と向かい合わせ、全
体を減圧し、真空封止される。エミッタ外部端子からエ
ミッタに至るまでの電荷移動抵抗が低く、パワースイッ
チ用として重要なオン抵抗の小さい、高効率素子が得ら
れる。
実施例である。本実施例では、エミッタ層として極薄の
表面ダイヤモンド層３０１を用いており、その裏面に連
続してグレーテッド層３０２とエミッタ裏面電極層３０
３が形成されている。更に、この例では、構造基板３０
４として、導電性材料が用い装され、更に絶縁スペーサ
３０９を介してアノード電極３０８と向かい合わせ、全
体を減圧し、真空封止される。エミッタ外部端子からエ
ミッタに至るまでの電荷移動抵抗が低く、パワースイッ
チ用として重要なオン抵抗の小さい、高効率素子が得ら
れる。
【００３８】
【発明の効果】以上のように本発明を用いることによ
り、ダイヤモンドエミッタに容易に電子が注入される。
このため電子親和力が０に近いと言うダイヤモンドなど
のワイドバンドギャップ炭素系材料エミッタの特性を最
大限に生かした、即ち低電圧において電子放出が可能な
真空マイクロ素子が実現できる。
り、ダイヤモンドエミッタに容易に電子が注入される。
このため電子親和力が０に近いと言うダイヤモンドなど
のワイドバンドギャップ炭素系材料エミッタの特性を最
大限に生かした、即ち低電圧において電子放出が可能な
真空マイクロ素子が実現できる。
【図１】本発明の一実施形態による真空マイクロ素子の
製造工程における素子構造の断面図。
製造工程における素子構造の断面図。
【図２】本発明の一実施形態による平板型画像表示装置
の断面図
の断面図
【図３】本発明の一実施形態によるパワースイッチ装置
の断面図
の断面図
【図４】（ａ）ダイヤモンドと電極を直接接合した場合
のバンドプロファイルと（ｂ）ダイヤモンドグレーテッ
ド層と電極を接合した場合のバンドプロファイル（電界
なしの場合）と（ｃ）ダイヤモンドグレーテッド層と電
極を接合した場合のバンドプロファイル（電界印加時）
を示す図
のバンドプロファイルと（ｂ）ダイヤモンドグレーテッ
ド層と電極を接合した場合のバンドプロファイル（電界
なしの場合）と（ｃ）ダイヤモンドグレーテッド層と電
極を接合した場合のバンドプロファイル（電界印加時）
を示す図
【図５】本発明の一実施形態によるＥＣＲを備えたダイ
ヤモンド形成装置の概略構成図
ヤモンド形成装置の概略構成図
【図６】本発明の一実施形態による評価装置を備えたダ
イヤモンド形成装置の概の他のゲート電極３０６等の形
成方法は前述の通りである。このようにして得たゲート
と集積されたエミッタは、図のように外部電極端子３０
７に実略構成図
イヤモンド形成装置の概の他のゲート電極３０６等の形
成方法は前述の通りである。このようにして得たゲート
と集積されたエミッタは、図のように外部電極端子３０
７に実略構成図
１００…真空マイクロ素子部
１０１…Ｓｉ基板
１０２…凹部
１０３…ゲート絶稼層
１０４…ｎ型ダイヤモンドグレーデッド層
１０５…ガラス基板
１０６…Ａｌ層
１０７…ゲート電極層
１０８…凸部
１０９…レジスト
１１０…エミッタ電極層
２０１…フェースプレート
２０２…透明電極（アノード電極）
２０３…蛍光体層
３０１…エミッタ層
３０２…グレーテッド層
３０３…エミッタ裏面電極層
３０４…導電性構造基板
３０５…ゲート絶縁層
３０６…ゲート電極層
３０７…エミッタ外部端子
３０８…アノード電極
３０９…絶縁スペーサ
５０１…マイクロ波発生装置
５０２…上部磁場発生装置
５０３…下部磁場発生装置
５０４…基板
５０５…基板ホルダー
５０６…ターボ分子ポンプ
５０７…ロータリーポンプ
５０８…ガス導入口
６０１…Ａｒレーザ
６０２…分光器
６０３…検出器
６０４…基板
─────────────────────────────────────────────────────
フロントページの続き
(72)発明者 中山 和也
神奈川県川崎市幸区小向東芝町１番地
株式会社東芝研究開発センター内
(56)参考文献 特開 平５−47296（ＪＰ，Ａ)
特開 平５−198253（ＪＰ，Ａ)
特開 平９−63465（ＪＰ，Ａ)
特開 平７−254369（ＪＰ，Ａ)
(58)調査した分野(Int.Cl.7，ＤＢ名)
H01J 1/30 - 1/304
H01J 9/02
Claims (3)
- 【請求項１】 電子を電界放出するエミッタと、その放
出を制御するゲート電極とを有する真空マイクロ素子に
おいて、前記エミッタはＳｐ３軌道が支配的であるダイ
ヤモンドで形成される先端部とＳＰ２軌道の結合の割合
が増える層とで形成され、前記エミッタの先端部に向か
ってバンドギャップが連続的に広くなっていることを特
徴とする真空マイクロ素子。 - 【請求項２】 電子を電界放出するエミッタと、その放
出を制御するゲート電極とを有する真空マイクロ素子に
おいて、前記エミッタはダイヤモンドで形成される先端
部とこの先端部の下層においてダイヤモンド状態からア
モルファスカーボン状態に遷移している層とで形成さ
れ、前記エミッタの先端部に向かってバンドギャップが
連続的に広くなっていることを特徴とする真空マイクロ
素子。 - 【請求項３】 第1の基板に底部を尖鋭化した凹部を形
成する工程と、この第1の基板上に少なくとも前記凹部
を覆う絶縁膜を形成する工程と、基坂温度を連続的に減
少することにより、前記絶縁膜上にバンドギャップを連
続的に変化させたエミッタ層を形成する工程と、このエ
ミッタ層を前記第１の基板と第２の基板とで挟むように
前記第２の基板と前記エミッタ層を接着する工程と、前
記第1の基板を除去して尖鋭化されたエミッタ層を被覆
する絶縁膜を露出する工程と、この露出した絶縁膜上に
ゲート電極層を形成する工程と、前記尖鋭化されたエミ
ッタ層の頂部を被覆するゲート電極層及び絶縁膜を順次
エッチング除去する工程とを含む真空マイクロ素子の製
造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP26525498A JP3455438B2 (ja) | 1997-09-18 | 1998-09-18 | 真空マイクロ素子及びその製造方法 |
Applications Claiming Priority (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP9-253299 | 1997-09-18 | ||
| JP25329997 | 1997-09-18 | ||
| JP26525498A JP3455438B2 (ja) | 1997-09-18 | 1998-09-18 | 真空マイクロ素子及びその製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH11154455A JPH11154455A (ja) | 1999-06-08 |
| JP3455438B2 true JP3455438B2 (ja) | 2003-10-14 |
Family
ID=26541133
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP26525498A Expired - Fee Related JP3455438B2 (ja) | 1997-09-18 | 1998-09-18 | 真空マイクロ素子及びその製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3455438B2 (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20010097569A (ko) * | 2000-04-24 | 2001-11-08 | 권상직 | 이방성 전도필름을 이용한 결합에 의해 유리 기판상에 3극구조의 다이아몬드 전계 방출 어레이를 제조하는 방법 및이를 사용하여 만들어지는 장치 |
-
1998
- 1998-09-18 JP JP26525498A patent/JP3455438B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH11154455A (ja) | 1999-06-08 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7811625B2 (en) | Method for manufacturing electron-emitting device | |
| KR20010056153A (ko) | 카본나노 튜브막을 갖는 전계방출형 디스플레이 소자 및그의 제조방법 | |
| US20060177602A1 (en) | Low temperature growth of oriented carbon nanotubes | |
| US5844252A (en) | Field emission devices having diamond field emitter, methods for making same, and methods for fabricating porous diamond | |
| JP3255960B2 (ja) | 冷陰極エミッタ素子 | |
| JPH10500936A (ja) | ダイヤモンド様炭素（ｄｌｃ）膜の製法、それにより製造したｄｌｃ膜、その使用法、電界エミッタアレイ及び電界エミッタカソード | |
| US20030059968A1 (en) | Method of producing field emission display | |
| KR100284272B1 (ko) | 전자방출소자 및 그 제조방법 | |
| JP3455438B2 (ja) | 真空マイクロ素子及びその製造方法 | |
| JPH09320450A (ja) | 電子放出素子及びその製造方法 | |
| Kang et al. | Recent development of diamond microtip field emitter cathodes and devices | |
| JPH09270227A (ja) | 電界電子放出素子およびその作製方法 | |
| JPH09185942A (ja) | 冷陰極素子及びその製造方法 | |
| JP4312352B2 (ja) | 電子放出装置 | |
| JPH0963460A (ja) | 電界放出冷陰極および冷陰極の製作方法 | |
| JP3387005B2 (ja) | 電子放出素子及びその製造方法 | |
| JP4312331B2 (ja) | 電子放出装置 | |
| JPH1040805A (ja) | 冷陰極素子及びその製造方法 | |
| Jung et al. | Fabrication of a nanosize Si-tip coated with a thin diamond-like carbon film | |
| Jung et al. | Effect of diamond-like carbon coating on the emission characteristics of molybdenum field emitter arrays | |
| JP2000251615A (ja) | 真空マイクロ素子及びその製造方法 | |
| JPH06131968A (ja) | 電界放出型電子源およびアレイ状基板 | |
| JP2000251616A (ja) | 電界放出型冷陰極装置およびその製造方法 | |
| JP2001176377A (ja) | 真空マイクロ素子及びその製造方法 | |
| Chen et al. | The characterization of nitrogen content, diamond-like carbon field emission arrays using a magnetic filtered arc method |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080725 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090725 Year of fee payment: 6 |
|
| LAPS | Cancellation because of no payment of annual fees |