JP2000244266A - 低ノイズ増幅回路 - Google Patents
低ノイズ増幅回路Info
- Publication number
- JP2000244266A JP2000244266A JP11140783A JP14078399A JP2000244266A JP 2000244266 A JP2000244266 A JP 2000244266A JP 11140783 A JP11140783 A JP 11140783A JP 14078399 A JP14078399 A JP 14078399A JP 2000244266 A JP2000244266 A JP 2000244266A
- Authority
- JP
- Japan
- Prior art keywords
- transistor
- gain
- terminal
- input
- signal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03G—CONTROL OF AMPLIFICATION
- H03G1/00—Details of arrangements for controlling amplification
- H03G1/0005—Circuits characterised by the type of controlling devices operated by a controlling current or voltage signal
- H03G1/0017—Circuits characterised by the type of controlling devices operated by a controlling current or voltage signal the device being at least one of the amplifying solid state elements of the amplifier
- H03G1/0023—Circuits characterised by the type of controlling devices operated by a controlling current or voltage signal the device being at least one of the amplifying solid state elements of the amplifier in emitter-coupled or cascode amplifiers
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F1/00—Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
- H03F1/08—Modifications of amplifiers to reduce detrimental influences of internal impedances of amplifying elements
- H03F1/22—Modifications of amplifiers to reduce detrimental influences of internal impedances of amplifying elements by use of cascode coupling, i.e. earthed cathode or emitter stage followed by earthed grid or base stage respectively
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
- H03F3/72—Gated amplifiers, i.e. amplifiers which are rendered operative or inoperative by means of a control signal
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03G—CONTROL OF AMPLIFICATION
- H03G1/00—Details of arrangements for controlling amplification
- H03G1/0005—Circuits characterised by the type of controlling devices operated by a controlling current or voltage signal
- H03G1/0088—Circuits characterised by the type of controlling devices operated by a controlling current or voltage signal using discontinuously variable devices, e.g. switch-operated
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F2200/00—Indexing scheme relating to amplifiers
- H03F2200/294—Indexing scheme relating to amplifiers the amplifier being a low noise amplifier [LNA]
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F2200/00—Indexing scheme relating to amplifiers
- H03F2200/372—Noise reduction and elimination in amplifier
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F2203/00—Indexing scheme relating to amplifiers with only discharge tubes or only semiconductor devices as amplifying elements covered by H03F3/00
- H03F2203/72—Indexing scheme relating to gated amplifiers, i.e. amplifiers which are rendered operative or inoperative by means of a control signal
- H03F2203/7221—Indexing scheme relating to gated amplifiers, i.e. amplifiers which are rendered operative or inoperative by means of a control signal the gated amplifier being switched on or off by a switch at the output of the amplifier
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Amplifiers (AREA)
- Control Of Amplification And Gain Control (AREA)
Abstract
(57)【要約】
【課題】 低ゲイン又は減衰モードにおいて高周波応答
にピークが現れないようにする。 【解決手段】 低ノイズ増幅回路は複数のゲインパスを
備えており、高ゲイン（およそ１５ｄＢ）と低ゲイン又
は減衰（およそ−５ｄＢ）の２つのゲインモードで動作
可能である。低ゲイン又は減衰パスにおいては、ダイオ
ード接続されたトランジスタと、このトランジスタに直
列的に接続されたフィルターとして動作するキャパシタ
とを追加することにより、周波数応答が改善される。こ
れは、高周波応答のピークにおけるポール（特性点）
（ｐ＝−１／ＲLＣT）を効果的に抑える。
にピークが現れないようにする。 【解決手段】 低ノイズ増幅回路は複数のゲインパスを
備えており、高ゲイン（およそ１５ｄＢ）と低ゲイン又
は減衰（およそ−５ｄＢ）の２つのゲインモードで動作
可能である。低ゲイン又は減衰パスにおいては、ダイオ
ード接続されたトランジスタと、このトランジスタに直
列的に接続されたフィルターとして動作するキャパシタ
とを追加することにより、周波数応答が改善される。こ
れは、高周波応答のピークにおけるポール（特性点）
（ｐ＝−１／ＲLＣT）を効果的に抑える。
Description
【０００１】
【発明の属する技術分野】本発明は、高ゲイン（およそ
１５ｄＢ）と低ゲイン（又は減衰モード）（およそ−５
ｄＢ）の２つのゲインモードで動作可能な低ノイズ増幅
器（ＬＮＡ：lownoise amplifier）に関する。低ノイズ
増幅器ＬＮＡは、ゲイン切替信号が１の論理レベルにセ
ットされたときに高ゲインモードで動作し、ゲイン切替
信号がもう１つの論理レベルにセットされたときに低ゲ
インモード又は減衰モードで動作する。
１５ｄＢ）と低ゲイン（又は減衰モード）（およそ−５
ｄＢ）の２つのゲインモードで動作可能な低ノイズ増幅
器（ＬＮＡ：lownoise amplifier）に関する。低ノイズ
増幅器ＬＮＡは、ゲイン切替信号が１の論理レベルにセ
ットされたときに高ゲインモードで動作し、ゲイン切替
信号がもう１つの論理レベルにセットされたときに低ゲ
インモード又は減衰モードで動作する。
【０００２】
【従来の技術】高周波回路は、通信や放送及び無線周波
数研究測定の分野で広く用いられている。高速の切替回
路は、コンピュータや他のデジタルアプリケーションで
用いられる高速デジタル機器に使用されている。
数研究測定の分野で広く用いられている。高速の切替回
路は、コンピュータや他のデジタルアプリケーションで
用いられる高速デジタル機器に使用されている。
【０００３】高周波及び高速の回路は、一般的にリニア
の拡張性を有し、相互電極キャパシタンス、配線インダ
クタンス、蓄積電荷、及び、短い波長の影響が、回路動
作を支配する分野におけるデジタル回路である。その結
果、このような回路は、低周波におけるそれらの使用か
らずれ始めてしまう。
の拡張性を有し、相互電極キャパシタンス、配線インダ
クタンス、蓄積電荷、及び、短い波長の影響が、回路動
作を支配する分野におけるデジタル回路である。その結
果、このような回路は、低周波におけるそれらの使用か
らずれ始めてしまう。
【０００４】低ノイズ増幅器は、この分野で知られてい
る。しかし今日においても、このように低ゲイン又は減
衰モード（およそ−５ｄＢ）で動作する増幅器は、高周
波において実際のアプリケーションで受け入れ難いピー
クであるピークゲイン特性を有している。
る。しかし今日においても、このように低ゲイン又は減
衰モード（およそ−５ｄＢ）で動作する増幅器は、高周
波において実際のアプリケーションで受け入れ難いピー
クであるピークゲイン特性を有している。
【０００５】増幅回路の出力に切替回路を接続すること
も知られている。これにより、増幅回路の出力信号をオ
ン／オフに切り替える追加機能が提供される。
も知られている。これにより、増幅回路の出力信号をオ
ン／オフに切り替える追加機能が提供される。
【０００６】そのような増幅器は、従来の増幅回路に従
来の切替回路を接続することにより構成することができ
る。従来の切替回路としては、例えば、特開昭５４−１
４８３５８号公報に開示されているようなダイオードブ
リッジを用いたものがある。
来の切替回路を接続することにより構成することができ
る。従来の切替回路としては、例えば、特開昭５４−１
４８３５８号公報に開示されているようなダイオードブ
リッジを用いたものがある。
【０００７】高ゲインと低ゲイン（又は減衰）との間の
パスを選択的に切り替える別の動作手法も、この分野で
知られている。例えば、そのような１つのアプローチ
は、米国特許第５、５３０、４０４号公報に記述されて
いるように、カスケード接続された増幅ステージを使用
する。異なるパワーの出力レベルを得るために、カスケ
ード接続された１又は複数のステージは、ダイオードス
イッチを使用するように、不使用状態に切り替えられ
る。
パスを選択的に切り替える別の動作手法も、この分野で
知られている。例えば、そのような１つのアプローチ
は、米国特許第５、５３０、４０４号公報に記述されて
いるように、カスケード接続された増幅ステージを使用
する。異なるパワーの出力レベルを得るために、カスケ
ード接続された１又は複数のステージは、ダイオードス
イッチを使用するように、不使用状態に切り替えられ
る。
【０００８】さらに別のアプローチは、全体的な出力信
号レベルを変化させるために、増幅器の出力に選択的に
設けられた複数のインピーダンスネットワークの間を選
択する。この一例として、米国特許第５、２０２、５５
３号公報がある。これは、スイッチを介して互いに結合
された２つの別々の増幅器によって特徴づけられるトラ
ンスインピーダンス増幅器を開示する。そこでは、１つ
の増幅器は高ゲインモードで動作し、もう１つの増幅器
は低ゲイン又は減衰モードで動作する。それぞれの増幅
器は、検知された増幅される電流レベルに基づいて選択
的に切り替えられる。
号レベルを変化させるために、増幅器の出力に選択的に
設けられた複数のインピーダンスネットワークの間を選
択する。この一例として、米国特許第５、２０２、５５
３号公報がある。これは、スイッチを介して互いに結合
された２つの別々の増幅器によって特徴づけられるトラ
ンスインピーダンス増幅器を開示する。そこでは、１つ
の増幅器は高ゲインモードで動作し、もう１つの増幅器
は低ゲイン又は減衰モードで動作する。それぞれの増幅
器は、検知された増幅される電流レベルに基づいて選択
的に切り替えられる。
【０００９】さらに別の例は、米国特許第４、２２７、
２５６号公報に見られる。これは、感度を維持したとき
の飽和の問題を解決するため、段階的な切替回路を組み
込んだ別々の高ゲイン増幅器と低ゲイン又は減衰増幅器
とを使用することを開示する。米国特許第５、５４１、
５５３号公報は、その出力信号をオン／オフに切り替え
る機能を実現する増幅器を開示する。これは、第１トラ
ンジスタと第２トランジスタから構成される反転させた
ダーリントン回路を有しており、切替回路は第２トラン
ジスタのベースとエミッタを横切って接続され、比較的
小さい電流がこれを通って流れる。また、切替回路は第
１トランジスタのエミッタと第２トランジスタのコレク
タの間に接続される。
２５６号公報に見られる。これは、感度を維持したとき
の飽和の問題を解決するため、段階的な切替回路を組み
込んだ別々の高ゲイン増幅器と低ゲイン又は減衰増幅器
とを使用することを開示する。米国特許第５、５４１、
５５３号公報は、その出力信号をオン／オフに切り替え
る機能を実現する増幅器を開示する。これは、第１トラ
ンジスタと第２トランジスタから構成される反転させた
ダーリントン回路を有しており、切替回路は第２トラン
ジスタのベースとエミッタを横切って接続され、比較的
小さい電流がこれを通って流れる。また、切替回路は第
１トランジスタのエミッタと第２トランジスタのコレク
タの間に接続される。
【００１０】一般的に、これらの増幅器には、高ゲイン
パスと低ゲイン又は減衰パスとのスイッチを有すること
によるピークゲインに「ひねり」が現れる。さらに、こ
の「ひねり」は後段のステージや低ノイズ増幅器の出力
で現れるが、主として自動ゲインコントロール部で現れ
る。
パスと低ゲイン又は減衰パスとのスイッチを有すること
によるピークゲインに「ひねり」が現れる。さらに、こ
の「ひねり」は後段のステージや低ノイズ増幅器の出力
で現れるが、主として自動ゲインコントロール部で現れ
る。
【００１１】図１は従来の低ノイズ増幅器１０の概略的
回路図である。この図１の回路１０は、２つの別々のゲ
インパスＡとゲインパスＢを有しており、これらはとも
に入力源１２とトランジスタスイッチ１４に結合され、
ゲインパスＡ又はゲインパスＢを選択して使用する。ゲ
インパスＡを通る電流は、トランジスタ１８を流れる。
このトランジスタ１８はトランジスタ２４のＭ倍のサイ
ズを有する。ゲインパスＢの電流はこのトランジスタ２
４を通って流れる。Ｍは一般的に１０から２０の間であ
る。
回路図である。この図１の回路１０は、２つの別々のゲ
インパスＡとゲインパスＢを有しており、これらはとも
に入力源１２とトランジスタスイッチ１４に結合され、
ゲインパスＡ又はゲインパスＢを選択して使用する。ゲ
インパスＡを通る電流は、トランジスタ１８を流れる。
このトランジスタ１８はトランジスタ２４のＭ倍のサイ
ズを有する。ゲインパスＢの電流はこのトランジスタ２
４を通って流れる。Ｍは一般的に１０から２０の間であ
る。
【００１２】このような増幅器は、エミッタ共通型増幅
器と呼ばれ、電圧増幅結果ＡVは以下の関係で示され
る。
器と呼ばれ、電圧増幅結果ＡVは以下の関係で示され
る。
【００１３】Ａv＝−ｇm（ｒ0‖Ｒc） ここで、ｇm＝ｑＩc／ｋＴであり、ｒ0はトランジスタ
２８とトランジスタ２２の結合インピーダンスであり、
Ｒcは抵抗１６であり、ｑは電荷（又は１．６×１０-19
クーロン）であり、Ｉcはトランジスタ１８又はトラン
ジスタ２４を流れる電流である（トランジスタ１８を通
った方が多くの電流が流れる。なぜなら、トランジスタ
１８、２４は同等の電位にバイアスされており、トラン
ジスタ１８のサイズはトランジスタ２４のサイズよりＭ
倍大きい）。ｋはボルツマン定数であり、Ｔはケルビン
温度である。
２８とトランジスタ２２の結合インピーダンスであり、
Ｒcは抵抗１６であり、ｑは電荷（又は１．６×１０-19
クーロン）であり、Ｉcはトランジスタ１８又はトラン
ジスタ２４を流れる電流である（トランジスタ１８を通
った方が多くの電流が流れる。なぜなら、トランジスタ
１８、２４は同等の電位にバイアスされており、トラン
ジスタ１８のサイズはトランジスタ２４のサイズよりＭ
倍大きい）。ｋはボルツマン定数であり、Ｔはケルビン
温度である。
【００１４】動作中においては、トランジスタスイッチ
１４に論理的ローレベルが入力されたとき、増幅器１０
は高ゲインモードで動作するようセットされる（高ゲイ
ンモードにおいては、電流はパスＡを通って流れ、ま
た、パスＢも通って流れる）。一方、トランジスタスイ
ッチ１４に論理的ハイレベルが入力されたとき、増幅器
１０は低ゲイン又は減衰モードで動作するようセットさ
れる（低ゲイン又は減衰モードにおいては、電流はパス
Ｂだけを通って流れる）。
１４に論理的ローレベルが入力されたとき、増幅器１０
は高ゲインモードで動作するようセットされる（高ゲイ
ンモードにおいては、電流はパスＡを通って流れ、ま
た、パスＢも通って流れる）。一方、トランジスタスイ
ッチ１４に論理的ハイレベルが入力されたとき、増幅器
１０は低ゲイン又は減衰モードで動作するようセットさ
れる（低ゲイン又は減衰モードにおいては、電流はパス
Ｂだけを通って流れる）。
【００１５】電流パスＡをたどると、抵抗１６はゲイン
ブースタとして動作し、高ゲインと大きなコレクタ抵抗
との間の関係により特徴づけられる。
ブースタとして動作し、高ゲインと大きなコレクタ抵抗
との間の関係により特徴づけられる。
【００１６】電流パスＢを通って流れる電流は、出力２
０からトランジスタ２２を通り、トランジスタ２４を通
って流れる。高ゲインモードで動作している場合、電流
パスＢを通って流れる電流は、ほとんど無視することが
できる。なぜなら、トランジスタ１８はトランジスタ２
４のＭ倍のサイズであり、かつ、トランジスタ１８、２
４の双方のベースは同等電位にバイアスされているから
である。このため、トランジスタ１８を通って電流パス
Ａを流れる電流は、トランジスタ２４を通って電流パス
Ｂを流れる電流のＭ倍の大きさである。
０からトランジスタ２２を通り、トランジスタ２４を通
って流れる。高ゲインモードで動作している場合、電流
パスＢを通って流れる電流は、ほとんど無視することが
できる。なぜなら、トランジスタ１８はトランジスタ２
４のＭ倍のサイズであり、かつ、トランジスタ１８、２
４の双方のベースは同等電位にバイアスされているから
である。このため、トランジスタ１８を通って電流パス
Ａを流れる電流は、トランジスタ２４を通って電流パス
Ｂを流れる電流のＭ倍の大きさである。
【００１７】ゲインスイッチ１４に論理的なハイレベル
が入力されたとき、高ゲインパスＡは無視することがで
きる。なぜなら、トランジスタ１８を流れる電流は、ト
ランジスタ２８を通らないように迂回してトランジスタ
１４を通り、抵抗１６とトランジスタ２８の接続点にお
ける電圧増幅は生じない。それゆえ、回路１０は低ゲイ
ン又は減衰パスＢから実質的に構成される。
が入力されたとき、高ゲインパスＡは無視することがで
きる。なぜなら、トランジスタ１８を流れる電流は、ト
ランジスタ２８を通らないように迂回してトランジスタ
１４を通り、抵抗１６とトランジスタ２８の接続点にお
ける電圧増幅は生じない。それゆえ、回路１０は低ゲイ
ン又は減衰パスＢから実質的に構成される。
【００１８】
【発明が解決しようとする課題】いずれの場合でも、回
路１０はエミッタ共通型増幅器の特性を有する。低ゲイ
ン又は減衰パスＢをたどると、抵抗１６はゲインブース
タとして動作し、高ゲインと大きなコレクタ抵抗との間
の関係により特徴づけられ、トランジスタ１８を通って
流れる電流の方がトランジスタ２４を通って流れる電流
よりも多い。
路１０はエミッタ共通型増幅器の特性を有する。低ゲイ
ン又は減衰パスＢをたどると、抵抗１６はゲインブース
タとして動作し、高ゲインと大きなコレクタ抵抗との間
の関係により特徴づけられ、トランジスタ１８を通って
流れる電流の方がトランジスタ２４を通って流れる電流
よりも多い。
【００１９】図２は、図１に示す回路１０が低ゲイン又
は減衰モードで動作したときのゲインと周波数の関係を
示す図である。図２に示されているように、ポイントＰ
における望まない高周波ピークが高周波で現れる。この
ピークは実際のアプリケーションで受け入れることがで
きない。
は減衰モードで動作したときのゲインと周波数の関係を
示す図である。図２に示されているように、ポイントＰ
における望まない高周波ピークが高周波で現れる。この
ピークは実際のアプリケーションで受け入れることがで
きない。
【００２０】
【課題を解決するための手段】上記課題を解決するた
め、本発明に係る低ノイズ増幅回路は、信号入力部と、
信号出力部と、ゲインコントロール入力部と、並列的に
設けられた複数のゲインパスであって、前記信号入力部
と前記信号出力部と前記ゲインコントロール入力部にそ
れぞれが接続されたゲインパスと、前記複数のゲインパ
スの１つを選択し、前記信号入力部を前記信号出力部へ
接続するための選択手段と、前記信号入力部と前記信号
出力部の間に設けられ、前記信号入力部に入力された入
力信号を増幅するための増幅手段と、前記複数のゲイン
パスの少なくとも１つを通る前記入力信号をフィルタリ
ングするためのフィルタリング手段と、を備えることを
特徴とする。
め、本発明に係る低ノイズ増幅回路は、信号入力部と、
信号出力部と、ゲインコントロール入力部と、並列的に
設けられた複数のゲインパスであって、前記信号入力部
と前記信号出力部と前記ゲインコントロール入力部にそ
れぞれが接続されたゲインパスと、前記複数のゲインパ
スの１つを選択し、前記信号入力部を前記信号出力部へ
接続するための選択手段と、前記信号入力部と前記信号
出力部の間に設けられ、前記信号入力部に入力された入
力信号を増幅するための増幅手段と、前記複数のゲイン
パスの少なくとも１つを通る前記入力信号をフィルタリ
ングするためのフィルタリング手段と、を備えることを
特徴とする。
【００２１】ここで、信号入力部は例えば各実施形態に
おける信号入力源１２の入力部に相当し、信号出力部は
例えば各実施形態における出力２０の出力部に相当し、
ゲインコントロール入力部は例えば各実施形態における
ゲイン切替信号６０の入力部に相当し、複数のゲインパ
スは例えば各実施形態におけるゲインパスＡ、Ｂ、Ｃ、
Ｄに相当し、選択手段は例えば各実施形態におけるトラ
ンジスタ１４、３２に相当し、増幅手段は例えば各実施
形態における１８、２４に相当し、フィルタリング手段
は例えば各実施形態におけるダイオード接続されたトラ
ンジスタ３０とキャパシタ３４に相当する。
おける信号入力源１２の入力部に相当し、信号出力部は
例えば各実施形態における出力２０の出力部に相当し、
ゲインコントロール入力部は例えば各実施形態における
ゲイン切替信号６０の入力部に相当し、複数のゲインパ
スは例えば各実施形態におけるゲインパスＡ、Ｂ、Ｃ、
Ｄに相当し、選択手段は例えば各実施形態におけるトラ
ンジスタ１４、３２に相当し、増幅手段は例えば各実施
形態における１８、２４に相当し、フィルタリング手段
は例えば各実施形態におけるダイオード接続されたトラ
ンジスタ３０とキャパシタ３４に相当する。
【００２２】この場合、前記複数のゲインパスは、第１
ゲインパスと第２ゲインパスを備えるようにしてもよ
い。また、前記増幅手段は、ｎｐｎ型のバイポーラトラ
ンジスタを備えるようにしてもよい。さらに、前記選択
手段は、ｎｐｎ型のバイポーラトランジスタを備えるよ
うにしてもよい。
ゲインパスと第２ゲインパスを備えるようにしてもよ
い。また、前記増幅手段は、ｎｐｎ型のバイポーラトラ
ンジスタを備えるようにしてもよい。さらに、前記選択
手段は、ｎｐｎ型のバイポーラトランジスタを備えるよ
うにしてもよい。
【００２３】一方、前記フィルタリング手段は、ダイオ
ード接続されたトランジスタと、前記ダイオード接続さ
れたトランジスタに直列的に接続されたキャパシタと
を、備えるようにしてもよい。
ード接続されたトランジスタと、前記ダイオード接続さ
れたトランジスタに直列的に接続されたキャパシタと
を、備えるようにしてもよい。
【００２４】また、前記ダイオード接続されたトランジ
スタは、ｎｐｎ型のバイポーラトランジスタにしてもよ
い。
スタは、ｎｐｎ型のバイポーラトランジスタにしてもよ
い。
【００２５】また、本発明に係る低ノイズ増幅回路は、
信号入力部と、信号出力部と、ゲインコントロール入力
部と、前記信号入力部と前記信号出力部と前記ゲインコ
ントロール入力部とに接続された第１ゲインパスであっ
て、カスケード接続された増幅トランジスタを有する第
１ゲインパスと、前記信号入力部と前記信号出力部と前
記ゲインコントロール入力部とに接続された第２ゲイン
パスであって、カスケード接続された増幅トランジスタ
を有する第２ゲインパスと、を備えるとともに、前記第
１ゲインパスのカスケード接続された増幅トランジスタ
は、前記第２ゲインパスのカスケード接続された増幅ト
ランジスタよりも、大きいサイズであり、前記第１ゲイ
ンパスと前記第２ゲインパスとは並列的に接続されてい
る、低ノイズ増幅回路であって、第１端子と第２端子を
有するダイオード接続されたトランジスタであって、前
記第１端子は前記第２ゲインパスの間における所定のノ
ードに接続され、前記第２端子は前記信号出力部に接続
された、トランジスタと、第１端子と第２端子を有する
キャパシタであって、前記第１端子は前記所定のノード
に接続され、前記第２端子は前記信号入力部に接続され
た、キャパシタと、を備えることを特徴とする。
信号入力部と、信号出力部と、ゲインコントロール入力
部と、前記信号入力部と前記信号出力部と前記ゲインコ
ントロール入力部とに接続された第１ゲインパスであっ
て、カスケード接続された増幅トランジスタを有する第
１ゲインパスと、前記信号入力部と前記信号出力部と前
記ゲインコントロール入力部とに接続された第２ゲイン
パスであって、カスケード接続された増幅トランジスタ
を有する第２ゲインパスと、を備えるとともに、前記第
１ゲインパスのカスケード接続された増幅トランジスタ
は、前記第２ゲインパスのカスケード接続された増幅ト
ランジスタよりも、大きいサイズであり、前記第１ゲイ
ンパスと前記第２ゲインパスとは並列的に接続されてい
る、低ノイズ増幅回路であって、第１端子と第２端子を
有するダイオード接続されたトランジスタであって、前
記第１端子は前記第２ゲインパスの間における所定のノ
ードに接続され、前記第２端子は前記信号出力部に接続
された、トランジスタと、第１端子と第２端子を有する
キャパシタであって、前記第１端子は前記所定のノード
に接続され、前記第２端子は前記信号入力部に接続され
た、キャパシタと、を備えることを特徴とする。
【００２６】ここで、信号入力部は例えば第２実施形態
における信号入力源１２の入力部に相当し、信号出力部
は例えば第２実施形態における出力２０の出力部に相当
し、ゲインコントロール入力部は例えば第２実施形態に
おけるゲイン切替信号６０の入力部に相当し、第１ゲイ
ンパスは例えば第２実施形態におけるゲインパスＡに相
当し、第２ゲインパスは例えば第２実施形態におけるゲ
インパスＢＤに相当し、第１ゲインパスのカスケード接
続された増幅トランジスタは例えば第２実施形態におけ
るトランジスタ１８に相当し、第２ゲインパスのカスケ
ード接続された増幅トランジスタは例えば第２実施形態
におけつトランジスタ２４に相当し、ダイオード接続さ
れたトランジスタは例えば第２実施形態におけるトラン
ジスタ３０に相当し、所定のノードは例えば第２実施形
態におけるノードＮに相当し、キャパシタは例えば第２
実施形態におけるキャパシタ３４に相当する。
における信号入力源１２の入力部に相当し、信号出力部
は例えば第２実施形態における出力２０の出力部に相当
し、ゲインコントロール入力部は例えば第２実施形態に
おけるゲイン切替信号６０の入力部に相当し、第１ゲイ
ンパスは例えば第２実施形態におけるゲインパスＡに相
当し、第２ゲインパスは例えば第２実施形態におけるゲ
インパスＢＤに相当し、第１ゲインパスのカスケード接
続された増幅トランジスタは例えば第２実施形態におけ
るトランジスタ１８に相当し、第２ゲインパスのカスケ
ード接続された増幅トランジスタは例えば第２実施形態
におけつトランジスタ２４に相当し、ダイオード接続さ
れたトランジスタは例えば第２実施形態におけるトラン
ジスタ３０に相当し、所定のノードは例えば第２実施形
態におけるノードＮに相当し、キャパシタは例えば第２
実施形態におけるキャパシタ３４に相当する。
【００２７】また、本発明に係る低ノイズ増幅回路は、
信号入力部と、信号出力部と、ゲインコントロール入力
部と、前記信号入力部を前記信号出力部と前記ゲインコ
ントロール入力部に接続する複数のゲインパスとを有す
る低ノイズ増幅回路であって、第１端子と第２端子を有
するダイオード接続されたトランジスタであって、前記
第１端子は前記複数のゲインパスの１つの間の所定のノ
ードに接続され、前記第２端子は前記信号出力部に接続
された、トランジスタと、第１端子と第２端子を有する
キャパシタであって、前記第１端子は前記所定のノード
に接続され、前記第２端子は前記信号入力部に接続され
た、キャパシタと、を備えることを特徴とする。
信号入力部と、信号出力部と、ゲインコントロール入力
部と、前記信号入力部を前記信号出力部と前記ゲインコ
ントロール入力部に接続する複数のゲインパスとを有す
る低ノイズ増幅回路であって、第１端子と第２端子を有
するダイオード接続されたトランジスタであって、前記
第１端子は前記複数のゲインパスの１つの間の所定のノ
ードに接続され、前記第２端子は前記信号出力部に接続
された、トランジスタと、第１端子と第２端子を有する
キャパシタであって、前記第１端子は前記所定のノード
に接続され、前記第２端子は前記信号入力部に接続され
た、キャパシタと、を備えることを特徴とする。
【００２８】ここで、信号入力部は例えば第２実施形態
における信号入力源１２の入力部に相当し、信号出力部
は例えば第２実施形態における出力２０の出力部に相当
し、ゲインコントロール入力部は例えば第２実施形態に
おけるゲイン切替信号６０の入力部に相当し、複数のゲ
インパスは例えば第２実施形態におけるゲインパスＡと
ゲインパスＢＤに相当し、ダイオード接続されたトラン
ジスタは例えば第２実施形態におけるトランジスタ３０
に相当し、所定のノードは例えば第２実施形態における
ノードＮに相当し、キャパシタは例えば第２実施形態に
おけるキャパシタ３４に相当する。
における信号入力源１２の入力部に相当し、信号出力部
は例えば第２実施形態における出力２０の出力部に相当
し、ゲインコントロール入力部は例えば第２実施形態に
おけるゲイン切替信号６０の入力部に相当し、複数のゲ
インパスは例えば第２実施形態におけるゲインパスＡと
ゲインパスＢＤに相当し、ダイオード接続されたトラン
ジスタは例えば第２実施形態におけるトランジスタ３０
に相当し、所定のノードは例えば第２実施形態における
ノードＮに相当し、キャパシタは例えば第２実施形態に
おけるキャパシタ３４に相当する。
【００２９】また、本発明に係る低ノイズ増幅回路は、
信号入力部と、信号出力部と、第１電圧入力部と、第２
電圧入力部と、ゲインコントロール入力部と、前記信号
出力部と前記第２電圧入力部との間に設けられた第１ゲ
インパスであって、第１バイアストランジスタと、前記
第１バイアストランジスタに直列的に接続された第１増
幅トランジスタとを有する、第１ゲインパスと、前記信
号出力部と前記第２電圧入力部との間に設けられた第２
ゲインパスであって、第２バイアストランジスタと、前
記第２バイアストランジスタに直列的に接続されるとと
もに前記第１増幅トランジスタよりもトランジスタサイ
ズの小さい第２増幅トランジスタとを有する、第２ゲイ
ンパスと、前記第１電圧入力部に接続された入力端子
と、前記ゲインコントロール入力部に接続された制御端
子と、前記第１バイアストランジスタと前記第１増幅ト
ランジスタとの間に接続された出力端子とを有する、第
１スイッチングトランジスタと、入力端子と制御端子が
前記信号出力部に共通接続されたダイオード接続トラン
ジスタと、前記ダイオード接続トランジスタの出力端子
に接続された入力端子と、前記ゲインコントロール入力
部に接続された制御端子と、前記第２バイアストランジ
スタと前記第２増幅トランジスタの間に接続された出力
端子を有する、第２スイッチングトランジスタと、前記
ダイオード接続トランジスタの前記出力端子に接続され
た入力端子と、前記第２電圧入力部に接続された出力端
子とを有する、キャパシタと、を備えることを特徴とす
る。
信号入力部と、信号出力部と、第１電圧入力部と、第２
電圧入力部と、ゲインコントロール入力部と、前記信号
出力部と前記第２電圧入力部との間に設けられた第１ゲ
インパスであって、第１バイアストランジスタと、前記
第１バイアストランジスタに直列的に接続された第１増
幅トランジスタとを有する、第１ゲインパスと、前記信
号出力部と前記第２電圧入力部との間に設けられた第２
ゲインパスであって、第２バイアストランジスタと、前
記第２バイアストランジスタに直列的に接続されるとと
もに前記第１増幅トランジスタよりもトランジスタサイ
ズの小さい第２増幅トランジスタとを有する、第２ゲイ
ンパスと、前記第１電圧入力部に接続された入力端子
と、前記ゲインコントロール入力部に接続された制御端
子と、前記第１バイアストランジスタと前記第１増幅ト
ランジスタとの間に接続された出力端子とを有する、第
１スイッチングトランジスタと、入力端子と制御端子が
前記信号出力部に共通接続されたダイオード接続トラン
ジスタと、前記ダイオード接続トランジスタの出力端子
に接続された入力端子と、前記ゲインコントロール入力
部に接続された制御端子と、前記第２バイアストランジ
スタと前記第２増幅トランジスタの間に接続された出力
端子を有する、第２スイッチングトランジスタと、前記
ダイオード接続トランジスタの前記出力端子に接続され
た入力端子と、前記第２電圧入力部に接続された出力端
子とを有する、キャパシタと、を備えることを特徴とす
る。
【００３０】ここで、信号入力部は例えば第１実施形態
における信号入力源１２の入力部に相当し、信号出力部
は例えば第１実施形態における出力２０の出力部に相当
し、第１電圧入力部は例えば第１実施形態における外部
電圧源４０の入力部に相当し、第２電圧入力部は例えば
第１実施形態におけるグランドＧＮＤの入力部に相当
し、ゲインコントロール入力部は例えば第１実施形態に
おけるゲイン切替信号６０の入力部に相当し、第１ゲイ
ンパスは例えば第１実施形態におけるゲインパスＡに相
当し、第２ゲインパスは例えば第１実施形態におけるゲ
インパスＢＤに相当し、第１バイアストランジスタは例
えば第１実施形態におけるトランジスタ２８に相当し、
第１増幅トランジスタは例えば第１実施形態におけるト
ランジスタ１８に相当し、第２バイアストランジスタは
例えば第１実施形態におけるトランジスタ２２に相当
し、第２増幅トランジスタは例えば第１実施形態におけ
るトランジスタ２４に相当し、第１スイッチングトラン
ジスタは例えば第１実施形態におけるトランジスタ１４
に相当し、ダイオード接続されたトランジスタは例えば
第１実施形態におけるトランジスタ３０に相当し、第２
スイッチングトランジスタは例えば第１実施形態におけ
るトランジスタ３２に相当し、キャパシタは例えば第１
実施形態におけるキャパシタ３４に相当する。
における信号入力源１２の入力部に相当し、信号出力部
は例えば第１実施形態における出力２０の出力部に相当
し、第１電圧入力部は例えば第１実施形態における外部
電圧源４０の入力部に相当し、第２電圧入力部は例えば
第１実施形態におけるグランドＧＮＤの入力部に相当
し、ゲインコントロール入力部は例えば第１実施形態に
おけるゲイン切替信号６０の入力部に相当し、第１ゲイ
ンパスは例えば第１実施形態におけるゲインパスＡに相
当し、第２ゲインパスは例えば第１実施形態におけるゲ
インパスＢＤに相当し、第１バイアストランジスタは例
えば第１実施形態におけるトランジスタ２８に相当し、
第１増幅トランジスタは例えば第１実施形態におけるト
ランジスタ１８に相当し、第２バイアストランジスタは
例えば第１実施形態におけるトランジスタ２２に相当
し、第２増幅トランジスタは例えば第１実施形態におけ
るトランジスタ２４に相当し、第１スイッチングトラン
ジスタは例えば第１実施形態におけるトランジスタ１４
に相当し、ダイオード接続されたトランジスタは例えば
第１実施形態におけるトランジスタ３０に相当し、第２
スイッチングトランジスタは例えば第１実施形態におけ
るトランジスタ３２に相当し、キャパシタは例えば第１
実施形態におけるキャパシタ３４に相当する。
【００３１】本発明に係る低ノイズ増幅回路は、信号入
力部と、信号出力部と、第１電圧入力部と、第２電圧入
力部と、ゲインコントロール入力部と、前記信号出力部
と前記第２電圧入力部との間に設けられた第１ゲインパ
スであって、第１バイアストランジスタと、前記第１バ
イアストランジスタに直列的に接続された第１増幅トラ
ンジスタとを有する、第１ゲインパスと、前記信号出力
部と前記第２電圧入力部との間に設けられた第２ゲイン
パスであって、第２バイアストランジスタと、前記第２
バイアストランジスタに直列的に接続されるとともに前
記第１増幅トランジスタよりもトランジスタサイズの小
さい第２増幅トランジスタとを有する、第２ゲインパス
と、前記第１電圧入力部に接続された入力端子と、前記
ゲインコントロール入力部に接続された制御端子と、前
記第１バイアストランジスタと前記第１増幅トランジス
タとの間に接続された出力端子とを有する、第１スイッ
チングトランジスタと、入力端子と制御端子が前記信号
出力部に共通接続されたダイオード接続トランジスタ
と、前記ダイオード接続トランジスタの出力端子に接続
された入力端子と、前記ゲインコントロール入力部に接
続された制御端子と、前記第２バイアストランジスタと
前記第２増幅トランジスタの間に接続された出力端子を
有する、第２スイッチングトランジスタと、前記ダイオ
ード接続トランジスタの前記出力端子に接続された入力
端子と、前記信号入力部に接続された出力端子とを有す
る、キャパシタと、を備えることを特徴とする。
力部と、信号出力部と、第１電圧入力部と、第２電圧入
力部と、ゲインコントロール入力部と、前記信号出力部
と前記第２電圧入力部との間に設けられた第１ゲインパ
スであって、第１バイアストランジスタと、前記第１バ
イアストランジスタに直列的に接続された第１増幅トラ
ンジスタとを有する、第１ゲインパスと、前記信号出力
部と前記第２電圧入力部との間に設けられた第２ゲイン
パスであって、第２バイアストランジスタと、前記第２
バイアストランジスタに直列的に接続されるとともに前
記第１増幅トランジスタよりもトランジスタサイズの小
さい第２増幅トランジスタとを有する、第２ゲインパス
と、前記第１電圧入力部に接続された入力端子と、前記
ゲインコントロール入力部に接続された制御端子と、前
記第１バイアストランジスタと前記第１増幅トランジス
タとの間に接続された出力端子とを有する、第１スイッ
チングトランジスタと、入力端子と制御端子が前記信号
出力部に共通接続されたダイオード接続トランジスタ
と、前記ダイオード接続トランジスタの出力端子に接続
された入力端子と、前記ゲインコントロール入力部に接
続された制御端子と、前記第２バイアストランジスタと
前記第２増幅トランジスタの間に接続された出力端子を
有する、第２スイッチングトランジスタと、前記ダイオ
ード接続トランジスタの前記出力端子に接続された入力
端子と、前記信号入力部に接続された出力端子とを有す
る、キャパシタと、を備えることを特徴とする。
【００３２】ここで、信号入力部は例えば第２実施形態
における信号入力源１２の入力部に相当し、信号出力部
は例えば第２実施形態における出力２０の出力部に相当
し、第１電圧入力部は例えば第２実施形態における外部
電圧源４０の入力部に相当し、第２電圧入力部は例えば
第２実施形態におけるグランドＧＮＤの入力部に相当
し、ゲインコントロール入力部は例えば第２実施形態に
おけるゲイン切替信号６０の入力部に相当し、第１ゲイ
ンパスは例えば第２実施形態におけるゲインパスＡに相
当し、第２ゲインパスは例えば第２実施形態におけるゲ
インパスＢＤに相当し、第１バイアストランジスタは例
えば第２実施形態におけるトランジスタ２８に相当し、
第１増幅トランジスタは例えば第２実施形態におけるト
ランジスタ１８に相当し、第２バイアストランジスタは
例えば第２実施形態におけるトランジスタ２２に相当
し、第２増幅トランジスタは例えば第２実施形態におけ
るトランジスタ２４に相当し、第１スイッチングトラン
ジスタは例えば第２実施形態におけるトランジスタ１４
に相当し、ダイオード接続されたトランジスタは例えば
第２実施形態におけるトランジスタ３０に相当し、第２
スイッチングトランジスタは例えば第２実施形態におけ
るトランジスタ３２に相当し、キャパシタは例えば第２
実施形態におけるキャパシタ３４に相当する。
における信号入力源１２の入力部に相当し、信号出力部
は例えば第２実施形態における出力２０の出力部に相当
し、第１電圧入力部は例えば第２実施形態における外部
電圧源４０の入力部に相当し、第２電圧入力部は例えば
第２実施形態におけるグランドＧＮＤの入力部に相当
し、ゲインコントロール入力部は例えば第２実施形態に
おけるゲイン切替信号６０の入力部に相当し、第１ゲイ
ンパスは例えば第２実施形態におけるゲインパスＡに相
当し、第２ゲインパスは例えば第２実施形態におけるゲ
インパスＢＤに相当し、第１バイアストランジスタは例
えば第２実施形態におけるトランジスタ２８に相当し、
第１増幅トランジスタは例えば第２実施形態におけるト
ランジスタ１８に相当し、第２バイアストランジスタは
例えば第２実施形態におけるトランジスタ２２に相当
し、第２増幅トランジスタは例えば第２実施形態におけ
るトランジスタ２４に相当し、第１スイッチングトラン
ジスタは例えば第２実施形態におけるトランジスタ１４
に相当し、ダイオード接続されたトランジスタは例えば
第２実施形態におけるトランジスタ３０に相当し、第２
スイッチングトランジスタは例えば第２実施形態におけ
るトランジスタ３２に相当し、キャパシタは例えば第２
実施形態におけるキャパシタ３４に相当する。
【００３３】
【発明の実施の形態】図３は、本発明に係る改良型増幅
器１１０の１つの実施形態を示している。この改良型増
幅器１１０は回路１０に近似した多くの部分を有してい
る。このため、同様の符号は同等部分を示すものとして
使用する。
器１１０の１つの実施形態を示している。この改良型増
幅器１１０は回路１０に近似した多くの部分を有してい
る。このため、同様の符号は同等部分を示すものとして
使用する。
【００３４】回路１０と同様に、改良型増幅器１１０は
複数のゲインパスＡ、ＢＤ、ＣＤを備えている。これら
すべてのゲインパスＡ、ＢＤ、ＣＤは、入力源１２とト
ランジスタスイッチ１４とに結合されている。トランジ
スタスイッチ１４はゲインパスＡ、ＢＤ又はゲインパス
ＣＤのいずれかを選択するために用いられる。
複数のゲインパスＡ、ＢＤ、ＣＤを備えている。これら
すべてのゲインパスＡ、ＢＤ、ＣＤは、入力源１２とト
ランジスタスイッチ１４とに結合されている。トランジ
スタスイッチ１４はゲインパスＡ、ＢＤ又はゲインパス
ＣＤのいずれかを選択するために用いられる。
【００３５】動作中においては、トランジスタスイッチ
１４に論理的ローレベルが入力された場合、増幅器１１
０は高ゲインモードで動作するようにセットされる（こ
の高ゲインモードにおいては、電流はパスＡとパスＢＤ
を通って流れる）。一方、トランジスタスイッチ１４に
論理的ハイレベルが入力された場合、増幅器１１０は低
ゲイン又は減衰モードで動作するようにセットされる
（この低ゲイン又は減衰モードにおいては、電流はパス
ＣＤだけを通って流れる）。
１４に論理的ローレベルが入力された場合、増幅器１１
０は高ゲインモードで動作するようにセットされる（こ
の高ゲインモードにおいては、電流はパスＡとパスＢＤ
を通って流れる）。一方、トランジスタスイッチ１４に
論理的ハイレベルが入力された場合、増幅器１１０は低
ゲイン又は減衰モードで動作するようにセットされる
（この低ゲイン又は減衰モードにおいては、電流はパス
ＣＤだけを通って流れる）。
【００３６】増幅器１１０のゲインパスＡはトランジス
タ２８を備えている。このトランジスタ２８は、抵抗１
６を介して外部電圧源４０に接続されるコレクタを備え
ている。トランジスタ２８のベースは、バイアス電圧源
ＶＲＥＦ５０に接続されている。トランジスタ１８はト
ランジスタ２８とカスケード関係で接続されている。す
なわち、トランジスタ１８のコレクタはトランジスタ２
８のエミッタに直接的に接続されており、トランジスタ
１８のエミッタはグランドに直接的に接続されている。
トランジスタ１８のベースには入力源１２から入力信号
が入力される。さらに、スイッチングトランジスタ１４
はトランジスタ２８と並列的に接続されている。このス
イッチングトランジスタ１４のコレクタは、外部電圧源
４０に直接的に接続されており、スイッチングトランジ
スタ１４のエミッタは、トランジスタ２８のエミッタに
直接的に接続されている。トランジスタ１４のベースに
は、ゲイン切替信号６０が入力される。
タ２８を備えている。このトランジスタ２８は、抵抗１
６を介して外部電圧源４０に接続されるコレクタを備え
ている。トランジスタ２８のベースは、バイアス電圧源
ＶＲＥＦ５０に接続されている。トランジスタ１８はト
ランジスタ２８とカスケード関係で接続されている。す
なわち、トランジスタ１８のコレクタはトランジスタ２
８のエミッタに直接的に接続されており、トランジスタ
１８のエミッタはグランドに直接的に接続されている。
トランジスタ１８のベースには入力源１２から入力信号
が入力される。さらに、スイッチングトランジスタ１４
はトランジスタ２８と並列的に接続されている。このス
イッチングトランジスタ１４のコレクタは、外部電圧源
４０に直接的に接続されており、スイッチングトランジ
スタ１４のエミッタは、トランジスタ２８のエミッタに
直接的に接続されている。トランジスタ１４のベースに
は、ゲイン切替信号６０が入力される。
【００３７】第２ゲインパスＢＤは、トランジスタ２２
を備えている。このトランジスタ２２のコレクタは、抵
抗１６を介して外部電圧源４０に接続されている。トラ
ンジスタ２２のベースは、バイアス電圧源ＶＲＥＦ５０
に接続されている。トランジスタ２４はトランジスタ２
２とカスケード関係に接続されている。すなわち、トラ
ンジスタ２４のコレクタは直接的にトランジスタ２２の
エミッタに接続され、トランジスタ２４のエミッタはグ
ランドに接続されている。トランジスタ２４のベースは
入力信号の入力源１２に接続されている。
を備えている。このトランジスタ２２のコレクタは、抵
抗１６を介して外部電圧源４０に接続されている。トラ
ンジスタ２２のベースは、バイアス電圧源ＶＲＥＦ５０
に接続されている。トランジスタ２４はトランジスタ２
２とカスケード関係に接続されている。すなわち、トラ
ンジスタ２４のコレクタは直接的にトランジスタ２２の
エミッタに接続され、トランジスタ２４のエミッタはグ
ランドに接続されている。トランジスタ２４のベースは
入力信号の入力源１２に接続されている。
【００３８】第３ゲインパスＣＤはスイッチングトラン
ジスタ３２を備えている。このスイッチングトランジス
タ３２は、ノードＮにおいてトランジスタ３０に直列的
に接続されている。これらスイッチングトランジスタ３
２とトランジスタ３０は、トランジスタ２２と並列的に
接続されている。トランジスタ３０は互いに接続された
ベース端子とコレクタ端子とを備えており、これらベー
ス端子とコレクタ端子とは抵抗１６を介して外部電圧源
４０に接続されている。トランジスタ３０のエミッタは
トランジスタ３２のコレクタに直接的に接続されてい
る。トランジスタ３２のエミッタはトランジスタ２２の
エミッタに接続されている。トランジスタ３２のベース
はゲイン切替信号６０の入力部に接続されている。最後
にキャパシタ３４は、グランドに接続される一方の端子
と、ノードＮに接続される他方の端子とを備えており、
トランジスタ３０と直列的に接続される。
ジスタ３２を備えている。このスイッチングトランジス
タ３２は、ノードＮにおいてトランジスタ３０に直列的
に接続されている。これらスイッチングトランジスタ３
２とトランジスタ３０は、トランジスタ２２と並列的に
接続されている。トランジスタ３０は互いに接続された
ベース端子とコレクタ端子とを備えており、これらベー
ス端子とコレクタ端子とは抵抗１６を介して外部電圧源
４０に接続されている。トランジスタ３０のエミッタは
トランジスタ３２のコレクタに直接的に接続されてい
る。トランジスタ３２のエミッタはトランジスタ２２の
エミッタに接続されている。トランジスタ３２のベース
はゲイン切替信号６０の入力部に接続されている。最後
にキャパシタ３４は、グランドに接続される一方の端子
と、ノードＮに接続される他方の端子とを備えており、
トランジスタ３０と直列的に接続される。
【００３９】効果においては、ダイオード接続されたト
ランジスタ３０がダイオードスイッチとして動作し、低
ゲイン又は減衰パスを高ゲインパスから分離する。そし
て、２つのパスはトランジスタ２４のコレクタで結合さ
れる。
ランジスタ３０がダイオードスイッチとして動作し、低
ゲイン又は減衰パスを高ゲインパスから分離する。そし
て、２つのパスはトランジスタ２４のコレクタで結合さ
れる。
【００４０】動作中においては、ゲインスイッチ１４に
論理的ローレベルが入力された場合、電流はゲインパス
ＡとゲインパスＢＤを流れる。高ゲインモードにおいて
は、抵抗１６がゲインを上昇させ、高ゲインと大きなコ
レクタ抵抗との間の関係で特徴づけられる。しかしなが
ら、ゲインパスＣＤを流れる電流の寄与は、実質的に無
視することができる。なぜなら、トランジスタ３２がス
イッチオンになっていないからである。さらに、キャパ
シタ３４を通ってゲインパスＣを流れる電流は、ほとん
どないか、若しくは、ない。なぜなら、キャパシタ３４
は電流の流れをブロックするからである。
論理的ローレベルが入力された場合、電流はゲインパス
ＡとゲインパスＢＤを流れる。高ゲインモードにおいて
は、抵抗１６がゲインを上昇させ、高ゲインと大きなコ
レクタ抵抗との間の関係で特徴づけられる。しかしなが
ら、ゲインパスＣＤを流れる電流の寄与は、実質的に無
視することができる。なぜなら、トランジスタ３２がス
イッチオンになっていないからである。さらに、キャパ
シタ３４を通ってゲインパスＣを流れる電流は、ほとん
どないか、若しくは、ない。なぜなら、キャパシタ３４
は電流の流れをブロックするからである。
【００４１】スイッチングトランジスタ３４に論理的ハ
イレベルが入力された場合、高ゲインパスＡは無視する
ことができ、電流はゲインパスＣＤを流れる。このよう
な場合、ダイオード接続されたトランジスタ３０とノー
ドＮで直列的に接続されたキャパシタ３４は、フィルタ
ーとして動作する。このフィルターは、高周波応答のピ
ークにおけるポール（特性点）（ｐ＝−１／ＲLＣT：Ｒ
L及びＣTについては後に定義する）を効果的に抑える。
イレベルが入力された場合、高ゲインパスＡは無視する
ことができ、電流はゲインパスＣＤを流れる。このよう
な場合、ダイオード接続されたトランジスタ３０とノー
ドＮで直列的に接続されたキャパシタ３４は、フィルタ
ーとして動作する。このフィルターは、高周波応答のピ
ークにおけるポール（特性点）（ｐ＝−１／ＲLＣT：Ｒ
L及びＣTについては後に定義する）を効果的に抑える。
【００４２】図５は、図３に示す回路１１０が低ゲイン
又は減衰モードで動作した場合におけるゲインと周波数
応答の結果を示している。この図５に示すように、増幅
器のゲインは広い周波数範囲にわたってほとんど一定で
ある。この周波数範囲において、すべてのキャパシタン
ス（結合キャパシタンス、バイパスキャパシタンス、及
び、トランジスタ内部キャパシタンス）は実質的に無視
可能であり、また、ゲインの計算において無視すること
ができる。高周波側においては、ゲインは装置の内部キ
ャパシタンスの影響により低下する。
又は減衰モードで動作した場合におけるゲインと周波数
応答の結果を示している。この図５に示すように、増幅
器のゲインは広い周波数範囲にわたってほとんど一定で
ある。この周波数範囲において、すべてのキャパシタン
ス（結合キャパシタンス、バイパスキャパシタンス、及
び、トランジスタ内部キャパシタンス）は実質的に無視
可能であり、また、ゲインの計算において無視すること
ができる。高周波側においては、ゲインは装置の内部キ
ャパシタンスの影響により低下する。
【００４３】一般に、高周波解析を行う場合、増幅器１
１０は高周波ハイブリッドパイモデルで表現することが
できる。これは、（１）動作中の動作領域のコレクタ電
流によるコレクタ電圧のわずかな効果、（２）ベース電
流によるコレクタ電圧の影響、及び、（３）ベース端子
と仮想的な内部又は固有のベース端子との間のベース領
域におけるシリコン材の抵抗を、説明する。この後者の
端子は、エミッタ・ベース結合のベース側を表現してい
る。同様に、エミッタ・ベースのキャパシタンスとコレ
クタ・ベースのキャパシタンスを考える。エミッタ・ベ
ースのキャパシタンスは、拡散キャパシタンスと空乏拡
散キャパシタンスという２つの部分から構成される。拡
散キャパシタンスは直流バイアス電流に比例する。空乏
拡散キャパシタンスはベース・エミッタ間電圧ＶBEの値
に依存する。コレクタ・ベースのキャパシタンスは空乏
拡散キャパシタンスであり、その値はコレクタ・ベース
間電圧ＶCBに依存する。
１０は高周波ハイブリッドパイモデルで表現することが
できる。これは、（１）動作中の動作領域のコレクタ電
流によるコレクタ電圧のわずかな効果、（２）ベース電
流によるコレクタ電圧の影響、及び、（３）ベース端子
と仮想的な内部又は固有のベース端子との間のベース領
域におけるシリコン材の抵抗を、説明する。この後者の
端子は、エミッタ・ベース結合のベース側を表現してい
る。同様に、エミッタ・ベースのキャパシタンスとコレ
クタ・ベースのキャパシタンスを考える。エミッタ・ベ
ースのキャパシタンスは、拡散キャパシタンスと空乏拡
散キャパシタンスという２つの部分から構成される。拡
散キャパシタンスは直流バイアス電流に比例する。空乏
拡散キャパシタンスはベース・エミッタ間電圧ＶBEの値
に依存する。コレクタ・ベースのキャパシタンスは空乏
拡散キャパシタンスであり、その値はコレクタ・ベース
間電圧ＶCBに依存する。
【００４４】増幅器の周波数応答の測定法は、この技術
分野で知られている。図３に示す増幅器１１０の周波数
応答を測定すると、増幅器の全体のゲインは次の式で表
される。
分野で知られている。図３に示す増幅器１１０の周波数
応答を測定すると、増幅器の全体のゲインは次の式で表
される。
【数１】
【００４５】ここで、ＣT＝ＣO‖Ｃであり、Ｃはキャパ
シタ３４であり、ＣOはノードＮにおけるキャパシタ出
力である。ＲL＝ＲC‖ｒOであり、ＲCは抵抗１６であ
り、ｒ Oはトランジスタ２８とトランジスタ２２の結合
インピーダンスである。
シタ３４であり、ＣOはノードＮにおけるキャパシタ出
力である。ＲL＝ＲC‖ｒOであり、ＲCは抵抗１６であ
り、ｒ Oはトランジスタ２８とトランジスタ２２の結合
インピーダンスである。
【００４６】分子のルートは伝達関数ゼロ又は伝達ゼロ
であり、一方、伝達関数のルートはポール伝達関数又は
回路網のナチュラルモードである。
であり、一方、伝達関数のルートはポール伝達関数又は
回路網のナチュラルモードである。
【００４７】したがって、キャパシタ３４はノードＮで
ダイオード接続されたトランジスタ３０に直列的に接続
されており、この結果、キャパシタ３４はポールｐ＝−
１／ＲLＣTを伝達関数に組み入れる。これは、効果的に
高周波応答のピークを下げる。その結果、図５に示すよ
うに、高周波範囲におけるピークを図２に示したグラフ
と比較して大幅に低減する。これはもはや望まない高周
波の過程ではない。
ダイオード接続されたトランジスタ３０に直列的に接続
されており、この結果、キャパシタ３４はポールｐ＝−
１／ＲLＣTを伝達関数に組み入れる。これは、効果的に
高周波応答のピークを下げる。その結果、図５に示すよ
うに、高周波範囲におけるピークを図２に示したグラフ
と比較して大幅に低減する。これはもはや望まない高周
波の過程ではない。
【００４８】図４に本発明の第２実施形態に係る改良型
増幅器２１０を示す。改良型増幅器２１０は図３に示し
た改良型増幅器１１０と近似している。したがって、同
様の符号は同等部分を示すものとして使用する。改良型
増幅器２１０は、キャパシタ３４の一方の端子がノード
Ｎに接続され他方の端子がトランジスタ２４のベースに
接続されている点を除いては、改良型増幅器１１０と同
等である。この改良型増幅器２１０のパフォーマンス
は、改良型増幅器１１０のパフォーマンスと実質的に同
等である。
増幅器２１０を示す。改良型増幅器２１０は図３に示し
た改良型増幅器１１０と近似している。したがって、同
様の符号は同等部分を示すものとして使用する。改良型
増幅器２１０は、キャパシタ３４の一方の端子がノード
Ｎに接続され他方の端子がトランジスタ２４のベースに
接続されている点を除いては、改良型増幅器１１０と同
等である。この改良型増幅器２１０のパフォーマンス
は、改良型増幅器１１０のパフォーマンスと実質的に同
等である。
【図１】従来における低ノイズ増幅回路の概略的回路
図。
図。
【図２】図１に示す低ノイズ増幅回路を低ゲイン又は減
衰モードで動作した場合におけるゲインと周波数の関係
を示すグラフ。
衰モードで動作した場合におけるゲインと周波数の関係
を示すグラフ。
【図３】本発明の一実施形態に係る改良型低ノイズ増幅
回路の概略的回路図。
回路の概略的回路図。
【図４】本発明の別の実施形態に係る改良型低ノイズ増
幅回路の概略的回路図。
幅回路の概略的回路図。
【図５】本発明に係る改良型低ノイズ増幅器（図３及び
図４に示す）を低ゲイン又は減衰モードで動作した場合
におけるゲインと周波数の関係を示すグラフ。
図４に示す）を低ゲイン又は減衰モードで動作した場合
におけるゲインと周波数の関係を示すグラフ。
１２ 入力源（信号入力部） １４ トランジスタスイッチ １６ 抵抗 ２０ 出力（信号出力部） ３０ ダイオード接続されたトランジスタ ３２ スイッチングトランジスタ ３４ キャパシタ ４０ 外部電圧源（第１電圧入力部） ６０ ゲイン切替信号（ゲインコントロール入力部） １１０ 改良型増幅器（低ノイズ増幅回路） ＧＮＤ グランド（第２電圧入力部）
Claims (10)
- 【請求項１】信号入力部と、 信号出力部と、 ゲインコントロール入力部と、 並列的に設けられた複数のゲインパスであって、前記信
号入力部と前記信号出力部と前記ゲインコントロール入
力部にそれぞれが接続されたゲインパスと、 前記複数のゲインパスの１つを選択し、前記信号入力部
を前記信号出力部へ接続するための選択手段と、 前記信号入力部と前記信号出力部の間に設けられ、前記
信号入力部に入力された入力信号を増幅するための増幅
手段と、 前記複数のゲインパスの少なくとも１つを通る前記入力
信号をフィルタリングするためのフィルタリング手段
と、 を備えることを特徴とする低ノイズ増幅回路。 - 【請求項２】前記複数のゲインパスは、第１ゲインパス
と第２ゲインパスを備えることを特徴とする請求項１に
記載の低ノイズ増幅回路。 - 【請求項３】前記増幅手段は、ｎｐｎ型のバイポーラト
ランジスタを備えることを特徴とする請求項１又は請求
項２に記載の低ノイズ増幅回路。 - 【請求項４】前記選択手段は、ｎｐｎ型のバイポーラト
ランジスタを備えることを特徴とする請求項１乃至請求
項３のいずれかに記載の低ノイズ増幅回路。 - 【請求項５】前記フィルタリング手段は、ダイオード接
続されたトランジスタと、前記ダイオード接続されたト
ランジスタに直列的に接続されたキャパシタとを、備え
ることを特徴とする請求項１に記載の低ノイズ増幅回
路。 - 【請求項６】前記ダイオード接続されたトランジスタ
は、ｎｐｎ型のバイポーラトランジスタであることを特
徴とする請求項５に記載の低ノイズ増幅回路。 - 【請求項７】信号入力部と、 信号出力部と、 ゲインコントロール入力部と、 前記信号入力部と前記信号出力部と前記ゲインコントロ
ール入力部とに接続された第１ゲインパスであって、カ
スケード接続された増幅トランジスタを有する第１ゲイ
ンパスと、 前記信号入力部と前記信号出力部と前記ゲインコントロ
ール入力部とに接続された第２ゲインパスであって、カ
スケード接続された増幅トランジスタを有する第２ゲイ
ンパスと、 を備えるとともに、 前記第１ゲインパスのカスケード接続された増幅トラン
ジスタは、前記第２ゲインパスのカスケード接続された
増幅トランジスタよりも、大きいサイズであり、 前記第１ゲインパスと前記第２ゲインパスとは並列的に
接続されている、低ノイズ増幅回路であって、 第１端子と第２端子を有するダイオード接続されたトラ
ンジスタであって、前記第１端子は前記第２ゲインパス
の間における所定のノードに接続され、前記第２端子は
前記信号出力部に接続された、トランジスタと、 第１端子と第２端子を有するキャパシタであって、前記
第１端子は前記所定のノードに接続され、前記第２端子
は前記信号入力部に接続された、キャパシタと、 を備えることを特徴とする低ノイズ増幅回路。 - 【請求項８】信号入力部と、信号出力部と、ゲインコン
トロール入力部と、前記信号入力部を前記信号出力部と
前記ゲインコントロール入力部に接続する複数のゲイン
パスとを有する低ノイズ増幅回路であって、 第１端子と第２端子を有するダイオード接続されたトラ
ンジスタであって、前記第１端子は前記複数のゲインパ
スの１つの間の所定のノードに接続され、前記第２端子
は前記信号出力部に接続された、トランジスタと、 第１端子と第２端子を有するキャパシタであって、前記
第１端子は前記所定のノードに接続され、前記第２端子
は前記信号入力部に接続された、キャパシタと、 を備えることを特徴とする低ノイズ増幅回路。 - 【請求項９】信号入力部と、 信号出力部と、 第１電圧入力部と、 第２電圧入力部と、 ゲインコントロール入力部と、 前記信号出力部と前記第２電圧入力部との間に設けられ
た第１ゲインパスであって、第１バイアストランジスタ
と、前記第１バイアストランジスタに直列的に接続され
た第１増幅トランジスタとを有する、第１ゲインパス
と、 前記信号出力部と前記第２電圧入力部との間に設けられ
た第２ゲインパスであって、第２バイアストランジスタ
と、前記第２バイアストランジスタに直列的に接続され
るとともに前記第１増幅トランジスタよりもトランジス
タサイズの小さい第２増幅トランジスタとを有する、第
２ゲインパスと、 前記第１電圧入力部に接続された入力端子と、前記ゲイ
ンコントロール入力部に接続された制御端子と、前記第
１バイアストランジスタと前記第１増幅トランジスタと
の間に接続された出力端子とを有する、第１スイッチン
グトランジスタと、 入力端子と制御端子が前記信号出力部に共通接続された
ダイオード接続トランジスタと、 前記ダイオード接続トランジスタの出力端子に接続され
た入力端子と、前記ゲインコントロール入力部に接続さ
れた制御端子と、前記第２バイアストランジスタと前記
第２増幅トランジスタの間に接続された出力端子を有す
る、第２スイッチングトランジスタと、 前記ダイオード接続トランジスタの前記出力端子に接続
された入力端子と、前記第２電圧入力部に接続された出
力端子とを有する、キャパシタと、 を備えることを特徴とする低ノイズ増幅回路。 - 【請求項１０】信号入力部と、 信号出力部と、 第１電圧入力部と、 第２電圧入力部と、 ゲインコントロール入力部と、 前記信号出力部と前記第２電圧入力部との間に設けられ
た第１ゲインパスであって、第１バイアストランジスタ
と、前記第１バイアストランジスタに直列的に接続され
た第１増幅トランジスタとを有する、第１ゲインパス
と、 前記信号出力部と前記第２電圧入力部との間に設けられ
た第２ゲインパスであって、第２バイアストランジスタ
と、前記第２バイアストランジスタに直列的に接続され
るとともに前記第１増幅トランジスタよりもトランジス
タサイズの小さい第２増幅トランジスタとを有する、第
２ゲインパスと、 前記第１電圧入力部に接続された入力端子と、前記ゲイ
ンコントロール入力部に接続された制御端子と、前記第
１バイアストランジスタと前記第１増幅トランジスタと
の間に接続された出力端子とを有する、第１スイッチン
グトランジスタと、 入力端子と制御端子が前記信号出力部に共通接続された
ダイオード接続トランジスタと、 前記ダイオード接続トランジスタの出力端子に接続され
た入力端子と、前記ゲインコントロール入力部に接続さ
れた制御端子と、前記第２バイアストランジスタと前記
第２増幅トランジスタの間に接続された出力端子を有す
る、第２スイッチングトランジスタと、 前記ダイオード接続トランジスタの前記出力端子に接続
された入力端子と、前記信号入力部に接続された出力端
子とを有する、キャパシタと、 を備えることを特徴とする低ノイズ増幅回路。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US251698 | 1999-02-17 | ||
| US09/251,698 US6172566B1 (en) | 1999-02-17 | 1999-02-17 | Low noise amplifier |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2000244266A true JP2000244266A (ja) | 2000-09-08 |
Family
ID=22953043
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP11140783A Withdrawn JP2000244266A (ja) | 1999-02-17 | 1999-05-20 | 低ノイズ増幅回路 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US6172566B1 (ja) |
| JP (1) | JP2000244266A (ja) |
Families Citing this family (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6980051B2 (en) | 2001-05-08 | 2005-12-27 | Nokia Corporation | Gain adjusting and circuit arrangement |
| US6864746B2 (en) * | 2002-01-18 | 2005-03-08 | Microtune (Texas), L.P. | Dual gain amplification low noise amplifier |
| US6930546B2 (en) * | 2003-09-26 | 2005-08-16 | International Business Machines Corporation | Bypass switch topology for low-noise amplifiers |
| US7119618B2 (en) * | 2004-12-13 | 2006-10-10 | Semiconductor Components Industries, L.L.C. | Method of forming a wide bandwidth differential amplifier and structure therefor |
| JP4354465B2 (ja) * | 2006-03-24 | 2009-10-28 | シャープ株式会社 | 可変利得増幅器及びこの可変利得増幅器を備えた通信装置 |
| US8228112B2 (en) * | 2007-07-13 | 2012-07-24 | International Business Machines Corporation | Switch with reduced insertion loss |
| US7541876B2 (en) * | 2007-08-13 | 2009-06-02 | Infineon Technologies Ag | Amplifier and method for operating the same |
| US7944290B2 (en) * | 2009-01-26 | 2011-05-17 | Sumitomo Electric Industries, Ltd. | Trans-impedance amplifier |
| US8442465B2 (en) * | 2011-09-27 | 2013-05-14 | Rf Micro Devices, Inc. | Switched capacitor detuner for low noise amplification circuit having bypass path |
Family Cites Families (16)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4227256A (en) | 1978-01-06 | 1980-10-07 | Quadracast Systems, Inc. | AM Broadcast tuner with automatic gain control |
| JPS6251813U (ja) * | 1985-09-19 | 1987-03-31 | ||
| JPH0417405A (ja) * | 1990-05-10 | 1992-01-22 | Alps Electric Co Ltd | ミキサ回路 |
| US5227737A (en) * | 1990-12-05 | 1993-07-13 | Vtc Inc. | Method and apparatus for adjusting the pole positions of a differentiating amplifier |
| US5157350A (en) * | 1991-10-31 | 1992-10-20 | Harvey Rubens | Analog multipliers |
| US5202553A (en) | 1992-03-24 | 1993-04-13 | Raynet Corporation | Enhanced performance optical receiver having means for switching between high and low amplifier configurations |
| US5365279A (en) * | 1992-09-08 | 1994-11-15 | Samsung Electronics Co., Ltd. | Using D-C feedback with on-chip filtering to balance I-F drive to second detector in monolithic IC |
| FR2714237B1 (fr) | 1993-12-17 | 1996-01-26 | Thomson Csf Semiconducteurs | Amplificateur à gain variable. |
| JP3129077B2 (ja) | 1994-03-07 | 2001-01-29 | 株式会社日立製作所 | 半導体試験装置 |
| JP3444653B2 (ja) | 1994-06-09 | 2003-09-08 | 三菱電機株式会社 | 電力増幅器 |
| US5541554A (en) | 1995-03-06 | 1996-07-30 | Motorola, Inc. | Multi-mode power amplifier |
| US5528197A (en) * | 1995-06-06 | 1996-06-18 | Analog Devices, Inc. | Voltage controlled amplifier |
| US5598129A (en) * | 1995-08-24 | 1997-01-28 | Motorola, Inc. | Low current drain operational transconductance amplifier |
| US5726600A (en) * | 1996-01-17 | 1998-03-10 | Hughes Aircraft Company | NPN bipolar circuit topology for a tunable transconductance cell and positive current source |
| US5907261A (en) * | 1997-09-05 | 1999-05-25 | Ericsson Inc. | Method and apparatus for controlling signal amplitude level |
| US5867778A (en) * | 1997-12-24 | 1999-02-02 | Northern Telecom Limited | Switched gain element |
-
1999
- 1999-02-17 US US09/251,698 patent/US6172566B1/en not_active Expired - Fee Related
- 1999-05-20 JP JP11140783A patent/JP2000244266A/ja not_active Withdrawn
Also Published As
| Publication number | Publication date |
|---|---|
| US6172566B1 (en) | 2001-01-09 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100946815B1 (ko) | 프로그램 가능한 저잡음 증폭기 및 방법 | |
| JP3471648B2 (ja) | パワーアンプ回路及びそのバイアス回路 | |
| US5028881A (en) | Highly linear operational transconductance amplifier with low transconductance | |
| JP3390093B2 (ja) | 差動増幅器 | |
| JP3556469B2 (ja) | 能動低域通過フィルタ | |
| JP2000244266A (ja) | 低ノイズ増幅回路 | |
| JP3532782B2 (ja) | 信号入力回路及びこれを用いた可変利得増幅器 | |
| KR860001018B1 (ko) | 전압 제어형 가변 이득 회로 | |
| EP0475507B1 (en) | Amplifier arrangement | |
| JP3022587B2 (ja) | 平衡フィルタ回路 | |
| JP3770306B2 (ja) | ベースバイアス回路及びこのベースバイアス回路を用いた電力増幅器 | |
| JPH07312525A (ja) | 広帯域定インピーダンス増幅器 | |
| JPH05299949A (ja) | 帰還形差動増幅回路 | |
| JP4215304B2 (ja) | ミキサー回路 | |
| JP4000003B2 (ja) | 可変利得増幅器 | |
| JP3833530B2 (ja) | 差動増幅器 | |
| WO2002056458A2 (en) | A fully differential, variable-gain amplifier and a multidimensional amplifier arrangement | |
| JP2790095B2 (ja) | サンプルホールド回路 | |
| JPH10126215A (ja) | 可変減衰装置 | |
| JP2956609B2 (ja) | バイポーラ・マルチプライヤ | |
| JPH01126816A (ja) | 広帯域可変利得増幅回路 | |
| KR100529410B1 (ko) | 완전 차동형 바이폴라 전류-제어 전류 증폭기 | |
| Matsumoto et al. | A realization of a high-frequency monolithic integrator with low power dissipation and its application to an active RC filter | |
| JP3285159B2 (ja) | ギルバート増幅回路 | |
| JPH05175754A (ja) | 差動増幅器 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A300 | Application deemed to be withdrawn because no request for examination was validly filed |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 20060801 |