JP2000243217A - 半導体ダイヤモンド電子放出素子 - Google Patents
半導体ダイヤモンド電子放出素子Info
- Publication number
- JP2000243217A JP2000243217A JP4405199A JP4405199A JP2000243217A JP 2000243217 A JP2000243217 A JP 2000243217A JP 4405199 A JP4405199 A JP 4405199A JP 4405199 A JP4405199 A JP 4405199A JP 2000243217 A JP2000243217 A JP 2000243217A
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor diamond
- electron
- ferroelectric
- electrode
- type semiconductor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Landscapes
- Cold Cathode And The Manufacture (AREA)
Abstract
(57)【要約】
【課題】 低いしきい電圧で電子を注入および放出す
る。 【解決手段】 ｐ形半導体ダイヤモンド薄膜１１と、こ
のｐ形半導体ダイヤモンド薄膜１１の下面側に設けら
れ、電圧源ＤＣの負極性出力端子と電気的に接続される
電極１２と、ｐ形半導体ダイヤモンド薄膜１１の上面と
真空領域ＶＲを挟んで対向配置され、電圧源ＤＣの正極
性出力端子と電気的に接続される電極１３と、ｐ形半導
体ダイヤモンド薄膜１１の下面と電極１２との間に介設
される強誘電体物質により成る強誘電体部１４とによ
り、半導体ダイヤモンド電子放出素子を構成する。
る。 【解決手段】 ｐ形半導体ダイヤモンド薄膜１１と、こ
のｐ形半導体ダイヤモンド薄膜１１の下面側に設けら
れ、電圧源ＤＣの負極性出力端子と電気的に接続される
電極１２と、ｐ形半導体ダイヤモンド薄膜１１の上面と
真空領域ＶＲを挟んで対向配置され、電圧源ＤＣの正極
性出力端子と電気的に接続される電極１３と、ｐ形半導
体ダイヤモンド薄膜１１の下面と電極１２との間に介設
される強誘電体物質により成る強誘電体部１４とによ
り、半導体ダイヤモンド電子放出素子を構成する。
Description
【０００１】
【発明の属する技術分野】本発明は、超微細真空エレク
トロニクス分野に属し、様々な微少電子源、例えば平面
ディスプレイおよび微細真空管などに応用が期待される
半導体ダイヤモンド電子放出素子に関するものである。
トロニクス分野に属し、様々な微少電子源、例えば平面
ディスプレイおよび微細真空管などに応用が期待される
半導体ダイヤモンド電子放出素子に関するものである。
【０００２】
【従来の技術】近年、半導体微細加工技術の水平展開の
一つとして、微細真空エレクトロニクスが注目を浴びて
いるが、今後、産業上の市場規模が最も大きくなるであ
ろうと期待される平面ディスプレイなどへの応用が考え
られることから、特に電子放出素子（エレクトロン・エ
ミッタ）がその中心的役割を担っている。
一つとして、微細真空エレクトロニクスが注目を浴びて
いるが、今後、産業上の市場規模が最も大きくなるであ
ろうと期待される平面ディスプレイなどへの応用が考え
られることから、特に電子放出素子（エレクトロン・エ
ミッタ）がその中心的役割を担っている。
【０００３】この電子放出素子には金属から半導体に至
るまで実に様々な材料が用いられているが、その中で特
にダイヤモンドを有力候補に挙げることができる。とい
うのも、ダイヤモンドは、硼素を不純物として含むと半
導体としての特性を持ち、また表面が水素終端されると
その表面が安定な負の電子親和力を持つことになるから
である。さらに近年、ダイヤモンドの薄膜合成が可能に
なって、ディスプレイなどの基板部分にその薄膜をコー
ティングによって形成可能となるなど、従来の半導体技
術を用いたデバイスへの適用が可能となるからである。
るまで実に様々な材料が用いられているが、その中で特
にダイヤモンドを有力候補に挙げることができる。とい
うのも、ダイヤモンドは、硼素を不純物として含むと半
導体としての特性を持ち、また表面が水素終端されると
その表面が安定な負の電子親和力を持つことになるから
である。さらに近年、ダイヤモンドの薄膜合成が可能に
なって、ディスプレイなどの基板部分にその薄膜をコー
ティングによって形成可能となるなど、従来の半導体技
術を用いたデバイスへの適用が可能となるからである。
【０００４】図６はこのような従来の半導体ダイヤモン
ド電子放出素子の断面構造図で、この半導体ダイヤモン
ド電子放出素子は、ｐ形半導体ダイヤモンド薄膜１１
と、このｐ形半導体ダイヤモンド薄膜１１の下面に設け
られる電極１２と、ｐ形半導体ダイヤモンド薄膜１１の
上面と真空領域ＶＲを挟んで対向配置される電極１３と
を備え、電圧源ＤＣにより電極１２，１３間に高電圧を
印加すると、自由電子Ｃが、電極１２からｐ形半導体ダ
イヤモンド薄膜１１に注入され、電極１３側にドリフト
して真空領域ＶＲ中に放射する構成になっている。
ド電子放出素子の断面構造図で、この半導体ダイヤモン
ド電子放出素子は、ｐ形半導体ダイヤモンド薄膜１１
と、このｐ形半導体ダイヤモンド薄膜１１の下面に設け
られる電極１２と、ｐ形半導体ダイヤモンド薄膜１１の
上面と真空領域ＶＲを挟んで対向配置される電極１３と
を備え、電圧源ＤＣにより電極１２，１３間に高電圧を
印加すると、自由電子Ｃが、電極１２からｐ形半導体ダ
イヤモンド薄膜１１に注入され、電極１３側にドリフト
して真空領域ＶＲ中に放射する構成になっている。
【０００５】なお、特開平４−６７５２８号公報には、
ｐ型半導体層とｎ型半導体層との間に順バイアス電圧を
印加してｐ型半導体層側から電子放出を行う、負の電子
親和力状態の表面を有する半導体電子放出素子におい
て、ｐ型半導体層にダイヤモンド層を用いて成る半導体
電子放出素子が開示されている。
ｐ型半導体層とｎ型半導体層との間に順バイアス電圧を
印加してｐ型半導体層側から電子放出を行う、負の電子
親和力状態の表面を有する半導体電子放出素子におい
て、ｐ型半導体層にダイヤモンド層を用いて成る半導体
電子放出素子が開示されている。
【０００６】
【発明が解決しようとする課題】しかしながら、図６に
示す従来の半導体ダイヤモンド電子放出素子では、電極
１２からｐ形半導体ダイヤモンド薄膜１１中への電子の
注入がトンネル効果に依存するので、電圧源ＤＣによっ
て電極１２，１３間に高電圧を印加すべく、電子源駆動
電圧を高める必要があった。
示す従来の半導体ダイヤモンド電子放出素子では、電極
１２からｐ形半導体ダイヤモンド薄膜１１中への電子の
注入がトンネル効果に依存するので、電圧源ＤＣによっ
て電極１２，１３間に高電圧を印加すべく、電子源駆動
電圧を高める必要があった。
【０００７】本発明は、上記事情に鑑みてなされたもの
であり、低いしきい電圧で電子を注入および放出するこ
とが可能な半導体ダイヤモンド電子放出素子を提供する
ことを目的とする。
であり、低いしきい電圧で電子を注入および放出するこ
とが可能な半導体ダイヤモンド電子放出素子を提供する
ことを目的とする。
【０００８】
【課題を解決するための手段】上記課題を解決するため
の請求項１記載の発明の半導体ダイヤモンド電子放出素
子は、ｐ形半導体ダイヤモンド薄膜と、前記ｐ形半導体
ダイヤモンド薄膜の一方の面に設けられる第１電極と、
前記ｐ形半導体ダイヤモンド薄膜の他方の面と空間を挟
んで対向配置される第２電極と、前記一方の面と前記第
１電極との間に介設される強誘電体物質により成る強誘
電体部とを備えるものである。
の請求項１記載の発明の半導体ダイヤモンド電子放出素
子は、ｐ形半導体ダイヤモンド薄膜と、前記ｐ形半導体
ダイヤモンド薄膜の一方の面に設けられる第１電極と、
前記ｐ形半導体ダイヤモンド薄膜の他方の面と空間を挟
んで対向配置される第２電極と、前記一方の面と前記第
１電極との間に介設される強誘電体物質により成る強誘
電体部とを備えるものである。
【０００９】この構造では、強誘電体部が介在すること
で、ｐ形半導体ダイヤモンド薄膜における強誘電体部の
界面側に、伝導帯準位がわずかに低い方にベンディング
する反転層が形成される。これにより、第１および第２
電極間にバイアス電圧を印加した際、その反転層によっ
て新たに注入される電子が伝導帯準位へと励起されやす
くなる。すなわち、上記反転層を利用して自由電子を伝
導帯準位へと押し上げることが可能になり、この結果、
低いしきい電圧で電子を注入および放出することが可能
になる。
で、ｐ形半導体ダイヤモンド薄膜における強誘電体部の
界面側に、伝導帯準位がわずかに低い方にベンディング
する反転層が形成される。これにより、第１および第２
電極間にバイアス電圧を印加した際、その反転層によっ
て新たに注入される電子が伝導帯準位へと励起されやす
くなる。すなわち、上記反転層を利用して自由電子を伝
導帯準位へと押し上げることが可能になり、この結果、
低いしきい電圧で電子を注入および放出することが可能
になる。
【００１０】なお、前記ｐ形半導体ダイヤモンド薄膜の
他方の面は負の電子親和力を示すのが望ましい（請求項
２）。これにより、空間への自由電子の放出効率を高め
ることができる。
他方の面は負の電子親和力を示すのが望ましい（請求項
２）。これにより、空間への自由電子の放出効率を高め
ることができる。
【００１１】また、前記強誘電体部の厚みは数百〜千Å
であるのが望ましい（請求項３）。これにより、空間へ
の自由電子の放出効率と、ピンホールや結晶欠陥・粒界
の影響に対する信頼性とを最適な状態にバランスさせる
ことが可能になる。
であるのが望ましい（請求項３）。これにより、空間へ
の自由電子の放出効率と、ピンホールや結晶欠陥・粒界
の影響に対する信頼性とを最適な状態にバランスさせる
ことが可能になる。
【００１２】また、前記強誘電体部は、ＰＬＺＴ、Ｌ
Ｔ、ＬＮまたはＰＶＤＦ系の強誘電体物質により成るも
のでもよい（請求項４）。これにより、強誘電体部が大
きな自発分極を有するようになる。
Ｔ、ＬＮまたはＰＶＤＦ系の強誘電体物質により成るも
のでもよい（請求項４）。これにより、強誘電体部が大
きな自発分極を有するようになる。
【００１３】また、前記強誘電体部はパターニングによ
って前記一方の面と前記第１電極との間に選択的に介設
されて成るものでもよい（請求項５）。これにより、任
意の領域だけに電子放出領域を形成することが可能とな
る。
って前記一方の面と前記第１電極との間に選択的に介設
されて成るものでもよい（請求項５）。これにより、任
意の領域だけに電子放出領域を形成することが可能とな
る。
【００１４】さらに、前記強誘電体部は前記一方の面と
前記第１電極との間に２次元配列されて成るものでもよ
い（請求項６）。これにより、例えば平面ディスプレイ
用の電子放出素子アレイを形成することができる。
前記第１電極との間に２次元配列されて成るものでもよ
い（請求項６）。これにより、例えば平面ディスプレイ
用の電子放出素子アレイを形成することができる。
【００１５】
【発明の実施の形態】図１は本発明の第１実施形態に係
る半導体ダイヤモンド電子放出素子の断面構造図、図２
は図１に示す半導体ダイヤモンド電子放出素子のエネル
ギー帯構造を示す模式図で、これらの図を用いて以下に
第１実施形態の説明を行う。
る半導体ダイヤモンド電子放出素子の断面構造図、図２
は図１に示す半導体ダイヤモンド電子放出素子のエネル
ギー帯構造を示す模式図で、これらの図を用いて以下に
第１実施形態の説明を行う。
【００１６】本半導体ダイヤモンド電子放出素子は、図
１に示すように、ｐ形半導体ダイヤモンド薄膜１１と、
このｐ形半導体ダイヤモンド薄膜１１の下面側に設けら
れ、電圧源ＤＣの負極性出力端子と電気的に接続される
電極（第１電極）１２と、ｐ形半導体ダイヤモンド薄膜
１１の上面と真空領域（空間）ＶＲを挟んで対向配置さ
れ、電圧源ＤＣの正極性出力端子と電気的に接続される
電極（第２電極）１３と、ｐ形半導体ダイヤモンド薄膜
１１の下面と電極１２との間に介設される強誘電体物質
により成る強誘電体部１４とにより構成されている。
１に示すように、ｐ形半導体ダイヤモンド薄膜１１と、
このｐ形半導体ダイヤモンド薄膜１１の下面側に設けら
れ、電圧源ＤＣの負極性出力端子と電気的に接続される
電極（第１電極）１２と、ｐ形半導体ダイヤモンド薄膜
１１の上面と真空領域（空間）ＶＲを挟んで対向配置さ
れ、電圧源ＤＣの正極性出力端子と電気的に接続される
電極（第２電極）１３と、ｐ形半導体ダイヤモンド薄膜
１１の下面と電極１２との間に介設される強誘電体物質
により成る強誘電体部１４とにより構成されている。
【００１７】ただし、ｐ形半導体ダイヤモンド薄膜１１
の上面（表面）は水素終端処理が施され、その上面の電
子親和力は負になっている。また、強誘電体部１４は、
例えば、ＰＬＺＴ、ＬＴ、ＬＮまたはＰＶＤＦ系などの
強誘電体物質により成り、大きな自発分極を有してい
る。
の上面（表面）は水素終端処理が施され、その上面の電
子親和力は負になっている。また、強誘電体部１４は、
例えば、ＰＬＺＴ、ＬＴ、ＬＮまたはＰＶＤＦ系などの
強誘電体物質により成り、大きな自発分極を有してい
る。
【００１８】次に、上記構造の半導体ダイヤモンド電子
放出素子の動作について、強誘電体部１４の作用および
効果とともに説明する。
放出素子の動作について、強誘電体部１４の作用および
効果とともに説明する。
【００１９】まず、電極１２，１３間に電圧が印加して
いない場合には、半導体ダイヤモンド電子放出素子のエ
ネルギー帯構造は図２（ａ）に示すようになる。この場
合、強誘電体部１４が介在することで、ｐ形半導体ダイ
ヤモンド薄膜１１における強誘電体部１４の界面側に、
伝導帯準位εC がわずかに低い方にベンディングする反
転層Ａが形成される。このとき、フェルミ準位εF(D)が
伝導帯側に接近するために伝導帯に自由電子が集まる。
なお、図２のＢはｐ形半導体ダイヤモンド薄膜１１の上
面における真空準位を示す。
いない場合には、半導体ダイヤモンド電子放出素子のエ
ネルギー帯構造は図２（ａ）に示すようになる。この場
合、強誘電体部１４が介在することで、ｐ形半導体ダイ
ヤモンド薄膜１１における強誘電体部１４の界面側に、
伝導帯準位εC がわずかに低い方にベンディングする反
転層Ａが形成される。このとき、フェルミ準位εF(D)が
伝導帯側に接近するために伝導帯に自由電子が集まる。
なお、図２のＢはｐ形半導体ダイヤモンド薄膜１１の上
面における真空準位を示す。
【００２０】この状態で、電圧源ＤＣから電極１２，１
３間にバイアス電圧が印加すると、上記エネルギー帯構
造は図２（ｂ）に示すように変化する。この状態で、反
転層Ａ中の自由電子Ｃが真空領域ＶＲ側にドリフトする
と、ｐ形半導体ダイヤモンド薄膜１１における真空領域
ＶＲの界面側では、伝導体の準位εC が真空準位Ｂより
も低い（電子親和力が負である）ために、自由電子Ｃは
真空領域ＶＲ中に放出されることになる。このように、
ｐ形半導体ダイヤモンド薄膜１１の上面の電子親和力が
負であることは、真空領域ＶＲへの自由電子Ｃの放出効
率を高める上で半導体ダイヤモンド電子放出素子の重要
な設計要件となる。
３間にバイアス電圧が印加すると、上記エネルギー帯構
造は図２（ｂ）に示すように変化する。この状態で、反
転層Ａ中の自由電子Ｃが真空領域ＶＲ側にドリフトする
と、ｐ形半導体ダイヤモンド薄膜１１における真空領域
ＶＲの界面側では、伝導体の準位εC が真空準位Ｂより
も低い（電子親和力が負である）ために、自由電子Ｃは
真空領域ＶＲ中に放出されることになる。このように、
ｐ形半導体ダイヤモンド薄膜１１の上面の電子親和力が
負であることは、真空領域ＶＲへの自由電子Ｃの放出効
率を高める上で半導体ダイヤモンド電子放出素子の重要
な設計要件となる。
【００２１】電子放出によってｐ形半導体ダイヤモンド
薄膜１１側の電子が不足すると、新たな電子が電極１２
側から強誘電体部１４によるポテンシャル障壁をトンネ
リングして荷電子帯εV に流れ込む。このとき、新たな
電子は、反転層Ａにより、伝導帯準位εC へと励起され
やすくなっている。すなわち、図２（ｂ）から明らかな
ように、反転層Ａにより強誘電体部１４によるポテンシ
ャル障壁をトンネリングする電子の割合（確率）が増大
する。また、トンネリングする電子の割合をさらに増大
させるため、強誘電体部１４の厚みは、より薄くされる
べきであるが、ピンホールや結晶欠陥・粒界の影響など
を考慮すると、数百〜千Å程度が好ましい。
薄膜１１側の電子が不足すると、新たな電子が電極１２
側から強誘電体部１４によるポテンシャル障壁をトンネ
リングして荷電子帯εV に流れ込む。このとき、新たな
電子は、反転層Ａにより、伝導帯準位εC へと励起され
やすくなっている。すなわち、図２（ｂ）から明らかな
ように、反転層Ａにより強誘電体部１４によるポテンシ
ャル障壁をトンネリングする電子の割合（確率）が増大
する。また、トンネリングする電子の割合をさらに増大
させるため、強誘電体部１４の厚みは、より薄くされる
べきであるが、ピンホールや結晶欠陥・粒界の影響など
を考慮すると、数百〜千Å程度が好ましい。
【００２２】以上、第１実施形態によれば、反転層Ａを
利用して自由電子を伝導帯準位へと押し上げることが可
能になり、この結果、低いしきい電圧で電子を注入およ
び放出することが可能になる。また、本半導体ダイヤモ
ンド電子放出素子の駆動が容易になり、長寿命化に大き
く貢献する。
利用して自由電子を伝導帯準位へと押し上げることが可
能になり、この結果、低いしきい電圧で電子を注入およ
び放出することが可能になる。また、本半導体ダイヤモ
ンド電子放出素子の駆動が容易になり、長寿命化に大き
く貢献する。
【００２３】図３は本発明の第２実施形態に係る半導体
ダイヤモンド電子放出素子の断面構造図で、この図を用
いて以下に第２実施形態の説明を行う。
ダイヤモンド電子放出素子の断面構造図で、この図を用
いて以下に第２実施形態の説明を行う。
【００２４】本半導体ダイヤモンド電子放出素子は、電
極１２，１３を第１実施形態と同様に備えているほか、
第１実施形態との相違点として、パターニングによって
電極１２上面に選択的に形成される強誘電体部２４と、
この強誘電体部２４が形成された電極１２上面全体に形
成されるｐ形半導体ダイヤモンド薄膜２１とを備えてい
る。
極１２，１３を第１実施形態と同様に備えているほか、
第１実施形態との相違点として、パターニングによって
電極１２上面に選択的に形成される強誘電体部２４と、
この強誘電体部２４が形成された電極１２上面全体に形
成されるｐ形半導体ダイヤモンド薄膜２１とを備えてい
る。
【００２５】ただし、ｐ形半導体ダイヤモンド薄膜２１
の上面は水素終端処理が施され、その上面の電子親和力
は負になっている。また、強誘電体部２４は、例えば、
ＰＬＺＴ、ＬＴ、ＬＮまたはＰＶＤＦ系などの強誘電体
物質により成り、大きな自発分極を有している。
の上面は水素終端処理が施され、その上面の電子親和力
は負になっている。また、強誘電体部２４は、例えば、
ＰＬＺＴ、ＬＴ、ＬＮまたはＰＶＤＦ系などの強誘電体
物質により成り、大きな自発分極を有している。
【００２６】次に、本半導体ダイヤモンド電子放出素子
の動作について概説すると、強誘電体部２４が形成され
ている領域部分で第１実施形態と同様の回路動作が実行
されることになる。すなわち、強誘電体部２４の上方に
位置する突状のｐ形半導体ダイヤモンド薄膜２１の上面
のみから、低いしきい電圧でも真空領域ＶＲ側に電子が
放出されるのである。
の動作について概説すると、強誘電体部２４が形成され
ている領域部分で第１実施形態と同様の回路動作が実行
されることになる。すなわち、強誘電体部２４の上方に
位置する突状のｐ形半導体ダイヤモンド薄膜２１の上面
のみから、低いしきい電圧でも真空領域ＶＲ側に電子が
放出されるのである。
【００２７】以上、第２実施形態によれば、第１実施形
態と同様の効果を奏することが可能になるほか、強誘電
体部２４を選択的に形成することによって、任意の領域
だけに電子放出領域を形成することが可能となる。これ
により、デバイス製造の自由度が拡大する。また、ダイ
ヤモンド薄膜の選択形成は一般的に困難であるので、本
第２実施形態によれば、製造プロセスを容易にする点で
も非常に効果がある。
態と同様の効果を奏することが可能になるほか、強誘電
体部２４を選択的に形成することによって、任意の領域
だけに電子放出領域を形成することが可能となる。これ
により、デバイス製造の自由度が拡大する。また、ダイ
ヤモンド薄膜の選択形成は一般的に困難であるので、本
第２実施形態によれば、製造プロセスを容易にする点で
も非常に効果がある。
【００２８】図４は本発明の第３実施形態に係る半導体
ダイヤモンド電子放出素子の断面構造図で、この図を用
いて以下に第３実施形態の説明を行う。
ダイヤモンド電子放出素子の断面構造図で、この図を用
いて以下に第３実施形態の説明を行う。
【００２９】本半導体ダイヤモンド電子放出素子は、電
極１２，１３を第１実施形態と同様に備えているほか、
第１実施形態との相違点として、パターニングによって
電極１２上面に選択的に形成される強誘電体部３４と、
この強誘電体部３４が形成された電極１２上面全体に形
成されるｐ形半導体ダイヤモンド薄膜３１とを備えてい
る。
極１２，１３を第１実施形態と同様に備えているほか、
第１実施形態との相違点として、パターニングによって
電極１２上面に選択的に形成される強誘電体部３４と、
この強誘電体部３４が形成された電極１２上面全体に形
成されるｐ形半導体ダイヤモンド薄膜３１とを備えてい
る。
【００３０】ただし、ｐ形半導体ダイヤモンド薄膜３１
の上面は水素終端処理が施され、その上面の電子親和力
は負になっている。また、強誘電体部３４は、例えば、
ＰＬＺＴ、ＬＴ、ＬＮまたはＰＶＤＦ系などの強誘電体
物質により成り、大きな自発分極を有している。
の上面は水素終端処理が施され、その上面の電子親和力
は負になっている。また、強誘電体部３４は、例えば、
ＰＬＺＴ、ＬＴ、ＬＮまたはＰＶＤＦ系などの強誘電体
物質により成り、大きな自発分極を有している。
【００３１】次に、本半導体ダイヤモンド電子放出素子
の動作について概説すると、強誘電体部３４が形成され
ている領域部分で第１実施形態と同様の回路動作が実行
されることになる。すなわち、強誘電体部３４の上方に
位置する第２実施形態よりも形状が複雑な突状のｐ形半
導体ダイヤモンド薄膜３１の上面のみから、低いしきい
電圧でも真空領域ＶＲ側に電子が放出されるのである。
の動作について概説すると、強誘電体部３４が形成され
ている領域部分で第１実施形態と同様の回路動作が実行
されることになる。すなわち、強誘電体部３４の上方に
位置する第２実施形態よりも形状が複雑な突状のｐ形半
導体ダイヤモンド薄膜３１の上面のみから、低いしきい
電圧でも真空領域ＶＲ側に電子が放出されるのである。
【００３２】以上、第３実施形態によれば、第１実施形
態と同様の効果を奏することが可能になるほか、強誘電
体部３４を選択的に形成することによって、任意の領域
だけに電子放出領域を形成することが可能となる。これ
により、デバイス製造の自由度が拡大する。また、ダイ
ヤモンド薄膜の選択形成は一般的に困難であるので、本
第３実施形態によれば、製造プロセスを容易にする点で
も非常に効果がある。
態と同様の効果を奏することが可能になるほか、強誘電
体部３４を選択的に形成することによって、任意の領域
だけに電子放出領域を形成することが可能となる。これ
により、デバイス製造の自由度が拡大する。また、ダイ
ヤモンド薄膜の選択形成は一般的に困難であるので、本
第３実施形態によれば、製造プロセスを容易にする点で
も非常に効果がある。
【００３３】図５は本発明の第４実施形態に係る半導体
ダイヤモンド電子放出素子の断面構造図で、この図を用
いて以下に第４実施形態の説明を行う。
ダイヤモンド電子放出素子の断面構造図で、この図を用
いて以下に第４実施形態の説明を行う。
【００３４】本半導体ダイヤモンド電子放出素子は、対
向配置される一対の基板１，２と、これら一対の基板
１，２の両対向面上にそれぞれストライプ状に形成され
る電極４２，４３と、これら電極４２，４３が互いに交
差する電極４２上面に２次元配列される複数の強誘電体
部４４と、電極４２および強誘電体部４４が形成された
基板１上面全体に形成されるｐ形半導体ダイヤモンド薄
膜４１とを備えている。
向配置される一対の基板１，２と、これら一対の基板
１，２の両対向面上にそれぞれストライプ状に形成され
る電極４２，４３と、これら電極４２，４３が互いに交
差する電極４２上面に２次元配列される複数の強誘電体
部４４と、電極４２および強誘電体部４４が形成された
基板１上面全体に形成されるｐ形半導体ダイヤモンド薄
膜４１とを備えている。
【００３５】ただし、ｐ形半導体ダイヤモンド薄膜４１
の上面は水素終端処理が施され、その上面の電子親和力
は負になっている。また、各強誘電体部４４は、例え
ば、ＰＬＺＴ、ＬＴ、ＬＮまたはＰＶＤＦ系などの強誘
電体物質により成り、大きな自発分極を有している。
の上面は水素終端処理が施され、その上面の電子親和力
は負になっている。また、各強誘電体部４４は、例え
ば、ＰＬＺＴ、ＬＴ、ＬＮまたはＰＶＤＦ系などの強誘
電体物質により成り、大きな自発分極を有している。
【００３６】次に、本半導体ダイヤモンド電子放出素子
の動作について概説すると、強誘電体部４４が形成され
ている領域部分で第１実施形態と同様の回路動作が実行
されることになる。すなわち、各強誘電体部４４の上方
に位置する突状のｐ形半導体ダイヤモンド薄膜４１の上
面のみから、低いしきい電圧でも真空領域ＶＲ側に電子
が放出されるのである。
の動作について概説すると、強誘電体部４４が形成され
ている領域部分で第１実施形態と同様の回路動作が実行
されることになる。すなわち、各強誘電体部４４の上方
に位置する突状のｐ形半導体ダイヤモンド薄膜４１の上
面のみから、低いしきい電圧でも真空領域ＶＲ側に電子
が放出されるのである。
【００３７】以上、第４実施形態によれば、第１実施形
態と同様の効果を奏することが可能になるほか、強誘電
体部４４を２次元配列により形成することによって、例
えば平面ディスプレイ用の電子放出素子アレイを形成す
ることができる。
態と同様の効果を奏することが可能になるほか、強誘電
体部４４を２次元配列により形成することによって、例
えば平面ディスプレイ用の電子放出素子アレイを形成す
ることができる。
【００３８】
【発明の効果】以上のことから明らかなように、請求項
１記載の発明によれば、ｐ形半導体ダイヤモンド薄膜
と、前記ｐ形半導体ダイヤモンド薄膜の一方の面に設け
られる第１電極と、前記ｐ形半導体ダイヤモンド薄膜の
他方の面と空間を挟んで対向配置される第２電極と、前
記一方の面と前記第１電極との間に介設される強誘電体
物質により成る強誘電体部とを備えるので、低いしきい
電圧で電子を注入および放出することが可能になる。
１記載の発明によれば、ｐ形半導体ダイヤモンド薄膜
と、前記ｐ形半導体ダイヤモンド薄膜の一方の面に設け
られる第１電極と、前記ｐ形半導体ダイヤモンド薄膜の
他方の面と空間を挟んで対向配置される第２電極と、前
記一方の面と前記第１電極との間に介設される強誘電体
物質により成る強誘電体部とを備えるので、低いしきい
電圧で電子を注入および放出することが可能になる。
【００３９】請求項２記載の発明によれば、前記ｐ形半
導体ダイヤモンド薄膜の他方の面は負の電子親和力を示
すので、空間への自由電子の放出効率を高めることが可
能になる。
導体ダイヤモンド薄膜の他方の面は負の電子親和力を示
すので、空間への自由電子の放出効率を高めることが可
能になる。
【００４０】請求項３記載の発明によれば、前記強誘電
体部の厚みは数百〜千Åであるので、空間への自由電子
の放出効率と、ピンホールや結晶欠陥・粒界の影響に対
する信頼性とを最適な状態にバランスさせることが可能
になる。
体部の厚みは数百〜千Åであるので、空間への自由電子
の放出効率と、ピンホールや結晶欠陥・粒界の影響に対
する信頼性とを最適な状態にバランスさせることが可能
になる。
【００４１】請求項４記載の発明によれば、前記強誘電
体部は、ＰＬＺＴ、ＬＴ、ＬＮまたはＰＶＤＦ系の強誘
電体物質により成るので、大きな自発分極を強誘電体部
に持たせることができる。
体部は、ＰＬＺＴ、ＬＴ、ＬＮまたはＰＶＤＦ系の強誘
電体物質により成るので、大きな自発分極を強誘電体部
に持たせることができる。
【００４２】請求項５記載の発明によれば、前記強誘電
体部はパターニングによって前記一方の面と前記第１電
極との間に選択的に介設されて成るので、任意の領域だ
けに電子放出領域を形成することが可能となる。
体部はパターニングによって前記一方の面と前記第１電
極との間に選択的に介設されて成るので、任意の領域だ
けに電子放出領域を形成することが可能となる。
【００４３】請求項６記載の発明によれば、前記強誘電
体部は前記一方の面と前記第１電極との間に２次元配列
されて成るので、例えば平面ディスプレイ用の電子放出
素子アレイを形成することができる。
体部は前記一方の面と前記第１電極との間に２次元配列
されて成るので、例えば平面ディスプレイ用の電子放出
素子アレイを形成することができる。
【図１】本発明の第１実施形態に係る半導体ダイヤモン
ド電子放出素子の断面構造図である。
ド電子放出素子の断面構造図である。
【図２】図１に示す半導体ダイヤモンド電子放出素子の
エネルギー帯構造を示す模式図である。
エネルギー帯構造を示す模式図である。
【図３】本発明の第２実施形態に係る半導体ダイヤモン
ド電子放出素子の断面構造図である。
ド電子放出素子の断面構造図である。
【図４】本発明の第３実施形態に係る半導体ダイヤモン
ド電子放出素子の断面構造図である。
ド電子放出素子の断面構造図である。
【図５】本発明の第４実施形態に係る半導体ダイヤモン
ド電子放出素子の断面構造図である。
ド電子放出素子の断面構造図である。
【図６】従来の半導体ダイヤモンド電子放出素子の断面
構造図である。
構造図である。
１１，２１，３１，４１ ｐ形半導体ダイヤモンド薄膜 １２，４２ 電極 １３，４３ 電極 １４，２４，３４，４４ 強誘電体部 ＶＲ 真空領域
Claims (6)
- 【請求項１】 ｐ形半導体ダイヤモンド薄膜と、 前記ｐ形半導体ダイヤモンド薄膜の一方の面に設けられ
る第１電極と、 前記ｐ形半導体ダイヤモンド薄膜の他方の面と空間を挟
んで対向配置される第２電極と、 前記一方の面と前記第１電極との間に介設される強誘電
体物質により成る強誘電体部とを備える半導体ダイヤモ
ンド電子放出素子。 - 【請求項２】 前記ｐ形半導体ダイヤモンド薄膜の他方
の面は負の電子親和力を示す請求項１記載の半導体ダイ
ヤモンド電子放出素子。 - 【請求項３】 前記強誘電体部の厚みは数百〜千Åであ
る請求項１記載の半導体ダイヤモンド電子放出素子。 - 【請求項４】 前記強誘電体部は、ＰＬＺＴ、ＬＴ、Ｌ
ＮまたはＰＶＤＦ系の強誘電体物質により成る請求項１
または３記載の半導体ダイヤモンド電子放出素子。 - 【請求項５】 前記強誘電体部はパターニングによって
前記一方の面と前記第１電極との間に選択的に介設され
て成る請求項１記載の半導体ダイヤモンド電子放出素
子。 - 【請求項６】 前記強誘電体部は前記一方の面と前記第
１電極との間に２次元配列されて成る請求項５記載の半
導体ダイヤモンド電子放出素子。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4405199A JP2000243217A (ja) | 1999-02-23 | 1999-02-23 | 半導体ダイヤモンド電子放出素子 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4405199A JP2000243217A (ja) | 1999-02-23 | 1999-02-23 | 半導体ダイヤモンド電子放出素子 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2000243217A true JP2000243217A (ja) | 2000-09-08 |
Family
ID=12680826
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP4405199A Withdrawn JP2000243217A (ja) | 1999-02-23 | 1999-02-23 | 半導体ダイヤモンド電子放出素子 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2000243217A (ja) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2005027172A1 (ja) * | 2003-09-16 | 2005-03-24 | Sumitomo Electric Industries, Ltd. | ダイヤモンド電子放出素子およびこれを用いた電子線源 |
| EP1950199A1 (en) | 2000-08-10 | 2008-07-30 | Mitsubishi Tanabe Pharma Corporation | Proline derivatives and use thereof as drugs |
| JP2014238977A (ja) * | 2013-06-07 | 2014-12-18 | 独立行政法人産業技術総合研究所 | アーク発生防止装置 |
| CN110534387A (zh) * | 2019-09-06 | 2019-12-03 | 湖北大学 | 一种铁电陶瓷集束电子发射器 |
-
1999
- 1999-02-23 JP JP4405199A patent/JP2000243217A/ja not_active Withdrawn
Cited By (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP1950199A1 (en) | 2000-08-10 | 2008-07-30 | Mitsubishi Tanabe Pharma Corporation | Proline derivatives and use thereof as drugs |
| WO2005027172A1 (ja) * | 2003-09-16 | 2005-03-24 | Sumitomo Electric Industries, Ltd. | ダイヤモンド電子放出素子およびこれを用いた電子線源 |
| EP1667188A1 (en) * | 2003-09-16 | 2006-06-07 | Sumitomo Electric Industries, Ltd. | Diamond electron emitter and electron beam source using same |
| JPWO2005027172A1 (ja) * | 2003-09-16 | 2006-11-24 | 住友電気工業株式会社 | ダイヤモンド電子放出素子およびこれを用いた電子線源 |
| EP1667188A4 (en) * | 2003-09-16 | 2008-09-10 | Sumitomo Electric Industries | DIAMONDELECTRONIC MIXER AND ELECTRON BEAM SOURCE WITH IT |
| JP2014238977A (ja) * | 2013-06-07 | 2014-12-18 | 独立行政法人産業技術総合研究所 | アーク発生防止装置 |
| CN110534387A (zh) * | 2019-09-06 | 2019-12-03 | 湖北大学 | 一种铁电陶瓷集束电子发射器 |
| CN110534387B (zh) * | 2019-09-06 | 2024-05-17 | 湖北大学 | 一种铁电陶瓷集束电子发射器 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3537053B2 (ja) | 電子放出装置用の電子源 | |
| TWI266346B (en) | Field emission display | |
| JP3126158B2 (ja) | 薄膜冷陰極 | |
| JP4467861B2 (ja) | 透明で導電性の亜鉛酸化物薄膜を組み入れた電子的光放射性ディスプレイ | |
| JPH1074586A (ja) | エレクトロルミネセンスデバイスで用いられる二層電子注入電極 | |
| DE69914556D1 (de) | Feldemissionselektronenquelle | |
| JP2003514343A5 (ja) | ||
| JPH08250766A (ja) | 半導体冷電子放出素子及びこれを用いた装置 | |
| JPH08111166A (ja) | 電子パルス放出装置および表示装置 | |
| JP3323324B2 (ja) | 発光ダイオードおよび発光ダイオードアレイ | |
| ATE517427T1 (de) | Feldemissionselektronenquellenmatrix und deren herstellungsverfahren | |
| JP2000243217A (ja) | 半導体ダイヤモンド電子放出素子 | |
| US5977703A (en) | Field emission display device | |
| US4853754A (en) | Semiconductor device having cold cathode | |
| JPH08321256A (ja) | 電子放出陰極、それを用いた電子放出素子、フラットディスプレイ、及び熱電冷却装置、ならびに電子放出陰極の製造方法 | |
| JP4682525B2 (ja) | カラー液晶表示装置 | |
| JPH10255645A (ja) | 冷電子放出素子 | |
| US6340859B1 (en) | Cold cathode electron emission device for activating electron emission using external electric field | |
| JP3140573B2 (ja) | Ｓｉ発光素子とその製造方法 | |
| JP3079086B2 (ja) | 電界放射型電子源の製造方法 | |
| JP3068954B2 (ja) | 薄膜スイッチ素子 | |
| JP3282950B2 (ja) | 電界放出型電子素子及びその製造方法 | |
| JPH0854837A (ja) | 発光デバイス及びそれを備えた表示パネル | |
| JP4529011B2 (ja) | 冷電子放出素子及びその製造方法 | |
| JP3465890B2 (ja) | 電子放出素子、およびそれを用いたフラットディスプレイ |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A300 | Withdrawal of application because of no request for examination |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 20060509 |