JP2000232240A - 発光素子駆動回路 - Google Patents
発光素子駆動回路Info
- Publication number
- JP2000232240A JP2000232240A JP3464999A JP3464999A JP2000232240A JP 2000232240 A JP2000232240 A JP 2000232240A JP 3464999 A JP3464999 A JP 3464999A JP 3464999 A JP3464999 A JP 3464999A JP 2000232240 A JP2000232240 A JP 2000232240A
- Authority
- JP
- Japan
- Prior art keywords
- emitting element
- light emitting
- diode
- light
- anode
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Led Devices (AREA)
Abstract
を提供する。 【解決手段】 カソードが接地された発光素子L1、電
源端子と発光素子L1のアノードとに接続された電流源
CS1、駆動信号を入力されるインバータCI1、発光
素子L1のアノードとインバータCI1の出力端子との
間に、アノードから出力端子へ電流が流れる方向を順方
向とするように接続されたダイオードD1、D2を備
え、消光時と発光時とにおけるアノードの電位差が縮小
され、高速動作が実現される。
Description
る回路に関する。
て、従来は図11に示されるようなものが用いられてい
た。発光素子Lのアノードに駆動素子としてインバータ
CIの出力端子が接続され、発光素子Lのカソードと接
地端子との間に抵抗素子Rが接続されている。ここで、
抵抗素子Rは発光素子Lの順方向の電流値If を設定す
るために用いられる。
路には次のような問題があった。発光素子L1を消光、
発光させるためには、アノード電位を0〜2Vの間で変
動させなければならない。しかし、インバータCIの出
力端子の電位を0〜2Vという大きい電位差で変動させ
ると、発光素子L1の接合容量等の寄生容量を充放電さ
せるのに時間がかかり、高速に駆動させることができな
かった。
で、発光素子を高速に駆動することが可能な発光素子駆
動回路を提供することを目的とする。
路は、カソードが接地された発光素子と、電源端子と前
記発光素子のアノードとに接続された電流源と、入力端
子に駆動信号を入力される駆動素子と、前記発光素子の
アノードと前記駆動素子の出力端子との間に、前記アノ
ードから前記出力端子へ電流が流れる方向を順方向とす
るように接続された少なくとも1つのダイオード、又は
少なくとも1つのダイオード及び少なくとも1つの抵抗
とを備えることを特徴としている。
動素子の出力端子との間に、前記ダイオード、又は前記
ダイオード及び抵抗と並列になるように、容量、又は直
列に接続された容量及び抵抗をさらに備えてもよい。
ードが電源端子に接続された発光素子と、前記発光素子
のアノードと接地端子との間に接続された第1の抵抗又
は電流源と、入力端子に駆動信号を入力される駆動素子
と、前記駆動素子の出力端子と前記発光素子のカソード
との間に、前記出力端子から前記アノードへ電流が流れ
る方向を順方向とするように接続された少なくとも1つ
のダイオード、又は少なくとも1つのダイオード及び少
なくとも1つの第2の抵抗と、を備えている。
光素子のカソードとの間に、前記ダイオード、又は前記
ダイオード及び前記第2の抵抗と並列になるように、容
量、又は直列に接続された容量及び第3の抵抗とを備え
ることを特徴とする。
前記少なくとも1つのダイオード、又は少なくとも1つ
のダイオード及び少なくとも1つの抵抗を1つのダイオ
ードのみで構成し、前記発光素子と前記ダイオードとは
同一材料により形成されていることを特徴としている。
いて図面を参照して説明する。
駆動回路は、図1に示されるような構成を備えている。
LED等の発光素子L1のアノードが、電流源CS1を
介して電源電圧Vcc端子に接続され、カソードが接地さ
れている。さらに、発光素子L1のアノードには、2段
のダイオードD1及びD2を介して、駆動素子としての
CMOS型インバータCI1の出力端子が接続されてい
る。ここでダイオードD1及びD2は、電流源CS1か
らインバータCI1の出力端子へ向かって順方向に電流
が流れるように接続されている。
ていない外部回路から駆動信号が入力される。発光素子
L1を発光させる場合は、ロウレベルの駆動信号がイン
バータCI1に与えられ、インバータCI1からハイレ
ベルの信号が出力される。インバータCI1の出力端子
には、逆方向に接続されたダイオードD1及びD2が存
在するため、インバータCI1から発光素子L1に電流
が流れ込むことはない。このため、矢印I2で示された
ように、電流源CS1から発光素子L1に向かって電流
が流れて発光素子L1が発光する。
レベルの駆動信号がインバータCI1に与えられ、イン
バータCI1からロウレベルの信号が出力される。電流
源CS1から、矢印I1で示されたように順方向に接続
されたダイオードD2及びD1に向かって電流が流れ、
インバータCI1の出力端子に吸い込まれる。これによ
り、発光素子L1には電流が流れず発光しない。
次のような効果が得られる。発光素子L1が発光してい
るときの順方向電圧Vf を2Vとする。図11に示され
た従来の発光素子駆動回路では、上述したように発光素
子Lにおけるカソードに対するアノードの電位は2Vで
あり、発光していないときはアノードの電位は0Vであ
る。よって、発光素子Lのアノード電位は0〜2Vの間
で変動する。よって、発光素子Lの接合容量の影響が大
きく充放電に時間がかかり、高速に駆動することができ
ない。
(a)に示されるようであり、さらにインバータCIの
出力電圧は図2(b)に示されるようである。発光素子
Lの接合容量等を充放電する時間が長いため、図2
(a)に示されたように、発光期間中に発光素子Lに駆
動電流が流れる時間W1が狭くなり、良好な動作が得ら
れない。
D1及びD2のそれぞれの順方向電圧Vf を0.8Vと
すると、発光素子L1のアノード電位は発光していない
ときでもダイオード二個分の順方向電圧Vf に相当する
1.6Vになる。このため、発光素子L1のアノード電
位は、1.6〜2Vの範囲で変動することになり、アノ
ード電位の変動が従来よりも大幅に減少する。よって、
発光素子L1の接合容量の影響が小さくなり、充放電に
必要な時間が短縮され、高速駆動が可能である。
動電流は図3(a)に示されるようであり、インバータ
CI1の出力電圧は図3(b)に示されるようである。
接合容量の充放電時間が短縮された結果、図3(a)に
示されたように発光期間中に発光素子L1に駆動電流が
流れる時間W2が従来よりも広くなり、良好な動作が得
られる。
駆動回路について、その構成を示した図4を用いて説明
する。本実施の形態は、上記第1の実施の形態における
ダイオードD1及びD2に並列になるように、直列に接
続された容量CP1及び抵抗R1を付加した点が相違す
る。第1の実施の形態と同一の要素には、同一の番号を
付して説明を省略する。
を発光させるときは矢印I2に示されたように電流源C
S1から発光素子L1に電流が流れる。発光させないと
きは、矢印I1に示されたように、電流源CS1からダ
イオードD2及びD1を介してインバータCI1の出力
端子に電流が流れ込む。
容量CP1及び抵抗R1から成る微分回路が接続されて
いることにより、インバータCI1の出力を微分した電
流が発生し、図5(a)に示されたような波形を有する
駆動電流が発光素子L1に流れる。これにより、LED
L1がオーバドライブされることになり、第1の実施の
形態に比較してさらに高速に駆動することが可能であ
る。
図5(b)あるいは図6の電圧V1として示されるよう
である。これに対し、発光素子L1のアノード電位は図
6における電圧V2として示されたようであり、1.8
〜2.2Vという小さい範囲で変動する。
第1の実施の形態と同様に発光素子L1のアノード電位
の変動の幅が小さいので、高速化が可能である。さら
に、容量CP1及び抵抗R1を付加したことで、発光素
子L1をより高速に駆動することができる。
れるような構成を備えている。この実施の形態は、上記
第1及び第2の実施の形態と異なり、発光素子L21を
電源電圧Vcc端子側に接続している。発光素子L21の
アノードが電源電圧Vcc端子に接続され、カソードが抵
抗R21を介して接地されている。発光素子L21のカ
ソードに、2段のダイオードD21及びD22を介して
インバータCI21が接続されている。ダイオードD2
1及びD22は、インバータCI21から抵抗R21を
介して接地端子に電流が流れる方向が順方向となるよう
に接続されている。さらに、ダイオードD11と並列に
なるように、発光素子L11のカソードとインバータC
I21の出力端子との間に直列に容量CP21と抵抗R
22とが接続されている。
されていない外部回路からハイレベルの駆動信号がイン
バータCI21の入力端子に与えられ、インバータCL
21の出力端子の電位がロウレベルになる。矢印I22
に示されたように、電源電圧Vcc端子から発光素子L2
1、抵抗R21を介して接地端子に電流が流れて発光す
る。
部からロウレベルの駆動信号がインバータCI21に入
力され、出力端子がハイレベルになる。ダイオードD2
1のアノード電位が電源電圧Vccと同電位になると、ダ
イオードD21及びD22の順方向電圧Vf の和は、発
光素子L21のVf より小さいため、矢印I21で示さ
れたように、インバータCI21の出力端子からダイオ
ードD21及びD22と抵抗素子R21を介して接地端
子に電流が流れ込み、発光素子L21には駆動電流が供
給されない。これにより、発光素子L21は消光する。
アノード電位はVccであり、カソード電位がダイオード
D21及びD22の順方向電圧Vf によるVcc−1.6
Vと発光素子L21の順方向電圧Vf によるVcc−2V
との間にある。このため、発光素子L21のカソード電
位に関し、発光と消光との間で電位差が小さく高速駆動
が可能である。
れるようである。上記第3の実施の形態における抵抗R
21の替わりに電流源CS21を用いた点が相違する。
第3の実施の形態と同一の要素に対しては同一の番号を
付して説明を省略する。本実施の形態によれば、上記第
3の実施の形態と同様に発光素子L21のカソード電位
の変動がVcc−1.6V〜Vcc−2Vと小さいので、高
速に駆動することができる。さらに、抵抗R21の替わ
りに電流源CS21を用いたことで、発光素子L21に
変動の小さい安定した駆動電流を供給することができ、
より良好な動作が得られる。
れるような構成を備えている。本実施の形態は、上記第
4の実施の形態におけるダイオードD22を抵抗R23
に置き換えたものに相当する。発光素子L21の順方向
電圧Vf には、製造プロセス等の変動が原因でばらつき
が存在する。そこで、個々の発光素子L21の順方向電
圧Vf の値に応じて、本実施の形態のようにダイオード
D22の替わりに抵抗R23を用いてもよく、あるいは
ダイオードや抵抗の数を変えてもよい。
0を用いて説明する。発光素子L31のアノードが、電
流源CS31を介して電源電圧Vcc端子に接続され、カ
ソードが接地されている。発光素子L31のアノード
に、ダイオードD31を介してインバータCI31の出
力端子が接続されている。ダイオードD31は、電流源
I31からインバータCI31の出力端子へ電流が流れ
る方向を順方向とするように接続されている。
バータCI31にロウレベルの駆動信号が入力され、出
力端子がハイレベルになる。この場合は、矢印I32に
示されたように電流源CS31から発光素子L31に駆
動電流が流れて発光する。
ンバータCI31にハイレベルの駆動信号が入力され、
出力端子がロウレベルになる。矢印I31に示されたよ
うに、電流源CS31からダイオードD31を介してイ
ンバータCI31の出力端子に電流が流れ込み、発光素
子L31には駆動電流が流れず発光しない。
同一材料で作成したダイオードD31を用いている点に
特徴がある。発光素子L31と異なる材料から成るダイ
オードを用いると、順方向電圧Vf 等の温度係数が異な
ってくる。このため、使用温度によっては必ずしも最適
な条件を維持することができない場合がある。
子L31とダイオードD31とは同一材料で作成されて
おり、温度係数が同一である。よって、順方向電圧Vf
等の温度係数も同一であり、動作環境が変化した場合に
も最適な条件の維持が容易である。
f は発光素子L31の順方向電圧Vf よりもある程度低
くなければならない。そこで、例えばダイオードD31
の接合面積を発光素子L31の接合面積よりも少し大き
くし、ダイオードD31のVf を低く設定することで対
処することが可能である。
Dを用いる場合には、ダイオードD31の表面を金属電
極である程度覆うことにより抵抗成分が小さくなるた
め、順方向電圧Vf を低くすることができ、余分な発光
を押さえることもできる。
1とを製造プロセス上で近接した状態で同一半導体基板
内に形成すると、両者の順方向電圧Vf の整合をより正
確に行うことができる。
を限定するものではない。例えば、上記実施の形態では
駆動素子としてインバータを用いているが、インバータ
に限らず与えられた駆動信号に基づいて発光素子を駆動
し得るものであればバッファ等、他の素子を用いてもよ
い。また、上記実施の形態では発光素子のアノード又は
カソードと、インバータの出力端子との間に、二つのダ
イオード、又はーつのダイオード及びーつの抵抗を接続
しているが、ダイオードや抵抗の数は発光素子の順方向
電圧Vf に応じて任意の数に設定することができる。
駆動回路は、発光素子のアノード又はカソードと、駆動
素子の出力端子との間に、少なくともーつのダイオー
ド、又は少なくともーつのダイオード及び少なくとも一
つの抵抗が接続されているので、発光素子のアノード・
カソード間の電位差が発光時と消光時とで小さく、発光
素子の接合容量等の充放電時間が短縮され、高速に駆動
することができる。
回路の構成を示した回路図。
ンバータの出力電圧との波形を示したタイムチャート。
における駆動電流とインバータの出力電圧との波形を示
したタイムチャート。
回路の構成を示した回路図。
おける駆動電流とインバータの出力電圧との波形を示し
たタイムチャート。
おけるインバータの出力電圧と発光素子のアノード電位
の波形を示したタイムチャート。
回路の構成を示した回路図。
回路の構成を示した回路図。
回路の構成を示した回路図。
動回路の構成を示した回路図。
図。
Claims (5)
- 【請求項1】カソードが接地された発光素子と、 電源端子と前記発光素子のアノードとに接続された抵抗
又は電流源と、 入力端子に駆動信号を入力される駆動素子と、 前記発光素子のアノードと前記駆動素子の出力端子との
間に、前記アノードから前記出力端子へ電流が流れる方
向を順方向とするように接続された少なくとも1つのダ
イオード、又は少なくとも1つのダイオード及び少なく
とも1つの抵抗と、 を備えることを特徴とする発光素子駆動回路。 - 【請求項2】前記発光素子のアノードと前記駆動素子の
出力端子との間に、前記ダイオード、又は前記ダイオー
ド及び抵抗と並列になるように、容量、又は直列に接続
された容量及び抵抗をさらに備えることを特徴とする請
求項1記載の発光素子駆動回路。 - 【請求項3】アノードが電源端子に接続された発光素子
と、 前記発光素子のカソードと接地端子との間に接続された
第1の抵抗又は電流源と、 入力端子に駆動信号を入力される駆動素子と、 前記駆動素子の出力端子と前記発光素子のカソードとの
間に、前記出力端子から前記カソードへ電流が流れる方
向を順方向とするように接続された少なくとも1つのダ
イオード、又は少なくとも1つのダイオード及び少なく
とも1つの第2の抵抗と、 を備えることを特徴とする発光素子駆動回路。 - 【請求項4】前記駆動素子の出力端子と前記発光素子の
カソードとの間に、前記ダイオード、又は前記ダイオー
ド及び前記第2の抵抗と並列になるように、容量、又は
直列に接続された容量及び第3の抵抗と、 を備えることを特徴とする請求項3記載の発光素子駆動
回路。 - 【請求項5】前記少なくとも1つのダイオード、又は少
なくとも1つのダイオード及び少なくとも1つの抵抗を
1つのダイオードのみで構成し、前記発光素子と前記ダ
イオードとは同一材料により形成されていることを特徴
とする請求項1乃至4のいずれかに記載の発光素子駆動
回路。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP03464999A JP3944327B2 (ja) | 1999-02-12 | 1999-02-12 | 発光素子駆動回路 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP03464999A JP3944327B2 (ja) | 1999-02-12 | 1999-02-12 | 発光素子駆動回路 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2000232240A true JP2000232240A (ja) | 2000-08-22 |
JP3944327B2 JP3944327B2 (ja) | 2007-07-11 |
Family
ID=12420300
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP03464999A Expired - Lifetime JP3944327B2 (ja) | 1999-02-12 | 1999-02-12 | 発光素子駆動回路 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP3944327B2 (ja) |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US7227118B2 (en) | 2004-04-05 | 2007-06-05 | Kabushiki Kaisha Toshiba | Light-emitting element driving circuit having a switching unit with a diode |
JP2013517740A (ja) * | 2010-01-19 | 2013-05-16 | ジョンソン コントロールズ テクノロジー カンパニー | ゲートドライバのためのオプトカプラ回路 |
EP3333989A1 (en) | 2014-10-15 | 2018-06-13 | Fujikura Ltd. | Optical transmitter, active optical cable, and optical transmission method |
-
1999
- 1999-02-12 JP JP03464999A patent/JP3944327B2/ja not_active Expired - Lifetime
Cited By (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US7227118B2 (en) | 2004-04-05 | 2007-06-05 | Kabushiki Kaisha Toshiba | Light-emitting element driving circuit having a switching unit with a diode |
JP2013517740A (ja) * | 2010-01-19 | 2013-05-16 | ジョンソン コントロールズ テクノロジー カンパニー | ゲートドライバのためのオプトカプラ回路 |
EP3333989A1 (en) | 2014-10-15 | 2018-06-13 | Fujikura Ltd. | Optical transmitter, active optical cable, and optical transmission method |
US10097278B2 (en) | 2014-10-15 | 2018-10-09 | Fujikura Ltd. | Optical transmitter, active optical cable, and optical transmission method |
US10122469B2 (en) | 2014-10-15 | 2018-11-06 | Fujikura Ltd. | Optical transmitter, active optical cable, and optical transmission method |
Also Published As
Publication number | Publication date |
---|---|
JP3944327B2 (ja) | 2007-07-11 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US7557802B2 (en) | Self light emitting type display device | |
US6894436B2 (en) | Drive method of light-emitting display panel and organic EL display device | |
US5349595A (en) | Drive circuit for semiconductor light-emitting device | |
JP4017960B2 (ja) | 駆動回路 | |
US6922182B2 (en) | Display device drive circuit | |
JP2003015606A (ja) | アクティブマトリックスoledフラットパネルディスプレイ | |
JP2005294758A (ja) | 発光素子駆動回路 | |
US20040196221A1 (en) | Driving circuit for organic light emitting diode | |
JP2000232240A (ja) | 発光素子駆動回路 | |
US20020033782A1 (en) | Driving method for luminous elements | |
WO2001029813A1 (fr) | Dispositif a courant constant, dispositif d'affichage, et procede de commande | |
JP6914010B2 (ja) | 駆動装置 | |
JP4817915B2 (ja) | 画像表示装置及びその駆動方法 | |
US8049683B2 (en) | Driving circuit for a display panel and a display having same | |
TWI762137B (zh) | 畫素補償電路 | |
KR100601329B1 (ko) | 유기 전계 발광 소자 및 이를 구동하는 방법 | |
JPS6286774A (ja) | 発光回路 | |
JPH02149888A (ja) | 表示装置の駆動方法および装置 | |
JPS599067B2 (ja) | 薄膜エレクトロルミネツセンスパネルの消去回路 | |
KR100262337B1 (ko) | 스위치드 저항을 사용한 전류제어 방식의 계조처리 전계방출표시소자 구동회로 | |
JP2001119071A (ja) | 自己走査型発光素子アレイの駆動回路 | |
JP7231025B2 (ja) | 半導体レーザ装置 | |
JPH0215295A (ja) | 表示装置の駆動方法および装置 | |
JP2002244616A (ja) | 容量性発光素子の駆動装置 | |
KR100609747B1 (ko) | 일렉트로-루미네센스 표시패널의 데이터 구동 장치 및 방법 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20040506 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20061102 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20061201 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20061221 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20070403 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20070409 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100413 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110413 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130413 Year of fee payment: 6 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140413 Year of fee payment: 7 |
|
EXPY | Cancellation because of completion of term |