JP2000227610A - 散乱面形成方法、液晶表示装置の製造方法および電子機器 - Google Patents

Abstract

(57)【要約】 【課題】 ガラス基板や半導体基板などの表面に、良好
な散乱特性を有する反射面を、選択的に形成する。 【解決手段】 第１に、例えば、プラズマで発生するラ
ジカルＦ^＊などによって、基板２００の表面に、基板２
００よりもエッチングされ易い変質層２０２を形成し、
第２に、変質層２０２の上面に、円形状の開口部分が複
数設けられるようにパターニングしたレジスト層２０３
を形成し、第３に、基板２００および変質層２０２を例
えばフッ酸系水溶液でウェットエッチングして、基板２
００の表面になめらかな傾斜を有する凹部２３８を多数
形成し、第４に、凹部２３８が形成された領域を含む基
板２００の表面に、アルミニウムなどの光反射層を形成
する。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、ガラスや半導体な
どの基板に、散乱反射面を選択的に形成する散乱面形成
方法、並びに、この方法を適用した反射型の液晶表示装
置、および、この表示装置を用いた電子機器に関する。

【０００２】

【従来の技術】周知のように、液晶表示装置は、液晶そ
れ自体が発光するのではなく、単に光の道筋を変えるこ
とによって表示を行うものである。このため、液晶表示
装置には、パネルに対して必ず何らかの形で光を入射さ
せる構成が必要となり、この点において、他の表示装
置、例えば、エレクトロルミネッセンス表示装置や、プ
ラズマディスプレイなどとは大きく相違する。ここで、
液晶表示装置において、光源をパネルの裏側に配置し、
その光がパネルを通過してユーザに視認されるタイプは
透過型と呼ばれる一方、光源をパネルの表側に配置し、
あるいは配置せずに、前面からの入射光がパネルによっ
て反射してユーザに視認されるタイプは反射型と呼ばれ
ている。

【０００３】このうち、透過型では、パネルの裏側に配
置される光源（ゆえにバックライトと呼ばれる）から発
せられた光は、導光板によってパネル全体に導かれた
後、偏光板→背面基板→電極→液晶→電極→カラーフィ
ルタ→前面基板→偏光板という経路を辿って、ユーザに
視認される。これに対して反射型では、パネルに入射し
た光は、偏光板→前面基板→カラーフィルタ→電極→液
晶→電極まで到達すると、当該電極で反射して、いま来
た経路を逆に辿ってユーザに視認される。このように、
反射型では、透過型と比較すると、環境からの採光量
は、パネルの裏側に配置される光源ほど多くない点や、
光がパネルに入射して反射するという二重の経路を有す
るため各部での光損失が大きくなり、ユーザに視認され
る光量がそれだけ少なくなるので、表示画面が暗くな
る、という欠点がある。

【０００４】ただし、反射型は、消費電力の大きい光源
がなくても表示が可能である点や、日光が当たる屋外で
も視認性が高い点、バックライトや導光板が不要なの
で、コストの低減化のみならず薄型軽量化される点な
ど、上記欠点を補って余りある利点を有する。このた
め、近年、カラー表示が可能な反射型の液晶表示装置
は、携帯型電子機器などを中心に徐々に普及し始めてい
る。

【０００５】さて、反射型において、光を反射する電極
は完全に平坦ではなく、微妙な起伏をもって形成され
る。これは、一方向から入射した光が起伏により効率良
く散乱反射して、視認方向の相違により表示品質に差が
生じないようにするためである。ここで、起伏を有する
電極の形成方法としては、予め起伏が形成された基板
を用いる、平坦な基板の表面に、開口部分を有するレ
ジスト層をパターニングして、単純にウェットエッチン
グして基板に凹部を形成し、ここに電極を形成する、
基板表面に、特殊なレジスト層をパターニングした後に
熱処理して、レジストのエッジ部分を鈍化させ、これに
より基板に凸部を形成して、ここに電極を形成する、な
どが考えられる。

【０００６】

【発明が解決しようとする課題】しかしながら、の予
め起伏が設けられた基板を用いる方法では、その起伏ゆ
えに、画素をスイッチングする素子やアライメントマー
クなどを精度良く形成することができない。このため、
表示が不均一となったり、基板貼付や実装などの作業効
率が低下するなどの問題が生じる。また、の基板を単
純にウェットエッチングする方法では、その等方性ゆえ
に、エッチングされるサイド部分は、ある程度なだらか
に形成されるが、散乱反射面として要求される角度であ
る約２０度（平坦部分に対して）程度にまでには至らな
い。このため、散乱反射面として用いるには不十分であ
る。また、レジストの密着性を意図的に低下させた状態
で、ウェットエッチングを行い、エッチングされるサイ
ド部分をなだらかに形成する試みもなされているが、広
範囲にわたって良好かつ均一に形成されるまでには至っ
ていない。さらに、の特殊なレジストを用いる方法
は、一般にコストの上昇を招く結果、液晶表示装置全体
の価格高騰につながって、競争力を低下させることにも
なる。

【０００７】本発明は、上述した事情に鑑みてなされた
ものであり、その目的とするところは、ガラス基板や半
導体基板などの表面に、適切な角度を有する散乱反射面
を、比較的簡易なプロセスによって選択的に形成するこ
とが可能な散乱面形成方法、並びに、この方法を適用し
た反射型の液晶表示装置、および、この表示装置を用い
た電子機器を提供することにある。

【０００８】

【課題を解決するための手段】上記目的を達成するため
に、本発明に係る散乱面形成方法にあっては、基板の表
面に、前記基板よりもエッチングされ易い変質層を形成
する第１のプロセスと、前記変質層の表面に、所定の形
状にパターニングしたレジスト層を形成する第２のプロ
セスと、前記基板および変質層をエッチングする第３の
プロセスと、前記第３のプロセスによりエッチングされ
た基板の表面に、光反射層を形成する第４のプロセスと
を備えることを特徴としている。

【０００９】本発明によれば、散乱面が形成される基板
の表面は、その基板よりもエッチングされやすい変質層
が形成された状態でエッチングされる。このため、パタ
ーニングされたレジスト層の開口部分では、まず、変質
層が基板よりも先にエッチングされるので、レジスト層
および基板に間隙が生じ、ここに、エッチング液や反応
性ガスなどが回り込んで、変質層がさらにエッチングさ
れる、というサイクルが繰り返される。この結果、基板
の表面のエッチングは、深度が浅い程、深さ方向よりも
変質層の方向に進行するので、エッチング断面形状のサ
イド部分における傾斜は、非常に緩やかなものとなる。
したがって、この表面に光反射層を形成すると、良好な
散乱特性を有する散乱面が形成されることとなる。

【００１０】ここで、本発明において、前記変質層は、
前記基板の表面をプラズマ状態に置いて形成されること
が望ましい。これによれば、プラズマ状態となるプロセ
スによって必然的に基板表面に変質層が形成されるの
で、変質層を形成するためのプロセスを別途設ける必要
がなくなり、全体の製造プロセスが簡略化される。この
ようにプラズマ状態に置くプロセスとしては、例えば、
基板と当該基板上に形成される素子との密着性を向上さ
せる下地層や、不要な層などを、ドライエッチングによ
り除去するプロセスなどが挙げられる。

【００１１】また、本発明において、前記レジスト層
は、散乱面を形成すべき領域においてのみ開口部分を有
することが望ましい。これによれば、散乱面として用い
る凹部を選択的に形成することができるので、基板表面
に起伏を設けるべきでない領域、例えば、素子が形成さ
れる領域や、対向基板との間隙を一定に保つためのスペ
ーサが存在する領域、各種のアライメントマークが形成
される領域などを、平坦状態に維持することが可能とな
る。

【００１２】一方、本発明において、前記第３のプロセ
スにおけるエッチングは、ウェット（湿式）エッチング
であることが望ましい。これによれば、基板表面になだ
からな傾斜を有する凹部分を、比較的簡易な方法によっ
て形成することができる。なお、単に、基板表面を、ウ
ェットエッチングすることによっても、ある程度の傾斜
を有する凹部分を形成することができるが、それでも、
等方性エッチングのみによる傾斜角度は、散乱面として
利用するには急峻である。すなわち、本発明において
は、上述のように基板表面に形成された変質層の存在に
よって初めて、散乱面として適切な傾斜角度を持たせる
ことが可能となる。

【００１３】また、上記目的を達成するために本発明に
係る液晶表示装置にあっては、一対の基板間に液晶が挟
持されてなり、前記一対の基板のうち、一方の基板に画
素電極が形成された液晶表示装置の製造方法であって、
前記一方の基板の表面に、前記一方の基板よりもエッチ
ングされ易い変質層を形成する第１のプロセスと、前記
変質層の表面に、所定の形状にパターニングしたレジス
ト層を形成する第２のプロセスと、前記一方の基板およ
び前記変質層をエッチングする第３のプロセスと、前記
第３のプロセスによりエッチングされた基板の表面に、
光反射層からなる画素電極を形成する第４のプロセスと
を備えることを特徴としている。

【００１４】本発明によれば、画素電極において良好な
散乱特性を有する反射型の液晶表示装置が提供される。
また、この液晶表示装置においては、バックライトや導
光板などが不要となるので、消費電力が抑えられるとと
もに、薄型軽量化が図られ、さらに、屋外での視認性も
良好なものとなる。

【００１５】ここで、本発明において、前記画素電極に
はスイッチング素子が接続されて、前記画素電極は、当
該スイッチング素子を構成する、または、当該スイッチ
ング素子に接続される少なくとも一つの導電層からなる
ことが望ましい。これによれば、スイッチング素子によ
りオン画素とオフ画素とを電気的に分離できるので、コ
ントラストやレスポンスなどが良好かつ高精細な表示が
容易に達成できる。

【００１６】さらに、本発明において、前記スイッチン
グ素子は、第１の導電層／絶縁体／第２の導電層の構造
を有するダイオードであり、前記第２の導電層を形成し
た後に、前記第１〜第４のプロセスを実行して、前記画
素電極を前記第２の導電層に接続して形成することが望
ましい。これによれば、凹部分上に画素電極が形成され
る前に、ダイオードが形成される。すなわち、ダイオー
ドが基板の平坦部分において形成されるので、複数のダ
イオードが特性を均一にして形成することができる。ま
た、基板の平坦部分に形成された第２の導電層をパター
ニングして、アライメントマークなどに利用することも
可能となる。

【００１７】また、本発明において、前記スイッチング
素子は、第１の導電層／絶縁体／第２の導電層の構造を
有するダイオードであり、前記画素電極を前記第２の導
電層から形成することが望ましい。これによれば、ダイ
オードを構成する第２の導電層自体がそのまま画素電極
となるので、第２の導電層と画素電極とを異なる金属層
から形成する場合よりもプロセスの簡略化を図ることが
できる。

【００１８】さらに、本発明において、前記スイッチン
グ素子はトランジスタであり、前記画素電極を、前記ト
ランジスタのドレイン電極に接続された導電層から形成
することが望ましい。これによれば、スイッチング素子
として、ダイオードを形成する場合よりもプロセスが複
雑化するが、良好な表示が得やすい。

【００１９】くわえて、発明に係る電子機器にあって
は、上記製造方法によって製造された液晶表示装置を有
するので、屋外でも良好な視認性を有するとともに、消
費電力が抑えられ、薄型軽量化が図られる。

【００２０】

【発明の実施の形態】以下、本発明の実施の形態につい
て図面を参照して説明する。

【００２１】＜第１実施形態＞まず、本発明の第１実施
形態に係る方法が適用される液晶パネルについて説明す
る。図１は、この液晶パネルの電気的構成を示すブロッ
ク図である。この図に示されるように、液晶パネル１０
０には、複数本の走査線２１２が行（Ｘ）方向に延在し
て形成される一方、複数本のデータ線３１２が列（Ｙ）
方向に延在して形成されるとともに、走査線２１２とデ
ータ線３１２との各交差点において画素１１６が形成さ
れている。ここで、各画素１１６は、液晶表示要素（液
晶層）１１８とＴＦＤ（Thin Film Diode）素子２２０
との直列接続からなる。そして、各走査線２１２は、走
査線駆動回路１２２によって駆動される一方、各データ
線３１２は、データ線駆動回路１２４によって駆動され
る構成となっている。

【００２２】ここで、液晶パネル１００は反射型である
が、後述するように、素子基板と対向基板とが互いに一
定の間隙を保った状態で貼付され、この間隙に液晶が注
入された構成となっている。このうち、素子基板には、
走査線２１２やＴＦＤ素子２２０などが形成される一
方、対向基板には、データ線３１２などが形成されてい
る。

【００２３】なお、図１において、ＴＦＤ素子２２０は
走査線２１２の側に接続され、液晶層１１８がデータ線
３１２の側に接続されているが、これとは逆に、ＴＦＤ
素子２２０がデータ線３１２の側に、液晶層１１８が走
査線２１２の側にそれぞれ接続される構成でも良い。

【００２４】＜ＴＦＤ素子＞次に、各画素を駆動するＴ
ＦＤ素子２２０について説明する。図２（ａ）は、液晶
パネル１００において、ＴＦＤ素子２２０を含む１画素
分のレイアウトを示す平面図であり、同図（ｂ）は、そ
のＡ−Ａ’線に沿って示す断面図である。これらの図に
おいて、ＴＦＤ素子２２０は、第１のＴＦＤ素子２２０
ａおよび第２のＴＦＤ素子２２０ｂからなり、基板２０
０の表面に形成された絶縁膜２０１上において、第１金
属膜２２２と、この第１金属膜２２２の表面に陽極酸化
によって形成された絶縁体たる酸化膜２２４と、この表
面に形成されて相互に離間した第２金属膜２２６ａ、２
２６ｂとから構成されている。また、第２金属膜２２６
ａは、そのまま走査線２１２となる一方、第２金属膜２
２６ｂは、画素電極２３４に接続されている。

【００２５】ここで、第１のＴＦＤ素子２２０ａは、走
査線２１２の側からみると順番に、第２金属膜２２６ａ
／酸化膜２２４／第１金属膜２２２となって、金属／絶
縁体／金属のサンドイッチ構造を採るため、正負双方向
のダイオードスイッチング特性を有することになる。一
方、第２のＴＦＤ素子２２０ｂは、走査線２１２の側か
らみると順番に、第１金属膜２２２／酸化膜２２４／第
２金属膜２２６ｂとなって、第１のＴＦＤ素子２２０ａ
とは、反対のダイオードスイッチング特性を有すること
になる。したがって、ＴＦＤ素子２２０は、２つのダイ
オードを互いに逆向きに直列接続した形となっているた
め、１つのダイオードを用いる場合と比べると、電流−
電圧の非線形特性が正負の双方向にわたって対称化され
ることになる。なお、このように非線形特性を厳密に対
称化する必要がないのであれば、１つのＴＦＤ素子のみ
を用いても良い。

【００２６】ところで、走査線２１２は、断面的にみれ
ば、第１金属膜２２２、酸化膜２２４、第２金属膜２２
６ａとなっているが、走査線の接続端子（図示省略）
は、最上層の第２金属膜２２６ａのみに接続されるた
め、また、走査線２１２部分の容量は、ＴＦＤ素子部分
に比べて大きく形成されているため、走査線２１２部分
がＴＦＤ素子として機能することはない。

【００２７】一方、第２金属膜２２６ｂに接続される画
素電極２３４は、アルミニウムや銀などの反射率の大き
な金属膜から形成されている。また、画素電極２３４の
形成領域にあって、基板２００の表面には、平面的には
円形状であって断面的にはなだらかな傾斜を有する凹部
２３８がランダムに複数個設けられている。

【００２８】ここで、基板２００自体は、例えば、石英
やガラスなどが用いられる。なお、透過型にあっては、
透明であることも基板２００の要件となるが、本実施形
態の方法が適用される反射型にあっては、透明であるこ
とが要件にならないので、不透明なシリコンなどの半導
体基板では十分厚い酸化膜を表面に形成していれば基板
２００として用いることも可能である。また、図２にお
いて、基板２００の表面に絶縁膜２０１が設けられる理
由は、第２金属膜の堆積後における熱処理により、第１
金属膜２２２が下地から剥離しないようにするため、お
よび、第１金属膜２２２に不純物が拡散しないようにす
るためである。なお、シリコンなどの半導体基板では、
絶縁膜２０１上にスイッチング素子を形成する他に、直
接スイッチング素子を半導体基板に埋め込んだ構成も可
能となる。この場合、スイッチング素子は、ダイオード
としてはプレーナー型ダイオード、トランジスタとして
はＭＯＳ型ＦＥＴとなる。

【００２９】なお、ＴＦＤ素子２２０は、ダイオード素
子としての一例であり、他に、酸化亜鉛（ＺｎＯ）バリ
スタや、ＭＳＩ（Metal Semi-Insulator）などを用いた
素子や、これらの素子を、単体、または、逆向きに直列
接続もしくは並列接続したものなどが適用可能である。

【００３０】＜素子基板の製造プロセス＞次に、本実施
形態に係る方法が適用される素子基板２００の製造プロ
セスについて説明する。まず、図３（１）に示されるよ
うに、基板２００上面に絶縁膜２０１が形成される。こ
の絶縁膜２０１は、例えば、酸化タンタル（Ｔａ
_２Ｏ_５）からなり、スパッタリング法で堆積したタンタ
ル（Ｔａ）膜を熱酸化する方法や、酸化タンタルからな
るターゲットを用いたスパッタリングあるいはコスパッ
タリング法などにより形成される。また、この絶縁膜２
０１は、上述したように、第１金属膜２２２の密着性を
向上させ、さらに基板２００からの不純物の拡散を防止
することを主目的として設けられるので、その膜厚は、
例えば、50〜200nm程度である。

【００３１】次いで、同図（２）に示されるように、絶
縁膜２０１上面に第１金属膜２２２が成膜される。ここ
で、第１金属膜２２２の膜厚は、ＴＦＤ素子２２０の用
途によって好適な値が選択され、通常、100〜500nm程度
である。また、第１金属膜２２２の組成は、例えば、タ
ンタル単体やタンタル合金からなるが、本実施形態では
説明の便宜上、タンタル単体を用いることとする。ここ
で、タンタル単体からなる第１金属膜２２２は、スパッ
タリング法や電子ビーム蒸着法などで形成可能である。

【００３２】なお、第１金属膜２２２としてタンタル合
金を用いる場合、主成分のタンタルに、例えば、タング
ステン、クロム、モリブデン、レニウム、イットリウ
ム、ランタン、ディスプロリウムなどの周期律表におい
て第６〜第８族に属する元素が添加される。この際、添
加元素としては、タングステンが好ましく、その含有割
合は、例えば、0.1〜6重量％が望ましい。また、タンタ
ル合金からなる第１金属膜２２２を形成するには、混合
ターゲットを用いたスパッタリング法や、コスパッタリ
ング法、電子ビーム蒸着法などが用いられる。

【００３３】そして、同図（３）に示されるように、第
１金属膜２２２が、一般に用いられているフォトリソグ
ラフィおよびエッチング技術によってパターニングされ
る。

【００３４】続いて、同図（４）に示されるように、酸
化膜２２４が第１金属膜２２２の表面に形成される。詳
細には、第１金属膜２２２の表面が陽極酸化法によって
酸化されて、酸化タンタル（Ｔａ_２Ｏ_５）が形成され
る。このとき、走査線２１２の基礎となる部分の表面も
同時に酸化されて、同様に酸化タンタルからなる酸化膜
２２４が形成される。酸化膜２２４の膜厚は、その用途
によって好ましい値が選択され、例えば、10〜35nm程度
であり、１つの画素について１個のＴＦＤ素子を用いる
場合と比べると半分である。陽極酸化に用いられる化成
液は、特に、限定されないが、例えば、0.01〜0.1重量
％のクエン酸水溶液を用いることができる。

【００３５】さらに、同図（５）に示されるように、第
２金属膜２２６が成膜される。この第２金属膜２２６
は、例えば、クロムや、アルミニウム、チタン、モリブ
デンなどであり、スパッタリング法などによって堆積さ
せることによって形成される。また、第２金属膜２２６
の膜厚は、例えば、50〜300nm程度である。

【００３６】次に、図４（６）に示されるように、第２
金属膜２２６が、一般に用いられているフォトリソグラ
フィおよびエッチング技術によってパターニングされ
る。これにより素子部分にあっては、同図に示されるよ
うに、第１のＴＦＤ素子２２０ａにおける第２金属膜２
２６ａ、および、第２のＴＦＤ素子２２０ｂにおける第
２金属膜２２６ｂが、相互に離間して形成される一方、
走査線２１２における最上層が第２金属膜２２６によっ
て被覆されることになる。また、この第１金属膜２２２
や第２金属膜２２６のパターニングによって、ＣＯＧ
（Chip On Grass）実装や基板貼付などの際、位置合わ
せとして用いるアライメントマークも形成される。

【００３７】続いて、同図（７）に示されるように、走
査線２１２およびＴＦＤ素子２２０の形成領域以外に位
置する絶縁膜２０１が、ドライエッチングにより除去さ
れる。この際、走査線２１２から枝分かれした酸化膜２
２４のうちの破線部分２２９についても、その基礎とな
っている第１金属膜２２２とともに除去される。これに
より、第１、第２のＴＦＤ素子で共用される第１金属膜
２２２が、走査線２１２と電気的に分離されることにな
る。

【００３８】ここで、ドライエッチングについて、詳細
には、次のようにして行われる。すなわち、走査線２１
２およびＴＦＤ素子２２０の形成領域をレジスト層で被
覆した基板２００を、チャンバ内に置いて略真空とする
とともに、例えば、ＳＦ_６やＣＦ_４など、フッ素を含む
反応性ガスを入れて、高周波電力を加える。ここで、高
周波電力を加えると放電が生じてプラズマ状態となり、
そこでは電界で加速された電子との衝突によって反応性
ガスが解離して、フッ素のラジカルＦ^＊が発生する。そ
して、このラジカルＦ^＊が、破線部分２２９を構成する
酸化膜（Ｔａ_２Ｏ_５）２２４および第１金属膜（Ｔａ）
２２２とともに、絶縁膜（Ｔａ_２Ｏ_５）２０１に反応し
て揮発性ガスとなり、基板２００から離れる結果、エッ
チングが行われることとなる。また、このドライエッチ
ングにおいて、絶縁膜２０１の除去によって露出した基
板２００の表面は、ラジカルＦ^＊によって変質されて、
酸化物の変質層２０２となる。

【００３９】次に、同図（８）に示されるように、画素
電極２３４が形成されるべき領域において、基板２００
が変質層２０２とともにエッチングされて、凹部２３８
が形成される。この基板エッチングの詳細について、図
５を参照して説明する。まず、基板２００の全面に塗布
されたレジスト層２０３がパターニングされて、画素電
極２３４の形成領域内において、円形状の開口部分がラ
ンダムに配置される。なお、このレジスト層２０３に
は、通常のフォトレジストが用いられ、また、この開口
部分の直径は約４〜８μｍ程度で十分である。次に、こ
の基板２００が、例えば、ＮＨ_４ＦなどをＨＦに混合し
たフッ酸系水溶液によってウェットエッチングされる。
ここで、変質層２０２は、ラジカルＦ^＊によって基板２
００自体が変質したものであるため、フッ酸系水溶液に
よるエッチングは、基板２００自体のエッチングよりも
高いレートで進行する。このため、まず、変質層２０２
がエッチングされ、これによってレジスト層２０３の下
側に空隙が生じて、この空隙に、エッチング液が浸透し
て、変質層２０２がエッチングされる、というサイクル
が繰り返される一方、基板２００自体は、等方性にエッ
チングされる。したがって、このエッチングは、深度が
浅い程、図５において垂直方向よりも水平方向に速く進
行するので、エッチング断面形状、すなわち、凹部２３
８のサイド部分の傾斜角度は、非常に緩やかなものとな
る。

【００４０】なお、エッチングによるサイド部分が、散
乱反射面として好ましいとされる約２０度の傾斜とする
ためには、開口部分の直径を約４〜８μｍとし、隣接す
る開口部分同士における開口部分中央の距離間を５μｍ
程度とし、さらに、凹部２３８の深さを約１μｍ程度と
してエッチングすることが望ましい。また、基板エッチ
ングにより凹部２３８が形成された後に、レジスト層２
０３を除去するのは言うまでもない。

【００４１】次に、図４（９）に示されるように、画素
電極２３４となる反射導電膜が、基板２００の上面にわ
たって成膜される。この反射導電膜は、アルミニウムや
銀などが好適であって、スパッタリング法などによって
膜厚30〜200nmに堆積される。

【００４２】続いて、同図（１０）に示されるように、
この反射導電膜が、一般に用いられているフォトリソグ
ラフィおよびエッチング技術によってパターニングされ
る。このようなプロセスにより、基板２００には、第１
のＴＦＤ素子２２０ａと第２のＴＦＤ素子２２０ｂとか
らなるＴＦＤ素子２２０が形成された後に、なだらかな
傾斜を有する凹部２３８上に、散乱反射面となる画素電
極２３４が形成されることとなる。

【００４３】＜対向基板の製造プロセス＞次に、対向基
板３００の製造プロセスについて簡単に説明する。対向
基板３００には、ＴＦＤ素子２２０のようなスイッチン
グ素子が形成されないため、素子基板２００と比較する
と、その製造プロセスは極めて簡易である。すなわち、
基板の一方の面に、第１に、ＩＴＯ（Indium Tin Oxid
e）のような透明導電膜を成膜した後、第２に、これを
パターニングして、データ線３１２を形成する。この
際、後述するＩＣチップ（ドライバ）を実装するための
端子や、ＦＰＣ基板を接続するための端子なども、透明
導電膜をパターニングして形成される。

【００４４】なお、カラー表示を行う場合には、第１
に、画素電極２３４と対向する領域において、Ｒ（レッ
ド）、Ｇ（グリーン）、Ｂ（ブルー）の原色いずれかの
カラーフィルタが所定の配列で形成されるとともに、そ
れ以外の表示領域においてはＢｋ（ブラック）のブラッ
クマトリクスが形成され、第２に、平滑化層が、カラー
フィルタおよびブラックマトリクスの保護を兼ねてコー
ティングされ、この後、透明導電膜が成膜・パターニン
グされることとなる。

【００４５】＜液晶パネルの全体構成等＞次に、上述し
た電気的構成に係る液晶パネル１００の全体構成につい
て図６および図７を参照して説明する。ここで、図６
は、液晶パネル１００の構成を示す斜視図であり、図７
は、図６におけるＢ−Ｂ’線の断面図である。

【００４６】これらの図に示されるように、液晶パネル
１００は、走査線２１２や画素電極２３４などが形成さ
れた素子基板２００と、データ線３１２などが形成され
た対向基板３００とを、スペーサＳを混入したシール材
１０４により一定の間隙を保って、互いに電極形成面が
対向するように貼り合わせるとともに、この間隙に液晶
１０５を封入した構造となっている。この貼り合わせの
際、マトリクス状に配列される画素電極２３４のうち、
各列の画素電極と、それと略同一幅を有する各データ線
３１２とが対向するような位置関係とされる。このよう
な基板の貼り合わせの際には、素子基板２００にあって
は、第１金属膜２２２または第２金属膜２２６をパター
ニングしたアライメントマークが用いられ、対向基板３
００にあっては、透明導電膜やブラックマトリクスなど
をパターニングしたアライメントマークが用いられる。

【００４７】このような構成によって、液晶層１１８
は、走査線２１２とデータ線３１２との交点において、
画素電極２３４とデータ線３１２とこれらの間に挟持さ
れる液晶１０５とによって構成されるとともに、画素１
１６が、図１に示されるように、走査線２１２とデータ
線３１２との各交点において、液晶層１１８とＴＦＤ素
子２２０との直列接続を介して電気的に結合した状態と
なる。このため、走査線２１２に走査信号を供給すると
ともに、データ線３１２にデータ信号を供給することに
よって、ＴＦＤ素子２２０にしきい値以上の電位差を印
加すると、当該素子がオンとなって導通状態になるの
で、当該素子に接続された液晶層に所定の電荷が蓄積さ
れる。そして、電荷蓄積後、当該素子をオフ状態にして
も、液晶層の抵抗が十分に高ければ、当該液晶層におけ
る電荷の蓄積が維持される。このようにＴＦＤ素子２２
０を駆動して、蓄積させる電荷の量を制御すると、画素
毎に液晶の配向状態が変化して、所定の表示を行わせる
ことが可能となる。

【００４８】この際、各画素１１６の液晶層１１８に電
荷を蓄積させるのは一部の期間で良いため、第１に、走
査線駆動回路１２２によって、各走査線２１２を順次選
択するとともに、第２に、走査線２１２の選択期間にお
いて、データ線駆動回路１２４によりデータ線３１２に
表示すべき画像に応じたデータ信号を供給する構成によ
り、走査線２１２およびデータ線３１２を複数の画素１
１６について共通化した時分割マルチプレックス駆動が
可能となる。

【００４９】一方、素子基板２００の対向面であって、
対向基板３００から張り出した端子部分には、走査信号
を各走査線２１２に供給するＩＣチップ２５０がＣＯＧ
実装されるとともに、外部制御基板（図示省略）からＩ
Ｃチップ２５０に制御信号を供給するためのＦＰＣ（Fl
exible Printed Circuit）基板２６０が接続される。一
方、対向基板３００の対向面であって、素子基板２００
から張り出した端子部分には、データ信号を各データ線
３１２に供給するＩＣチップ３５０がＣＯＧ実装される
とともに、外部制御基板からＩＣチップ３５０に制御信
号を供給するためのＦＰＣ基板３６０が接続される。こ
こで、ＩＣチップ２５０、３５０におけるＣＯＧ実装
は、それぞれ、第１に、基板との所定位置において、接
着剤中に導電性微粒子を均一に分散させたフィルム状の
異方性導電膜を挟持し、第２に、ＩＣチップ２５０、３
５０を基板に加圧・加熱することにより行われる。ＦＰ
Ｃ基板３５０、３６０の接続も同様にして行われる。な
お、図７において、符号３２２は、ＩＣチップ３５０お
よびＦＰＣ基板３６０に接合される配線パターンを示し
ている。

【００５０】ここで、ＩＣチップ２５０、３５０を、基
板２００、３００にＣＯＧ実装する替わりに、例えば、
ＴＡＢ（Tape Automated Bonding）技術を用いてＩＣチ
ップ２５０、３５０が実装された各ＴＣＰ（Tape Carri
er Package）を、基板２００、３００の所定位置に設け
られる異方性導電膜により電気的および機械的に接続す
る構成としても良い。

【００５１】また、特に図示はしないが、素子基板２０
０および対向基板３００の対向面には、それぞれ所定の
方向にラビング処理された配向膜などが設けられる一
方、対向基板２００の前面側には配向方向に応じた偏光
板が設けられる。ただし、液晶１０５として、高分子中
に微小粒として分散させた高分子分散型液晶を用いれ
ば、前述した配向膜や、偏光板等が不要となるので、光
利用効率が高まる結果、高輝度化や低消費電力化などの
点において有利である。

【００５２】このような第１実施形態によれば、画素電
極２３４の形成領域において、基板２００を、それより
もエッチングレートの高い変質層２０２とともにウェッ
トエッチングすることによって、多数の凹部２３４が形
成されるので、その凹部２３８におけるサイド部分の傾
斜を、等方性よりもがなだらかにして、かつ、散乱面と
して適切な角度で形成することができる。このため、理
想的に光を散乱反射する反射型の液晶パネルを構成する
ことが可能となる。

【００５３】また、ＴＦＤ素子２２０として、第１のＴ
ＦＤ素子２２０ａおよび第２のＴＦＤ素子２２０ｂを互
いに逆向きに直列接続して用いる場合には、走査線２１
２から枝分かれした酸化膜２２４のうちの破線部分２２
９を除去して、第１、第２のＴＦＤ素子で共用される第
１金属膜２２２を、走査線２１２から電気的に分離する
プロセスが必要となる。ここで、本実施形態の方法によ
れば、破線部分２２９を除去するプロセスによって、変
質層２０２が必然的に基板２００の表面に形成される。
したがって、凹部２３８を形成するためには、凹部２３
８を形成しない場合と比較して、実質的に、レジスト層
２０３を設けて、ウェットエッチングを行うプロセスを
追加するだけで済む。すなわち、凹部２３８について
は、比較的簡易なプロセスの追加のみによって形成する
ことが可能となる。

【００５４】一方、基板２００において、ＴＦＤ素子２
２０やアライメントマークなどは、ウェットエッチング
によって凹部２３８が設けられる前に形成される。逆に
言えば、凹部２３８は、ＴＦＤ素子２２０やアライメン
トマークが形成された後に、選択的に設けられる。ま
た、凹部２３８は、画素電極２３４の形成領域のみに設
けられる。このため、ＴＦＤ素子２２０や、アライメン
トマーク、シール材１０４などは、平坦部分に形成され
るので、これらが起伏部分に形成されて精度が低下する
といった不具合は生じない。

【００５５】なお、本実施形態にあっては、凹部２３８
を、１回の基板エッチングにより形成したが、変質層２
０２の形成とレジスト層２０３の形成・基板２００のエ
ッチングを、位置をシフトさせながら繰り返して実行し
ても良い。こうすると、凹部２３８の断面形状が複雑化
して、より良好な散乱特性を得ることが可能となる。

【００５６】＜第２実施形態＞次に、本発明の第２実施
形態に係る方法が適用される液晶パネルについて説明す
る。図８（ａ）は、この液晶パネルの１画素分の構成を
示す平面図であり、同図（ｂ）は、そのＣ−Ｃ’線の断
面図である。これらの図に示されるように、第１のＴＦ
Ｄ素子２２０ａを構成する第２金属膜２２６ａと、第２
のＴＦＤ素子２２０ｂを構成する第２金属膜２２６ｂ
と、画素電極２３４を構成する反射導電膜とが、互いに
同一金属により共通化されている。

【００５７】ここで、本実施形態に係る方法が適用され
る素子基板２００の製造プロセスについて説明すると、
図９（１）〜同図（４）に示されるプロセスについて
は、第１実施形態と同様であるが、この後、同図（５）
に示されるように、第１実施形態と同様なドライエッチ
ングによって、走査線２１２およびＴＦＤ素子２２０の
形成領域以外に位置する絶縁膜２０１が除去されるとと
もに、走査線２１２から枝分かれした酸化膜２２４のう
ちの破線部分２２９が、その基礎となっている第１金属
膜２２２とともに除去される。この際、ドライエッチン
グによって、絶縁膜２０１の除去によって露出した基板
２００の表面に、変質層２０２が形成される点は第１実
施形態と同様である。

【００５８】続いて、図１０（６）に示されるプロセス
において、図４（８）と同様に、基板２００がウェット
エッチングされ、画素電極２３４が形成されるべき領域
内において多数の凹部２３８がランダムに設けられ、次
に、図１０（７）に示されるように、第２金属膜２２６
および画素電極２３４となる共通金属（例えば、アルミ
ニウムなど）が成膜された後に、同図（８）に示される
ように、共通金属がパターニングされて、第２金属膜２
２６ａ、２２６ｂと、画素電極２３４とが形成される。

【００５９】このような第２実施形態によれば、第２金
属膜２２６ａ、２２６ｂと、画素電極２３４とが共通の
金属により形成されるので、第１実施形態と比較して、
金属１層分の成膜およびパターニングプロセスを省略す
ることが可能となる。

【００６０】＜応用例＞上述した第１および第２実施形
態にあっては、画素１１６のスイッチング素子としてダ
イオードを用いたが、本発明は、これに限られず、トラ
ンジスタを用いる場合にも適用可能である。図１１およ
び図１２は、それぞれ画素１１６のスイッチング素子と
してＴＦＴ（Thin Film Transistor）素子を用いた液晶
パネルの１画素分の構成を示す断面図である。

【００６１】これらの図に示されるように、ＴＦＴ素子
２７０は、基板２００において形成されるとともに、そ
のゲート電極が走査線２１２に接続され、そのソース電
極がデータ線３１２に接続され、そのドレイン電極が画
素電極２３４に接続されている。なお、図１１および図
１２に示される例にあっては、いずれも第１および第２
実施形態と同様な凹部２３８が形成されており、このう
ち、図１１に示される例にあっては、画素電極２３４が
基板２００に直接形成された場合を示す一方、図１２に
示される例にあっては、画素電極２３４が第１の層間絶
縁膜２７６および第２の層間絶縁膜２７８を介して形成
された場合を示している。

【００６２】ここで、図１１および図１２に示される素
子基板２００の製造プロセスについて簡単に説明する
と、まず、第１に、基板２００上面全体に、ポリシリコ
ン層２７２がパターニングされた後、熱酸化処理等によ
って、その表面にゲート絶縁膜２７４が形成される。第
２に、このゲート絶縁膜２７４の上面にさらに不純物が
高濃度にドープされたポリシリコン層がパターニング形
成されて、これがＴＦＴ素子２７０のゲート電極および
走査線２１２を兼ねる。第３に、イオン打ち込み法によ
りこのゲート電極自身をマスクとして不純物がドーピン
グされ、これにより、自己整合されたソース領域および
ドレイン領域となる半導体領域が形成される。第４に、
ＴＦＴ素子２７０や各種配線などが形成される領域がマ
スクされて、基板２００の表面に変質層２０２が形成さ
れ、この後、レジスト層２０３が形成されて、基板２０
０がウェットエッチングされる。これにより、画素電極
２３４の領域において、多数の凹部２３８がランダムに
形成されることとなる。第５に、第１の層間絶縁膜２７
６が堆積された後、ソース電極を開口するコンタクトホ
ールが形成される。ここで、図１１に示される例にあっ
ては、画素電極２３４の領域に位置する第１の層間絶縁
膜２７６についても除去される。第６に、アルミニウム
などの導電層が形成されて、これがＴＦＴ素子２７０の
ソース電極およびデータ線３１２を兼ねる。第７に、第
２の層間絶縁膜２７８が堆積された後、ドレイン電極を
開口するコンタクトホールが形成される。ここで、図１
１に示される例にあっては、画素電極２３４の領域に位
置する第２の層間絶縁膜２７８についても除去される。
そして、第８に、アルミニウムなどの導電層が成膜され
た後、パターニングされて、ＴＦＴ素子２７０のドレイ
ン電極および画素電極２３４が形成される。これによ
り、図１１および図１２に示されるいずれの例にあって
も、凹部２３８上に形成された画素電極２３４は、良好
な反射特性を有することになる。

【００６３】なお、本発明にあっては、ダイオードやト
ランジスタなどのスイッチング素子を有しないパッシブ
方式の液晶パネルについても適用可能である。この場合
には、変質層２０２が形成された基板２００をウェット
エッチングして凹部２３８を設け、ここに電極を形成す
れば良い。

【００６４】＜電子機器＞次に、上述した液晶パネルの
表示装置を各種の電子機器に適用する場合について説明
する。この場合、電子機器は、図１３に示されるよう
に、主に、表示情報出力源１０００、表示情報処理回路
１００２、電源回路１００４、液晶パネル１００、駆動
回路１２０、および、タイミングジェネレータ１００６
により構成される。このうち、表示情報出力源１０００
は、ＲＯＭ（Read Only Memory）や、ＲＡＭ（Random A
ccess Memory）などのメモリ、各種ディスクなどのスト
レージユニット、ディジタル画像信号を同調出力する同
調回路などを備え、タイミングジェネレータ１００６に
より生成される各種のクロック信号に基づいて、所定フ
ォーマットの画像信号などの表示情報を表示情報処理回
路１００２に供給するものである。次に、表示情報処理
回路１００２は、シリアル−パラレル変換回路や、増幅
・反転回路、ローテーション回路、ガンマ補正回路、ク
ランプ回路等の周知の各種回路を備え、入力した表示情
報の処理を実行して、その画像信号をクロック信号ＣＬ
Ｋとともに駆動回路１２０に供給するものである。ここ
で、駆動回路１２０は、図１における走査線駆動回路１
２２や、データ線駆動回路１２４、検査回路などを総称
したものである。また、電源回路１００４は、各構成要
素に所定の電源を供給するものである。

【００６５】次に、上述した液晶表示装置を具体的な電
子機器に用いた例のいくつかについて説明する。

【００６６】＜その１：モバイル型コンピュータ＞ま
ず、この反射型の液晶表示装置を、モバイル型のパーソ
ナルコンピュータに適用した例について説明する。図１
４は、このパーソナルコンピュータの構成を示す斜視図
である。図において、パーソナルコンピュータ１２００
は、キーボード１２０２を備えた本体部１２０４と、液
晶表示ユニット１２０６とから構成されている。この液
晶表示ユニット１２０６は、先に述べた液晶パネル１０
０の前面にフロントライトを付加することにより構成さ
れている。これにより、外光が全くない場所でも、フロ
ントライトを点灯させることにより表示が視認できるよ
うになっている。

【００６７】＜その２：携帯電話＞さらに、この反射型
の液晶表示装置を、携帯電話に適用した例について説明
する。図１５は、この携帯電話の構成を示す斜視図であ
る。図において、携帯電話１３００は、複数の操作ボタ
ン１３０２とともに、先に述べた液晶パネル１００を備
えるものである。この液晶パネル１００の前面にあって
も、必要に応じてフロントライトが設けられる。

【００６８】なお、図１４および図１５を参照して説明
した電子機器の他にも、液晶テレビや、ビューファイン
ダ型、モニタ直視型のビデオテープレコーダ、カーナビ
ゲーション装置、ページャ、電子手帳、電卓、ワードプ
ロセッサ、ワークステーション、テレビ電話、ＰＯＳ端
末、タッチパネルを備えた装置等などが挙げられる。そ
して、これらの各種電子機器に適用可能なのは言うまで
もない。

【００６９】

【発明の効果】以上説明したように本発明によれば、基
板の表面においてエッチングにより形成される凹部分が
なだらかな傾斜を有するので、ここに光反射層を形成す
ると、良好な散乱特性を得ることが可能となる。

【図面の簡単な説明】

【図１】 本発明の第１実施形態に係る方法が適用され
る液晶パネルの電気的構成を示すブロック図である。

【図２】 （ａ）は、同液晶パネル１画素分の構成を示
す平面図であり、（ｂ）は、そのＡ−Ａ’線の断面図で
ある。

【図３】 （１）〜（５）は、それぞれ同液晶パネルの
素子基板における製造プロセスを示す図である。

【図４】 （６）〜（１０）は、それぞれ同液晶パネル
の素子基板における製造プロセスを示す図である。

【図５】 基板エッチングプロセスを説明するための部
分断面図である。

【図６】 同液晶パネルの構成を示す斜視図である。

【図７】 同液晶パネルの構成を示すＢ−Ｂ’線の断面
図である。

【図８】 （ａ）は、本発明の第２実施形態に係る方法
が適用される液晶表示パネルの１画素分の構成を示す平
面図であり、（ｂ）は、そのＣ−Ｃ’線の断面図であ
る。

【図９】 （１）〜（５）は、それぞれ同液晶パネルの
素子基板における製造プロセスを示す図である。

【図１０】 （６）〜（８）は、それぞれ同液晶パネル
の素子基板における製造プロセスを示す図である。

【図１１】 本発明の応用形態に係る液晶パネルの１画
素分の構成を示す平面図である。

【図１２】 本発明の別の応用形態に係る液晶パネルの
１画素分の構成を示す平面図である。

【図１３】 同液晶パネルが適用される電子機器の概略
構成を示すブロック図である。

【図１４】 同液晶パネルを適用した電子機器の一例た
るパーソナルコンピュータの構成を示す斜視図である。

【図１５】 同液晶パネルを適用した電子機器の一例た
る携帯電話の構成を示す斜視図である。

【符号の説明】

１００……液晶パネル ２００……（素子）基板 ２０１……絶縁膜 ２０２……変質層 ２０３……レジスト層 ２１２……走査線 ２２０……ＴＦＤ素子 ２２２……第１金属膜 ２２４……酸化膜 ２２６……第２金属膜 ２３４……画素電極 ２３８……凹部 ２５０……ＩＣチップ ２６０……ＦＰＣ基板 ２７０……ＴＦＴ素子 ３００……（対向）基板 ３１２……データ線 ３５０……ＩＣチップ ３６０……ＦＰＣ基板

フロントページの続き Ｆターム(参考） 2H042 BA03 BA15 BA20 2H092 JA03 JB12 JB23 JB32 JB56 KA07 KB04 KB14 MA05 MA14 MA15 MA16 MA18 MA19 MA20 MA24 MA32 MA35 MA37 MA41 NA25 PA06 PA12 5G435 BB12 BB16 CC09 EE37 EE47 FF03 KK05 KK09 LL07

Claims (11)

【特許請求の範囲】
1. 【請求項１】 基板の表面に、前記基板よりもエッチン
   グされ易い変質層を形成する第１のプロセスと、 前記変質層の表面に、所定の形状にパターニングしたレ
   ジスト層を形成する第２のプロセスと、 前記基板および変質層をエッチングする第３のプロセス
   と、 前記第３のプロセスによりエッチングされた基板の表面
   に、光反射層を形成する第４のプロセスとを備えること
   を特徴とする散乱面形成方法。
2. 【請求項２】 前記変質層は、前記基板の表面をプラズ
   マ状態に置いて形成されることを特徴とする請求項１記
   載の散乱面形成方法。
3. 【請求項３】 前記プラズマ状態は、前記基板の表面に
   形成された層をドライエッチングする処理において発生
   するものであることを特徴とする請求項２記載の散乱面
   形成方法。
4. 【請求項４】 前記レジスト層は、散乱面を形成すべき
   領域においてのみ開口部分を有することを特徴とする請
   求項１記載の散乱面形成方法。
5. 【請求項５】 前記第３のプロセスにおけるエッチング
   は、ウェットエッチングであることを特徴とする請求項
   １記載の散乱面形成方法。
6. 【請求項６】 一対の基板間に液晶が挟持されてなり、
   前記一対の基板のうち、一方の基板に画素電極が形成さ
   れた液晶表示装置の製造方法であって、 前記一方の基板の表面に、前記一方の基板よりもエッチ
   ングされ易い変質層を形成する第１のプロセスと、 前記変質層の表面に、所定の形状にパターニングしたレ
   ジスト層を形成する第２のプロセスと、 前記一方の基板および前記変質層をエッチングする第３
   のプロセスと、 前記第３のプロセスによりエッチングされた基板の表面
   に、光反射層からなる画素電極を形成する第４のプロセ
   スとを備えることを特徴とする液晶表示装置の製造方
   法。
7. 【請求項７】 前記画素電極にはスイッチング素子が接
   続されて、前記画素電極は、当該スイッチング素子を構
   成する、または、当該スイッチング素子に接続される少
   なくとも一つの導電層からなることを特徴とする請求項
   ６記載の液晶表示装置の製造方法。
8. 【請求項８】 前記スイッチング素子は、第１の導電層
   ／絶縁体／第２の導電層の構造を有するダイオードであ
   り、前記第２の導電層を形成した後に、前記第１〜第４
   のプロセスを実行して、前記画素電極を前記第２の導電
   層に接続して形成することを特徴とする請求項６記載の
   液晶表示装置の製造方法。
9. 【請求項９】 前記スイッチング素子は、第１の導電層
   ／絶縁体／第２の導電層の構造を有するダイオードであ
   り、前記画素電極を前記第２の導電層から形成すること
   を特徴とする請求項７記載の液晶表示装置の製造方法。
10. 【請求項１０】 前記スイッチング素子はトランジスタ
    であり、前記画素電極を、前記トランジスタのドレイン
    電極に接続された導電層から形成することを特徴とする
    請求項７記載の液晶表示装置の製造方法。
11. 【請求項１１】 請求項６乃至１０いずれか記載の製造
    方法によって製造された液晶表示装置を有することを特
    徴とする電子機器。