JP2000267075A

JP2000267075A - 液晶表示装置の製造方法および電子機器

Info

Publication number: JP2000267075A
Application number: JP11067167A
Authority: JP
Inventors: Mutsumi Matsuo; 睦松尾
Original assignee: Seiko Epson Corp
Current assignee: Seiko Epson Corp
Priority date: 1999-03-12
Filing date: 1999-03-12
Publication date: 2000-09-29

Abstract

(57)【要約】【課題】ガラス基板や半導体基板などの表面に、良好
な散乱特性を有する凹凸反射電極と、安定性・再現性の
高いスイッチング素子を作製する。【解決手段】第１に、プラズマで発生するラジカルＦ
^*などによって、素子基板２００の表面に、素子基板２
００よりもエッチングされ易い変質層２０２を形成し、
第２に、変質層２０２の上面に、円形状の開口部分が複
数設けられるようにパターニングしたレジスト層２０３
を形成し、第３に、素子基板２００および変質層２０２
をフッ酸系水溶液でウェットエッチングして、素子基板
２００の表面になめらかな傾斜を有する凹凸部２３８を
多数形成し、第４に、スイッチング素子、配線、実装端
子パターンを形成し、第５に、凹凸部２３８が形成され
た領域に、スイッチング素子電極に接続されたアルミニ
ウムなどの光反射電極を形成する。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、ガラスや半導体な
どの基板に、散乱反射面を選択的に形成した反射型の液
晶表示装置、および、この表示装置を用いた電子機器に
関する。

【０００２】

【従来の技術】周知のように、液晶表示装置は、液晶そ
れ自体が発光するのではなく、単に光の道筋を変えるこ
とによって表示を行うものである。このため、液晶表示
装置には、パネルに対して必ず何らかの形で光を入射さ
せる構成が必要となり、この点において、他の表示装
置、例えば、エレクトロルミネッセンス表示装置や、プ
ラズマディスプレイなどとは大きく相違する。ここで、
液晶表示装置において、光源をパネルの裏側に配置し、
その光がパネルを通過してユーザに視認されるタイプは
透過型と呼ばれる一方、光源をパネルの表側に配置し、
あるいは配置せずに、前面からの入射光がパネルによっ
て反射してユーザに視認されるタイプは反射型と呼ばれ
ている。

【０００３】このうち、透過型では、パネルの裏側に配
置される光源（ゆえにバックライトと呼ばれる）から発
せられた光は、導光板によってパネル全体に導かれた
後、偏光板→背面基板→電極→液晶→電極→カラーフィ
ルタ→前面基板→偏光板という経路を辿って、ユーザに
視認される。これに対して反射型では、パネルに入射し
た光は、偏光板→前面基板→カラーフィルタ→電極→液
晶→電極まで到達すると、当該電極で反射して、いま来
た経路を逆に辿ってユーザに視認される。このように、
反射型では、透過型と比較すると、環境からの採光量
は、パネルの裏側に配置される光源ほど多くない点や、
光がパネルに入射して反射するという二重の経路を有す
るため各部での光損失が大きくなり、ユーザに視認され
る光量がそれだけ少なくなるので、表示画面が暗くな
る、という欠点がある。

【０００４】ただし、反射型は、消費電力の大きい光源
がなくても表示が可能である点や、日光が当たる屋外で
も視認性が高い点、バックライトや導光板が不要なの
で、コストの低減化のみならず薄型軽量化される点な
ど、上記欠点を補って余りある利点を有する。このた
め、近年、カラー表示が可能な反射型の液晶表示装置
は、携帯型電子機器などを中心に徐々に普及し始めてい
る。

【０００５】さて、反射型において、光を反射する電極
は完全に平坦ではなく、微妙な起伏をもって形成され
る。これは、一方向から入射した光が起伏により効率良
く散乱反射して、視認方向の相違により表示品質に差が
生じないようにするためである。ここで、起伏を有する
電極の形成方法としては、予め起伏が形成された基板
を用いる、基板表面に、特殊なレジスト層（感光性ポ
リイミド膜）をパターニングした後に熱処理して、レジ
ストのエッジ部分を鈍化させ、これにより基板に凸部を
形成して、ここに電極を形成する、などが考えられる。

【０００６】

【発明が解決しようとする課題】しかしながら、の予
め起伏が設けられた基板を用いる方法では、平坦基板と
同一の工程が組める一方、その起伏ゆえに、画素をスイ
ッチングする素子やアライメントマークなどを精度が良
く形成することができない。このため、表示が不均一と
なったり、基板貼付や実装などの作業効率が低下するな
どの問題が生じる。また、の特殊なレジストを用いる
方法は、熱処理温度の制限から基板工程全体の中で一番
後の工程となることが多く熱処理温度が素子特性に影響
を与えるようなデバイスには使えない。また、一般に使
用材料の単価が高いため、コストの上昇を招き、液晶表
示装置全体の価格高騰につながって、競争力を低下させ
ることにもなる。

【０００７】本発明は、上述した事情に鑑みてなされた
ものであり、その目的とするところは、安価なコストで
かつプロセスの自由度と安定性を向上した反射型の液晶
表示装置の製造方法、および、この表示装置を用いた電
子機器を提供することにある。

【０００８】

【課題を解決するための手段】上記目的を達成するため
に、本発明に係る液晶表示装置の製造方法にあっては、
一対の基板間に液晶が挟持されてなり、前記一対の基板
のうち、一方の基板に画素電極が形成された液晶表示装
置の製造方法であって、前記一方の基板の表面を選択的
にエッチングし凹凸部を形成する第１の工程と、前記基
板の平坦部にスイッチング素子群または配線群または端
子群を形成する第２の工程と前記凹凸部に前記スイッチ
ング素子の電極と接続されると共に光反射電極からなる
前記画素電極を形成する第３の工程とを備えることを特
徴としている。

【０００９】本発明によれば、デバイス特性を得るため
のプロセスの自由度と安定性を向上し、かつ、画素をス
イッチングする素子やアライメントマークなどを精度が
良く形成するために、工程の最初に基板上で反射電極を
形成する領域のみに凹凸を選択的に作り込み、その後で
その平坦部分に、スイッチング素子や配線群や端子群を
形成するものである。

【００１０】まず、最初の基板上への散乱反射面に適し
た凹凸面を選択的に形成する第１の工程について説明す
る。

【００１１】平坦な基板の表面に、開口部分を有するレ
ジスト層をパターニングして、単純にウェットエッチン
グする方法では、その等方性ゆえに、エッチングされる
サイド部分は、ある程度なだらかに形成されるが、散乱
反射面として要求される角度である約２０度（平坦部分
に対して）程度にまでには至らない。このため、散乱反
射面として用いるには不十分である。また、レジストの
密着性を意図的に低下させた状態で、ウェットエッチン
グを行い、エッチングされるサイド部分をなだらかに形
成する試みもなされているが、広範囲にわたって良好か
つ均一に形成されるまでには至っていない。

【００１２】従って、基板の表面に、基板よりもエッチ
ングされ易い変質層を形成し、変質層の表面に、所定の
形状にパターニングしたレジスト層を形成した後、基板
および変質層をエッチングすることで実現できる。パタ
ーニングされたレジスト層の開口部分では、まず、変質
層が基板よりも先にエッチングされるので、レジスト層
および基板に間隙が生じ、ここに、エッチング液や反応
性ガスなどが回り込んで、変質層がさらにエッチングさ
れる、というサイクルが繰り返される。この結果、基板
の表面のエッチングは、深度が浅い程、深さ方向よりも
変質層の方向に進行するので、エッチング断面形状のサ
イド部分における傾斜は、非常に緩やかなものとなる。
したがって、この表面に光反射層を形成すると、良好な
散乱特性を有する散乱面が形成されることとなる。ここ
で、変質層は、基板の表面をプラズマ状態に置いて形成
されることが望ましい。これによれば、プラズマ状態と
なるプロセスによって必然的に基板表面に変質層が形成
される。

【００１３】また、前記レジスト層は、散乱面を形成す
べき領域においてのみ開口部分を有することが望まし
い。これによれば、散乱面として用いる凹凸部を選択的
に形成することができるので、基板表面に起伏を設ける
べきでない領域、例えば、素子が形成される領域や、対
向基板との間隙を一定に保つためのスペーサが存在する
領域、各種のアライメントマークが形成される領域、配
線群を形成する領域、端子群を形成する領域などを、平
坦状態に維持することが可能となる。

【００１４】また、本発明においては、エッチングは、
ウェット（湿式）エッチングであることが望ましい。こ
れによれば、基板表面になだからな傾斜を有する凹凸部
分を、比較的簡易な方法によって形成することができ
る。なお、単に、基板表面を、ウェットエッチングする
ことによっても、ある程度の傾斜を有する凹凸部分を形
成することができるが、それでも、等方性エッチングの
みによる傾斜角度は、散乱面として利用するには急峻で
ある。すなわち、上述のように基板表面に形成された変
質層の存在によって初めて、散乱面として適切な傾斜角
度を持たせることが可能となる。

【００１５】次に、基板の平坦部にスイッチング素子群
または配線群または端子群を形成する。更に、前記凹凸
部に前記スイッチング素子の電極と接続される反射用画
素電極を形成する。前記スイッチング素子は、素子サイ
ズの安定性が重要因子であるため、スイッチング素子を
レジストにてパターン形成する際に凹凸散乱面からの乱
反射によりレジストが感光して寸法がばらつかないよう
に、凹凸散乱面を平坦部から十分深くすることが肝要で
ある。また、反射電極による散乱光の影響を少なくする
ために、反射電極を形成する以前に素子パターン形成す
ることが重要である。この工程順であることにより、素
子寸法が安定でばらつきを少なくすることが可能であ
る。

【００１６】ここで、本発明において、前記反射用画素
電極にはスイッチング素子が接続されて、前記反射用画
素電極は、当該スイッチング素子を構成する、または、
当該スイッチング素子に接続される少なくとも一つの導
電層からなることが望ましい。これによれば、スイッチ
ング素子によりオン画素とオフ画素とを電気的に分離で
きるので、コントラストやレスポンスなどが良好かつ高
精細な表示が容易に達成できる。

【００１７】本発明において、前記スイッチング素子
は、第１の導電層／絶縁体／第２の導電層の構造を有す
るダイオードであり、前記第１の工程の後に第１の導電
層／絶縁体／第２の導電層を形成して、前記反射用画素
電極を前記第２の導電層に接続して形成することが望ま
しい。これによれば、凹凸部分上に反射用画素電極が形
成される前に、ダイオードが形成される。すなわち、ダ
イオードが基板の平坦部分において形成されるので、複
数のダイオードが特性を均一にして形成することができ
る。また、基板の平坦部分に形成された第１、第２の導
電層をパターニングして、アライメントマークなどに利
用することも可能となる。

【００１８】また、本発明において、前記スイッチング
素子は、第１の導電層／絶縁体／第２の導電層の構造を
有するダイオードであり、前記画素電極を前記第２の導
電層から形成することが望ましい。これによれば、ダイ
オードを構成する第２の導電層自体がそのまま画素電極
となるので、第２の導電層と画素電極とを異なる金属層
から形成する場合よりもプロセスの簡略化を図ることが
できる。

【００１９】また、本発明において、前記スイッチング
素子はトランジスタであり、前記画素電極を、前記トラ
ンジスタのドレイン電極に接続された導電層から形成す
ることが望ましい。これによれば、スイッチング素子と
して、ダイオードを形成する場合よりもプロセスが複雑
化するが、良好な表示が得やすい。

【００２０】くわえて、発明に係る電子機器にあって
は、上記製造方法によって製造された液晶表示装置を有
するので、屋外でも良好な視認性を有するとともに、消
費電力が抑えられ、薄型軽量化が図られる。

【００２１】

【発明の実施の形態】以下、本発明の実施の形態につい
て図面を参照して説明する。

【００２２】＜第１実施形態＞まず、本発明の第１実施
形態に係る方法が適用される液晶パネルについて説明す
る。図１は、この液晶パネルの電気的構成を示すブロッ
ク図である。この図に示されるように、液晶パネル１０
０には、複数本の走査線２１２が行（Ｘ）方向に延在し
て形成される一方、複数本のデータ線３１２が列（Ｙ）
方向に延在して形成されるとともに、走査線２１２とデ
ータ線３１２との各交差点において画素１１６が形成さ
れている。ここで、各画素１１６は、液晶表示要素（液
晶層）１１８とＴＦＤ（Thin Film Diode）素子２２０
との直列接続からなる。そして、各走査線２１２は、走
査線駆動回路１２２によって駆動される一方、各データ
線３１２は、データ線駆動回路１２４によって駆動され
る構成となっている。

【００２３】ここで、液晶パネル１００は反射型である
が、後述するように、素子基板と対向基板とが互いに一
定の間隙を保った状態で貼付され、この間隙に液晶が注
入された構成となっている。このうち、素子基板には、
走査線２１２やＴＦＤ素子２２０などが形成される一
方、対向基板には、データ線３１２などが形成されてい
る。

【００２４】なお、図１において、ＴＦＤ素子２２０は
走査線２１２の側に接続され、液晶層１１８がデータ線
３１２の側に接続されているが、これとは逆に、ＴＦＤ
素子２２０がデータ線３１２の側に、液晶層１１８が走
査線２１２の側にそれぞれ接続される構成でも良い。

【００２５】＜ＴＦＤ素子＞次に、各画素を駆動するＴ
ＦＤ素子２２０について説明する。図２（ａ）は、液晶
パネル１００において、ＴＦＤ素子２２０を含む１画素
分のレイアウトを示す平面図であり、同図（ｂ）は、そ
のＡ−Ａ’線に沿って示す断面図である。これらの図に
おいて、ＴＦＤ素子２２０は、第１のＴＦＤ素子２２０
ａおよび第２のＴＦＤ素子２２０ｂからなり、素子基板
２００の表面に形成された絶縁膜２０１上において、第
１金属膜２２２と、この第１金属膜２２２の表面に陽極
酸化によって形成された絶縁体たる酸化膜２２４と、こ
の表面に形成されて相互に離間した第２金属膜２２６
ａ、２２６ｂとから構成されている。また、第２金属膜
２２６ａは、そのまま走査線２１２となる一方、第２金
属膜２２６ｂは、画素電極２３４に接続されている。

【００２６】ここで、第１のＴＦＤ素子２２０ａは、走
査線２１２の側からみると順番に、第２金属膜２２６ａ
／酸化膜２２４／第１金属膜２２２となって、第２の導
電層／絶縁体／第１の導電層のサンドイッチ構造を採る
ため、正負双方向のダイオードスイッチング特性を有す
ることになる。一方、第２のＴＦＤ素子２２０ｂは、走
査線２１２の側からみると順番に、第１金属膜２２２／
酸化膜２２４／第２金属膜２２６ｂとなって、第１のＴ
ＦＤ素子２２０ａとは、反対のダイオードスイッチング
特性を有することになる。したがって、ＴＦＤ素子２２
０は、２つのダイオードを互いに逆向きに直列接続した
形となっているため、１つのダイオードを用いる場合と
比べると、電流−電圧の非線形特性が正負の双方向にわ
たって対称化されることになる。なお、このように非線
形特性を厳密に対称化する必要がないのであれば、１つ
のＴＦＤ素子のみを用いても良い。

【００２７】ところで、走査線２１２は、断面的にみれ
ば、第１金属膜２２２、酸化膜２２４、第２金属膜２２
６ａとなっているが、走査線の接続端子（図示省略）
は、最上層の第２金属膜２２６ａのみに接続されるた
め、また、走査線２１２部分の容量は、ＴＦＤ素子部分
に比べて大きく形成されているため、走査線２１２部分
がＴＦＤ素子として機能することはない。

【００２８】一方、第２金属膜２２６ｂに接続される画
素電極２３４は、アルミニウムや銀などの反射率の大き
な金属膜から形成されている。また、画素電極２３４の
形成領域にあって、素子基板２００の表面には、平面的
には円形状であって断面的にはなだらかな傾斜を有する
凹凸部２３８がランダムに複数個設けられている。

【００２９】ここで、素子基板２００自体は、例えば、
石英やガラスなどが用いられる。なお、透過型にあって
は、透明であることも素子基板２００の要件となるが、
本実施形態の方法が適用される反射型にあっては、透明
であることが要件にならないので、不透明なシリコンな
どの半導体基板では十分厚い酸化膜を表面に形成してい
れば素子基板２００として用いることも可能である。ま
た、図２において、素子基板２００の表面に絶縁膜２０
１が設けられる理由は、第２金属膜の堆積後における熱
処理により、第１金属膜２２２が下地から剥離しないよ
うにするため、および、第１金属膜２２２に不純物が拡
散しないようにするためである。シリコンなどの半導体
基板では、絶縁膜２０１上にスイッチング素子を形成す
る他に、直接スイッチング素子が半導体基板に埋め込ま
れる構成も可能となる。この場合、スイッチング素子
は、ダイオードとしてはプレーナー型ダイオード、トラ
ンジスタとしてはＭＯＳ型ＦＥＴとなる。

【００３０】なお、ＴＦＤ素子２２０は、ダイオード素
子としての一例であり、他に、酸化亜鉛（ＺｎＯ）バリ
スタや、ＭＳＩ（Metal Semi-Insulator）などを用いた
素子や、これらの素子を、単体、または、逆向きに直列
接続もしくは並列接続したものなどが適用可能である。

【００３１】＜素子基板の製造プロセス＞次に、本実施
形態に係る方法が適用される素子基板２００の製造プロ
セスについて説明する。まず、図３（１）に示されるよ
うに、素子基板２００上面に選択的かつ適性な凹凸散乱
面を形成する。このためには、まず基板の凹凸形成面を
プラズマ処理する。すなわち、素子基板２００を、チャ
ンバ内に置いて略真空とするとともに、例えば、ＳＦ₆
やＣＦ₄など、フッ素を含む反応性ガスを入れて、高周
波電力を加える。ここで、高周波電力を加えると放電が
生じてプラズマ状態となり、そこでは電界で加速された
電子との衝突によって反応性ガスが解離して、フッ素の
ラジカルＦ^*が発生する。そして、素子基板２００の表
面は、ラジカルＦ^*によって変質されて、酸化物の変質
層が形成される。

【００３２】次に、この基板エッチングの詳細につい
て、図５を参照して説明する。まず、素子基板２００の
全面に塗布されたレジスト層２０３がパターニングされ
て、画素電極２３４の形成領域内において、円形状の開
口部分がランダムに配置される。なお、このレジスト層
２０３には、通常のフォトレジストが用いられ、また、
この開口部分の直径は約４〜８μｍ程度で十分である。
次に、この素子基板２００が、例えば、ＨＦやＮＨ₄Ｆ
などをＨＦに混合したフッ酸系水溶液によってウェット
エッチングされる。ここで、変質層２０２は、ラジカル
Ｆ^*によって素子基板２００自体が変質したものである
ため、フッ酸系水溶液によるエッチングは、素子基板２
００自体のエッチングよりも高いレートで進行する。こ
のため、まず、変質層２０２がエッチングされ、これに
よってレジスト層２０３の下側に空隙が生じて、この空
隙に、エッチング液が浸透して、変質層２０２がエッチ
ングされる、というサイクルが繰り返される一方、素子
基板２００自体は、等方性にエッチングされる。したが
って、このエッチングは、深度が浅い程、図５において
垂直方向よりも水平方向に速く進行するので、エッチン
グ断面形状、すなわち、凹凸部２３８のサイド部分の傾
斜角度は、非常に緩やかなものとなる。

【００３３】なお、エッチングによるサイド部分が、散
乱反射面として好ましいとされる約２０度の傾斜とする
ためには、開口部分の直径が約４〜８μｍで開口部分の
中央の距離間を５μｍ程度とし、凹凸部２３８の深さが
約１μｍ程度となるようにエッチングすることが望まし
い。また、基板エッチングにより凹凸部２３８が形成さ
れた後に、レジスト層２０３を除去するのは言うまでも
ない。

【００３４】次いで、図３（２）に示されるように、絶
縁膜２０１が形成される。この絶縁膜２０１は、例え
ば、酸化タンタル（Ｔａ２Ｏ５）からなり、スパッタリ
ング法で堆積したタンタル（Ｔａ）膜を熱酸化する方法
や、酸化タンタルからなるターゲットを用いたスパッタ
リングあるいはコスパッタリング法などにより形成され
る。また、この絶縁膜２０１は、上述したように、第１
金属膜２２２の密着性を向上させ、さらに素子基板２０
０からの不純物の拡散を防止することを主目的として設
けられるので、その膜厚は、例えば、50〜200nm程度で
ある。

【００３５】次いで、同図（３）に示されるように、絶
縁膜２０１上面に第１金属膜２２２が成膜される。ここ
で、第１金属膜２２２の膜厚は、ＴＦＤ素子２２０の用
途によって好適な値が選択され、通常、100〜500nm程度
である。また、第１金属膜２２２の組成は、例えば、タ
ンタル単体やタンタル合金からなるが、本実施形態では
説明の便宜上、タンタル単体を用いることとする。ここ
で、タンタル単体からなる第１金属膜２２２は、スパッ
タリング法や電子ビーム蒸着法などで形成可能である。

【００３６】なお、第１金属膜２２２としてタンタル合
金を用いる場合、主成分のタンタルに、例えば、タング
ステン、クロム、モリブデン、レニウム、イットリウ
ム、ランタン、ディスプロリウムなどの周期律表におい
て第６〜第８族に属する元素が添加される。この際、添
加元素としては、タングステンが好ましく、その含有割
合は、例えば、0.1〜6重量％が望ましい。また、タンタ
ル合金からなる第１金属膜２２２を形成するには、混合
ターゲットを用いたスパッタリング法や、コスパッタリ
ング法、電子ビーム蒸着法などが用いられる。

【００３７】そして、第１金属膜２２２が、一般に用い
られているフォトリソグラフィおよびエッチング技術に
よってパターニングされる。

【００３８】続いて、同図（４）に示されるように、酸
化膜２２４が第１金属膜２２２の表面に形成される。詳
細には、第１金属膜２２２の表面が陽極酸化法によって
酸化されて、酸化タンタル（Ｔａ₂Ｏ₅）が形成される。
このとき、走査線２１２の基礎となる部分の表面も同時
に酸化されて、同様に酸化タンタルからなる酸化膜２２
４が形成される。酸化膜２２４の膜厚は、その用途によ
って好ましい値が選択され、例えば、10〜35nm程度であ
り、１つの画素について１個のＴＦＤ素子を用いる場合
と比べると半分である。陽極酸化に用いられる化成液
は、特に、限定されないが、例えば、0.01〜0.1重量％
のクエン酸水溶液を用いることができる。

【００３９】さらに、同図（５）に示されるように、第
２金属膜２２６が成膜される。この第２金属膜２２６
は、例えば、クロムや、アルミニウム、チタン、モリブ
デンなどであり、スパッタリング法などによって堆積さ
せることによって形成される。また、第２金属膜２２６
の膜厚は、例えば、50〜300nm程度である。

【００４０】次に、図４（６）に示されるように、第２
金属膜２２６が、一般に用いられているフォトリソグラ
フィおよびエッチング技術によってパターニングされ
る。これにより素子部分にあっては、同図に示されるよ
うに、第１のＴＦＤ素子２２０ａにおける第２金属膜２
２６ａ、および、第２のＴＦＤ素子２２０ｂにおける第
２金属膜２２６ｂが、相互に離間して形成される一方、
走査線２１２における最上層が第２金属膜２２６によっ
て被覆されることになる。また、この第１金属膜２２２
や第２金属膜２２６のパターニングによって、ＣＯＧ
（Chip On Grass）実装や基板貼付などの際、位置合わ
せとして用いるアライメントマークも形成される。

【００４１】続いて、同図（７）に示されるように、走
査線２１２およびＴＦＤ素子２２０の形成領域以外に位
置する絶縁膜２０１が、ドライエッチングにより除去さ
れる。この際、走査線２１２から枝分かれした酸化膜２
２４のうちの破線部分２２９についても、その基礎とな
っている第１金属膜２２２とともに除去される。これに
より、第１、第２のＴＦＤ素子で共用される第１金属膜
２２２が、走査線２１２と電気的に分離されることにな
る。

【００４２】次に、同図（８）に示されるように、画素
電極２３４となる反射導電膜が、素子基板２００の上面
にわたって成膜される。この反射導電膜は、アルミニウ
ムや銀などが好適であって、スパッタリング法などによ
って膜厚30〜200nmにて堆積される。

【００４３】続いて、同図（９）に示されるように、こ
の反射導電膜が、一般に用いられているフォトリソグラ
フィおよびエッチング技術によってパターニングされ
る。このようなプロセスにより、素子基板２００には、
第１のＴＦＤ素子２２０ａと第２のＴＦＤ素子２２０ｂ
とからなるＴＦＤ素子２２０が形成された後に、なだら
かな傾斜を有する凹凸部２３８上に、散乱反射面となる
画素電極２３４が形成されることとなる。

【００４４】＜対向基板の製造プロセス＞次に、対向基
板３００の製造プロセスについて簡単に説明する。対向
基板３００には、ＴＦＤ素子２２０のようなスイッチン
グ素子が形成されないため、素子基板２００と比較する
と、その製造プロセスは極めて簡易である。すなわち、
基板の一方の面に、第１に、ＩＴＯ（Indium Tin Oxid
e）のような透明導電膜を成膜した後、第２に、これを
パターニングして、データ線３１２を形成する。この
際、後述するＩＣチップ（ドライバ）を実装するための
端子や、ＦＰＣ基板を接続するための端子なども、透明
導電膜をパターニングして形成される。

【００４５】なお、カラー表示を行う場合には、第１
に、画素電極２３４と対向する領域において、Ｒ（レッ
ド）、Ｇ（グリーン）、Ｂ（ブルー）の原色いずれかの
カラーフィルタが所定の配列で形成されるとともに、そ
れ以外の表示領域においてはＢｋ（ブラック）のブラッ
クマトリクスが形成され、第２に、平滑化層が、カラー
フィルタおよびブラックマトリクスの保護を兼ねてコー
ティングされ、この後、透明導電膜が成膜・パターニン
グされることとなる。

【００４６】＜液晶パネルの全体構成等＞次に、図１に
示した電気的構成に係る液晶パネル１００の全体構成に
ついて図６および図７を参照して説明する。ここで、図
６は、液晶パネル１００の構成を示す斜視図であり、図
７は、図６におけるＢ−Ｂ’線の断面図である。

【００４７】これらの図に示されるように、液晶パネル
１００は、走査線２１２や画素電極２３４などが形成さ
れた素子基板２００と、データ線３１２などが形成され
た対向基板３００とを、スペーサＳを混入したシール材
１０４により一定の間隙を保って、互いに電極形成面が
対向するように貼り合わせるとともに、この間隙に液晶
１０５を封入した構造となっている。この貼り合わせの
際、マトリクス状に配列される画素電極２３４のうち、
各列の画素電極と、それと略同一幅を有する各データ線
３１２とが対向するような位置関係とされる。このよう
な基板の貼り合わせの際には、素子基板２００にあって
は、第１の金属膜２２２または第２の金属膜２２６をパ
ターニングしたアライメントマークが用いられ、対向基
板３００にあっては、透明導電膜やブラックマトリクス
などをパターニングしたアライメントマークが用いられ
る。

【００４８】このような構成によって、液晶層１１８
は、走査線２１２とデータ線３１２との交点において、
画素電極２３４とデータ線３１２とこれらの間に挟持さ
れる液晶１０５とによって構成されるとともに、画素１
１６が、図１に示されるように、走査線２１２とデータ
線３１２との各交点において、液晶層１１８とＴＦＤ素
子２２０との直列接続を介して電気的に結合した状態と
なる。このため、走査線２１２に走査信号を供給すると
ともに、データ線３１２にデータ信号を供給することに
よって、ＴＦＤ素子２２０にしきい値以上の電位差を印
加すると、当該素子がオンとなって導通状態になるの
で、当該素子に接続された液晶層に所定の電荷が蓄積さ
れる。そして、電荷蓄積後、当該素子をオフ状態にして
も、液晶層の抵抗が十分に高ければ、当該液晶層におけ
る電荷の蓄積が維持される。このようにＴＦＤ素子２２
０を駆動して、蓄積させる電荷の量を制御すると、画素
毎に液晶の配向状態が変化して、所定の表示を行わせる
ことが可能となる。

【００４９】この際、各画素１１６の液晶層１１８に電
荷を蓄積させるのは一部の期間で良いため、第１に、走
査線駆動回路１２２によって、各走査線２１２を順次選
択するとともに、第２に、走査線２１２の選択期間にお
いて、データ線駆動回路１２４によりデータ線３１２に
表示すべき画像に応じたデータ信号を供給する構成によ
り、走査線２１２およびデータ線３１２を複数の画素１
１６について共通化した時分割マルチプレックス駆動が
可能となる。

【００５０】一方、素子基板２００の対向面であって、
対向基板３００から張り出した端子部分には、走査信号
を各走査線２１２に供給するＩＣチップ２５０がＣＯＧ
実装されるとともに、外部制御基板（図示省略）からＩ
Ｃチップ２５０に制御信号を供給するためのＦＰＣ（Fl
exible Printed Circuit）基板２６０が接続される。一
方、対向基板３００の対向面であって、素子基板２００
から張り出した端子部分には、データ信号を各データ線
３１２に供給するＩＣチップ３５０がＣＯＧ実装される
とともに、外部制御基板からＩＣチップ３５０に制御信
号を供給するためのＦＰＣ基板３６０が接続される。こ
こで、ＩＣチップ２５０、３５０におけるＣＯＧ実装
は、それぞれ、第１に、基板との所定位置において、接
着剤中に導電性微粒子を均一に分散させたフィルム状の
異方性導電膜を挟持し、第２に、ＩＣチップ２５０、３
５０を基板に加圧・加熱することにより行われる。ＦＰ
Ｃ基板３５０、３６０の接続も同様にして行われる。な
お、図７において、符号３２２は、ＩＣチップ３５０お
よびＦＰＣ基板３６０に接合される配線パターンを示し
ている。

【００５１】ここで、ＩＣチップ２５０、３５０を、素
子基板２００、及び対向基板３００にＣＯＧ実装する替
わりに、例えば、ＴＡＢ（Tape Automated Bonding）技
術を用いてＩＣチップ２５０、３５０が実装された各Ｔ
ＣＰ（Tape Carrier Package）を、素子基板２００、及
び対向基板３００の所定位置に設けられる異方性導電膜
により電気的および機械的に接続する構成としても良
い。

【００５２】また、特に図示はしないが、素子基板２０
０および対向基板３００の対向面には、それぞれ所定の
方向にラビング処理された配向膜などが設けられる一
方、対向基板３００の前面側には配向方向に応じた偏光
板が設けられる。ただし、液晶１０５として、高分子中
に微小粒として分散させた高分子分散型液晶を用いれ
ば、前述した配向膜や、偏光板等が不要となるので、光
利用効率が高まる結果、高輝度化や低消費電力化などの
点において有利である。

【００５３】このような第１実施形態によれば、画素電
極２３４の形成領域において、素子基板２００を、それ
よりもエッチングレートの高い変質層２０２とともにウ
ェットエッチングすることによって、多数の凹凸部２３
８が形成されるので、その凹凸部２３８におけるサイド
部分の傾斜を、等方性よりもがなだらかにして、かつ、
散乱面として適切な角度で形成することができる。この
ため、理想的に光を散乱反射する反射型の液晶パネルを
構成することが可能となる。

【００５４】また、凹凸部２３８は、画素電極２３４の
形成領域のみに設けられる。このため、ＴＦＤ素子２２
０や、配線群、端子群、アライメントマーク、シール材
１０４などは、平坦部分に形成されるので、これらが起
伏部分に形成されて素子特性の均一性やアライメント精
度が低下するといった不具合は生じない。

【００５５】なお、本実施形態にあっては、凹凸部２３
８を、１回の基板エッチングにより形成したが、変質層
２０２の形成とレジスト層２０３の形成と素子基板２０
０のエッチングを、位置をシフトさせながら繰り返して
実行しても良い。こうすると、凹凸部２３８の断面形状
が複雑化して、より良好な散乱特性を得ることが可能と
なる。

【００５６】＜第２実施形態＞次に、本発明の第２実施
形態に係る方法が適用される液晶パネルについて説明す
る。図８（ａ）は、この液晶パネルの１画素分の構成を
示す平面図であり、同図（ｂ）は、そのＣ−Ｃ’線の断
面図である。これらの図に示されるように、第１のＴＦ
Ｄ素子２２０ａを構成する第２金属膜２２６ａと、第２
のＴＦＤ素子２２０ｂを構成する第２金属膜２２６ｂ
と、画素電極２３４を構成する反射導電膜とが、互いに
同一金属により共通化されている。

【００５７】ここで、本実施形態に係る方法が適用され
る素子基板２００の製造プロセスについて説明すると、
図９（１）、（２）に示されるプロセスについては、第
１実施形態の図３（１）、（２）と逆の構成になってい
る。すなわち、まず、図９（１）に示されるように、素
子基板２００上面に絶縁膜２０１が形成される。この絶
縁膜２０１は、例えば、酸化タンタル（Ｔａ₂Ｏ₅）から
なり、スパッタリング法で堆積したタンタル（Ｔａ）膜
を熱酸化する方法や、酸化タンタルからなるターゲット
を用いたスパッタリングあるいはコスパッタリング法な
どにより形成される。

【００５８】続いて、同図（２）に示されるように、散
乱反射面が形成される領域の絶縁膜２０１が、ドライエ
ッチングにより除去される。すなわち、パターン形成さ
れたレジスト層で被覆した素子基板２００を、チャンバ
内に置いて略真空とするとともに、例えば、ＳＦ₆やＣ
Ｆ₄など、フッ素を含む反応性ガスを入れて、高周波電
力を加える。このドライエッチングにおいて、絶縁膜２
０１の除去によって露出した素子基板２００の表面は、
ラジカルＦ^*によって変質されて、酸化物の変質層が形
成される。次に、凹凸散乱面を形成すべきレジストパタ
ーンにて基板表面をウェットエッチングすると、前述し
た図５に示されるような原理に基づき、緩やかな凹凸面
が形成される。

【００５９】本工程では、第１実施形態と異なり、変質
層は、絶縁膜２０１のドライエッチング時に発生するプ
ラズマによって必然的に基板表面に形成されるので、変
質層を形成するためのプロセスを別途設ける必要がなく
なり、全体の製造プロセスが簡略化される。

【００６０】続いて、同図（３）と（４）は、第１実施
形態と同様なドライエッチング及び陽極酸化によって、
形成される。

【００６１】次いで、同図（５）に示されるように、走
査線２１２から枝分かれした酸化膜２２４のうちの破線
部分２２９が、その基礎となっている第１金属膜２２２
とともに除去される。

【００６２】続いて、図１０（６）に示されるように、
第２金属膜２２６および画素電極２３４となる共通金属
（例えば、アルミニウムなど）が成膜された後に、同図
（７）に示されるように、共通金属がパターニングされ
て、第２金属膜２２６ａ、２２６ｂと、画素電極２３４
とが形成される。

【００６３】このような第２実施形態によれば、第２金
属膜２２６ａ、２２６ｂと、画素電極２３４とが共通の
金属により形成されるので、第１実施形態と比較して、
金属１層分の成膜およびパターニングプロセスを省略す
ることが可能となる。

【００６４】＜応用例＞上述した第１および第２実施形
態にあっては、画素１１６のスイッチング素子としてダ
イオードを用いたが、本発明は、これに限られず、トラ
ンジスタを用いる場合にも適用可能である。図１１およ
び図１２は、それぞれ画素１１６のスイッチング素子と
してＴＦＴ（Thin Film Transistor）素子を用いた液晶
パネルの１画素分の構成を示す断面図である。

【００６５】これらの図に示されるように、ＴＦＴ素子
２７０は、素子基板２００において形成されるととも
に、そのゲート電極が走査線２１２に接続され、そのソ
ース電極がデータ線３１２に接続され、そのドレイン電
極が画素電極２３４に接続されている。なお、図１１お
よび図１２に示される例にあっては、いずれも第１およ
び第２実施形態と同様な凹凸部２３８が形成されてお
り、このうち、図１１に示される例にあっては、画素電
極２３４が素子基板２００に直接形成された場合を示す
一方、図１２に示される例にあっては、画素電極２３４
が第１の層間絶縁膜２７６および第２の層間絶縁膜２７
８を介して形成された場合を示している。

【００６６】ここで、図１１および図１２に示される素
子基板２００の製造プロセスについて簡単に説明する
と、まず、第１に、ＴＦＴ素子２７０や各種配線などが
形成される領域がマスクされて、素子基板２００の表面
に変質層２０２が形成され、この後、レジスト層２０３
が形成されて、素子基板２００がウェットエッチングさ
れる。これにより、画素電極２３４の領域において、多
数の凹凸部２３８がランダムに形成されることとなる。
第２に、素子基板２００上面全体に、ポリシリコン層２
７２がパターニングされた後、熱酸化処理等によって、
その表面にゲート絶縁膜２７４が形成される。第３に、
このゲート絶縁膜２７４の上面にさらに不純物が高濃度
にドープされたポリシリコン層がパターニング形成され
て、これがＴＦＴ素子２７０のゲート電極および走査線
２１２を兼ねる。第４に、イオン打ち込み法によりこの
ゲート電極自身をマスクとして不純物がドーピングさ
れ、これにより、自己整合されたソース領域およびドレ
イン領域となる半導体領域が形成される。第５に、第１
の層間絶縁膜２７６が堆積された後、ソース電極を開口
するコンタクトホールが形成される。ここで、図１１に
示される例にあっては、画素電極２３４の領域に位置す
る第１の層間絶縁膜２７６についても除去される。第６
に、アルミニウムなどの導電層が形成されて、これがＴ
ＦＴ素子２７０のソース電極およびデータ線３１２を兼
ねる。第７に、第２の層間絶縁膜２７８が堆積された
後、ドレイン電極を開口するコンタクトホールが形成さ
れる。ここで、図１１に示される例にあっては、画素電
極２３４の領域に位置する第２の層間絶縁膜２７８につ
いても除去される。そして、第８に、アルミニウムなど
の導電層が成膜された後、パターニングされて、ＴＦＴ
素子２７０のドレイン電極および画素電極２３４が形成
される。これにより、図１１および図１２に示されるい
ずれの例にあっても、凹凸部２３８上に形成された画素
電極２３４は、良好な反射特性を有することになる。

【００６７】＜電子機器＞次に、上述した液晶パネルの
表示装置を各種の電子機器に適用する場合について説明
する。この場合、電子機器は、図１３に示されるよう
に、主に、表示情報出力源１０００、表示情報処理回路
１００２、電源回路１００４、液晶パネル１００、駆動
回路１２０、および、タイミングジェネレータ２００に
より構成される。このうち、表示情報出力源１０００
は、ＲＯＭ（Read Only Memory）や、ＲＡＭ（Random A
ccess Memory）などのメモリ、各種ディスクなどのスト
レージユニット、ディジタル画像信号を同調出力する同
調回路などを備え、タイミングジェネレータ２００によ
り生成される各種のクロック信号に基づいて、所定フォ
ーマットの画像信号などの表示情報を表示情報処理回路
１００２に供給するものである。次に、表示情報処理回
路１００２は、シリアル−パラレル変換回路や、増幅・
反転回路、ローテーション回路、ガンマ補正回路、クラ
ンプ回路等の周知の各種回路を備え、入力した表示情報
の処理を実行して、その画像信号をクロック信号ＣＬＫ
とともに駆動回路１２０に供給するものである。ここ
で、駆動回路１２０は、図１における走査線駆動回路１
２２や、データ線駆動回路１２４、検査回路などを総称
したものである。また、電源回路１００４は、各構成要
素に所定の電源を供給するものである。

【００６８】次に、上述した液晶表示装置を具体的な電
子機器に用いた例のいくつかについて説明する。

【００６９】＜その１：モバイル型コンピュータ＞ま
ず、この反射型の液晶表示装置を、モバイル型のパーソ
ナルコンピュータに適用した例について説明する。図１
４は、このパーソナルコンピュータの構成を示す斜視図
である。図において、パーソナルコンピュータ１２００
は、キーボード１２０２を備えた本体部１２０４と、液
晶表示ユニット１２０６とから構成されている。この液
晶表示ユニット１２０６は、先に述べた液晶パネル１０
０の前面にフロントライトを付加することにより構成さ
れている。これにより、外光が全くない場所でも、フロ
ントライトを点灯させることにより表示が視認できるよ
うになっている。

【００７０】＜その２：携帯電話＞さらに、この反射型
の液晶表示装置を、携帯電話に適用した例について説明
する。図１５は、この携帯電話の構成を示す斜視図であ
る。図において、携帯電話１３００は、複数の操作ボタ
ン１３０２とともに、先に述べた液晶パネル１００を備
えるものである。この液晶パネル１００の前面にあって
も、必要に応じてフロントライトが設けられる。

【００７１】なお、図１４および図１５を参照して説明
した電子機器の他にも、液晶テレビや、ビューファイン
ダ型、モニタ直視型のビデオテープレコーダ、カーナビ
ゲーション装置、ページャ、電子手帳、電卓、ワードプ
ロセッサ、ワークステーション、テレビ電話、ＰＯＳ端
末、タッチパネルを備えた装置等などが挙げられる。そ
して、これらの各種電子機器に適用可能なのは言うまで
もない。

【００７２】

【発明の効果】以上説明したように本発明によれば、基
板の表面においてエッチングにより形成される凹部分が
なだらかな傾斜を有するので、ここに光反射層を形成す
ると、良好な散乱特性を得ることが可能となる。また、
工程の最初に基板上で反射電極を形成する領域のみに凹
凸を選択的に作り込み、その後でその平坦部分に、スイ
ッチング素子や配線群や端子群を形成することで、デバ
イス特性を得るためのプロセスの自由度と安定性を向上
することが可能である。

【図面の簡単な説明】

【図１】本発明の第１実施形態に係る方法が適用され
る液晶パネルの電気的構成を示すブロック図である。

【図２】（ａ）は、同液晶パネル１画素分の構成を示
す平面図であり、（ｂ）は、そのＡ−Ａ’線の断面図で
ある。

【図３】（１）〜（５）は、それぞれ同液晶パネルの
素子基板における製造プロセスを示す図である。

【図４】（６）〜（９）は、それぞれ同液晶パネルの
素子基板における製造プロセスを示す図である。

【図５】基板エッチングプロセスを説明するための部
分断面図である。

【図６】同液晶パネルの構成を示す斜視図である。

【図７】同液晶パネルの構成を示すＢ−Ｂ’線の断面
図である。

【図８】（ａ）は、本発明の第２実施形態に係る方法
が適用される液晶表示パネルの１画素分の構成を示す平
面図であり、（ｂ）は、そのＣ−Ｃ’線の断面図であ
る。

【図９】（１）〜（５）は、それぞれ同液晶パネルの
素子基板における製造プロセスを示す図である。

【図１０】（６）〜（７）は、それぞれ同液晶パネル
の素子基板における製造プロセスを示す図である。

【図１１】本発明の応用形態に係る液晶パネルの１画
素分の構成を示す断面図である。

【図１２】本発明の別の応用形態に係る液晶パネルの
１画素分の構成を示す断面図である。

【図１３】同液晶パネルが適用される電子機器の概略
構成を示すブロック図である。

【図１４】同液晶パネルを適用した電子機器の一例た
るパーソナルコンピュータの構成を示す斜視図である。

【図１５】同液晶パネルを適用した電子機器の一例た
る携帯電話の構成を示す斜視図である。

【符号の説明】

１００……液晶パネル２００……素子基板２０１……絶縁膜２０２……変質層２０３……レジスト層２１２……走査線２２０……ＴＦＤ素子２２２……第１金属膜２２４……酸化膜２２６……第２金属膜２３４……画素電極２３８……凹凸部２５０……ＩＣチップ２６０……ＦＰＣ基板２７０……ＴＦＴ素子３００……対向基板３１２……データ線３５０……ＩＣチップ３６０……ＦＰＣ基板

フロントページの続きＦターム(参考） 2H090 HA04 HA08 HB02X HC09 HD02 JA03 JB02 JC03 JD01 LA04 LA20 2H091 FA16Y FB07 FB08 FC02 FC26 FD04 GA01 GA07 GA13 LA03 LA18 2H092 JA01 JA24 JA46 JB05 JB07 JB56 KA04 KA07 KA10 KA18 KB04 KB13 KB21 MA05 MA18 MA24 MA27 MA41 NA01 PA01 PA12 5C094 AA02 AA55 AA60 BA03 BA04 BA43 CA19 DA13 DB04 EA04 EA05 EA06 EA10 EB04 ED11 ED13 FA01 FA02 FA10 GB10

Claims

【特許請求の範囲】

【請求項１】一対の基板間に液晶が挟持されてなり、
前記一対の基板のうち、一方の基板に画素電極が形成さ
れた液晶表示装置の製造方法であって、前記一方の基板の表面を選択的にエッチングし凹凸部を
形成する第１の工程と、前記基板の平坦部にスイッチング素子群または配線群ま
たは端子群を形成する第２の工程と前記凹凸部に前記ス
イッチング素子の電極と接続されると共に光反射電極か
らなる前記画素電極を形成する第３の工程と、を備えることを特徴とする液晶表示装置の製造方法。
【請求項２】前記第１の工程におけるエッチングは、
ウェットエッチングであることを特徴とする請求項１記
載の液晶表示装置の製造方法。
【請求項３】前記スイッチング素子は、第１の導電層
／絶縁体／第２の導電層の構造を有するダイオードであ
り、前記第１の工程の後に第１の導電層／絶縁体／第２
の導電層を形成して、前記反射用画素電極を前記第２の
導電層に接続して形成することを特徴とする請求項１記
載の液晶表示装置の製造方法。
【請求項４】前記スイッチング素子は、第１の導電層
／絶縁体／第２の導電層の構造を有するダイオードであ
り、前記反射用画素電極を前記第２の導電層から形成す
ることを特徴とする請求項１記載の液晶表示装置の製造
方法。
【請求項５】前記スイッチング素子はトランジスタで
あり、前記反射用画素電極を、前記トランジスタのドレ
イン電極に接続された導電層から形成することを特徴と
する請求項１記載の液晶表示装置の製造方法。
【請求項６】請求項１乃至５いずれか記載の製造方法
によって製造された液晶表示装置を有することを特徴と
する電子機器。