JP2000224840A - Ｄｃ−ｄｃコンバータを用いた電源回路 - Google Patents
Ｄｃ−ｄｃコンバータを用いた電源回路Info
- Publication number
- JP2000224840A JP2000224840A JP11022186A JP2218699A JP2000224840A JP 2000224840 A JP2000224840 A JP 2000224840A JP 11022186 A JP11022186 A JP 11022186A JP 2218699 A JP2218699 A JP 2218699A JP 2000224840 A JP2000224840 A JP 2000224840A
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- output
- beat sound
- comparison
- comparator
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000003990 capacitor Substances 0.000 claims description 17
- 230000010355 oscillation Effects 0.000 claims description 12
- 230000002265 prevention Effects 0.000 claims description 5
- 238000010586 diagram Methods 0.000 description 6
- 230000000694 effects Effects 0.000 description 1
- 230000007257 malfunction Effects 0.000 description 1
- 238000000034 method Methods 0.000 description 1
Landscapes
- Dc-Dc Converters (AREA)
Abstract
(57)【要約】
【課題】 ビート音の発生を防止する。
【解決手段】 コンパレータ１３の出力端子とＡＮＤゲ
ート１４の他方の入力端子との間にビート音防止回路１
６を設けた。コンパレータ１３の比較出力信号の周波数
が音声帯域（２０Ｈｚ〜２０ＫＨｚ）であっても、強制
的に音声帯域より高い周波数帯域（２５ＫＨｚ）に設定
でき、ビート音の発生を防止できる。
ート１４の他方の入力端子との間にビート音防止回路１
６を設けた。コンパレータ１３の比較出力信号の周波数
が音声帯域（２０Ｈｚ〜２０ＫＨｚ）であっても、強制
的に音声帯域より高い周波数帯域（２５ＫＨｚ）に設定
でき、ビート音の発生を防止できる。
Description
【０００１】
【発明の属する技術分野】本発明は、ＤＣ−ＤＣコンバ
ータを用いた電源回路に関する。
ータを用いた電源回路に関する。
【０００２】
【従来の技術】図４は従来のＤＣ−ＤＣコンバータを用
いた電源回路を示す回路図である。
いた電源回路を示す回路図である。
【０００３】図４において、ＮＰＮ型トランジスタ
（１）は、ベースに所定周波数のクロック信号ＣＫが供
給されてオンオフする。即ち、ＮＰＮ型トランジスタ
（１）がオンすると、コイル（２）にエネルギーが蓄積
され、その後、ＮＰＮ型トランジスタ（１）がオフする
と、コイル（２）に逆起電圧が発生しこの逆起電圧がダ
イオード（３）を介してコンデンサ（４）に充電され
る。尚、コンデンサ（４）の容量が大きい程、高い昇圧
効果が得られる。この時のコンデンサ（４）の端子電圧
が負荷の電源電圧となる。
（１）は、ベースに所定周波数のクロック信号ＣＫが供
給されてオンオフする。即ち、ＮＰＮ型トランジスタ
（１）がオンすると、コイル（２）にエネルギーが蓄積
され、その後、ＮＰＮ型トランジスタ（１）がオフする
と、コイル（２）に逆起電圧が発生しこの逆起電圧がダ
イオード（３）を介してコンデンサ（４）に充電され
る。尚、コンデンサ（４）の容量が大きい程、高い昇圧
効果が得られる。この時のコンデンサ（４）の端子電圧
が負荷の電源電圧となる。
【０００４】ＲＣ発振器（５）は、シュミットインバー
タ（６）、抵抗（７）及びコンデンサ（８）から成り、
抵抗（７）の抵抗値及びコンデンサ（８）の容量で定ま
る発振周波数で発振クロックＣＫ（６００ＫＨｚ程度）
を発生するものである。Ｎ型ＭＯＳトランジスタ（９）
のドレインソース路はＲＣ発振器（５）を構成するシュ
ミットインバータ（６）の入力端子と接地との間に接続
される。プルダウン抵抗（１０）の非接地側の一端はイ
ンバータ（１１）を介してＮ型ＭＯＳトランジスタ
（９）のゲートと接続される。１．５ボルトの電池（１
２）を装着すると、インバータ（１１）が「Ｌ」を出力
してＮ型ＭＯＳトランジスタ（９）がオフし、ＲＣ発振
器（５）はシュミットインバータ（６）の入力端子がＮ
型ＭＯＳトランジスタ（９）の支配から解放されて発振
動作を開始する。一方、電池（１２）を取り外すか又は
電池（１２）が誤って外れると、インバータ（１１）の
入力がプルダウン抵抗（１０）を介して接地される為、
インバータ（１１）が「Ｈ」を出力してＮ型ＭＯＳトラ
ンジスタ（９）がオンし、ＲＣ発振器（５）はシュミッ
トインバータ（６）の入力端子が接地されて発振動作を
停止する。尚、シュミットインバータ（６）、Ｎ型ＭＯ
Ｓトランジスタ（９）及びインバータ（１１）のスレッ
ショルド電圧は低く設定してある。故に、電源電圧の下
降に伴いＲＣ発振器（５）の発振動作が不定となる以前
にＲＣ発振器（５）の発振動作を停止できる為、ＤＣ−
ＤＣコンバータの誤動作を未然に防止できる。
タ（６）、抵抗（７）及びコンデンサ（８）から成り、
抵抗（７）の抵抗値及びコンデンサ（８）の容量で定ま
る発振周波数で発振クロックＣＫ（６００ＫＨｚ程度）
を発生するものである。Ｎ型ＭＯＳトランジスタ（９）
のドレインソース路はＲＣ発振器（５）を構成するシュ
ミットインバータ（６）の入力端子と接地との間に接続
される。プルダウン抵抗（１０）の非接地側の一端はイ
ンバータ（１１）を介してＮ型ＭＯＳトランジスタ
（９）のゲートと接続される。１．５ボルトの電池（１
２）を装着すると、インバータ（１１）が「Ｌ」を出力
してＮ型ＭＯＳトランジスタ（９）がオフし、ＲＣ発振
器（５）はシュミットインバータ（６）の入力端子がＮ
型ＭＯＳトランジスタ（９）の支配から解放されて発振
動作を開始する。一方、電池（１２）を取り外すか又は
電池（１２）が誤って外れると、インバータ（１１）の
入力がプルダウン抵抗（１０）を介して接地される為、
インバータ（１１）が「Ｈ」を出力してＮ型ＭＯＳトラ
ンジスタ（９）がオンし、ＲＣ発振器（５）はシュミッ
トインバータ（６）の入力端子が接地されて発振動作を
停止する。尚、シュミットインバータ（６）、Ｎ型ＭＯ
Ｓトランジスタ（９）及びインバータ（１１）のスレッ
ショルド電圧は低く設定してある。故に、電源電圧の下
降に伴いＲＣ発振器（５）の発振動作が不定となる以前
にＲＣ発振器（５）の発振動作を停止できる為、ＤＣ−
ＤＣコンバータの誤動作を未然に防止できる。
【０００５】コンパレータ（１３）の−端子はコンデン
サ（４）の非接地側端子即ち後段負荷の電源供給ライン
と接続され、＋端子は基準電圧Ｖｒｅｆと接続される。
ＡＮＤゲート（１４）の一方の入力端子はＲＣ発振器
（５）の出力と接続され、他方の入力端子はコンパレー
タ（１３）の出力と接続され、出力端子は抵抗（１５）
を介してＮＰＮ型トランジスタ（１）のベースと接続さ
れる。即ち、コンパレータ（１３）はＮＰＮ型トランジ
スタ（１）を負帰還制御するものであり、詳しくは、コ
ンデンサ（４）の端子電圧が基準電圧より低い時は
「Ｈ」出力に伴いＡＮＤゲート（１４）を開いて、ＮＰ
Ｎ型トランジスタ（１）が発振クロックＣＫに従ってス
イッチング動作を繰り返す様にし、一方、コンデンサ
（４）の端子電圧が基準電圧Ｖｒｅｆより高い時は
「Ｌ」出力に伴いＡＮＤゲート（１４）を閉じて、ＮＰ
Ｎ型トランジスタ（１）のスイッチング動作を停止させ
る。これより、コンデンサ（４）の端子電圧は負荷の変
動とは無関係に常時Ｖｒｅｆに保持される。
サ（４）の非接地側端子即ち後段負荷の電源供給ライン
と接続され、＋端子は基準電圧Ｖｒｅｆと接続される。
ＡＮＤゲート（１４）の一方の入力端子はＲＣ発振器
（５）の出力と接続され、他方の入力端子はコンパレー
タ（１３）の出力と接続され、出力端子は抵抗（１５）
を介してＮＰＮ型トランジスタ（１）のベースと接続さ
れる。即ち、コンパレータ（１３）はＮＰＮ型トランジ
スタ（１）を負帰還制御するものであり、詳しくは、コ
ンデンサ（４）の端子電圧が基準電圧より低い時は
「Ｈ」出力に伴いＡＮＤゲート（１４）を開いて、ＮＰ
Ｎ型トランジスタ（１）が発振クロックＣＫに従ってス
イッチング動作を繰り返す様にし、一方、コンデンサ
（４）の端子電圧が基準電圧Ｖｒｅｆより高い時は
「Ｌ」出力に伴いＡＮＤゲート（１４）を閉じて、ＮＰ
Ｎ型トランジスタ（１）のスイッチング動作を停止させ
る。これより、コンデンサ（４）の端子電圧は負荷の変
動とは無関係に常時Ｖｒｅｆに保持される。
【０００６】
【発明が解決しようとする課題】図５は図４の動作を示
す波形図である。
す波形図である。
【０００７】図４回路は、ＮＰＮ型トランジスタ（１）
に対し負帰還が働く為、コンデンサ（４）の非接地側に
生じる電源電圧を、負荷の有無若しくは負荷の変動に関
係なく一定値Ｖｒｅｆに保持できる。
に対し負帰還が働く為、コンデンサ（４）の非接地側に
生じる電源電圧を、負荷の有無若しくは負荷の変動に関
係なく一定値Ｖｒｅｆに保持できる。
【０００８】しかし、ＡＮＤゲート（１４）を開閉する
コンパレータ（１３）の比較出力信号の周波数が音声帯
域（２０Ｈｚ〜２０ＫＨｚ）と重なる場合があり、この
場合、ビート音が発生する問題があった。
コンパレータ（１３）の比較出力信号の周波数が音声帯
域（２０Ｈｚ〜２０ＫＨｚ）と重なる場合があり、この
場合、ビート音が発生する問題があった。
【０００９】そこで、本発明は、ビート音の発生防止機
能を備えたＤＣ−ＤＣコンバータの電源回路を提供する
ことを目的とする。
能を備えたＤＣ−ＤＣコンバータの電源回路を提供する
ことを目的とする。
【００１０】
【課題を解決するための手段】本発明は、前記問題点を
解決する為に創作されたものであり、所定周波数の発振
クロックを発生する発振器と、前記発振クロックに応じ
てオンオフするスイッチングトランジスタと、前記スイ
ッチングトランジスタのオンオフに起因してコイルに生
じる逆起電圧を充電するコンデンサと、前記コンデンサ
の端子電圧を基準電圧と比較する比較回路と、前記比較
回路の比較結果に応じて前記発振器の発振クロックに基
づく前記スイッチングトランジスタのオン期間を制限回
路と、を有し、前記コンデンサの端子電圧を後段の負荷
の電源電圧として供給するＤＣ−ＤＣコンバータにおい
て、前記比較回路の出力と前記制限回路の入力との間に
介在し、前記比較回路の出力周波数が可聴帯域周波数と
なった時にビート音が発生するのを防止するビート音防
止回路を、備えたことを特徴とする。
解決する為に創作されたものであり、所定周波数の発振
クロックを発生する発振器と、前記発振クロックに応じ
てオンオフするスイッチングトランジスタと、前記スイ
ッチングトランジスタのオンオフに起因してコイルに生
じる逆起電圧を充電するコンデンサと、前記コンデンサ
の端子電圧を基準電圧と比較する比較回路と、前記比較
回路の比較結果に応じて前記発振器の発振クロックに基
づく前記スイッチングトランジスタのオン期間を制限回
路と、を有し、前記コンデンサの端子電圧を後段の負荷
の電源電圧として供給するＤＣ−ＤＣコンバータにおい
て、前記比較回路の出力と前記制限回路の入力との間に
介在し、前記比較回路の出力周波数が可聴帯域周波数と
なった時にビート音が発生するのを防止するビート音防
止回路を、備えたことを特徴とする。
【００１１】前記比較回路の出力と前記ビート音防止回
路の出力とを切り換える切換スイッチを設けたことを特
徴とする。
路の出力とを切り換える切換スイッチを設けたことを特
徴とする。
【００１２】少なくとも、前記比較回路、前記制限回
路、前記ビート音防止回路及び前記切換スイッチを集積
化し、前記切換スイッチをマスク処理で切り換えること
を特徴とする。
路、前記ビート音防止回路及び前記切換スイッチを集積
化し、前記切換スイッチをマスク処理で切り換えること
を特徴とする。
【００１３】
【発明の実施の形態】本発明の詳細を図面に従って具体
的に説明する。
的に説明する。
【００１４】図１は本発明のＤＣ−ＤＣコンバータを用
いた電源回路を示す回路図である。尚、一点鎖線の範囲
は集積化されるものとし、図４と同一素子については同
一番号を記すと共に説明を省略する。
いた電源回路を示す回路図である。尚、一点鎖線の範囲
は集積化されるものとし、図４と同一素子については同
一番号を記すと共に説明を省略する。
【００１５】図１において、ビート音防止回路（１６）
は、コンパレータ（１３）の出力端子とＡＮＤゲート
（１４）の他方の入力端子との間に設けられる。
は、コンパレータ（１３）の出力端子とＡＮＤゲート
（１４）の他方の入力端子との間に設けられる。
【００１６】図２はビート音防止回路（１６）の一実施
例を示す回路図である。
例を示す回路図である。
【００１７】図２において、ＡＮＤゲート（１０１）の
２入力端子には、音声帯域から外れた２５ＫＨｚ及びそ
の３倍の７５ＫＨｚの周波数信号が供給される。ＡＮＤ
ゲート（１０２）の一方の入力端子にはコンパレータ
（１３）の比較出力信号が供給され、他方の入力端子に
はインバータ（１０３）を介したＡＮＤゲート（１０
１）の反転出力信号が供給される。ＯＲゲート（１０
４）の２入力端子にはＡＮＤゲート（１０１）（１０
２）の出力信号が供給される。切換スイッチ（１０５）
はコンパレータ（１３）の比較出力信号とＯＲゲート
（１０４）の出力信号とを切り換えるものであり、マス
ク処理で何れか一方の端子と結合される。例えば、コン
パレータ（１３）の比較出力周波数が音声帯域に重なる
ことのない仕様の場合、切換スイッチ（１０５）をａ端
子側に固定し、コンパレータ（１３）の比較出力周波数
が音声帯域に重なる可能性がある仕様の場合、切換スイ
ッチ（１０５）をｂ端子側に固定すれば良い。
２入力端子には、音声帯域から外れた２５ＫＨｚ及びそ
の３倍の７５ＫＨｚの周波数信号が供給される。ＡＮＤ
ゲート（１０２）の一方の入力端子にはコンパレータ
（１３）の比較出力信号が供給され、他方の入力端子に
はインバータ（１０３）を介したＡＮＤゲート（１０
１）の反転出力信号が供給される。ＯＲゲート（１０
４）の２入力端子にはＡＮＤゲート（１０１）（１０
２）の出力信号が供給される。切換スイッチ（１０５）
はコンパレータ（１３）の比較出力信号とＯＲゲート
（１０４）の出力信号とを切り換えるものであり、マス
ク処理で何れか一方の端子と結合される。例えば、コン
パレータ（１３）の比較出力周波数が音声帯域に重なる
ことのない仕様の場合、切換スイッチ（１０５）をａ端
子側に固定し、コンパレータ（１３）の比較出力周波数
が音声帯域に重なる可能性がある仕様の場合、切換スイ
ッチ（１０５）をｂ端子側に固定すれば良い。
【００１８】以下、図２の切換スイッチ（１０５）をｂ
端子側に固定した場合の動作を図３のタイムチャートを
用いて説明する。
端子側に固定した場合の動作を図３のタイムチャートを
用いて説明する。
【００１９】ＯＲゲート（１０４）の出力Ｃは、右上が
り斜線及び右下がり斜線の加算期間のみ「Ｈ」となる、
周波数が音声帯域を越えた２５ＫＨｚで一定の信号とな
る。右上がり斜線期間の「Ｈ」はＡＮＤゲート（１０
１）の論理積信号Ａであり、右下がり斜線期間の「Ｈ」
はコンパレータ（１３）の比較出力信号そのものであ
る。従って、ＯＲゲート（１０４）の論理和信号Ｃが
「Ｈ」となる期間のみＡＮＤゲート（１４）が開き、発
振クロックＣＫに基づきＮＰＮ型トランジスタ（１）が
スイッチング動作を行う。この時、ＡＮＤゲート（１
４）を開閉するＯＲゲート（１０４）の論理和信号Ｃ
は、ＡＮＤゲート（１０１）の論理積信号Ａにより強制
的に音声帯域より高い周波数帯域に設定されてしまう
為、ビート音の発生を防止することができる。
り斜線及び右下がり斜線の加算期間のみ「Ｈ」となる、
周波数が音声帯域を越えた２５ＫＨｚで一定の信号とな
る。右上がり斜線期間の「Ｈ」はＡＮＤゲート（１０
１）の論理積信号Ａであり、右下がり斜線期間の「Ｈ」
はコンパレータ（１３）の比較出力信号そのものであ
る。従って、ＯＲゲート（１０４）の論理和信号Ｃが
「Ｈ」となる期間のみＡＮＤゲート（１４）が開き、発
振クロックＣＫに基づきＮＰＮ型トランジスタ（１）が
スイッチング動作を行う。この時、ＡＮＤゲート（１
４）を開閉するＯＲゲート（１０４）の論理和信号Ｃ
は、ＡＮＤゲート（１０１）の論理積信号Ａにより強制
的に音声帯域より高い周波数帯域に設定されてしまう
為、ビート音の発生を防止することができる。
【００２０】
【発明の効果】本発明によれば、比較回路の比較出力信
号が音声帯域に重なった場合でも、強制的に音声帯域よ
り高い帯域にすることができ、ビート音の発生を防止で
きる利点が得られる。
号が音声帯域に重なった場合でも、強制的に音声帯域よ
り高い帯域にすることができ、ビート音の発生を防止で
きる利点が得られる。
【図１】本発明のＤＣ−ＤＣコンバータを用いた電源回
路を示す回路図である。
路を示す回路図である。
【図２】図１のビート音防止回路をの一実施例を示す回
路図である。
路図である。
【図３】図２の動作を示すタイムチャートである。
【図４】従来のＤＣ−ＤＣコンバータを用いた電源回路
を示す回路図である。
を示す回路図である。
【図５】図４の動作を示す波形図である。
（１） ＮＰＮ型トランジスタ （２） コイル （４） コンデンサ （５） ＲＣ発振器 （９） Ｎ型ＭＯＳトランジスタ （１０） プルダウン抵抗 （１３） コンパレータ （１４） ＡＮＤゲート （１６） ビート音防止回路
Claims (3)
- 【請求項１】 所定周波数の発振クロックを発生する発
振器と、前記発振クロックに応じてオンオフするスイッ
チングトランジスタと、前記スイッチングトランジスタ
のオンオフに起因してコイルに生じる逆起電圧を充電す
るコンデンサと、前記コンデンサの端子電圧を基準電圧
と比較する比較回路と、前記比較回路の比較結果に応じ
て前記発振器の発振クロックに基づく前記スイッチング
トランジスタのオン期間を制限回路と、を有し、前記コ
ンデンサの端子電圧を後段の負荷の電源電圧として供給
するＤＣ−ＤＣコンバータにおいて、 前記比較回路の出力と前記制限回路の入力との間に介在
し、前記比較回路の出力周波数が可聴帯域周波数となっ
た時にビート音が発生するのを防止するビート音防止回
路を、備えたことを特徴とするＤＣ−ＤＣコンバータを
用いた電源回路。 - 【請求項２】 前記比較回路の出力と前記ビート音防止
回路の出力とを切り換える切換スイッチを設けたことを
特徴とする請求項１記載のＤＣ−ＤＣコンバータを用い
た電源回路。 - 【請求項３】 少なくとも、前記比較回路、前記制限回
路、前記ビート音防止回路及び前記切換スイッチを集積
化し、前記切換スイッチをマスク処理で切り換えること
を特徴とする請求項２記載のＤＣ−ＤＣコンバータを用
いた電源回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP11022186A JP2000224840A (ja) | 1999-01-29 | 1999-01-29 | Ｄｃ−ｄｃコンバータを用いた電源回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP11022186A JP2000224840A (ja) | 1999-01-29 | 1999-01-29 | Ｄｃ−ｄｃコンバータを用いた電源回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2000224840A true JP2000224840A (ja) | 2000-08-11 |
Family
ID=12075773
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP11022186A Pending JP2000224840A (ja) | 1999-01-29 | 1999-01-29 | Ｄｃ−ｄｃコンバータを用いた電源回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2000224840A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US9257902B2 (en) | 2011-05-24 | 2016-02-09 | Denso Corporation | Device for power conversion using switching element |
-
1999
- 1999-01-29 JP JP11022186A patent/JP2000224840A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US9257902B2 (en) | 2011-05-24 | 2016-02-09 | Denso Corporation | Device for power conversion using switching element |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6903538B2 (en) | Power supply apparatus | |
| JPH08204450A (ja) | 半導体集積回路 | |
| US20020109488A1 (en) | Power supply apparatus | |
| JP2914310B2 (ja) | チャージポンプ回路及びそれを用いたｐｌｌ回路 | |
| JP3691635B2 (ja) | 電圧制御回路及びｄｃ／ｄｃコンバータ | |
| JP4355658B2 (ja) | 配置面積を縮減し過渡電力を削減した発振回路 | |
| JPS6195561A (ja) | 半導体集積回路 | |
| JP2000224840A (ja) | Ｄｃ−ｄｃコンバータを用いた電源回路 | |
| JPH01258459A (ja) | 電池を電源とした集積回路 | |
| JPH10215567A (ja) | 電源回路 | |
| JP2912346B1 (ja) | スイッチングレギュレータコントロール回路 | |
| JP2002272091A (ja) | 倍電圧昇圧型ｄｃ／ｄｃコンバータ | |
| JP3301986B2 (ja) | スイッチング電源回路 | |
| JP2000228870A (ja) | Ｄｃ−ｄｃコンバータを用いた電源回路 | |
| JP3272319B2 (ja) | スイッチング電源回路 | |
| JPS62144567A (ja) | スイッチング電源保護回路 | |
| JP2805814B2 (ja) | スイッチング電源装置 | |
| JP3272300B2 (ja) | Ｄｃ−ｄｃコンバータを用いた電源回路 | |
| JP3843720B2 (ja) | 定電圧出力装置 | |
| JP2000270538A (ja) | ゲート駆動回路及びそれを内蔵するスイッチング電源回路 | |
| JP4545576B2 (ja) | スイッチングレギュレータ | |
| JP2008182895A (ja) | 電源回路 | |
| JP3564976B2 (ja) | 発振検出回路 | |
| JP5039372B2 (ja) | スイッチング電源の制御回路およびそれを利用した電源装置ならびに電子機器 | |
| JPH11341790A (ja) | Ｄｃ−ｄｃコンバータを用いた電源回路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| RD01 | Notification of change of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7421 Effective date: 20051227 |