JP2000223953A - Ｓｓｂ変調方式 - Google Patents
Ｓｓｂ変調方式Info
- Publication number
- JP2000223953A JP2000223953A JP11026515A JP2651599A JP2000223953A JP 2000223953 A JP2000223953 A JP 2000223953A JP 11026515 A JP11026515 A JP 11026515A JP 2651599 A JP2651599 A JP 2651599A JP 2000223953 A JP2000223953 A JP 2000223953A
- Authority
- JP
- Japan
- Prior art keywords
- signal
- converter
- modulation method
- ssb modulation
- ssb
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Amplitude Modulation (AREA)
Abstract
(57)【要約】
【課題】 ＳＳＢ変調処理回路の調整箇所を少なくし、
回路規模を小さくすることにある。 【解決手段】 変調信号をＡ／Ｄ変換器２７でデジタル
変換し、デジタル出力を乗算部４１及び４６により基準
信号の正弦信号及び余弦信号と乗算する。それぞれの乗
算出力はＬＰＦ４２及び４７で処理され、次の乗算部４
３及び４８により基準搬送波信号の正弦信号及び余弦信
号と乗算、平衡変調する。その出力は加算部４４で加算
され、ＳＳＢ変調波となるが、Ｄ／Ａ変換器２８により
アナログ信号に変換されて出力される。このようにＳＳ
Ｂ変調出力をデジタル処理することで回路規模を軽減し
調整箇所、調整時間を少なくできる。
回路規模を小さくすることにある。 【解決手段】 変調信号をＡ／Ｄ変換器２７でデジタル
変換し、デジタル出力を乗算部４１及び４６により基準
信号の正弦信号及び余弦信号と乗算する。それぞれの乗
算出力はＬＰＦ４２及び４７で処理され、次の乗算部４
３及び４８により基準搬送波信号の正弦信号及び余弦信
号と乗算、平衡変調する。その出力は加算部４４で加算
され、ＳＳＢ変調波となるが、Ｄ／Ａ変換器２８により
アナログ信号に変換されて出力される。このようにＳＳ
Ｂ変調出力をデジタル処理することで回路規模を軽減し
調整箇所、調整時間を少なくできる。
Description
【０００１】
【発明の属する技術分野】本発明は、単側波帯通信（Ｓ
ＳＢ）方式変調波発生、特にウエーバ方式の改良に関す
るものである。
ＳＢ）方式変調波発生、特にウエーバ方式の改良に関す
るものである。
【０００２】
【従来の技術】従来、ＳＳＢ変調波を発生する方法とし
て現在良く知られている方式は次の３方式がある。
て現在良く知られている方式は次の３方式がある。
【０００３】（１）フィルタ方式 （２）ＰＳＮ（Ｐｈａｓｅ Ｓｈｉｆｔ Ｎｅｔｗｏｒ
ｋ）方式 （３）ウエーバー（Ｗｅａｖｅｒ）方式 フィルタ方式は、変調信号を基準搬送波（正弦波）で平
変調し、クリスタル・フィルタなどの急峻なＢＰＦ
（ＬＰＦ）で不要側波帯を阻止し、必要な側波帯のみを
通過させる方式である。比較的安定な動作が期待できる
が、搬送波抑圧比と伝送帯域特性がＢＰＦ（ＬＰＦ）に
よって決まる。
ｋ）方式 （３）ウエーバー（Ｗｅａｖｅｒ）方式 フィルタ方式は、変調信号を基準搬送波（正弦波）で平
変調し、クリスタル・フィルタなどの急峻なＢＰＦ
（ＬＰＦ）で不要側波帯を阻止し、必要な側波帯のみを
通過させる方式である。比較的安定な動作が期待できる
が、搬送波抑圧比と伝送帯域特性がＢＰＦ（ＬＰＦ）に
よって決まる。
【０００４】ＰＳＮ方式は、変調信号をそれぞれ同相及
び９０度位相差がある信号とに分け、それぞれの信号の
同相、逆相の基準信号（搬送波）とを各々乗算し、各々
の出力を加算（減算）することによりＳＳＢ変調波を得
るものである。変調信号及び基準（搬送波）信号の位相
差が正確であれば良好な特性を示す。この方式はアナロ
グ回路で構成すると正確な位相特性が得られないのと、
回路規模が大きくなることからあまり用いられなかった
が、近年、デジタル信号処理の技術が進歩し、デジタル
信号処理用素子が安価で小型になり容易に使用できるよ
うになったためにデジタル処理することによって小型で
良好な特性（例えば搬送波抑圧化、不要側帯波比など）
が得られるようになった。
び９０度位相差がある信号とに分け、それぞれの信号の
同相、逆相の基準信号（搬送波）とを各々乗算し、各々
の出力を加算（減算）することによりＳＳＢ変調波を得
るものである。変調信号及び基準（搬送波）信号の位相
差が正確であれば良好な特性を示す。この方式はアナロ
グ回路で構成すると正確な位相特性が得られないのと、
回路規模が大きくなることからあまり用いられなかった
が、近年、デジタル信号処理の技術が進歩し、デジタル
信号処理用素子が安価で小型になり容易に使用できるよ
うになったためにデジタル処理することによって小型で
良好な特性（例えば搬送波抑圧化、不要側帯波比など）
が得られるようになった。
【０００５】ウエーバー（Ｗｅａｖｅｒ）方式は、以下
図面によって説明する。
図面によって説明する。
【０００６】図５において上側Ｉ相、下側をＱ相とす
る。入力変調波をＥS・ＣＯＳ（ωSｔ）、基準信号発生
器４のＩ相側の出力をＥSC・ＣＯＳ（ωSCｔ）、Ｑ相側
の出力をＥSC・ＳＩＮ（ωSCｔ）とするとＩ相側の乗算
器１の出力は数１
る。入力変調波をＥS・ＣＯＳ（ωSｔ）、基準信号発生
器４のＩ相側の出力をＥSC・ＣＯＳ（ωSCｔ）、Ｑ相側
の出力をＥSC・ＳＩＮ（ωSCｔ）とするとＩ相側の乗算
器１の出力は数１
【０００７】
【数１】
【０００８】同様にＱ相側の乗算器７の出力は数２
【０００９】
【数２】
【００１０】Ｉ相側の低域通過フィルタ（ＬＰＦ）２の
出力は数３
出力は数３
【００１１】
【数３】
【００１２】同様にＱ相側のＬＰＦ８の出力は数４
【００１３】
【数４】
【００１４】基準信号発生器５のＩ相側の出力をＥC・
ＣＯＳ（ωCｔ）、Ｑ相側の出力をＥC・ＳＩＮ（ω
Cｔ）とするとＩ相側の乗算器３の出力は数５
ＣＯＳ（ωCｔ）、Ｑ相側の出力をＥC・ＳＩＮ（ω
Cｔ）とするとＩ相側の乗算器３の出力は数５
【００１５】
【数５】
【００１６】Ｑ相側の乗算器９の出力は数６
【００１７】
【数６】
【００１８】ここでωC＋ωS−ωSC＞０なので数７
【００１９】
【数７】
【００２０】加算器６の出力は数８
【００２１】
【数８】
【００２２】となり、ＳＳＢ変調波出力が得られる。
【００２３】
【発明が解決しようとする課題】ところで上記図５のウ
エーバー方式において、基準信号発生器４の出力ＥSC・
ＣＯＳ（ωSCｔ）及びＥSC・ＳＩＮ（ωSCｔ）の相互の
位相誤差ならびに基準信号発生器５の出力ＥC・ＣＯＳ
（ωCｔ）及びＥC・ＳＩＮ（ωCｔ）の相互の位相誤
差、又はＩ相部分、Ｑ相部分の振幅誤差あるいは加算
器、乗算器などの特性により搬送波抑圧比、不要側波帯
比がＳＳＢ変調波として適当でない場合がある。これを
従来の図５のような構成はアナログ回路で構成されてい
るから、上記位相誤差や振幅誤差がアナログ素子特有の
ばらつきや特性の限界で所要に得られない場合がある。
またアナログ素子を調整するにしても、その調整箇所が
多いことや調整時間の増大などにより回路化を行うため
の困難を生じていた。
エーバー方式において、基準信号発生器４の出力ＥSC・
ＣＯＳ（ωSCｔ）及びＥSC・ＳＩＮ（ωSCｔ）の相互の
位相誤差ならびに基準信号発生器５の出力ＥC・ＣＯＳ
（ωCｔ）及びＥC・ＳＩＮ（ωCｔ）の相互の位相誤
差、又はＩ相部分、Ｑ相部分の振幅誤差あるいは加算
器、乗算器などの特性により搬送波抑圧比、不要側波帯
比がＳＳＢ変調波として適当でない場合がある。これを
従来の図５のような構成はアナログ回路で構成されてい
るから、上記位相誤差や振幅誤差がアナログ素子特有の
ばらつきや特性の限界で所要に得られない場合がある。
またアナログ素子を調整するにしても、その調整箇所が
多いことや調整時間の増大などにより回路化を行うため
の困難を生じていた。
【００２４】この点について、以下に具体的に説明す
る。図６は図５の具体的構成例で、このこの例では入力
変調信号を３００Ｈｚ〜３ｋＨｚとしている。高域通過
フィルタ（ＨＰＦ）１０では約２００Ｈｚ以上の周波数
成分を通過させる。低域通過フィルタ（ＬＰＦ）１１で
は約３．５ＫＨｚ以上の周波数成分を阻止する。乗算器
１２及び乗算器１９は平衡変調器である。サブキャリア
発振器２４はクロック発振器２５からのクロック信号を
分周した信号を発振する。この例ではサブキャリア発振
器２４の発振周波数１５００Ｈｚ、クロック発振器２５
の周波数は１１７ＫＨｚとなっている。
る。図６は図５の具体的構成例で、このこの例では入力
変調信号を３００Ｈｚ〜３ｋＨｚとしている。高域通過
フィルタ（ＨＰＦ）１０では約２００Ｈｚ以上の周波数
成分を通過させる。低域通過フィルタ（ＬＰＦ）１１で
は約３．５ＫＨｚ以上の周波数成分を阻止する。乗算器
１２及び乗算器１９は平衡変調器である。サブキャリア
発振器２４はクロック発振器２５からのクロック信号を
分周した信号を発振する。この例ではサブキャリア発振
器２４の発振周波数１５００Ｈｚ、クロック発振器２５
の周波数は１１７ＫＨｚとなっている。
【００２５】低域通過フィルタ（ＬＰＦ）１４及び低域
通過フィルタ（ＬＰＦ）２１はスイッチド・キャパシタ
・フィルタ（ＳＣＦ）であり、８次〜１０次程度の任意
の次数、特性を市販のＩＣで実現できる。このフィルタ
にクロック発振器２５からクロック信号を与えると、そ
のクロック周波数によりカットオフ周波数を任意に変化
させることができる。この例ではクロック周波数の約１
／１００の周波数、すなわち約１１７０Ｈｚまでフラッ
トな周波数特性が得られ、サブキャリアの１５００Ｈｚ
では約１５ｄＢ程度の減衰、１７５５Ｈｚ（１１７０×
１．５）では約４５ｄＢ程度の減衰が得られている。こ
の低域通過フィルタ（ＬＰＦ）１４及び低域通過フィル
タ（ＬＰＦ）２１を通過した信号は平衡変調器（ＤＢ
Ｍ）１６及び平衡変調器（ＤＢＭ）２３に所定の入力レ
ベルが得られるまで、増幅器１５及び増幅器２２でそれ
ぞれ増幅される。
通過フィルタ（ＬＰＦ）２１はスイッチド・キャパシタ
・フィルタ（ＳＣＦ）であり、８次〜１０次程度の任意
の次数、特性を市販のＩＣで実現できる。このフィルタ
にクロック発振器２５からクロック信号を与えると、そ
のクロック周波数によりカットオフ周波数を任意に変化
させることができる。この例ではクロック周波数の約１
／１００の周波数、すなわち約１１７０Ｈｚまでフラッ
トな周波数特性が得られ、サブキャリアの１５００Ｈｚ
では約１５ｄＢ程度の減衰、１７５５Ｈｚ（１１７０×
１．５）では約４５ｄＢ程度の減衰が得られている。こ
の低域通過フィルタ（ＬＰＦ）１４及び低域通過フィル
タ（ＬＰＦ）２１を通過した信号は平衡変調器（ＤＢ
Ｍ）１６及び平衡変調器（ＤＢＭ）２３に所定の入力レ
ベルが得られるまで、増幅器１５及び増幅器２２でそれ
ぞれ増幅される。
【００２６】平衡変調器１６及び平衡変調器２３は高周
波帯域で動作するものであり、所定の無線周波数を得る
ために、搬送波発振器２６によりＩ相側には同相（０
°）成分を、Ｑ相側には９０°位相が進んだ（遅れた）
搬送波成分を出力し、合成器１７で加算されることによ
りＳＳＢ変調波出力を得、さらに所定のレベルまで増幅
器１８で増幅される。
波帯域で動作するものであり、所定の無線周波数を得る
ために、搬送波発振器２６によりＩ相側には同相（０
°）成分を、Ｑ相側には９０°位相が進んだ（遅れた）
搬送波成分を出力し、合成器１７で加算されることによ
りＳＳＢ変調波出力を得、さらに所定のレベルまで増幅
器１８で増幅される。
【００２７】この例ではアナログ素子を利用しているた
めにアナログ素子特有の素子のばらつき等を補正するた
めに多くの調整箇所を要している。即ち、高域通過フィ
ルタ（ＨＰＦ）１０及び低域通過フィルタ（ＬＰＦ）１
１はアクティブ・フィルタで構成されており、増幅度及
び直流バランスの調整にそれぞれ１ヶ所、増幅器１５及
び増幅度２２で直流バランス用にそれぞれ１ヶ所、平衡
変調器１６及び平衡変調器２３のキャリアバランス等に
それぞれ２ヶ所の合計８ヶ所の調整箇所を要している。
めにアナログ素子特有の素子のばらつき等を補正するた
めに多くの調整箇所を要している。即ち、高域通過フィ
ルタ（ＨＰＦ）１０及び低域通過フィルタ（ＬＰＦ）１
１はアクティブ・フィルタで構成されており、増幅度及
び直流バランスの調整にそれぞれ１ヶ所、増幅器１５及
び増幅度２２で直流バランス用にそれぞれ１ヶ所、平衡
変調器１６及び平衡変調器２３のキャリアバランス等に
それぞれ２ヶ所の合計８ヶ所の調整箇所を要している。
【００２８】このようにアナログ回路で構成した場合、
非常に多くの調整箇所を有し、回路規模が多くなるとい
う欠点があった。
非常に多くの調整箇所を有し、回路規模が多くなるとい
う欠点があった。
【００２９】本発明の目的は、上記ウエーバー（Ｗｅａ
ｖｅｒ）方式のＳＳＢ変調処理においては、アナログ回
路で構成されていたことにより調整箇所が多いことや回
路規模が大きくなるという欠点を解決し、調整箇所、調
整時間を大幅に軽減して回路規模を小さくすることにあ
る。
ｖｅｒ）方式のＳＳＢ変調処理においては、アナログ回
路で構成されていたことにより調整箇所が多いことや回
路規模が大きくなるという欠点を解決し、調整箇所、調
整時間を大幅に軽減して回路規模を小さくすることにあ
る。
【００３０】
【課題を解決するための手段】上記の目的は、入力され
た変調信号をアナログ信号からデジタル信号へ変換する
Ａ／Ｄ変換器と、このデジタル信号と正弦信号及び余弦
信号からなる第１の基準信号との各々の積を求める第１
の乗算器と、該第１の乗算器の各々の出力についてろ波
出力を施す各々の第１の低域通過ろ波器と、該各々のろ
波器からの信号と正弦信号及び余弦信号からなる第２の
基準信号との各々の積を求め平衡変調を行う第２の乗算
器と、該各々の乗算器からの出力を加算する加算器と、
該加算器からの出力をデジタル信号からアナログ信号へ
変換するＤ／Ａ変換器とを備えたことによって達成され
る。
た変調信号をアナログ信号からデジタル信号へ変換する
Ａ／Ｄ変換器と、このデジタル信号と正弦信号及び余弦
信号からなる第１の基準信号との各々の積を求める第１
の乗算器と、該第１の乗算器の各々の出力についてろ波
出力を施す各々の第１の低域通過ろ波器と、該各々のろ
波器からの信号と正弦信号及び余弦信号からなる第２の
基準信号との各々の積を求め平衡変調を行う第２の乗算
器と、該各々の乗算器からの出力を加算する加算器と、
該加算器からの出力をデジタル信号からアナログ信号へ
変換するＤ／Ａ変換器とを備えたことによって達成され
る。
【００３１】上記の手段によれば、入力された変調信号
はアナログ信号からデジタル信号に変換され、デジタル
信号を変調処理する。変調処理はデジタル処理で行なわ
れ、変調された出力はデジタル信号からアナログ信号に
変換されてＳＳＢ変調波として出力される。
はアナログ信号からデジタル信号に変換され、デジタル
信号を変調処理する。変調処理はデジタル処理で行なわ
れ、変調された出力はデジタル信号からアナログ信号に
変換されてＳＳＢ変調波として出力される。
【００３２】
【発明の実施の形態】以下本発明の実施の形態を図面に
より説明する。
より説明する。
【００３３】図１は、本発明の第１実施形態のＳＳＢ変
調方式の構成図を示す。入力された変調信号はＡ／Ｄ変
換器２７によりアナログ信号からデジタル信号に変換さ
れ、変換デジタル信号が制御・インターフェース回路３
０において入力信号として制御され、この信号がデジタ
ル信号処理用集積回路（ＤＳＰ）３１で変調処理され
る。変調処理された出力は、再び制御・インターフェー
ス回路３０で制御され、Ｄ／Ａ変換器２８によりデジタ
ル信号からアナログ信号に変換されて、ＳＳＢ変調波と
して出力される。メモリ２９はＤＳＰ３１の演算、処理
内容をソフトウェア化したデータが格納されている。
調方式の構成図を示す。入力された変調信号はＡ／Ｄ変
換器２７によりアナログ信号からデジタル信号に変換さ
れ、変換デジタル信号が制御・インターフェース回路３
０において入力信号として制御され、この信号がデジタ
ル信号処理用集積回路（ＤＳＰ）３１で変調処理され
る。変調処理された出力は、再び制御・インターフェー
ス回路３０で制御され、Ｄ／Ａ変換器２８によりデジタ
ル信号からアナログ信号に変換されて、ＳＳＢ変調波と
して出力される。メモリ２９はＤＳＰ３１の演算、処理
内容をソフトウェア化したデータが格納されている。
【００３４】図２は、本発明の第２の実施形態に係わる
ＳＳＢ変調方式の構成図を示す。現時点で使用可能なＤ
ＳＰ及び要求される処理能力の点からＤＳＰの処理速度
よりＡ／Ｄ変換器及びＤ／Ａ変換器のサンプリング周波
数が高い場合、マルチレート処理を行い、サンプリング
周波数の変換を行う。図２において、入力された変調信
号はＡ／Ｄ変換器２７のサンプリング周波数の１／２以
下の帯域にアンチェリアシングフィルター３２により帯
域制限され、それがＡ／Ｄ変換器２７によりアナログ信
号からデジタル信号に変換され、ＤＳＰ３１で処理され
る。
ＳＳＢ変調方式の構成図を示す。現時点で使用可能なＤ
ＳＰ及び要求される処理能力の点からＤＳＰの処理速度
よりＡ／Ｄ変換器及びＤ／Ａ変換器のサンプリング周波
数が高い場合、マルチレート処理を行い、サンプリング
周波数の変換を行う。図２において、入力された変調信
号はＡ／Ｄ変換器２７のサンプリング周波数の１／２以
下の帯域にアンチェリアシングフィルター３２により帯
域制限され、それがＡ／Ｄ変換器２７によりアナログ信
号からデジタル信号に変換され、ＤＳＰ３１で処理され
る。
【００３５】ＤＳＰ３１は、本実施形態では２４ｂｉｔ
で固定小数点演算のものが用いられる。Ａ／Ｄ変換器２
７の出力はデシメーションフィルター３３において間引
き処理が行なわれ、レート変換をおこなった後、変調処
理部３４にて変調処理する。変調出力はインターポレー
ションフィルタ３５で補間を行った後、Ｄ／Ａ変換器２
８でデジタル信号からアナログ信号に変換される。Ｄ／
Ａ変換器からの出力はＤ／Ａ変換による高調波を除去す
るためのスムージングフィルタ３６を通して高調波が除
去され、ＳＳＢ変調波として出力される。
で固定小数点演算のものが用いられる。Ａ／Ｄ変換器２
７の出力はデシメーションフィルター３３において間引
き処理が行なわれ、レート変換をおこなった後、変調処
理部３４にて変調処理する。変調出力はインターポレー
ションフィルタ３５で補間を行った後、Ｄ／Ａ変換器２
８でデジタル信号からアナログ信号に変換される。Ｄ／
Ａ変換器からの出力はＤ／Ａ変換による高調波を除去す
るためのスムージングフィルタ３６を通して高調波が除
去され、ＳＳＢ変調波として出力される。
【００３６】図３は、本発明の第３の実施形態に係わる
ＳＳＢ変調方式を示す。この実施形態では前述のような
マルチレート処理（サンプリング周波数の変換）は行な
わない。Ａ／Ｄ変換器２７へ入力される変調信号は前述
の様に適当な帯域制限が行われている。入力された変調
信号はＡ／Ｄ変換器２７によりアナログ信号からデジタ
ル信号に変換され、帯域通過フィルタ（ＢＰＦ）３９で
低周波信号の帯域制限が行われる。この例では１０次程
度のＩＩＲ（無限長インパルス応答）フィルタで構成さ
れているがＦＩＲ（有限長インパルス応答）フィルタで
構成することもできる。ＢＰＦ３９の出力、この例では
ＤＳＰの扱える入力範囲に対して約１０ｄＢ程度になる
ように自動利得制御部（ＡＧＣ）４０でレベル管理され
る。
ＳＳＢ変調方式を示す。この実施形態では前述のような
マルチレート処理（サンプリング周波数の変換）は行な
わない。Ａ／Ｄ変換器２７へ入力される変調信号は前述
の様に適当な帯域制限が行われている。入力された変調
信号はＡ／Ｄ変換器２７によりアナログ信号からデジタ
ル信号に変換され、帯域通過フィルタ（ＢＰＦ）３９で
低周波信号の帯域制限が行われる。この例では１０次程
度のＩＩＲ（無限長インパルス応答）フィルタで構成さ
れているがＦＩＲ（有限長インパルス応答）フィルタで
構成することもできる。ＢＰＦ３９の出力、この例では
ＤＳＰの扱える入力範囲に対して約１０ｄＢ程度になる
ように自動利得制御部（ＡＧＣ）４０でレベル管理され
る。
【００３７】この出力は乗算部４１及び乗算部４６によ
りダイレクト・デジタル・シンセサイザ発振器（ＤＤ
Ｓ）５０による基準低周波信号の正弦成分あるいは余弦
成分とそれぞれＩ相側、Ｑ相側で乗算される。それぞれ
の出力は低域通過フィルタ（ＬＰＦ）４２及び低域通過
フィルタ（ＬＰＦ）４７にて処理される。この例では１
６次程度のＩＩＲフィルタで構成されている。
りダイレクト・デジタル・シンセサイザ発振器（ＤＤ
Ｓ）５０による基準低周波信号の正弦成分あるいは余弦
成分とそれぞれＩ相側、Ｑ相側で乗算される。それぞれ
の出力は低域通過フィルタ（ＬＰＦ）４２及び低域通過
フィルタ（ＬＰＦ）４７にて処理される。この例では１
６次程度のＩＩＲフィルタで構成されている。
【００３８】これらのＬＰＦからの出力はＤＤＳ５１に
よる基準搬送波信号の正弦信号あるいは余弦信号とそれ
ぞれＩ相側、Ｑ相側で乗算部４３及び乗算部４８により
乗算（平衡変調）される。ＤＤＳ５０とＤＤＳ５１は基
本的には同じであるがＤＤＳ５１は所定の中心周波数の
搬送波（デジタル信号）である。この例のＤＤＳ５１は
通常のＤＤＳがＤ／Ａ変換器及びＤ／Ａ変換器の後段に
高調波を除去する目的の低域通過ろ波器（ＬＰＦ：スム
ージングフィルタ）を必要とするのに対してデジタル信
号で処理するためのようなＤ／Ａ変換器及びＬＰＦを必
要としない。
よる基準搬送波信号の正弦信号あるいは余弦信号とそれ
ぞれＩ相側、Ｑ相側で乗算部４３及び乗算部４８により
乗算（平衡変調）される。ＤＤＳ５０とＤＤＳ５１は基
本的には同じであるがＤＤＳ５１は所定の中心周波数の
搬送波（デジタル信号）である。この例のＤＤＳ５１は
通常のＤＤＳがＤ／Ａ変換器及びＤ／Ａ変換器の後段に
高調波を除去する目的の低域通過ろ波器（ＬＰＦ：スム
ージングフィルタ）を必要とするのに対してデジタル信
号で処理するためのようなＤ／Ａ変換器及びＬＰＦを必
要としない。
【００３９】乗算部４３及び乗算部４８からのそれぞれ
の信号は加算部４４で加算され、ＳＳＢ変調波となるが
本実施形態ではその出力をキャリア・レベル制御部４５
により搬送波抑圧比が制御される。ＤＳＰ３１で処理さ
れたＳＳＢ変調波はＤ／Ａ変換器２８によりデジタル信
号からアナログ信号に変換され、出力される。
の信号は加算部４４で加算され、ＳＳＢ変調波となるが
本実施形態ではその出力をキャリア・レベル制御部４５
により搬送波抑圧比が制御される。ＤＳＰ３１で処理さ
れたＳＳＢ変調波はＤ／Ａ変換器２８によりデジタル信
号からアナログ信号に変換され、出力される。
【００４０】図４は、本発明の第４の実施形態に係わる
ＳＳＢ変調方式を示す。この実施形態では前述の図３の
実施形態と大部分は同じである。異なるのは基準発信部
（ＯＳＣ）５２及び基準発信部（ＯＳＣ）５３の動作が
ＤＳＰ３１内部の処理で行われていることである。すな
わちＤＳＰ３１内部で直接演算を行って正弦波を生成す
るものである。この例ではデジタル・フィルタにより正
弦波（余弦波）を生成している。この方法では共振器を
デジタル・フィルタにより構成し、その入力にインパル
スを加えたときに出力として正弦波が得られることを利
用している。この例では１６ＫＨｚのサンプリング周波
数で１５００Ｈｚの出力が得られている。また多項式近
似により正弦波（余弦波）を得ることも同様に可能であ
る。
ＳＳＢ変調方式を示す。この実施形態では前述の図３の
実施形態と大部分は同じである。異なるのは基準発信部
（ＯＳＣ）５２及び基準発信部（ＯＳＣ）５３の動作が
ＤＳＰ３１内部の処理で行われていることである。すな
わちＤＳＰ３１内部で直接演算を行って正弦波を生成す
るものである。この例ではデジタル・フィルタにより正
弦波（余弦波）を生成している。この方法では共振器を
デジタル・フィルタにより構成し、その入力にインパル
スを加えたときに出力として正弦波が得られることを利
用している。この例では１６ＫＨｚのサンプリング周波
数で１５００Ｈｚの出力が得られている。また多項式近
似により正弦波（余弦波）を得ることも同様に可能であ
る。
【００４１】また、ＤＳＰ内部にメモリを内蔵している
場合はＤＳＰ内部でメモリから値を呼び出し、正弦（余
弦）成分とするＤＤＳの動作を行うことが可能である。
なお、デジタル信号処理はＤＳＰだけでなくＦＰＧＡ
（Ｆｉｅｌｄ Ｐｒｏｇｒａｍｍａｂｌｅ Ｇａｔｅ
Ａｒｒａｙｓ）やゲートアレイ、あるいは汎用ロジック
用ＩＣ等でも処理可能である。
場合はＤＳＰ内部でメモリから値を呼び出し、正弦（余
弦）成分とするＤＤＳの動作を行うことが可能である。
なお、デジタル信号処理はＤＳＰだけでなくＦＰＧＡ
（Ｆｉｅｌｄ Ｐｒｏｇｒａｍｍａｂｌｅ Ｇａｔｅ
Ａｒｒａｙｓ）やゲートアレイ、あるいは汎用ロジック
用ＩＣ等でも処理可能である。
【００４２】
【発明の効果】以上詳細に説明したように、本発明のＳ
ＳＢ変調方式によれば、従来アナログ回路で行っていた
ウエーバー方式のＳＳＢ変調処理をデジタル処理するこ
とで回路規模を大幅に軽減すると共に、調整箇所及び調
整時間も従来のアナログ回路の１／４程度とすることが
可能となった。また基準発振器の動作もデジタル処理す
ることでよりいっそうの回路の軽減、共通化が実現でき
たという効果がある。また機器の構成、仕様によっては
ＤＳＰによるソフトウェア処理により変調と復調処理に
ついてハードウェアを共用できるという利点がある。
ＳＢ変調方式によれば、従来アナログ回路で行っていた
ウエーバー方式のＳＳＢ変調処理をデジタル処理するこ
とで回路規模を大幅に軽減すると共に、調整箇所及び調
整時間も従来のアナログ回路の１／４程度とすることが
可能となった。また基準発振器の動作もデジタル処理す
ることでよりいっそうの回路の軽減、共通化が実現でき
たという効果がある。また機器の構成、仕様によっては
ＤＳＰによるソフトウェア処理により変調と復調処理に
ついてハードウェアを共用できるという利点がある。
【図１】本発明の第１実施形態のＳＳＢ変調方式の構成
ブロック図。
ブロック図。
【図２】本発明の第２実施形態のＳＳＢ変調方式の構成
ブロック図。
ブロック図。
【図３】本発明の第３実施形態のＳＳＢ変調方式の具体
的構成ブロック図。
的構成ブロック図。
【図４】本発明の第４実施形態のＳＳＢ変調方式の具体
的構成ブロック図。
的構成ブロック図。
【図５】ウエーバー方式ＳＳＢ変調回路の構成ブロック
図。
図。
【図６】従来のウエーバー方式ＳＳＢ変調回路の具体的
構成ブロック図。
構成ブロック図。
【符号の説明】 ２７…Ａ／Ｄ変換器、２８…Ｄ／Ａ変換器、２９…メモ
リ、３０…制御・インターフェース回路、３１…デジタ
ル信号処理用集積回路（ＤＳＰ）、３２…アンチエリア
シングフィルター、３３…デシーションフィルター、３
４…変調処理部、３５…インターポレーションフィルタ
ー、３６…スムージングフィルター、３９…帯域通過ろ
過波（ＢＰＦ）、４０…自動利得制御部（ＡＧＣ）、４
１，４３，４６，４８…乗算部、４５…キャリアレベル
制御部、５０，５１…ダイレクト・デジタル・シンセサ
イザ発振器、５２，５３…基準発振部。
リ、３０…制御・インターフェース回路、３１…デジタ
ル信号処理用集積回路（ＤＳＰ）、３２…アンチエリア
シングフィルター、３３…デシーションフィルター、３
４…変調処理部、３５…インターポレーションフィルタ
ー、３６…スムージングフィルター、３９…帯域通過ろ
過波（ＢＰＦ）、４０…自動利得制御部（ＡＧＣ）、４
１，４３，４６，４８…乗算部、４５…キャリアレベル
制御部、５０，５１…ダイレクト・デジタル・シンセサ
イザ発振器、５２，５３…基準発振部。
Claims (9)
- 【請求項１】 単側波帯通信方式の変調において、入力
する変調信号をアナログ信号からデジタル信号へ変換す
るＡ／Ｄ変換器と、該デジタル信号と第１の基準信号発
生器からの正弦信号及び余弦信号からなる基準信号との
各々の積を求める第１の乗算器と、該第１の乗算器の各
々の出力についてろ波処理を施す各々の第１の低域通過
ろ波器と、該各々のろ波器からの出力と第２の基準信号
発生器からの正弦信号及び余弦信号からなる基準信号と
の各々の積を求め平衡変調を行う第２の乗算器と、該第
２の各々の乗算器からの出力を加算する加算器と、該加
算器からの出力をデジタル信号からアナログ信号へ変換
するＤ／Ａ変換器とを備えたことを特徴とするＳＳＢ変
調方式。 - 【請求項２】 請求項１記載のＳＳＢ変調方式におい
て、Ａ／Ｄ変換器の前段にスペクトラムの重なりを除去
する第２の低域通過ろ波器と、Ｄ／Ａ変換器の後段にＤ
／Ａ変換器の高調波を除去する第３の低域ろ波器とを備
えたことを特徴とするＳＳＢ変調方式。 - 【請求項３】 請求項１記載のＳＳＢ変調方式におい
て、第１の乗算器と、第１の低域通過ろ波器と、第２の
乗算器と、及び加算器をデジタル信号処理用集積回路化
して成ることを特徴とするＳＳＢ変調方式。 - 【請求項４】 請求項１記載のＳＳＢ変調方式におい
て、第１の基準信号発生器及び第２の基準信号発生器を
デジタル信号処理により正弦信号及び余弦信号を発生す
る発振器で構成したことを特徴とするＳＳＢ変調方式。 - 【請求項５】 請求項４記載のＳＳＢ変調方式におい
て、第１の基準信号発生器及び第２の基準信号発生器を
デジタル信号処理用集積回路化して成ることを特徴とす
るＳＳＢ変調方式。 - 【請求項６】 請求項１記載のＳＳＢ変調方式におい
て、Ａ／Ｄ変換器の後段にサンプリング周波数を降下さ
せるための間引き用低域過ろ波器と、Ｄ／Ａ変換器の前
段にサンプリング周波数を増加させるための補間用低域
通過ろ波器とを備えたことを特徴とするＳＳＢ変調方
式。 - 【請求項７】 請求項１記載のＳＳＢ変調方式におい
て、Ａ／Ｄ変換器の後段に帯域通過ろ波器及び自動利得
制御回路と、Ｄ／Ａ変換器の前段に搬送波レベル制御回
路を備えたことを特徴とするＳＳＢ変調方式。 - 【請求項８】 請求項１記載のＳＳＢ変調方式におい
て、第１の基準信号発生器と第２の基準信号発生器を単
位パルスを加えることにより正弦信号及び余弦信号を発
生するデジタル・フィルタで構成したことを特徴とする
ＳＳＢ変調方式。 - 【請求項９】 請求項１記載のＳＳＢ変調方式におい
て、第１の基準信号発生器と第２の基準信号発生器を多
項式近似の方式で演算することにより正弦信号及び余弦
信号を発生する発振器で構成したことを特徴とするＳＳ
Ｂ変調方式。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP11026515A JP2000223953A (ja) | 1999-02-03 | 1999-02-03 | Ｓｓｂ変調方式 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP11026515A JP2000223953A (ja) | 1999-02-03 | 1999-02-03 | Ｓｓｂ変調方式 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2000223953A true JP2000223953A (ja) | 2000-08-11 |
Family
ID=12195626
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP11026515A Pending JP2000223953A (ja) | 1999-02-03 | 1999-02-03 | Ｓｓｂ変調方式 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2000223953A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2005117146A (ja) * | 2003-10-03 | 2005-04-28 | Hitachi Kokusai Electric Inc | 変調器 |
| JP2008022347A (ja) * | 2006-07-13 | 2008-01-31 | Mitsubishi Electric Engineering Co Ltd | 変調器及び超指向性音響装置 |
-
1999
- 1999-02-03 JP JP11026515A patent/JP2000223953A/ja active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2005117146A (ja) * | 2003-10-03 | 2005-04-28 | Hitachi Kokusai Electric Inc | 変調器 |
| JP2008022347A (ja) * | 2006-07-13 | 2008-01-31 | Mitsubishi Electric Engineering Co Ltd | 変調器及び超指向性音響装置 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH01212108A (ja) | Ｓｓｂ信号発生器 | |
| JPH1023096A (ja) | ディジタル変調器および復調器 | |
| JPH07162383A (ja) | Ｆｍステレオ放送装置 | |
| JP2000223953A (ja) | Ｓｓｂ変調方式 | |
| CA2052589A1 (en) | Rate conversion apparatus | |
| US5506548A (en) | SSB modulator for adjusting the carrier amplitude level of a modulated SSB signal | |
| JP3552254B2 (ja) | ４相位相変調回路 | |
| RU2595638C1 (ru) | Способ частотной модуляции колебаний и устройство для его осуществления | |
| JP3789422B2 (ja) | 適応型前置歪補償回路 | |
| JPH06104943A (ja) | 四相位相変調装置 | |
| JP3893197B2 (ja) | デジタル変調回路 | |
| JPH08163191A (ja) | 直交変調装置及びその制御方法 | |
| JP3923354B2 (ja) | 自動追尾アンテナ装置 | |
| JP2936572B2 (ja) | ディジタルｐｓｋ復調回路 | |
| JP3927450B2 (ja) | 変調装置 | |
| JP3331978B2 (ja) | ディジタル無線通信装置の変調回路とその変調方法 | |
| JP2005318113A (ja) | デジタル変調装置および方法 | |
| JP2001298373A (ja) | 送信信号を発生する送信機および送信信号を発生する方法 | |
| JPS5890854A (ja) | サンプリング位相同期回路 | |
| JPH06120990A (ja) | 直交変調回路 | |
| JPH06216650A (ja) | 単側波帯信号の位相信号と包絡線信号を抽出するためのディジタル回路 | |
| JP2001298497A (ja) | 伝送信号を生成するための送信機および方法 | |
| JPH0335640A (ja) | 直交変調器 | |
| JPH06318923A (ja) | 一括変調器 | |
| JP3400200B2 (ja) | 変調装置 |