JPH06318923A - 一括変調器 - Google Patents
一括変調器Info
- Publication number
- JPH06318923A JPH06318923A JP5000494A JP5000494A JPH06318923A JP H06318923 A JPH06318923 A JP H06318923A JP 5000494 A JP5000494 A JP 5000494A JP 5000494 A JP5000494 A JP 5000494A JP H06318923 A JPH06318923 A JP H06318923A
- Authority
- JP
- Japan
- Prior art keywords
- modulator
- frequency
- signal
- circuit
- output
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Landscapes
- Digital Transmission Methods That Use Modulated Carrier Waves (AREA)
Abstract
(57)【要約】 （修正有）
【目的】 入力データのトラヒックに応じてキャリアの
数を動的に制御する一括変調器を提供する。 【構成】 複数の入力データの時分割マルチプレクサ１
１と、多重信号のパターンと変調方式に従ってＩチャネ
ル信号とＱチャネル信号を提供するマッピング回路１２
と、チャネル信号の帯域制限回路１３と、各チャネル信
号を指定キャリアに対応した周波数Δｆiに従ってシフ
トする周波数シフト回路１４と、この出力の両チャネル
信号の各々を所定周期Ｔの間加算する累積加算器と、こ
の出力を変換するＤ／Ａ変換器と、その出力側のＬＰＦ
と、出力の両チャネル信号によりキャリア周波数ｆc を
変調する直交変調器と、指定信号に従ってマルチプレク
サを制御する多重度制御回路６を有する。
数を動的に制御する一括変調器を提供する。 【構成】 複数の入力データの時分割マルチプレクサ１
１と、多重信号のパターンと変調方式に従ってＩチャネ
ル信号とＱチャネル信号を提供するマッピング回路１２
と、チャネル信号の帯域制限回路１３と、各チャネル信
号を指定キャリアに対応した周波数Δｆiに従ってシフ
トする周波数シフト回路１４と、この出力の両チャネル
信号の各々を所定周期Ｔの間加算する累積加算器と、こ
の出力を変換するＤ／Ａ変換器と、その出力側のＬＰＦ
と、出力の両チャネル信号によりキャリア周波数ｆc を
変調する直交変調器と、指定信号に従ってマルチプレク
サを制御する多重度制御回路６を有する。
Description
【０００１】
【産業上の利用分野】本発明はディジタル通信に用いる
一括変調器に関し、複数の入力データ系列に応じて複数
の変調信号を発生するものである。
一括変調器に関し、複数の入力データ系列に応じて複数
の変調信号を発生するものである。
【０００２】
【従来の技術】自動車電話やセルラー電話等の移動体通
信方式又はパーソナル通信においては、基地局は複数の
無線信号を同時に送信しなければならない。近年のトラ
ヒックの増大により基地局の無線信号の数も増加してい
る。
信方式又はパーソナル通信においては、基地局は複数の
無線信号を同時に送信しなければならない。近年のトラ
ヒックの増大により基地局の無線信号の数も増加してい
る。
【０００３】図１は同時に送信される変調無線信号のス
ペクトルを示し、ｆ１〜ｆ５は各無線信号の中心周波数
である。実線ｆ１、ｆ３、ｆ４は変調信号が出力されて
いる状態を示し、点線ｆ２とｆ５は出力されていない状
態を示す。
ペクトルを示し、ｆ１〜ｆ５は各無線信号の中心周波数
である。実線ｆ１、ｆ３、ｆ４は変調信号が出力されて
いる状態を示し、点線ｆ２とｆ５は出力されていない状
態を示す。
【０００４】ディジタル変調信号は、同相成分（Ｉチャ
ネル信号）と直交成分（Ｑチャネル信号）のベースバン
ド信号を直交変調することにより生成することができ
る。
ネル信号）と直交成分（Ｑチャネル信号）のベースバン
ド信号を直交変調することにより生成することができ
る。
【０００５】図２は複数の無線信号を発生する従来の変
調器のブロック図である。図において、１００、１０
１、１０２は単一の入力データを変調する変調器で、１
０３は全変調器の出力を加算する加算器である。加算器
１０３の出力は高周波信号である。変調器１００〜１０
２の構造は全て同じであるので、変調器１００について
詳細に説明する。変調器１００は、入力データ＃１を受
けとって、入力データの瞬時パターンと変調方式に従っ
て直交変調のためのＩチャネル信号とＱチャネル信号を
発生するマッピング回路１１２を有する。
調器のブロック図である。図において、１００、１０
１、１０２は単一の入力データを変調する変調器で、１
０３は全変調器の出力を加算する加算器である。加算器
１０３の出力は高周波信号である。変調器１００〜１０
２の構造は全て同じであるので、変調器１００について
詳細に説明する。変調器１００は、入力データ＃１を受
けとって、入力データの瞬時パターンと変調方式に従っ
て直交変調のためのＩチャネル信号とＱチャネル信号を
発生するマッピング回路１１２を有する。
【０００６】これらのＩチャネル信号とＱチャネル信号
は帯域制限回路１１３に送られる。帯域制限回路１１３
の出力のＩチャネル信号とＱチャネル信号は次にＤ／Ａ
変換器１３１、１３２に送られ、アナログ信号に変換さ
れる。変換器の出力は、ローパスフィルタ１４１、１４
２を介して、直交変調器のミキサ１５１、１５２に印加
される。発振器１５５は、外部のキャリア指定信号＃１
により指定されるキャリア周波数ｆ１を発生する。発振
器１５５のキャリア周波数ｆ１はミキサ又は乗算器１５
１と、π／２移相器１５４を介して別のミキサ又は乗算
器１５２に印加される。ミキサ１５１と１５２の出力は
加算器１５３で加算され、その出力は入力データ＃１で
変調されたキャリア周波数ｆ１である。同様に、変調器
１０１と１０２は入力データ＃２、＃３で変調された、
キャリア周波数ｆ２、ｆ３を提供する。ミキサ１５１、
１５２と加算器１５３と発振器１５５と移相器１５４に
よる直交変調器は周知である。各変調信号は加算器１０
３で加算され、高周波無線信号が得られる。
は帯域制限回路１１３に送られる。帯域制限回路１１３
の出力のＩチャネル信号とＱチャネル信号は次にＤ／Ａ
変換器１３１、１３２に送られ、アナログ信号に変換さ
れる。変換器の出力は、ローパスフィルタ１４１、１４
２を介して、直交変調器のミキサ１５１、１５２に印加
される。発振器１５５は、外部のキャリア指定信号＃１
により指定されるキャリア周波数ｆ１を発生する。発振
器１５５のキャリア周波数ｆ１はミキサ又は乗算器１５
１と、π／２移相器１５４を介して別のミキサ又は乗算
器１５２に印加される。ミキサ１５１と１５２の出力は
加算器１５３で加算され、その出力は入力データ＃１で
変調されたキャリア周波数ｆ１である。同様に、変調器
１０１と１０２は入力データ＃２、＃３で変調された、
キャリア周波数ｆ２、ｆ３を提供する。ミキサ１５１、
１５２と加算器１５３と発振器１５５と移相器１５４に
よる直交変調器は周知である。各変調信号は加算器１０
３で加算され、高周波無線信号が得られる。
【０００７】図２において、各入力信号は各々の変調器
で変調され、換言すると、入力データの数に等しい数の
変調器が必要である。
で変調され、換言すると、入力データの数に等しい数の
変調器が必要である。
【０００８】従って、図２の従来技術は、複数の変調器
が必要なことから構造が複雑であるという欠点があり、
更に、変調器の数で対応できるトラヒック量が限定さ
れ、入力データのトラヒックの変化に動的に追従するこ
とが不可能であるという欠点がある。
が必要なことから構造が複雑であるという欠点があり、
更に、変調器の数で対応できるトラヒック量が限定さ
れ、入力データのトラヒックの変化に動的に追従するこ
とが不可能であるという欠点がある。
【０００９】これらの欠点を解決するために、図４に示
す一括変調器を考えた。これは本件の発明者が研究段階
で検討したもので市販されたものではない。
す一括変調器を考えた。これは本件の発明者が研究段階
で検討したもので市販されたものではない。
【００１０】周波数ｆi は、基準周波数ｆc （＝ｗc ／
２π、ｗc は角周波数、πは９０°）が図３のごとくΔ
ｆi （＝Δｗi ／２π）だけ周波数シフトしたものと考
えることができる。
２π、ｗc は角周波数、πは９０°）が図３のごとくΔ
ｆi （＝Δｗi ／２π）だけ周波数シフトしたものと考
えることができる。
【００１１】ディジタル変調信号Ｓ（ｔ）は次のように
あらわされる。 Ｓ（ｔ）＝Ａ（ｔ）ｃｏｓ（φi （ｔ）＋（ｗc ＋Δｗi ）ｔ） （１）
あらわされる。 Ｓ（ｔ）＝Ａ（ｔ）ｃｏｓ（φi （ｔ）＋（ｗc ＋Δｗi ）ｔ） （１）
【００１２】ここでＡ（ｔ）はベースバンド信号の信号
空間ダイヤグラムにおける瞬時振幅、φi （ｔ）はその
瞬時位相角である。
空間ダイヤグラムにおける瞬時振幅、φi （ｔ）はその
瞬時位相角である。
【００１３】式（１）は次のように変形できる。 Ｓ（ｔ）＝Ａ（ｔ）ｃｏｓ（φi （ｔ）＋Δｗi ｔ）ｃｏｓｗc ｔ −Ａ（ｔ）ｓｉｎ（φi （ｔ）＋Δｗi ｔ）ｓｉｎｗc ｔ （２）
【００１４】従って、キャリア角周波数（ｗc ＋Δｗ
i ）の変調波は、（１）ベースバンド信号φi をΔｗi
だけ周波数シフトし（Ｉチャネル及びＱチャネルの両方
に対し）、（２）次いで周波数シフトされた信号でキャ
リア角周波数ｗc を直交変調することにより生成するこ
とができる。結果として得られる変調信号は、キャリア
角周波数（ｗc ＋Δｗi ）を周波数シフトしないベース
バンド信号で直交変調したものと同じである。
i ）の変調波は、（１）ベースバンド信号φi をΔｗi
だけ周波数シフトし（Ｉチャネル及びＱチャネルの両方
に対し）、（２）次いで周波数シフトされた信号でキャ
リア角周波数ｗc を直交変調することにより生成するこ
とができる。結果として得られる変調信号は、キャリア
角周波数（ｗc ＋Δｗi ）を周波数シフトしないベース
バンド信号で直交変調したものと同じである。
【００１５】複数のキャリアをもつ複数の変調波の場合
は次のようになる。 Ｓ（ｔ）＝ΣＡ（ｔ）ｃｏｓ（φi （ｔ）＋Δｗi ｔ）ｃｏｓｗc ｔ −ΣＡ（ｔ）ｓｉｎ（φi （ｔ）＋Δｗi ｔ）ｓｉｎｗc ｔ （３）
は次のようになる。 Ｓ（ｔ）＝ΣＡ（ｔ）ｃｏｓ（φi （ｔ）＋Δｗi ｔ）ｃｏｓｗc ｔ −ΣＡ（ｔ）ｓｉｎ（φi （ｔ）＋Δｗi ｔ）ｓｉｎｗc ｔ （３）
【００１６】従って、複数の変調波は、（１）各ベース
バンド信号φi のＩチャネル信号とＱチャネル信号を外
部から指定されたキャリア周波数に対応して周波数シフ
トし、（２）Ｉチャネル信号の和とＱチャネル信号の和
により角周波数ｗc により直交変調することにより生成
することができる。
バンド信号φi のＩチャネル信号とＱチャネル信号を外
部から指定されたキャリア周波数に対応して周波数シフ
トし、（２）Ｉチャネル信号の和とＱチャネル信号の和
により角周波数ｗc により直交変調することにより生成
することができる。
【００１７】図４は、上記考察を実現する一括変調器の
ブロック図である。図で、６１、６２、６ｎは入力デー
タ＃１、＃２、…、＃ｎをうけいれるベースバンド信号
処理回路である。各ベースバンド信号処理回路は入力デ
ータの直列−並列変換と、入力データのパターンと変調
方式に従ったＩチャネル信号とＱチャネル信号の位相と
振幅の割当てによるマッピング、及び指定されたキャリ
ア周波数に応じた周波数シフトされたＩチャネル信号と
Ｑチャネル信号の生成を行なう。
ブロック図である。図で、６１、６２、６ｎは入力デー
タ＃１、＃２、…、＃ｎをうけいれるベースバンド信号
処理回路である。各ベースバンド信号処理回路は入力デ
ータの直列−並列変換と、入力データのパターンと変調
方式に従ったＩチャネル信号とＱチャネル信号の位相と
振幅の割当てによるマッピング、及び指定されたキャリ
ア周波数に応じた周波数シフトされたＩチャネル信号と
Ｑチャネル信号の生成を行なう。
【００１８】全加算器７１は、全入力データ＃１から＃
ｎのＩチャネル信号を加算し、周波数分割多重されたＩ
チャネル信号を生成する。同様に、全加算器７２は、全
入力データ＃１〜＃ｎのＱチャネル信号を加算し、周波
数分割多重されたＱチャネル信号を生成する。
ｎのＩチャネル信号を加算し、周波数分割多重されたＩ
チャネル信号を生成する。同様に、全加算器７２は、全
入力データ＃１〜＃ｎのＱチャネル信号を加算し、周波
数分割多重されたＱチャネル信号を生成する。
【００１９】全加算器７１で多重化されたＩチャネル信
号はＤ／Ａ変換器３１でアナログ信号に変換され、その
出力は、Ｉチャネル信号の帯域を制限するローパスフィ
ルタ４１を介して直交変調器５に印加される。同様に、
全加算器７２で多重化されたＱチャネル信号はＤ／Ａ変
換器３２でアナログ信号に変換され、その出力はローパ
スフィルタ４２を介して直交変調器５に印加される。
号はＤ／Ａ変換器３１でアナログ信号に変換され、その
出力は、Ｉチャネル信号の帯域を制限するローパスフィ
ルタ４１を介して直交変調器５に印加される。同様に、
全加算器７２で多重化されたＱチャネル信号はＤ／Ａ変
換器３２でアナログ信号に変換され、その出力はローパ
スフィルタ４２を介して直交変調器５に印加される。
【００２０】直交変調器５では、乗算器５１は発振器５
５のキャリア周波数ｆc とローパスフィルタ４１の出力
との積を生成し、乗算器５２は発振器５５のキャリア周
波数を移相器５４で９０°移相したキャリアとローパス
フィルタ４２の出力との積を生成する。加算器５３は乗
算器５１、５２の出力の和を生成し、無線周波信号ＲＦ
又は中間周波信号ＩＦを出力する。
５のキャリア周波数ｆc とローパスフィルタ４１の出力
との積を生成し、乗算器５２は発振器５５のキャリア周
波数を移相器５４で９０°移相したキャリアとローパス
フィルタ４２の出力との積を生成する。加算器５３は乗
算器５１、５２の出力の和を生成し、無線周波信号ＲＦ
又は中間周波信号ＩＦを出力する。
【００２１】しかし、図４の装置は、各入力データが別
々に処理されて、シフト周波数Δｗi 毎のＩチャネル信
号とＱチャネル信号が生成され、全Ｉチャネル信号と全
Ｑチャネル信号を加算して複数の変調信号を生成するの
で、複数のべースバンド信号処理回路６１〜６ｎが必須
であるという欠点がある。
々に処理されて、シフト周波数Δｗi 毎のＩチャネル信
号とＱチャネル信号が生成され、全Ｉチャネル信号と全
Ｑチャネル信号を加算して複数の変調信号を生成するの
で、複数のべースバンド信号処理回路６１〜６ｎが必須
であるという欠点がある。
【００２２】更に、入力データの数はベースバンド信号
処理回路の数により制限される。
処理回路の数により制限される。
【００２３】更に、入力データの数がベースバンド信号
処理回路の数より少ないときに、いくつかのベースバン
ド信号処理回路が動作しないという欠点がある。入力デ
ータの数はトラヒックの瞬時値に従って動的に変動す
る。従来の技術ではシステムはトラヒックの増減に追従
することはできない。
処理回路の数より少ないときに、いくつかのベースバン
ド信号処理回路が動作しないという欠点がある。入力デ
ータの数はトラヒックの瞬時値に従って動的に変動す
る。従来の技術ではシステムはトラヒックの増減に追従
することはできない。
【００２４】
【発明が解決しようとする課題】本発明の目的は、構造
が簡単で、単一の共通ベースバンド信号処理回路をもつ
一括変調器を提供することにある。
が簡単で、単一の共通ベースバンド信号処理回路をもつ
一括変調器を提供することにある。
【００２５】本発明の別の目的は、入力データのトラヒ
ックに応じてキャリアの数を動的に制御することができ
る一括変調器を提供することにある。
ックに応じてキャリアの数を動的に制御することができ
る一括変調器を提供することにある。
【００２６】
【課題を解決するための手段】上記目的を達成するため
の本発明の特徴は、複数の入力ディジタルデータに対応
して異なるキャリア周波数をもつ周波数分割多重された
複数の変調信号を提供する、次の構成を有する一括変調
器にある； （ａ）入力ディジタルデータを時分割多重するマルチプ
レクサ、（ｂ）多重化信号のパターンに変調方式に応じ
た信号点を割り当てるＩ−チャネル信号とＱ−チャネル
信号を提供するマッピング回路、（ｃ）マッピング回路
の出力の帯域を制限する帯域制限回路、（ｄ）各々の帯
域制限回路の出力を外部からのキャリア指定に従って周
波数シフトする周波数シフト回路、（ｅ）周波数シフト
回路の出力を所定期間にわたって累積加算する累積加算
器、（ｆ）累積加算器の出力をアナログ信号に変換する
Ｄ／Ａ変換器、（ｇ）Ｄ／Ａ変換器の出力を変調して周
波数多重された信号を提供する変調器。
の本発明の特徴は、複数の入力ディジタルデータに対応
して異なるキャリア周波数をもつ周波数分割多重された
複数の変調信号を提供する、次の構成を有する一括変調
器にある； （ａ）入力ディジタルデータを時分割多重するマルチプ
レクサ、（ｂ）多重化信号のパターンに変調方式に応じ
た信号点を割り当てるＩ−チャネル信号とＱ−チャネル
信号を提供するマッピング回路、（ｃ）マッピング回路
の出力の帯域を制限する帯域制限回路、（ｄ）各々の帯
域制限回路の出力を外部からのキャリア指定に従って周
波数シフトする周波数シフト回路、（ｅ）周波数シフト
回路の出力を所定期間にわたって累積加算する累積加算
器、（ｆ）累積加算器の出力をアナログ信号に変換する
Ｄ／Ａ変換器、（ｇ）Ｄ／Ａ変換器の出力を変調して周
波数多重された信号を提供する変調器。
【００２７】
【実施例】図５（図５Ａ及び図５Ｂ）は本発明による一
括変調器のブロック図である。図において、１は、全て
の入力データ＃１〜＃ｎ（ｎは入力チャネルの数）に共
通に動作するベースバンド信号処理回路である。該回路
は、時分割マルチプレクサ１１を有し、各入力データの
ビットの値をサンプルし、全入力データのサンプル値を
ビット周期の中に配列することにより、時分割多重化を
行なう。マルチプレクサ１１の出力は時分割多重信号で
ある。ベースバンド信号処理回路が唯一個だけもうけら
れ時分割で動作することは本発明の特徴である。
括変調器のブロック図である。図において、１は、全て
の入力データ＃１〜＃ｎ（ｎは入力チャネルの数）に共
通に動作するベースバンド信号処理回路である。該回路
は、時分割マルチプレクサ１１を有し、各入力データの
ビットの値をサンプルし、全入力データのサンプル値を
ビット周期の中に配列することにより、時分割多重化を
行なう。マルチプレクサ１１の出力は時分割多重信号で
ある。ベースバンド信号処理回路が唯一個だけもうけら
れ時分割で動作することは本発明の特徴である。
【００２８】番号１２はマッピング回路で、マルチプレ
クサ１１の出力信号のマッピングを変調方式に従って行
なう。マッピング回路１２の出力は直交変調のためのＩ
チャネル信号とＱチャネル信号である。
クサ１１の出力信号のマッピングを変調方式に従って行
なう。マッピング回路１２の出力は直交変調のためのＩ
チャネル信号とＱチャネル信号である。
【００２９】入力データが直列型式の場合には、マルチ
プレクサ１１又はマッピング回路１２で直列−並列変換
を行って、並列データをマッピングの対象とする。
プレクサ１１又はマッピング回路１２で直列−並列変換
を行って、並列データをマッピングの対象とする。
【００３０】番号１３は帯域制限回路でマッピング回路
１２のＩチャネル信号とＱチャネル信号の周波数帯域を
制限する。
１２のＩチャネル信号とＱチャネル信号の周波数帯域を
制限する。
【００３１】番号１４は周波数シフト回路で、各入力デ
ータ毎のオフセット周波数指定つまりキャリア指定（ｉ
＝１〜ｎ）を受信し、前記Ｉチャネル信号とＱチャネル
信号をキャリア指定に従って周波数シフトする。回路は
ディジタル型式で動作するので、周波数シフト回路１４
は、オフセット周波数とＩチャネル信号（又はＱチャネ
ル信号）との積を与える乗算器及びその出力を加算する
加算器により実現される。乗算器の代わりにＲＯＭを用
いることもできる。周波数シフト回路１４の出力はベー
スバンド信号処理回路１の出力となる。
ータ毎のオフセット周波数指定つまりキャリア指定（ｉ
＝１〜ｎ）を受信し、前記Ｉチャネル信号とＱチャネル
信号をキャリア指定に従って周波数シフトする。回路は
ディジタル型式で動作するので、周波数シフト回路１４
は、オフセット周波数とＩチャネル信号（又はＱチャネ
ル信号）との積を与える乗算器及びその出力を加算する
加算器により実現される。乗算器の代わりにＲＯＭを用
いることもできる。周波数シフト回路１４の出力はベー
スバンド信号処理回路１の出力となる。
【００３２】番号２１は累積加算器で、ベースバンド信
号処理回路１の出力の多重化されたＩチャネル信号をビ
ット周期毎に累積加算し、全ての信号成分の加算を行な
う。累積加算器２１の出力は周波数分割多重化されたＩ
チャネル信号である。同様に、番号２２は、Ｑチャネル
信号に対し累積加算器２１と同様に動作する累積加算器
である。
号処理回路１の出力の多重化されたＩチャネル信号をビ
ット周期毎に累積加算し、全ての信号成分の加算を行な
う。累積加算器２１の出力は周波数分割多重化されたＩ
チャネル信号である。同様に、番号２２は、Ｑチャネル
信号に対し累積加算器２１と同様に動作する累積加算器
である。
【００３３】累積加算器２１と２２の出力はＤ／Ａ変換
器３１、３２と、ローパスフィルタ４１、４２を介して
直交変調器５に印加される。前者は信号型式をディジタ
ル型式からアナログ型式に変換し、後者は周波数帯域の
制限を行なう。２１、３１、４１はＩチャネル信号に作
用し、２２、３２、４２はＱチャネル信号に作用する。
器３１、３２と、ローパスフィルタ４１、４２を介して
直交変調器５に印加される。前者は信号型式をディジタ
ル型式からアナログ型式に変換し、後者は周波数帯域の
制限を行なう。２１、３１、４１はＩチャネル信号に作
用し、２２、３２、４２はＱチャネル信号に作用する。
【００３４】直交変調器５は、１対のミキサつまり周波
数変換器５１、５２と、ミキサ５１、５２の出力を加算
する加算器５３と、無線周波数ｗc を発振する発振器５
５と、発振器５５の出力をπ／２だけ移相してミキサ５
１、５２の受信位相がπ／２だけずれるようにする移相
器とを有する。直交変調器自身の構造と動作は公知であ
る。加算器５３の出力は多重信号で変調された無線周波
信号で図３に示すようなスペクトルを有する。
数変換器５１、５２と、ミキサ５１、５２の出力を加算
する加算器５３と、無線周波数ｗc を発振する発振器５
５と、発振器５５の出力をπ／２だけ移相してミキサ５
１、５２の受信位相がπ／２だけずれるようにする移相
器とを有する。直交変調器自身の構造と動作は公知であ
る。加算器５３の出力は多重信号で変調された無線周波
信号で図３に示すようなスペクトルを有する。
【００３５】番号６は多重制御回路で、外部回路（図示
なし）から与えられる多重指定信号に従って、ベースバ
ンド信号処理回路１と累積加算器２１、２２に処理クロ
ックＣとフレームクロックＦを与える。多重度はトラヒ
ックに対応し、トラヒックが大のときは多重度を大に
し、トラヒックが小のときは多重度を小にする。
なし）から与えられる多重指定信号に従って、ベースバ
ンド信号処理回路１と累積加算器２１、２２に処理クロ
ックＣとフレームクロックＦを与える。多重度はトラヒ
ックに対応し、トラヒックが大のときは多重度を大に
し、トラヒックが小のときは多重度を小にする。
【００３６】図８は周波数シフト回路１４の２つの実施
例を示す。図８Ａは乗算器による実現例で、図８ＢはＲ
ＯＭ（読み取り専用メモリ）による実現例である。
例を示す。図８Ａは乗算器による実現例で、図８ＢはＲ
ＯＭ（読み取り専用メモリ）による実現例である。
【００３７】図８Ａにおいて、１０１、１０２、１０
３、１０４は乗算器、１０５はＲＯＭ、１０６と１０７
は加算器である。ＲＯＭ１０５は、キャリア制御信号
（ｉ）を受信し、ｃｏｓΔｗi ｔ、ｓｉｎΔｗi ｔ及び
−ｓｉｎΔｗi ｔの瞬時値を出力する。帯域制限回路１
３の出力のｃｏｓφi （ｔ）は乗算器１０１と１０２に
印加され、これらの乗算器にはＲＯＭ１０５の出力のｃ
ｏｓΔｗi ｔとｓｉｎΔｗi ｔが各々印加されて、積ｃ
ｏｓφi （ｔ）×ｃｏｓΔｗi ｔとｃｏｓφi （ｔ）×
ｓｉｎΔｗi ｔが各々出力される。同様に、乗算器１０
３と１０４は帯域制限回路１３のＱチャネル信号ｓｉｎ
φi （ｔ）を受信して、各々−ｓｉｎφi （ｔ）×ｓｉ
ｎΔｗi ｔとｓｉｎφi （ｔ）×ｃｏｓΔｗi ｔを出力
する。加算器１０６は乗算器１０１と１０３の出力の和
としてｃｏｓ（φi （ｔ）＋Δｗi ｔ）を出力する。同
様に加算器１０７は乗算器１０２と１０４の出力の和と
してｓｉｎ（φi （ｔ）＋Δｗi ｔ）を出力する。従っ
て、加算器１０６と１０７の出力はＩチャネル信号とＱ
チャネル信号の周波数を、キャリア制御信号（ｉ）で規
定される周波数Δｗi だけ周波数シフトしたものとな
る。
３、１０４は乗算器、１０５はＲＯＭ、１０６と１０７
は加算器である。ＲＯＭ１０５は、キャリア制御信号
（ｉ）を受信し、ｃｏｓΔｗi ｔ、ｓｉｎΔｗi ｔ及び
−ｓｉｎΔｗi ｔの瞬時値を出力する。帯域制限回路１
３の出力のｃｏｓφi （ｔ）は乗算器１０１と１０２に
印加され、これらの乗算器にはＲＯＭ１０５の出力のｃ
ｏｓΔｗi ｔとｓｉｎΔｗi ｔが各々印加されて、積ｃ
ｏｓφi （ｔ）×ｃｏｓΔｗi ｔとｃｏｓφi （ｔ）×
ｓｉｎΔｗi ｔが各々出力される。同様に、乗算器１０
３と１０４は帯域制限回路１３のＱチャネル信号ｓｉｎ
φi （ｔ）を受信して、各々−ｓｉｎφi （ｔ）×ｓｉ
ｎΔｗi ｔとｓｉｎφi （ｔ）×ｃｏｓΔｗi ｔを出力
する。加算器１０６は乗算器１０１と１０３の出力の和
としてｃｏｓ（φi （ｔ）＋Δｗi ｔ）を出力する。同
様に加算器１０７は乗算器１０２と１０４の出力の和と
してｓｉｎ（φi （ｔ）＋Δｗi ｔ）を出力する。従っ
て、加算器１０６と１０７の出力はＩチャネル信号とＱ
チャネル信号の周波数を、キャリア制御信号（ｉ）で規
定される周波数Δｗi だけ周波数シフトしたものとな
る。
【００３８】図８Ｂは周波数シフト回路１４の別の実施
例で、１２１、１２２、１２３、１２４はＲＯＭで、各
々、ｃｏｓφi （ｔ）×ｃｏｓΔｗi ｔ、ｃｏｓφi
（ｔ）×ｓｉｎΔｗi ｔ、ｓｉｎφi （ｔ）×ｃｏｓΔ
ｗi ｔ及び−ｓｉｎφi （ｔ）×ｓｉｎΔｗi ｔを蓄積
している。１２５はステップ発生器で、ＲＯＭ１２１〜
１２４を読み出すステップ（アドレスの間隔）をキャリ
ア指定信号（ｉ）に従って指定する。キャリア指定信号
で指定されるシフト周波数が大のときは、ＲＯＭを読み
出すステップを大にし、シフト周波数が小のときはＲＯ
Ｍを読み出すステップを小にする。例えばステップが２
のときは、ＲＯＭはアドレスをひとつ飛びに読み出し、
従って、ＲＯＭから読み出される振幅データにより生成
される周波数はステップが１のときの周波数の２倍にな
る。
例で、１２１、１２２、１２３、１２４はＲＯＭで、各
々、ｃｏｓφi （ｔ）×ｃｏｓΔｗi ｔ、ｃｏｓφi
（ｔ）×ｓｉｎΔｗi ｔ、ｓｉｎφi （ｔ）×ｃｏｓΔ
ｗi ｔ及び−ｓｉｎφi （ｔ）×ｓｉｎΔｗi ｔを蓄積
している。１２５はステップ発生器で、ＲＯＭ１２１〜
１２４を読み出すステップ（アドレスの間隔）をキャリ
ア指定信号（ｉ）に従って指定する。キャリア指定信号
で指定されるシフト周波数が大のときは、ＲＯＭを読み
出すステップを大にし、シフト周波数が小のときはＲＯ
Ｍを読み出すステップを小にする。例えばステップが２
のときは、ＲＯＭはアドレスをひとつ飛びに読み出し、
従って、ＲＯＭから読み出される振幅データにより生成
される周波数はステップが１のときの周波数の２倍にな
る。
【００３９】ＲＯＭ１２１、１２２、１２３、１２４
は、ｃｏｓφi （ｔ）又はｓｉｎφi（ｔ）とステップ
発生器で指定されるステップで定まるアドレスから読み
出されて、図８Ａの乗算器１０１〜１０４の出力と同様
の出力を与える。加算器１２６と１２７は、図８Ａの加
算器１０６と１０７と同様に動作し、周波数シフトされ
たＩチャネル信号とＱチャネル信号がこれらの加算器の
出力に得られる。
は、ｃｏｓφi （ｔ）又はｓｉｎφi（ｔ）とステップ
発生器で指定されるステップで定まるアドレスから読み
出されて、図８Ａの乗算器１０１〜１０４の出力と同様
の出力を与える。加算器１２６と１２７は、図８Ａの加
算器１０６と１０７と同様に動作し、周波数シフトされ
たＩチャネル信号とＱチャネル信号がこれらの加算器の
出力に得られる。
【００４０】次に、図５の装置の動作を図６を用いて詳
しく説明する。
しく説明する。
【００４１】多重制御回路６は多重数ｎ（ｎ＝２、３、
４、…）をうけとり、システムクロック信号を多重数に
従って分周してフレームクロックＦと処理クロックＣを
与える。フレームクロックＦはビット周期Ｔのはじめに
パルスを有し、フレームクロックＦの周期はビット周期
Ｔに等しい。処理クロックＣはビットＴ周期Ｔ毎にｎ個
のパルスを有する（ｎは多重数）。好ましくは、処理ク
ロックＣとフレームクロックＦは図６Ｂに示すように同
期しており、処理クロックＣのビット周期Ｔ毎の最初の
パルスはフレームクロックＦと一致する。実施例では、
多重数ｎは図の左側ではｎ＝５、図の右側ではｎ＝２で
ある。
４、…）をうけとり、システムクロック信号を多重数に
従って分周してフレームクロックＦと処理クロックＣを
与える。フレームクロックＦはビット周期Ｔのはじめに
パルスを有し、フレームクロックＦの周期はビット周期
Ｔに等しい。処理クロックＣはビットＴ周期Ｔ毎にｎ個
のパルスを有する（ｎは多重数）。好ましくは、処理ク
ロックＣとフレームクロックＦは図６Ｂに示すように同
期しており、処理クロックＣのビット周期Ｔ毎の最初の
パルスはフレームクロックＦと一致する。実施例では、
多重数ｎは図の左側ではｎ＝５、図の右側ではｎ＝２で
ある。
【００４２】図６で、（ａ）は入力データ＃１〜＃５を
示し、各々はベースバンド信号処理回路１のマルチプレ
クサ１１に印加される。入力データ＃１〜＃ｎの各々は
一連のディジタルビットＤn-1 1、Ｄn 1、Ｄn+1 1、Ｄn+2 1
等を有する。ディジタルビットの周期はＴである。
示し、各々はベースバンド信号処理回路１のマルチプレ
クサ１１に印加される。入力データ＃１〜＃ｎの各々は
一連のディジタルビットＤn-1 1、Ｄn 1、Ｄn+1 1、Ｄn+2 1
等を有する。ディジタルビットの周期はＴである。
【００４３】マルチプレクサ１１は図６Ｂのフレームク
ロックＦと処理クロックＣを使って、図６Ｃに示すよう
にｎ個の入力データの各ビット周期の値を時分割多重し
て、ビット周期Ｔの中にパックする。図６の左側では多
重数は５で＃１〜＃５の入力データがパックされる。多
重指定が５から２に変化すると、図６Ｃの右側に示すよ
うに＃１〜＃２の２つの入力データがパックされる。
ロックＦと処理クロックＣを使って、図６Ｃに示すよう
にｎ個の入力データの各ビット周期の値を時分割多重し
て、ビット周期Ｔの中にパックする。図６の左側では多
重数は５で＃１〜＃５の入力データがパックされる。多
重指定が５から２に変化すると、図６Ｃの右側に示すよ
うに＃１〜＃２の２つの入力データがパックされる。
【００４４】マッピング回路１２はマルチプレクサ１１
の出力の多重化信号の直列−並列変換を行ない、多重化
信号のパターンと変調方式に従ってマッピングを行な
う。マッピング回路１２の出力はＩチャネル信号とＱチ
ャネル信号をもち、各々マッピングされた振幅と位相を
もつ。
の出力の多重化信号の直列−並列変換を行ない、多重化
信号のパターンと変調方式に従ってマッピングを行な
う。マッピング回路１２の出力はＩチャネル信号とＱチ
ャネル信号をもち、各々マッピングされた振幅と位相を
もつ。
【００４５】帯域制限回路１３はこれらのＩチャネル信
号とＱチャネル信号に対し伝送方式に従った帯域制限を
行なう。帯域制限回路１３の出力は式（２）のｃｏｓφ
i （ｔ）とｓｉｎφi （ｔ）に対応する。
号とＱチャネル信号に対し伝送方式に従った帯域制限を
行なう。帯域制限回路１３の出力は式（２）のｃｏｓφ
i （ｔ）とｓｉｎφi （ｔ）に対応する。
【００４６】周波数シフト回路１４はキャリア指定信号
（ｉ＝１〜ｎ）を取り込む。キャリア指定信号は例えば
各入力データに対し３００ＫＨｚ（ｉ＝１）、６００Ｋ
Ｈｚ（ｉ＝２）、９００ＫＨｚ（ｉ＝３）等である。
（ｉ＝１〜ｎ）を取り込む。キャリア指定信号は例えば
各入力データに対し３００ＫＨｚ（ｉ＝１）、６００Ｋ
Ｈｚ（ｉ＝２）、９００ＫＨｚ（ｉ＝３）等である。
【００４７】図６Ｃにおいて、第１のデータ信号＃１
（Ｄn-1 1）はキャリア指定信号（ｉ＝１）に従ってビッ
ト周期Ｔの始めの１／５の期間で３００ＫＨｚだけ周波
数シフトされる。第２のデータ信号＃２（Ｄn-1 2）は、
キャリア指定信号（ｉ＝２）に従ってビット周期Ｔの２
番目の１／５の期間に６００ＫＨｚだけ周波数シフトさ
れる。同様に、全ての入力データ信号がキャリア指定信
号に従って周波数シフトされる。周波数シフト回路１４
の出力は式（２）のｃｏｓ（φi （ｔ）＋Δｗiｔ）と
ｓｉｎ（φi （ｔ）＋Δｗi ｔ）に対応する。信号はデ
ィジタルなので周波数シフト回路はディジタル乗算器又
はＲＯＭにより実現される。
（Ｄn-1 1）はキャリア指定信号（ｉ＝１）に従ってビッ
ト周期Ｔの始めの１／５の期間で３００ＫＨｚだけ周波
数シフトされる。第２のデータ信号＃２（Ｄn-1 2）は、
キャリア指定信号（ｉ＝２）に従ってビット周期Ｔの２
番目の１／５の期間に６００ＫＨｚだけ周波数シフトさ
れる。同様に、全ての入力データ信号がキャリア指定信
号に従って周波数シフトされる。周波数シフト回路１４
の出力は式（２）のｃｏｓ（φi （ｔ）＋Δｗiｔ）と
ｓｉｎ（φi （ｔ）＋Δｗi ｔ）に対応する。信号はデ
ィジタルなので周波数シフト回路はディジタル乗算器又
はＲＯＭにより実現される。
【００４８】周波数シフトされたＩチャネル信号とＱチ
ャネル信号の振幅と位相情報はベースバンド信号処理回
路１から出力される。
ャネル信号の振幅と位相情報はベースバンド信号処理回
路１から出力される。
【００４９】ベースバンド信号処理回路はディジタル動
作なのでキャリア周波数の間隔は正確で安定であり、キ
ャリアの切替は高速かつ高精度で行なわれる。
作なのでキャリア周波数の間隔は正確で安定であり、キ
ャリアの切替は高速かつ高精度で行なわれる。
【００５０】累積加算器２１と２２は、ベースバンド信
号処理回路１のＩチャネル信号とＱチャネル信号を全入
力データに対しビット周期Ｔの間累積加算する。累積加
算器２１と２２の出力は周波数多重された信号である。
号処理回路１のＩチャネル信号とＱチャネル信号を全入
力データに対しビット周期Ｔの間累積加算する。累積加
算器２１と２２の出力は周波数多重された信号である。
【００５１】累積加算器２１と２２の出力は、各々、Ｄ
／Ａ変換器３１と３２に印加される。Ｄ／Ａ変換器はそ
の入力部にラッチを有し、累積加算された入力信号はラ
ッチされた後アナログ信号に変換される。図６Ｄはラッ
チされた信号を示す。
／Ａ変換器３１と３２に印加される。Ｄ／Ａ変換器はそ
の入力部にラッチを有し、累積加算された入力信号はラ
ッチされた後アナログ信号に変換される。図６Ｄはラッ
チされた信号を示す。
【００５２】Ｄ／Ａ変換器３１と３２の出力はローパス
フィルタ４１、４２で高周波成分を除去した後直交変調
器５に印加される。ローパスフィルタ４１と４２の出力
は式（３）のΣＡ（ｔ）ｃｏｓ（φi （ｔ）＋Δｗi
ｔ）とΣＡ（ｔ）ｓｉｎ（φi（ｔ）＋Δｗi ｔ）に対
応する。
フィルタ４１、４２で高周波成分を除去した後直交変調
器５に印加される。ローパスフィルタ４１と４２の出力
は式（３）のΣＡ（ｔ）ｃｏｓ（φi （ｔ）＋Δｗi
ｔ）とΣＡ（ｔ）ｓｉｎ（φi（ｔ）＋Δｗi ｔ）に対
応する。
【００５３】直交変調器５は直交変調されたＲＦ（無
線）信号又はＩＦ（中間周波）信号を出力する。
線）信号又はＩＦ（中間周波）信号を出力する。
【００５４】図７は本発明の別の実施例のブロック図で
ある。図７の図５に対する特徴はＲＦ（又はＩＦ）信号
が、直交変調ではなく、Ｉチャネル信号又はＱチャネル
信号の周波数変換により得られる点にある。図７におい
て、９０は周波数変換用のミキサで９１はローカル周波
数ｗc をミキサ９０に与えるための発振器である。ベー
スバンド信号処理回路１と多重制御回路６は図５のもの
と同じであるが、Ｉチャネル信号とＱチャネル信号の一
方のみが用いられる。１組のみの累積加算器２１、Ｄ／
Ａ変換器３１及びローパスフィルタ４１が用いられる
（図５の実施例では２組の部材が用いられた）。周波数
変換ではキャリアの両側に２つのサイドバンドが発生す
るので、バンドパスフィルタ９２により一方のみをとり
他方を除去する。バンドパスフィルタ９２の出力は複数
のキャリアを有し周波数多重化された無線周波信号であ
る。
ある。図７の図５に対する特徴はＲＦ（又はＩＦ）信号
が、直交変調ではなく、Ｉチャネル信号又はＱチャネル
信号の周波数変換により得られる点にある。図７におい
て、９０は周波数変換用のミキサで９１はローカル周波
数ｗc をミキサ９０に与えるための発振器である。ベー
スバンド信号処理回路１と多重制御回路６は図５のもの
と同じであるが、Ｉチャネル信号とＱチャネル信号の一
方のみが用いられる。１組のみの累積加算器２１、Ｄ／
Ａ変換器３１及びローパスフィルタ４１が用いられる
（図５の実施例では２組の部材が用いられた）。周波数
変換ではキャリアの両側に２つのサイドバンドが発生す
るので、バンドパスフィルタ９２により一方のみをとり
他方を除去する。バンドパスフィルタ９２の出力は複数
のキャリアを有し周波数多重化された無線周波信号であ
る。
【００５５】図７の実施例でも、多重数の切替は可能
で、各ビット周期Ｔにおける処理クロックパルスＦの数
を切替えることにより行なわれる。
で、各ビット周期Ｔにおける処理クロックパルスＦの数
を切替えることにより行なわれる。
【００５６】
【発明の効果】上述のごとく、本発明によると、複数の
入力データが、始めに、時分割多重化され、次に、マッ
ピング回路により直交変調のためのＩチャネル信号とＱ
チャネル信号が得られる。次いで、これらの信号はキャ
リア指定に従って周波数シフトされ、次に、周波数シフ
トされた信号がビット周期Ｔにわたって累積加算される
ことにより周波数多重された信号が得られる。次いで、
累積加算された信号の直交変調又は周波数変換が行われ
る。
入力データが、始めに、時分割多重化され、次に、マッ
ピング回路により直交変調のためのＩチャネル信号とＱ
チャネル信号が得られる。次いで、これらの信号はキャ
リア指定に従って周波数シフトされ、次に、周波数シフ
トされた信号がビット周期Ｔにわたって累積加算される
ことにより周波数多重された信号が得られる。次いで、
累積加算された信号の直交変調又は周波数変換が行われ
る。
【００５７】従って、入力データの数の増減つまり多重
数ｎの増減は多重制御回路６の多重数の指定の変更のみ
で簡単に行なうことができる。入力データの数が増加し
ても変調器やベースバンド信号処理回路を増設する必要
はない。
数ｎの増減は多重制御回路６の多重数の指定の変更のみ
で簡単に行なうことができる。入力データの数が増加し
ても変調器やベースバンド信号処理回路を増設する必要
はない。
【００５８】トラヒックが小で多重数ｎが小のときは回
路の各部は低速で働き、従って、回路の消費電力が小で
ある。
路の各部は低速で働き、従って、回路の消費電力が小で
ある。
【００５９】本発明において、図３のスペクトルは従来
の図１のスペクトルと同じであるので、本発明を適用し
たとき、受信側には何等の変更も必要ではない。
の図１のスペクトルと同じであるので、本発明を適用し
たとき、受信側には何等の変更も必要ではない。
【００６０】本発明をセルラーシステムや移動通信にお
ける基地局の送信機に適用すると、ハードウェアの増減
なしにトラヒックの変化に動的に適応することができ
る。
ける基地局の送信機に適用すると、ハードウェアの増減
なしにトラヒックの変化に動的に適応することができ
る。
【図１】周波数分割多重信号の高周波帯での周波数スペ
クトルを示す。
クトルを示す。
【図２】従来の一括変調器のブロック図である。
【図３】周波数分割多重信号を別の方法で発生した場合
の周波数スペクトルを示す。
の周波数スペクトルを示す。
【図４】従来の別の一括変調器を示す。
【図５Ａ】本発明による一括変調器のブロック図であ
る。
る。
【図５Ｂ】本発明による一括変調器のブロック図で図５
Ａと共に用いられる。
Ａと共に用いられる。
【図６】図５の動作タイムチャートを示す。
【図７】本発明による一括変調器の別の実施例を示す。
【図８】周波数シフト回路の構成例を示す。
１ ベースバンド信号処理回路 ５ 直交変調回路 ６ 多重度指定回路 １１ 時分割多重化回路 １２ マッピング回路 １３ 帯域制限回路 １４ 周波数シフト回路 ２１、２２ 累積加算器 ３１、３２ Ｄ／Ａコンバータ ４１、４２ ローパスフィルタ
Claims (9)
- 【請求項１】 複数の入力データ系列に対応して異なる
キャリア周波数をもつ周波数多重された複数の変調信号
を提供する、次の構成を有する一括変調器； （ａ）入力データを時分割多重するマルチプレクサ、 （ｂ）多重化された信号に変調方式に応じた信号点を割
り当てるためのＩ−チャネル信号とＱ−チャネル信号を
提供するマッピング回路、 （ｃ）マッピング回路の出力の帯域を制限する帯域制限
回路、 （ｄ）各々の帯域制限回路の出力を外部からのキャリア
指定に従って周波数シフトする周波数シフト回路、 （ｅ）周波数シフト回路の出力を所定期間にわたって累
積加算する累積加算器、 （ｆ）累積加算器の出力をアナログ信号に変換するＤ／
Ａ変換器、 （ｇ）Ｄ／Ａ変換器の出力を変調して周波数多重され
た、変調信号を提供する変調器。 - 【請求項２】 前記変調器が直交変調器であり、前記マ
ッピング回路は直交変調のための、９０°の位相差をも
つＩ−チャネル信号とＱ−チャネル信号を提供する、請
求項１記載の一括変調器。 - 【請求項３】 前記Ｄ／Ａ変換器が、ラッチをふくみ、
入力信号を変換の間変換のはじめの値に保つ、請求項１
記載の一括変調器。 - 【請求項４】 Ｄ／Ａ変換器と変調器の間にローパスフ
ィルタがもうけられる、請求項１記載の一括変調器。 - 【請求項５】多重度制御回路がもうけられ、外部から与
えられる多重度指定信号により前記マルチプレクサにお
ける多重度が調節可能に制御される、請求項１記載の一
括変調器。 - 【請求項６】 前記変調器が周波数変換器で、該変換器
の出力にバンドパスフィルタをもうけて不要な側帯波を
除去する、請求項１記載の一括変調器。 - 【請求項７】 多重度が入力信号のトラヒックに従って
調節される、請求項５記載の一括変調器。 - 【請求項８】 前記周波数シフト回路がディジタル乗算
器とその出力を加算する加算器により実現される請求項
１記載の一括変調器。 - 【請求項９】 前記周波数シフト回路がＲＯＭとその出
力を加算する加算器により実現される請求項１記載の一
括変調器。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5000494A JPH06318923A (ja) | 1993-02-26 | 1994-02-24 | 一括変調器 |
Applications Claiming Priority (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5-37910 | 1993-02-26 | ||
| JP3791093 | 1993-02-26 | ||
| JP5000494A JPH06318923A (ja) | 1993-02-26 | 1994-02-24 | 一括変調器 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH06318923A true JPH06318923A (ja) | 1994-11-15 |
Family
ID=26377082
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP5000494A Withdrawn JPH06318923A (ja) | 1993-02-26 | 1994-02-24 | 一括変調器 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH06318923A (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2011091805A (ja) * | 2009-10-20 | 2011-05-06 | Korea Electronics Telecommun | 信号送信装置および方法 |
| US8868013B2 (en) | 2009-10-20 | 2014-10-21 | Electronics And Telecommunications Research Institute | Apparatus and method for transmitting/receiving signal |
| WO2019151480A1 (ja) * | 2018-02-01 | 2019-08-08 | 日本電信電話株式会社 | 送信装置、無線通信システムおよび送信方法 |
-
1994
- 1994-02-24 JP JP5000494A patent/JPH06318923A/ja not_active Withdrawn
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2011091805A (ja) * | 2009-10-20 | 2011-05-06 | Korea Electronics Telecommun | 信号送信装置および方法 |
| US8868013B2 (en) | 2009-10-20 | 2014-10-21 | Electronics And Telecommunications Research Institute | Apparatus and method for transmitting/receiving signal |
| WO2019151480A1 (ja) * | 2018-02-01 | 2019-08-08 | 日本電信電話株式会社 | 送信装置、無線通信システムおよび送信方法 |
| KR20200102472A (ko) * | 2018-02-01 | 2020-08-31 | 니폰 덴신 덴와 가부시끼가이샤 | 송신 장치, 무선 통신 시스템 및 송신 방법 |
| US11411633B2 (en) | 2018-02-01 | 2022-08-09 | Nippon Telegraph And Telephone Corporation | Transmission device, wireless communication system, and transmission method |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4761798A (en) | Baseband phase modulator apparatus employing digital techniques | |
| EP0613264B1 (en) | Group modulator | |
| JP4068415B2 (ja) | 位相偏移変調方式の変調器 | |
| JPH06318923A (ja) | 一括変調器 | |
| JPH08181661A (ja) | 無線信号伝送装置 | |
| CA1048177A (en) | Multi-channel digital modulator | |
| JP2001127736A (ja) | Ｃｄｍａ方式移動通信基地局システムの無線周波数送信装置 | |
| KR20050030756A (ko) | 광대역 다중 반송파 구현 장치 및 그 방법 | |
| JP2568345B2 (ja) | ディジタル変調器 | |
| JP3191895B2 (ja) | Ｓｓｂ変調器 | |
| JPH06152675A (ja) | ディジタル変調器 | |
| JPH0335640A (ja) | 直交変調器 | |
| JPH06104943A (ja) | 四相位相変調装置 | |
| JP2835658B2 (ja) | 送信装置 | |
| JPH05268188A (ja) | 多重無線変復調装置 | |
| KR960007663B1 (ko) | 코드분할 다원접속 방식의 통신 시스템에 있어서 직접 디지탈 합성 방식을 이용한 다중 채널 이중 위상 스프트 키잉 변조회로 | |
| SU1388974A2 (ru) | Фазовый модул тор | |
| JPH08214039A (ja) | 振幅位相変調回路 | |
| JPH06112981A (ja) | ディジタル変調回路 | |
| JPH04150639A (ja) | ディジタル変調器 | |
| JPH07193605A (ja) | 多値変調回路 | |
| JP3960692B2 (ja) | デジタル直交変調器 | |
| KR950009904B1 (ko) | 디지탈 위상 변조기 | |
| JPH08163191A (ja) | 直交変調装置及びその制御方法 | |
| JPH0641405Y2 (ja) | ステレオ放送用多重化装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A300 | Withdrawal of application because of no request for examination |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 20010508 |