JP2000223502A - Manufacture of semiconductor substrate - Google Patents

Manufacture of semiconductor substrate

Info

Publication number
JP2000223502A
JP2000223502A JP2070999A JP2070999A JP2000223502A JP 2000223502 A JP2000223502 A JP 2000223502A JP 2070999 A JP2070999 A JP 2070999A JP 2070999 A JP2070999 A JP 2070999A JP 2000223502 A JP2000223502 A JP 2000223502A
Authority
JP
Japan
Prior art keywords
layer
alas
substrate
semiconductor substrate
gaas
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2070999A
Other languages
Japanese (ja)
Inventor
Shigeo Aono
重雄 青野
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Kyocera Corp
Original Assignee
Kyocera Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Kyocera Corp filed Critical Kyocera Corp
Priority to JP2070999A priority Critical patent/JP2000223502A/en
Publication of JP2000223502A publication Critical patent/JP2000223502A/en
Pending legal-status Critical Current

Links

Abstract

PROBLEM TO BE SOLVED: To provide a method of manufacturing a semiconductor substrate, which solves a problem in conventional technology, caused by oxidation of an AlAs layer from lateral directions. SOLUTION: The method of manufacturing a semiconductor substrate is provided by forming a buffer layer of compound semiconductors on a substrate 4, wherein an AlAs layer 2 of 50 nm-1,000 nm thickness and a cap layer 1 are formed in the buffer layer. Slit-shaped openings having a width L1=0.5-1 μm are formed in the cap layer 1 with an interval L2=0.5 μm or larger, and the AlAs layer 2 is oxidized from these openings.

Description

【発明の詳細な説明】DETAILED DESCRIPTION OF THE INVENTION

【0001】[0001]

【発明の属する技術分野】本発明は半導体基板の製造方
法に関し、特にMESFET、HEMT等の化合物半導
体素子に用いられる半導体基板の製造方法に関する。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a method for manufacturing a semiconductor substrate, and more particularly to a method for manufacturing a semiconductor substrate used for compound semiconductor devices such as MESFETs and HEMTs.

【0002】[0002]

【従来の技術および発明が解決しようとする課題】化合
物半導体デバイスの製造においては、基材となる単結晶
基板は、目的とするエピタキシャル層によって限定され
る。例えばGaAs/AlGaAs系のMESFETや
HEMT系の電子デバイスは、格子を整合させてエピタ
キシャル形成することができるGaAs単結晶基板を用
いることができる。このGaAs単結晶基板に代えてS
i基板を用いることができれば、製造コストが低減で
き、またSiの高い熱伝導率によってデバイス性能の向
上が可能となるる。
2. Description of the Related Art In the manufacture of a compound semiconductor device, a single crystal substrate serving as a base material is limited by a target epitaxial layer. For example, a GaAs / AlGaAs-based MESFET or HEMT-based electronic device can use a GaAs single crystal substrate that can be epitaxially formed by matching a lattice. Instead of this GaAs single crystal substrate, S
If an i-substrate can be used, manufacturing costs can be reduced, and device performance can be improved due to the high thermal conductivity of Si.

【0003】しかしながら、Si基板上に形成した電子
デバイスはホモエピタキシャル形成で作製された電子デ
バイスと同等の特性が得られていない。これは異種の半
導体をヘテロエピタキシャル成長させるときに、格子不
整合に起因する転位欠陥がヘテロ界面から発生し、エピ
タキシャル層の上部まで伝播するためである。転位欠陥
は、デバイス動作層若しくは形成された電極と基板との
間の電気的な分離を妨げて、リーク電流や寄生容量を発
生し、デバイス特性を劣化させる。
However, an electronic device formed on a Si substrate does not have the same characteristics as an electronic device manufactured by homoepitaxial formation. This is because when heterogeneous semiconductors are heteroepitaxially grown, dislocation defects due to lattice mismatch are generated from the heterointerface and propagate to the upper part of the epitaxial layer. The dislocation defect prevents electrical separation between the substrate and the device operation layer or the formed electrode, and generates a leak current and a parasitic capacitance, thereby deteriorating device characteristics.

【0004】Si基板上へ高抵抗な層を形成するヘテロ
エピタキシャル形成技術として、MOCVD装置やMB
E装置を用いたGaAsバッファ層の形成において2s
tep成長、熱サイクル、歪み超格子(SLS)構造な
ど、転位欠陥密度を低減するための各種技術が提案され
ているが、依然として半絶縁性のGaAs基板に形成さ
れた電子デバイスに比べてデバイス特性が劣る。Si基
板上に形成された電子デバイスが半絶縁性のGaAs基
板上に形成された電子デバイスに比べてデバイス特性が
劣るのは、バッファ層の欠陥密度の低減が不十分なため
である。
[0004] As a heteroepitaxial formation technique for forming a high-resistance layer on a Si substrate, a MOCVD apparatus or MB
2 seconds in forming a GaAs buffer layer using the E device
Although various techniques for reducing dislocation defect density, such as step growth, thermal cycling, and strained superlattice (SLS) structure, have been proposed, device characteristics are still higher than electronic devices formed on semi-insulating GaAs substrates. Is inferior. The reason that the electronic device formed on the Si substrate has inferior device characteristics as compared with the electronic device formed on the semi-insulating GaAs substrate is that the defect density of the buffer layer is insufficiently reduced.

【0005】電気的な分離性能の向上を目的とした関連
技術としては、GaAs基板上に良質な絶縁膜を形成す
る技術がある。素子の部分だけを残してその周辺をエッ
チングで除去してメサ構造を形成し、バッファ層内のA
lAs層を横方向から水蒸気酸化して酸化絶縁層を形成
するものである(P.Parikh, P.Chavarkar, Y.F.Wu, P.P
insukanjana and U.K.Mishra:IEDM 96,929(1996))。
As a related technique for improving the electrical isolation performance, there is a technique for forming a high-quality insulating film on a GaAs substrate. The periphery of the element is removed by etching except for the element portion to form a mesa structure.
The oxidation insulating layer is formed by laterally steam-oxidizing the lAs layer (P. Parikh, P. Chavarkar, YFWu, PP
insukanjana and UKMishra: IEDM 96,929 (1996)).

【0006】この従来技術では、AlAs酸化層によっ
て絶縁層が形成されて、リーク電流は低減されるもの
の、高周波特性が著しく悪いという問題がある。この原
因としては、AlAs層を酸化するときに起こるエピタ
キシャル層の結晶性の劣化が挙げられる。
In this prior art, although an insulating layer is formed by an AlAs oxide layer, the leakage current is reduced, but there is a problem that the high frequency characteristics are extremely poor. This is caused by deterioration of the crystallinity of the epitaxial layer which occurs when the AlAs layer is oxidized.

【0007】大面積のAlGaAs層の酸化では、酸化
が始まる横面近傍のAlGaAs界面で、結晶がポーラ
ス状に変化して結晶性が劣化することが報告されてい
る。大面積の酸化は、このポーラス状の界面内を酸化反
応に必要な水蒸気が拡散することで実現できる(S.Guh
a, F.Agahi, B.Pezeshki, J.A.Kash, D.W.Kisker and
N.A.Bojarczuk: Appl. Phys. Lett., 68,906(1996))。
AlAs層の酸化でも同様の現象が起こり、結晶性の劣
化が発生していると考えられる。結晶性の劣化を防ぐに
は、酸化反応に寄与する水蒸気がAlAs層内を均一に
拡散している酸化の初期段階の短時間で終了しなければ
ならない。つまり、横方向からのAlAs層の酸化で
は、約百μm四方の面積を有するデバイスの酸化絶縁層
を形成するのが限界であり、大面積の酸化絶縁層が必要
となるパワーFETのようなデバイスには不向きであ
る。
In the oxidation of a large-area AlGaAs layer, it has been reported that at the AlGaAs interface near the lateral surface where oxidation starts, the crystal changes into a porous state and the crystallinity deteriorates. Oxidation of a large area can be realized by diffusion of water vapor necessary for the oxidation reaction in the porous interface (S. Guh
a, F.Agahi, B.Pezeshki, JAKash, DWKisker and
NABojarczuk: Appl. Phys. Lett., 68,906 (1996)).
It is considered that the same phenomenon occurs in the oxidation of the AlAs layer, and that the crystallinity is deteriorated. In order to prevent the crystallinity from deteriorating, the oxidation must be completed in a short time in the initial stage of oxidation in which the water vapor contributing to the oxidation reaction is uniformly diffused in the AlAs layer. In other words, in oxidizing the AlAs layer from the lateral direction, the limit is to form an oxide insulating layer of a device having an area of about 100 μm square, and a device such as a power FET that requires a large-area oxide insulating layer. Not suitable for

【0008】本発明はこのような従来技術の問題点に鑑
みてなされたものであり、横方向からのAlAs層を酸
化することに起因する従来技術の問題点を解消した半導
体基板の製造方法を提供することを目的とする。
SUMMARY OF THE INVENTION The present invention has been made in view of such problems of the prior art, and provides a method of manufacturing a semiconductor substrate which solves the problems of the prior art caused by oxidizing the AlAs layer from the lateral direction. The purpose is to provide.

【0009】[0009]

【問題を解決するための手段】上記目的を達成するため
に、本発明に係る半導体基板の製造方法では、基板上に
化合物半導体から成るバッファ層と活性層を形成する半
導体基板の製造方法において、前記のバッファ層上に厚
さ50nm〜1000nmのAlAs層とキャップ層を
形成し、このキャップ層に幅L1=0.5〜1μmのス
リット状開口部を間隔L2=0.5μm以上で複数形成
し、この開口部から前記AlAs層を酸化する。
In order to achieve the above object, a method of manufacturing a semiconductor substrate according to the present invention comprises the steps of: forming a buffer layer made of a compound semiconductor and an active layer on the substrate; An AlAs layer having a thickness of 50 nm to 1000 nm and a cap layer are formed on the buffer layer, and a plurality of slit-shaped openings having a width L1 of 0.5 to 1 μm are formed in the cap layer at an interval L2 of 0.5 μm or more. The AlAs layer is oxidized from the opening.

【0010】その結果、バッファ層部分にAlAs酸化
領域が存在するので良質の絶縁層を有し、さらにキャッ
プ層の開口部に低い転位欠陥領域を有する第二のバッフ
ァ層を形成することが可能となる。
As a result, since the AlAs oxide region exists in the buffer layer portion, it is possible to form a second buffer layer having a high quality insulating layer and further having a low dislocation defect region in the opening of the cap layer. Become.

【0011】[0011]

【作用】バッファ層上に形成されたAlAs層はキャッ
プ層の開口部から、つまり上方向から酸化されるため
に、AlAs層を短時間で大面積にわたって酸化するこ
とが可能となる。
The AlAs layer formed on the buffer layer is oxidized from the opening of the cap layer, that is, from above, so that the AlAs layer can be oxidized over a large area in a short time.

【0012】また、AlAs層を酸化した後に、キャッ
プ層の開口部に第2のバッファ層をラテラル成長させる
ことにより、キャップ層の開口部の領域上には転位欠陥
の少ない領域を有する第2のバッファ層を形成すること
が可能となる。特に、転位欠陥の少ない領域に電界効果
トランジスターのゲート電極を形成することで、特性の
優れた化合物半導体デバイスを形成することが可能とな
る。
After the AlAs layer is oxidized, a second buffer layer is laterally grown in the opening of the cap layer, so that the second buffer layer has a region with few dislocation defects on the opening of the cap layer. It becomes possible to form a buffer layer. In particular, by forming a gate electrode of a field effect transistor in a region where dislocation defects are small, a compound semiconductor device having excellent characteristics can be formed.

【0013】[0013]

【発明の実施の形態】以下、本発明の実施形態を添付図
面に基づき詳細に説明する。化合物半導体デバイス全般
の製造コストを低減するために最も効果が高いSi単結
晶基板を用いたヘテロエピタキシャル形成の例を比較的
構造が単純なGaAsMESFET用基板の製造につい
て説明する。さらにエピタキシャル形成装置については
MOCVD装置でのエピタキシャル形成を例に説明す
る。なお、基板としては、サファイア、GaAs、Ga
P等の単結晶基板を用いることもできる。
Embodiments of the present invention will be described below in detail with reference to the accompanying drawings. An example of heteroepitaxial formation using a Si single crystal substrate, which is most effective for reducing the manufacturing cost of the entire compound semiconductor device, will be described for the manufacture of a GaAs MESFET substrate having a relatively simple structure. Further, the epitaxial formation apparatus will be described by taking an example of epitaxial formation by a MOCVD apparatus. Note that sapphire, GaAs, Ga
A single crystal substrate such as P can also be used.

【0014】Si単結晶基板上へのGaAsヘテロエピ
タキシャル形成は、GaAsの2段階成長が一般的であ
る。まず、MOCVD装置で(110)方向に数度のオ
フ角をもつ(100)Si単結晶基板を900℃以上で
熱処理することによって表面酸化層を除去する。
[0014] GaAs heteroepitaxial formation on a Si single crystal substrate generally involves two-step growth of GaAs. First, a surface oxide layer is removed by heat-treating a (100) Si single crystal substrate having an off-angle of several degrees in the (110) direction at 900 ° C. or higher by an MOCVD apparatus.

【0015】その後、AsH3 と有機金属であるTMG
(トリメチルガリウム)若しくはTEG(トリエチルガ
リウム)を原材料ガスとし、単結晶基板に吹き付けるこ
とでエピタキシャル形成を行う。
Then, AsH 3 and TMG which is an organic metal are used.
Epitaxial formation is performed by using (trimethylgallium) or TEG (triethylgallium) as a raw material gas and spraying the same on a single crystal substrate.

【0016】基板温度300〜450℃でGaAs非晶
質層をSi単結晶基板4上に10〜100nm形成後、
600〜700℃に昇温しGaAs層3を2〜5μm形
成する(図1)。
After forming a GaAs amorphous layer at a substrate temperature of 300 to 450 ° C. on a Si single crystal substrate 4 to a thickness of 10 to 100 nm,
The temperature is raised to 600 to 700 ° C. to form a GaAs layer 3 of 2 to 5 μm (FIG. 1).

【0017】Si単結晶基板4上に形成されたGaAs
から成るバッファ層3上に、原材料ガスとしてTMA
(トリメチルアルミニウム)を用いて、AlAs層2を
0.05〜1μm形成する。その後、AlAs層2上に
厚み0.05〜0.1μmのGaAsから成るキャップ
層1を形成する。その後、エピタキシャル成長を一時中
断し、基板4を反応炉から取り出す。なお、キャップ層
1は、基板4を大気中に取り出すとAlAs層2が短時
間で自然酸化することから、これを防止するために形成
する(図1)。
GaAs formed on Si single crystal substrate 4
On the buffer layer 3 composed of
(Trimethylaluminum) is used to form an AlAs layer 2 having a thickness of 0.05 to 1 μm. Thereafter, a cap layer 1 made of GaAs having a thickness of 0.05 to 0.1 μm is formed on the AlAs layer 2. Thereafter, the epitaxial growth is temporarily suspended, and the substrate 4 is taken out of the reaction furnace. The cap layer 1 is formed to prevent the AlAs layer 2 from spontaneously oxidizing in a short time when the substrate 4 is taken out into the atmosphere (FIG. 1).

【0018】AlAs層2を上面から酸化するために、
キャップ層1にフォトリソグラフィーで開口部5を形成
する(図2−5)。開口部5の幅L1は0.5〜1μ
m、開口部5の間隔L2は0.5μm以上とする。エッ
チング溶液は、アンモニア水と過酸化水素の混合液でp
H=7.04±0.02となるものを用いると、AlA
s層2の上面でエッチングが停止する。キャップ層1の
開口部5の間隔L2が0.5μmより小さいと、AlA
s層2を酸化する時にキャップ層1の剥離が起こる可能
性がある(図2)。開口部5の幅L1を1μm以下とす
るのは開口部を設けるために発生するAl砒素層の自然
酸化領域を最小にするためである。また、同じ目的で開
口部5の領域を残ったキャップ層領域より小さくするた
めに間隔L2を0.5μm以上として自然酸化領域を小
さくする。
In order to oxidize the AlAs layer 2 from the upper surface,
An opening 5 is formed in the cap layer 1 by photolithography (FIG. 2-5). The width L1 of the opening 5 is 0.5 to 1 μm
m, and the interval L2 between the openings 5 is 0.5 μm or more. The etching solution is a mixture of ammonia water and hydrogen peroxide.
When a material having H = 7.04 ± 0.02 is used, AlA
Etching stops on the upper surface of the s layer 2. If the distance L2 between the openings 5 of the cap layer 1 is smaller than 0.5 μm, the AlA
When the s layer 2 is oxidized, the cap layer 1 may peel off (FIG. 2). The width L1 of the opening 5 is set to 1 μm or less in order to minimize the natural oxidized region of the Al arsenic layer generated for providing the opening. Further, in order to make the region of the opening 5 smaller than the remaining cap layer region for the same purpose, the interval L2 is set to 0.5 μm or more to reduce the size of the natural oxidation region.

【0019】キャップ層1に開口部5を形成した後、A
lAs層2を酸化する。AlAsを酸するには、酸化炉
内に60〜90℃の純水を窒素で1〜10L/minバ
ブリング導入したウェット酸化を400〜500℃で行
う。開口部5の幅と間隔、および酸化条件にもよるが、
開口部5の間隔L1を10μmとすると、約10分でA
lAs層2の全面を酸化することが可能である(図
2)。
After the opening 5 is formed in the cap layer 1, A
The lAs layer 2 is oxidized. In order to acidify AlAs, wet oxidation is performed at 400 to 500 ° C. by introducing pure water at 60 to 90 ° C. into the oxidation furnace by bubbling with nitrogen at 1 to 10 L / min. Depending on the width and spacing of the openings 5 and the oxidation conditions,
Assuming that the interval L1 between the openings 5 is 10 μm, A
The entire surface of the lAs layer 2 can be oxidized (FIG. 2).

【0020】AlAs層2を酸化した後に、GaAsか
ら成る第2のバッファ層7を2〜3μm程度形成する。
第2のバッファ層7は、AlAs層2上に残っているキ
ャップ層1上から成長するが、ラテラル成長により全面
に形成することが可能となる。これによりキャップ層1
の開口部5上の領域7a部分も欠陥密度が低くなる(図
3)。
After oxidizing the AlAs layer 2, a second buffer layer 7 made of GaAs is formed to a thickness of about 2 to 3 μm.
The second buffer layer 7 grows from the cap layer 1 remaining on the AlAs layer 2, but can be formed on the entire surface by lateral growth. Thereby, the cap layer 1
The defect density also decreases in the region 7a above the opening 5 (FIG. 3).

【0021】転位密度の低いGaAs領域7aが形成さ
れた第2のバッファ層7の表面上に、1×1016〜10
17cm-3程度Siをドープしたn型GaAsから成る活
性層9を0.05〜0.2μm程度エピタキシャル形成
する。また、必要に応じ、コンタクト層10として1×
101718cm-3程度Siドープをしたn+ 型GaAs
を0.1〜0.2μm程度エピタキシャル形成する(図
4)。
On the surface of the second buffer layer 7 in which the GaAs region 7a having a low dislocation density is formed, 1 × 10 16 to 10 × 10 16
An active layer 9 of n-type GaAs doped with Si of about 17 cm -3 is epitaxially formed to a thickness of about 0.05 to 0.2 μm. If necessary, 1 ×
N + -type GaAs doped with about 10 17 to 18 cm -3
Is epitaxially formed to a thickness of about 0.1 to 0.2 μm (FIG. 4).

【0022】MESFET動作領域を限定するためのメ
サを形成する。通常はフォトリソで、おおよそ数百μm
角の領域のエッチングマスクを形成し、エッチングを行
う。エッチングは過酸化水素と酸若しくはアルカリの混
合液を用いる。一般的には硫酸:過酸化水素:水=1:
8:8の混合液を用いる。メサを形成する深さは、デバ
イス動作層9と第一のバッファ層3までをエッチングす
るため、作製するデバイスにもよるが、1〜数μmの深
さになる(図4)。
A mesa for defining a MESFET operation region is formed. Usually photolithography, approximately several hundred μm
An etching mask is formed in the corner region, and etching is performed. For the etching, a mixed solution of hydrogen peroxide and an acid or an alkali is used. Generally, sulfuric acid: hydrogen peroxide: water = 1:
An 8: 8 mixture is used. The depth at which the mesa is formed depends on the device to be manufactured because the device operation layer 9 and the first buffer layer 3 are etched, but the depth is 1 μm to several μm (FIG. 4).

【0023】その後、メサ領域表面にMESFET構造
を形成する。なお、この時、ゲート電極12を第2のバ
ッファ層7内において、第1のバッファ層3のキャップ
層1の開口部5上の領域7aに相当する欠陥密度の低い
領域に位置させる。ソース電極11とドレイン電極12
は欠陥密度の高い領域7bに位置するが、ゲート電極側
の一部が欠陥密度の低い領域7bに存在するようにする
(図4)。
Thereafter, a MESFET structure is formed on the surface of the mesa region. At this time, the gate electrode 12 is positioned in the second buffer layer 7 in a region having a low defect density corresponding to the region 7 a on the opening 5 of the cap layer 1 of the first buffer layer 3. Source electrode 11 and drain electrode 12
Are located in the region 7b with a high defect density, but a part on the gate electrode side is present in the region 7b with a low defect density (FIG. 4).

【0024】[0024]

【発明の効果】以上のように、本発明に係る半導体基板
の製造方法では、バッファ層内に厚さ50nm〜100
0nmのAlAs層を設け、その上にGaAsから成る
厚さ50nm〜100nmのキャップ層を形成し、この
キャップ層に幅L1=0.5〜1μmのスリット状開口
部を間隔L2=0.5μm以上で複数形成し、この開口
部から前記AlAs層を酸化することから、ヘテロエピ
基板上に作製されたMESFETは、バッファ層内に酸
化AlAs層が存在することで電気的に分離される。そ
のため、基板側へのリーク電流がなくなり、メサ領域上
に形成される電極の寄生容量を大きく低減することがで
きる。
As described above, in the method of manufacturing a semiconductor substrate according to the present invention, a thickness of 50 to 100 nm is formed in the buffer layer.
An AlAs layer having a thickness of 0 nm is provided, a cap layer made of GaAs having a thickness of 50 nm to 100 nm is formed thereon, and a slit-like opening having a width L1 of 0.5 to 1 μm is formed on the cap layer at a distance L2 of 0.5 μm or more. Since the AlAs layer is oxidized from the opening, the MESFET fabricated on the heteroepitaxial substrate is electrically separated by the presence of the oxidized AlAs layer in the buffer layer. Therefore, there is no leakage current to the substrate side, and the parasitic capacitance of the electrode formed on the mesa region can be greatly reduced.

【0025】また、AlAs層の酸化を上面から行うた
めに、パワーアンプ等の大面積のMESFETの形成が
短時間で形成できる。
Also, since the AlAs layer is oxidized from the upper surface, a large-area MESFET such as a power amplifier can be formed in a short time.

【0026】さらに、AlAs酸化後にラテラル成長を
行ない、GaAsキャップ層の開口部部領域上に転位欠
陥の少ない第2のバッファ層を形成することが可能とな
り、この領域上にMESFET構造のゲート電極を形成
すると、デバイス特性を大幅に改善することができる。
Further, lateral growth is performed after AlAs oxidation, and a second buffer layer having few dislocation defects can be formed on the opening region of the GaAs cap layer. A gate electrode of the MESFET structure is formed on this region. When formed, device characteristics can be significantly improved.

【図面の簡単な説明】[Brief description of the drawings]

【図1】請求項1に係る半導体基板の製造方法の一実施
形態を示す概略図である。
FIG. 1 is a schematic view showing one embodiment of a method for manufacturing a semiconductor substrate according to claim 1;

【図2】請求項1に係る半導体基板の製造方法の他の実
施形態を示す概略図である。
FIG. 2 is a schematic view showing another embodiment of the method for manufacturing a semiconductor substrate according to claim 1;

【図3】請求項3に係る半導体基板の製造方法の一実施
形態を示す概略図である。
FIG. 3 is a schematic view showing one embodiment of a method for manufacturing a semiconductor substrate according to claim 3;

【図4】請求項3に係る半導体基板の製造方法の他の実
施形態を示す概略図である。
FIG. 4 is a schematic view showing another embodiment of the method for manufacturing a semiconductor substrate according to claim 3;

【図5】従来の半導体基板の製造方法を示す図である。FIG. 5 is a view showing a conventional method of manufacturing a semiconductor substrate.

【図6】従来の他の半導体基板の製造方法を示す図であ
る。
FIG. 6 is a diagram showing another conventional method for manufacturing a semiconductor substrate.

【符号の説明】[Explanation of symbols]

1:キャップ層、2:AlAs層、2a:AlAs酸化
層、3:バッファ層、4:基板、5:開口部、7:第2
のバッファ層、9:活性層、10:コンタクト層、1
1:ソース電極、12:ゲート電極、13:ドレイン電
極、14:バリア層、15:チャンネル層、16:Ga
As基板、L1:開口部の幅、L2:開口部の間隔
1: cap layer, 2: AlAs layer, 2a: AlAs oxide layer, 3: buffer layer, 4: substrate, 5: opening, 7: second
Buffer layer, 9: active layer, 10: contact layer, 1
1: Source electrode, 12: Gate electrode, 13: Drain electrode, 14: Barrier layer, 15: Channel layer, 16: Ga
As substrate, L1: width of opening, L2: interval between openings

Claims (3)

【特許請求の範囲】[Claims] 【請求項1】 基板上に化合物半導体から成るバッファ
層と活性層を形成する半導体基板の製造方法において、
前記のバッファ層上に厚さ50nm〜1000nmのA
lAs層とキャップ層を形成し、このキャップ層に幅L
1=0.5〜1μmのスリット状開口部を間隔L2=
0.5μm以上で複数形成し、この開口部から前記Al
As層を酸化することを特徴とする半導体基板の製造方
法。
1. A method for manufacturing a semiconductor substrate, comprising forming a buffer layer made of a compound semiconductor and an active layer on a substrate,
A having a thickness of 50 nm to 1000 nm is formed on the buffer layer.
An As layer and a cap layer are formed.
1 = Slit-like opening of 0.5 to 1 μm is spaced L2 =
A plurality of layers having a thickness of 0.5 μm or more are formed.
A method for manufacturing a semiconductor substrate, comprising oxidizing an As layer.
【請求項2】 前記キャップ層が厚さ50nm〜100
nmのGaAsから成ることを特徴とする請求項1に記
載の半導体基板の製造方法。
2. The method according to claim 1, wherein said cap layer has a thickness of 50 nm to 100 nm.
2. The method according to claim 1, comprising GaAs of nm.
【請求項3】 前記開口部とキャップ層上に第2のバッ
ファ層を形成することを特徴とする請求項1に記載の半
導体基板の製造方法。
3. The method according to claim 1, wherein a second buffer layer is formed on the opening and the cap layer.
JP2070999A 1999-01-28 1999-01-28 Manufacture of semiconductor substrate Pending JP2000223502A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2070999A JP2000223502A (en) 1999-01-28 1999-01-28 Manufacture of semiconductor substrate

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2070999A JP2000223502A (en) 1999-01-28 1999-01-28 Manufacture of semiconductor substrate

Publications (1)

Publication Number Publication Date
JP2000223502A true JP2000223502A (en) 2000-08-11

Family

ID=12034684

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2070999A Pending JP2000223502A (en) 1999-01-28 1999-01-28 Manufacture of semiconductor substrate

Country Status (1)

Country Link
JP (1) JP2000223502A (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7132351B2 (en) 2003-07-25 2006-11-07 Rohm Co., Ltd. Method of fabricating a compound semiconductor layer

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7132351B2 (en) 2003-07-25 2006-11-07 Rohm Co., Ltd. Method of fabricating a compound semiconductor layer

Similar Documents

Publication Publication Date Title
US7550784B2 (en) Nitride-based transistors and methods of fabrication thereof using non-etched contact recesses
US6534801B2 (en) GaN-based high electron mobility transistor
JP2817995B2 (en) III-V compound semiconductor heterostructure substrate and III-V compound heterostructure semiconductor device
TWI476914B (en) Semiconductor device and method for manufacturing semiconductor device
US20110180903A1 (en) Semiconductor substrate, electronic device and method for manufacturing semiconductor substrate
JP2001230407A (en) Semiconductor device
JP2007165431A (en) Field effect transistor, and method of fabrication same
JP2014072397A (en) Compound semiconductor device and method of manufacturing the same
JP2011171595A (en) Method of manufacturing compound semiconductor device, and compound semiconductor device
JPH09307097A (en) Semiconductor device
JPH09330916A (en) Method for etching nitride compound semiconductor and manufacture of semiconductor device
JP2008091699A (en) Method of manufacturing semiconductor transistor
US20110180849A1 (en) Semiconductor substrate, electronic device and method for manufacturing semiconductor substrate
US8283700B2 (en) Field effect transistor and manufacturing method thereof
CN109300974B (en) Nonpolar InAlN/GaN high electron mobility transistor and preparation method thereof
JP4228250B2 (en) Compound semiconductor device
US20230290834A1 (en) ENHANCEMENT-MODE GaN HFET
JP3634627B2 (en) Insulated gate bipolar transistor and manufacturing method thereof
JP2000223502A (en) Manufacture of semiconductor substrate
WO2021214933A1 (en) Method for producing semiconductor device
WO2023223375A1 (en) Semiconductor multilayer structure, method for producing same, and method for producing semiconductor device
JP5134797B2 (en) GaN-based semiconductor device, manufacturing method thereof, and GaN-based semiconductor device
JP3393804B2 (en) Field effect transistor and method for forming the same
JP3520625B2 (en) Method for manufacturing semiconductor device
JP3405684B2 (en) Field effect transistor and method of manufacturing the same