JP2000222238A - インサーキットエミュレータおよびインサーキットエミュレーション方法 - Google Patents
インサーキットエミュレータおよびインサーキットエミュレーション方法Info
- Publication number
- JP2000222238A JP2000222238A JP11025585A JP2558599A JP2000222238A JP 2000222238 A JP2000222238 A JP 2000222238A JP 11025585 A JP11025585 A JP 11025585A JP 2558599 A JP2558599 A JP 2558599A JP 2000222238 A JP2000222238 A JP 2000222238A
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- clock
- target
- emulation
- clock signal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Test And Diagnosis Of Digital Computers (AREA)
Abstract
(57)【要約】
【課題】 サブクロック使用時も処理速度の維持を可能
としたインサーキットエミュレータを得る。 【解決手段】 エミュレーションクロック回路１は、自
前のエミュレーションクロック信号１６を生成する。ク
ロック切換回路２は、ターゲットクロック回路７から出
力されるターゲットクロック信号２１とエミュレーショ
ンクロック信号１６の何れか一方を選択して出力する。
プロセッサ３は、エミュレーションをモニタするモニタ
プログラム４のモニタデータ信号１８に基づきクロック
切換回路２の選択を制御する。この構成により、モニタ
プログラム４の中で必要最小限の命令ステップだけがタ
ーゲットクロック信号２１で動作し、それ以外は高速の
エミュレーションクロック信号１６を用いて動作させる
ことができる。このため、モニタプログラム４の応答時
間を短くでき、且つプログラムのダウンロード時間も短
縮することが可能となる。
としたインサーキットエミュレータを得る。 【解決手段】 エミュレーションクロック回路１は、自
前のエミュレーションクロック信号１６を生成する。ク
ロック切換回路２は、ターゲットクロック回路７から出
力されるターゲットクロック信号２１とエミュレーショ
ンクロック信号１６の何れか一方を選択して出力する。
プロセッサ３は、エミュレーションをモニタするモニタ
プログラム４のモニタデータ信号１８に基づきクロック
切換回路２の選択を制御する。この構成により、モニタ
プログラム４の中で必要最小限の命令ステップだけがタ
ーゲットクロック信号２１で動作し、それ以外は高速の
エミュレーションクロック信号１６を用いて動作させる
ことができる。このため、モニタプログラム４の応答時
間を短くでき、且つプログラムのダウンロード時間も短
縮することが可能となる。
Description
【０００１】
【発明の属する技術分野】本発明は、ターゲットシステ
ムのエミュレーションを実行するインサーキットエミュ
レータおよびインサーキットエミュレーション方法に関
する。
ムのエミュレーションを実行するインサーキットエミュ
レータおよびインサーキットエミュレーション方法に関
する。
【０００２】
【従来の技術】従来、インサーキットエミュレータおよ
びインサーキットエミュレーション方法は一般に、所定
のクロック信号に基づいてエミュレート動作を実行す
る。このクロック信号は、ターゲットシステムから供給
されるのが一般的である。
びインサーキットエミュレーション方法は一般に、所定
のクロック信号に基づいてエミュレート動作を実行す
る。このクロック信号は、ターゲットシステムから供給
されるのが一般的である。
【０００３】また、他の従来例２として、特開昭５８−
４０６４２号公報で示されるように、ターゲットシステ
ムから供給されるクロック信号とは別に、インサーキッ
トエミュレータに内蔵したクロック信号と、ターゲット
システムから供給されるクロック信号とを、選択する回
路を備えるものも知られている。
４０６４２号公報で示されるように、ターゲットシステ
ムから供給されるクロック信号とは別に、インサーキッ
トエミュレータに内蔵したクロック信号と、ターゲット
システムから供給されるクロック信号とを、選択する回
路を備えるものも知られている。
【０００４】モニタプログラムは、インサーキットエミ
ュレータを制御して、ターゲットシステムのメモリ上に
ユーザプログラムをダウンロードしたり、ターゲットシ
ステムのメモリをリードしたり、Ｉ／Ｏの値をリードラ
イトしたりと言う作業を、ユーザプログラムをエミュレ
ーションするプロセッサに対して行わせる。
ュレータを制御して、ターゲットシステムのメモリ上に
ユーザプログラムをダウンロードしたり、ターゲットシ
ステムのメモリをリードしたり、Ｉ／Ｏの値をリードラ
イトしたりと言う作業を、ユーザプログラムをエミュレ
ーションするプロセッサに対して行わせる。
【０００５】一般に、インサーキットエミュレータを制
御するためのプログラム（モニタプログラム）は、前述
のごとくターゲットシステムから入力されるクロック信
号を用いて、ユーザプログラムの動作周波数と同じ周波
数で動作している。
御するためのプログラム（モニタプログラム）は、前述
のごとくターゲットシステムから入力されるクロック信
号を用いて、ユーザプログラムの動作周波数と同じ周波
数で動作している。
【０００６】なお、従来例３として、特開平４−１２７
２４４号公報の「マイクロコンピュータ」では、スーパ
バイザ割り込み中にその状態を知らせる信号を用いるこ
とにより、スーパバイザ割り込み中にＣＰＵ内部の動作
周波数を遅く変更し、メモリに低速度のものを使用可能
とする技術が開示されている。
２４４号公報の「マイクロコンピュータ」では、スーパ
バイザ割り込み中にその状態を知らせる信号を用いるこ
とにより、スーパバイザ割り込み中にＣＰＵ内部の動作
周波数を遅く変更し、メモリに低速度のものを使用可能
とする技術が開示されている。
【０００７】ところで、近年、システムの低消費電力化
の要求に伴って、クロック信号として数ＫＨｚのサブク
ロック機能を持つプロセッサが登場している。このプロ
セッサを用いたシステムでは、サブクロック使用時は数
ＫＨｚの低い周波数でプロセッサが動作するようになっ
ている。
の要求に伴って、クロック信号として数ＫＨｚのサブク
ロック機能を持つプロセッサが登場している。このプロ
セッサを用いたシステムでは、サブクロック使用時は数
ＫＨｚの低い周波数でプロセッサが動作するようになっ
ている。
【０００８】
【発明が解決しようとする課題】しかしながら、上記の
従来技術では、モニタプログラムがターゲットシステム
のクロック信号を用いるようなインサーキットエミュレ
ータの場合、サブクロックが使用される低い周波数でプ
ロセッサが動作すると、モニタプログラムそのものの動
作が遅くなってしまう。その結果として、インサーキッ
トエミュレータの動作全体が非常に遅くなってしまうと
いう問題が生じる。
従来技術では、モニタプログラムがターゲットシステム
のクロック信号を用いるようなインサーキットエミュレ
ータの場合、サブクロックが使用される低い周波数でプ
ロセッサが動作すると、モニタプログラムそのものの動
作が遅くなってしまう。その結果として、インサーキッ
トエミュレータの動作全体が非常に遅くなってしまうと
いう問題が生じる。
【０００９】例えば、エミュレータのエミュレーション
メモリにユーザプログラムを書き込もうとした時、この
低周波数で書き込みプログラムが動くので、以前の数十
ＭＨｚで動作していた時と比べて数十倍の書き込み時間
が掛かってしまう。
メモリにユーザプログラムを書き込もうとした時、この
低周波数で書き込みプログラムが動くので、以前の数十
ＭＨｚで動作していた時と比べて数十倍の書き込み時間
が掛かってしまう。
【００１０】また、場合によっては、モニタプログラム
とコマンドのやり取りをするホストシステムとの通信に
おいて、モニタプログラムからの応答が遅くなる。この
ため、ホストシステム側がハングアップと誤って判断し
てしまうという問題も生じる。
とコマンドのやり取りをするホストシステムとの通信に
おいて、モニタプログラムからの応答が遅くなる。この
ため、ホストシステム側がハングアップと誤って判断し
てしまうという問題も生じる。
【００１１】また、外部からの供給クロックを変える場
合、クロック切換え時に、異なるクロック信号の位相差
のためにハザードが発生する。
合、クロック切換え時に、異なるクロック信号の位相差
のためにハザードが発生する。
【００１２】そのため、クロックを切換える場合は、ホ
ストシステム側からプロセッサを制御して一時的にリセ
ット状態として、その間に切換えを行なわなければなら
ない。その結果として、インサーキットエミュレータ全
体の処理速度の改善は望めない。
ストシステム側からプロセッサを制御して一時的にリセ
ット状態として、その間に切換えを行なわなければなら
ない。その結果として、インサーキットエミュレータ全
体の処理速度の改善は望めない。
【００１３】本発明は、サブクロック使用時も処理速度
の維持を可能としたインサーキットエミュレータおよび
インサーキットエミュレーション方法を提供することを
目的とする。
の維持を可能としたインサーキットエミュレータおよび
インサーキットエミュレーション方法を提供することを
目的とする。
【００１４】
【課題を解決するための手段】かかる目的を達成するた
め、請求項１に記載の発明のインサーキットエミュレー
タは、所定のターゲットシステムと接続され該システム
のエミュレーションを行うインサーキットエミュレータ
であり、エミュレーションクロック信号を生成するエミ
ュレーションクロック回路と、ターゲットシステムが保
有するターゲットクロック回路から出力されるターゲッ
トクロック信号とエミュレーションクロック信号の何れ
か一方を選択して出力するクロック切換回路と、エミュ
レーションをモニタするモニタプログラムのモニタデー
タに基づきクロック切換回路の選択を制御するプロセッ
サとを有して構成され、モニタプログラムのステップに
基づき選択を行うことを特徴としている。
め、請求項１に記載の発明のインサーキットエミュレー
タは、所定のターゲットシステムと接続され該システム
のエミュレーションを行うインサーキットエミュレータ
であり、エミュレーションクロック信号を生成するエミ
ュレーションクロック回路と、ターゲットシステムが保
有するターゲットクロック回路から出力されるターゲッ
トクロック信号とエミュレーションクロック信号の何れ
か一方を選択して出力するクロック切換回路と、エミュ
レーションをモニタするモニタプログラムのモニタデー
タに基づきクロック切換回路の選択を制御するプロセッ
サとを有して構成され、モニタプログラムのステップに
基づき選択を行うことを特徴としている。
【００１５】また、上記のプロセッサは、ターゲットシ
ステムのアドレスバスおよびデータバスと接続され、タ
ーゲットアクセス処理のバスサイクルの前後だけをター
ゲットに切り換え動作を制御し、エミュレーションクロ
ック信号とターゲットクロック信号との同期をとりなが
ら切換回路による選択を行うとよい。
ステムのアドレスバスおよびデータバスと接続され、タ
ーゲットアクセス処理のバスサイクルの前後だけをター
ゲットに切り換え動作を制御し、エミュレーションクロ
ック信号とターゲットクロック信号との同期をとりなが
ら切換回路による選択を行うとよい。
【００１６】さらに、クロック切換回路は、選択に基づ
くクロック切換が遷移中であることを示す切換え中信号
を、ターゲットクロック信号に同期してプロセッサへ出
力するとよい。
くクロック切換が遷移中であることを示す切換え中信号
を、ターゲットクロック信号に同期してプロセッサへ出
力するとよい。
【００１７】請求項５に記載の発明のインサーキットエ
ミュレーション方法は、所定のターゲットシステムと接
続され該システムのエミュレーションを行うインサーキ
ットエミュレーション方法であり、エミュレーションク
ロック信号を生成するエミュレーションクロック生成工
程と、ターゲットシステムが保有するターゲットクロッ
ク回路から出力されるターゲットクロック信号とエミュ
レーションクロック信号の何れか一方を選択して出力す
るクロック切換工程と、エミュレーションをモニタする
モニタプログラムのモニタデータに基づきクロック切換
工程の選択を制御する制御工程とを有して構成され、モ
ニタプログラムのステップに基づき選択を行うとよい。
ミュレーション方法は、所定のターゲットシステムと接
続され該システムのエミュレーションを行うインサーキ
ットエミュレーション方法であり、エミュレーションク
ロック信号を生成するエミュレーションクロック生成工
程と、ターゲットシステムが保有するターゲットクロッ
ク回路から出力されるターゲットクロック信号とエミュ
レーションクロック信号の何れか一方を選択して出力す
るクロック切換工程と、エミュレーションをモニタする
モニタプログラムのモニタデータに基づきクロック切換
工程の選択を制御する制御工程とを有して構成され、モ
ニタプログラムのステップに基づき選択を行うとよい。
【００１８】また、上記の制御工程は、ターゲットシス
テムのアドレスバスおよびデータバスと接続され、ター
ゲットアクセス処理のバスサイクルの前後だけをターゲ
ットに、切り換え動作を制御し、エミュレーションクロ
ック信号とターゲットクロック信号との同期をとりなが
ら切換工程による選択を行うとよい。
テムのアドレスバスおよびデータバスと接続され、ター
ゲットアクセス処理のバスサイクルの前後だけをターゲ
ットに、切り換え動作を制御し、エミュレーションクロ
ック信号とターゲットクロック信号との同期をとりなが
ら切換工程による選択を行うとよい。
【００１９】さらに、クロック切換工程は、選択に基づ
くクロック切換が遷移中であることを示す切換え中信号
を、ターゲットクロック信号に同期してプロセッサへ出
力するとよい。
くクロック切換が遷移中であることを示す切換え中信号
を、ターゲットクロック信号に同期してプロセッサへ出
力するとよい。
【００２０】
【発明の実施の形態】次に、添付図面を参照して本発明
によるインサーキットエミュレータおよびインサーキッ
トエミュレーション方法の実施の形態を詳細に説明す
る。図１〜図５を参照すると、本発明のインサーキット
エミュレータおよびインサーキットエミュレーション方
法の一実施形態が示されている。
によるインサーキットエミュレータおよびインサーキッ
トエミュレーション方法の実施の形態を詳細に説明す
る。図１〜図５を参照すると、本発明のインサーキット
エミュレータおよびインサーキットエミュレーション方
法の一実施形態が示されている。
【００２１】図１は、本発明の一実施形態の構成例を示
すインサーキットエミュレータのブロック図である。図
１において、本実施形態のインサーキットエミュレータ
１０は、エミュレーションクロック回路１、クロック切
換回路２、プロセッサ３、モニタプログラム４を有して
構成される。また、ターゲットシステム２０は、ターゲ
ットクロック回路７およびターゲットメモリ・Ｉ／Ｏ８
を有している。
すインサーキットエミュレータのブロック図である。図
１において、本実施形態のインサーキットエミュレータ
１０は、エミュレーションクロック回路１、クロック切
換回路２、プロセッサ３、モニタプログラム４を有して
構成される。また、ターゲットシステム２０は、ターゲ
ットクロック回路７およびターゲットメモリ・Ｉ／Ｏ８
を有している。
【００２２】上記に構成されるインサーキットエミュレ
ータ１０は、デバックの対象となるターゲットシステム
２０とターゲットアドレスバス１１、およびターゲット
データバス１２で接続される。この信号線を通じてプロ
セッサ３は、ターゲットシステム２０のメモリやＩ／Ｏ
８をアクセスする。またこれとは別に、プロセッサ３に
は、デバックの種々のコマンドを処理するためのモニタ
プログラム４が接続されている。
ータ１０は、デバックの対象となるターゲットシステム
２０とターゲットアドレスバス１１、およびターゲット
データバス１２で接続される。この信号線を通じてプロ
セッサ３は、ターゲットシステム２０のメモリやＩ／Ｏ
８をアクセスする。またこれとは別に、プロセッサ３に
は、デバックの種々のコマンドを処理するためのモニタ
プログラム４が接続されている。
【００２３】一般的にインサーキットエミュレータおよ
びインサーキットエミュレーション方法は、ターゲット
システムに対して透過性を必要とする。このために、シ
ステムに供給するターゲットクロック信号２１をターゲ
ットシステム２０上のターゲットクロック回路７から得
る。本実施形態では、これとは別に、常にプロセッサ３
を最高動作周波数で動作させるためのエミュレーション
クロック回路１が置かれる。
びインサーキットエミュレーション方法は、ターゲット
システムに対して透過性を必要とする。このために、シ
ステムに供給するターゲットクロック信号２１をターゲ
ットシステム２０上のターゲットクロック回路７から得
る。本実施形態では、これとは別に、常にプロセッサ３
を最高動作周波数で動作させるためのエミュレーション
クロック回路１が置かれる。
【００２４】ターゲットクロック回路７とエミュレーシ
ョンクロック回路１のそれぞれの出力クロックは、何れ
か一方がクロック切換回路２にて選択された後、クロッ
ク信号１３としてプロセッサ３に供給される。このエミ
ュレーションクロック回路１については、その詳細を後
述する。
ョンクロック回路１のそれぞれの出力クロックは、何れ
か一方がクロック切換回路２にて選択された後、クロッ
ク信号１３としてプロセッサ３に供給される。このエミ
ュレーションクロック回路１については、その詳細を後
述する。
【００２５】上記クロック信号の切換えは、プロセッサ
３から出力されるクロック切換え信号１４により行われ
る。なお、このクロック切換え信号１４は、前述のモニ
タプログラム４によって制御可能な信号である。
３から出力されるクロック切換え信号１４により行われ
る。なお、このクロック切換え信号１４は、前述のモニ
タプログラム４によって制御可能な信号である。
【００２６】さらに、モニタプログラム４中で切換えの
遷移を確認するために、プロセッサ３は、クロック切換
回路２の出力する切換え中信号１５を読むことができ
る。
遷移を確認するために、プロセッサ３は、クロック切換
回路２の出力する切換え中信号１５を読むことができ
る。
【００２７】（動作の説明）実施形態の動作手順例を図
２、図３、および図４を用いて説明する。図２は、図１
に示すインサーキットエミュレータ１０を制御するモニ
タプログラム４の一実施形態を示すフローチャートであ
る。図３は、モニタプログラム４からターゲットアクセ
ス処理に遷移する時のクロック切換えの状態を示すタイ
ミングチャートである。また、図４は、ターゲットアク
セス処理終了後からモニタプログラムに遷移する時のク
ロック切換えの状態を示すタイミングチャートである。
２、図３、および図４を用いて説明する。図２は、図１
に示すインサーキットエミュレータ１０を制御するモニ
タプログラム４の一実施形態を示すフローチャートであ
る。図３は、モニタプログラム４からターゲットアクセ
ス処理に遷移する時のクロック切換えの状態を示すタイ
ミングチャートである。また、図４は、ターゲットアク
セス処理終了後からモニタプログラムに遷移する時のク
ロック切換えの状態を示すタイミングチャートである。
【００２８】図２のフローチャートに示すように、モニ
タプログラム４は、インサーキットエミュレータ１０の
起動時に、インサーキットエミュレータ１０の初期化を
行う（ステップＳ１）と共に、クロック切換え信号１４
を出力し、最高動作周波数で動作させるためにエミュレ
ーションクロック信号１６を選択する（ステップＳ
２）。
タプログラム４は、インサーキットエミュレータ１０の
起動時に、インサーキットエミュレータ１０の初期化を
行う（ステップＳ１）と共に、クロック切換え信号１４
を出力し、最高動作周波数で動作させるためにエミュレ
ーションクロック信号１６を選択する（ステップＳ
２）。
【００２９】その後、モニタプログラム４は、インサー
キットエミュレータ１０に接続される不図示のホストシ
ステムからのコマンドを受け付ける処理に入る。この後
は、コマンドの内容に従い処理を行う。しかし、一般的
には図示するごとく、インサーキットエミュレータ１０
の稼動中は、コマンドに対する処理とコマンド入力待ち
を繰り返し行う（ステップＳ３）。
キットエミュレータ１０に接続される不図示のホストシ
ステムからのコマンドを受け付ける処理に入る。この後
は、コマンドの内容に従い処理を行う。しかし、一般的
には図示するごとく、インサーキットエミュレータ１０
の稼動中は、コマンドに対する処理とコマンド入力待ち
を繰り返し行う（ステップＳ３）。
【００３０】さて、コマンドを受け付けるとモニタプロ
グラム４は、ターゲットアクセス処理を行う（ステップ
Ｓ６）直前に、プロセッサ３のクロック信号１３をター
ゲットクロック信号２１に切換える（ステップＳ４、Ｓ
５）。尚、ここで言うターゲットアクセス処理とは、タ
ーゲットメモリの読み書き、およびＩ／Ｏの読み書きを
総称する。
グラム４は、ターゲットアクセス処理を行う（ステップ
Ｓ６）直前に、プロセッサ３のクロック信号１３をター
ゲットクロック信号２１に切換える（ステップＳ４、Ｓ
５）。尚、ここで言うターゲットアクセス処理とは、タ
ーゲットメモリの読み書き、およびＩ／Ｏの読み書きを
総称する。
【００３１】そして、ターゲットアクセス処理（ステッ
プＳ６）終了直後に、クロック信号１３をエミュレーシ
ョンクロック信号１６に再び切換える（ステップＳ７、
Ｓ８）。これにより、ターゲットアクセス処理に必要な
命令レベルの非常に短いステップの時にのみ、ターゲッ
トクロック信号２１を使用することになる。さらに、そ
れぞれのクロックの切換え時には切換えの最中であるか
を判別し（ステップＳ８、Ｓ９）、それぞれ意図しない
クロックでアクセスがされることを防いでいる。
プＳ６）終了直後に、クロック信号１３をエミュレーシ
ョンクロック信号１６に再び切換える（ステップＳ７、
Ｓ８）。これにより、ターゲットアクセス処理に必要な
命令レベルの非常に短いステップの時にのみ、ターゲッ
トクロック信号２１を使用することになる。さらに、そ
れぞれのクロックの切換え時には切換えの最中であるか
を判別し（ステップＳ８、Ｓ９）、それぞれ意図しない
クロックでアクセスがされることを防いでいる。
【００３２】次に、図３および図４を用いて、上記のモ
ニタプログラムによって制御されるインサーキットエミ
ュレータ１０の回路の動作例について、タイミングチャ
ートに基づき説明する。
ニタプログラムによって制御されるインサーキットエミ
ュレータ１０の回路の動作例について、タイミングチャ
ートに基づき説明する。
【００３３】図３は、本実施形態で説明するモニタプロ
グラムの動作のうち、コマンドを受け取って、クロック
信号１３をターゲットクロック信号２１に切り換えた
後、ターゲットアクセス処理を行うまでの各信号のタイ
ミングを示すものである。
グラムの動作のうち、コマンドを受け取って、クロック
信号１３をターゲットクロック信号２１に切り換えた
後、ターゲットアクセス処理を行うまでの各信号のタイ
ミングを示すものである。
【００３４】モニタ処理の期間にコマンドを受け取る
と、プロセッサ３は、モニタプログラム４によりクロッ
ク切換え信号１４をクロック切換回路２に出力する。ク
ロック切換え信号１４がターゲットクロック信号２１を
選択すると、クロック切換回路２は、それまで使用して
いたエミュレーションクロック信号１６とターゲットク
ロック信号２１の同期をとりながら、クロック信号１３
の出力を切り換える。その時、クロック切換えが遷移中
であることを示すため、切換え中信号１５をターゲット
クロック信号２１に同期してプロセッサ３に対して出力
する。
と、プロセッサ３は、モニタプログラム４によりクロッ
ク切換え信号１４をクロック切換回路２に出力する。ク
ロック切換え信号１４がターゲットクロック信号２１を
選択すると、クロック切換回路２は、それまで使用して
いたエミュレーションクロック信号１６とターゲットク
ロック信号２１の同期をとりながら、クロック信号１３
の出力を切り換える。その時、クロック切換えが遷移中
であることを示すため、切換え中信号１５をターゲット
クロック信号２１に同期してプロセッサ３に対して出力
する。
【００３５】プロセッサ３は、クロックの切り換わりに
伴い、切換え遷移期間中、ターゲットクロック信号２１
でモニタプログラム４を継続して実行する。この様子
は、モニタアドレス信号１７が出力され、モニタデータ
信号１８がフェッチされていることからも解る。
伴い、切換え遷移期間中、ターゲットクロック信号２１
でモニタプログラム４を継続して実行する。この様子
は、モニタアドレス信号１７が出力され、モニタデータ
信号１８がフェッチされていることからも解る。
【００３６】モニタプログラム４は、クロック信号１３
がターゲットクロック信号２１に切り換わったことを検
出して、ターゲットアクセスを行う。この時、ターゲッ
トアドレスバス１１にアドレス信号が出力され、該当す
るターゲットデバイス（メモリ・Ｉ／Ｏ８）に対して、
リードまたはライトが発生する。この時のクロック信号
１３は、ターゲットクロック信号２１が用いられるた
め、低速のデバイスが存在してもアクセスが間に合わな
いことはない。
がターゲットクロック信号２１に切り換わったことを検
出して、ターゲットアクセスを行う。この時、ターゲッ
トアドレスバス１１にアドレス信号が出力され、該当す
るターゲットデバイス（メモリ・Ｉ／Ｏ８）に対して、
リードまたはライトが発生する。この時のクロック信号
１３は、ターゲットクロック信号２１が用いられるた
め、低速のデバイスが存在してもアクセスが間に合わな
いことはない。
【００３７】次に、図４にターゲットアクセス処理が終
了して、クロック信号をターゲットクロック信号２１か
らエミュレーションクロック信号１６に切換えを行い、
最高動作周波数でモニタプログラムが動作するまでを、
タイミングチャートにて示す。
了して、クロック信号をターゲットクロック信号２１か
らエミュレーションクロック信号１６に切換えを行い、
最高動作周波数でモニタプログラムが動作するまでを、
タイミングチャートにて示す。
【００３８】ターゲットアクセス処理が終了すると、ク
ロック信号１３は未だターゲットクロック信号２１の状
態のままモニタプログラム４に動作が遷移する。この切
換え遷移期間中にモニタプログラム４は、クロック切換
え信号１４をエミュレーションクロック信号１６を選択
するべく出力する。この信号により、クロック信号１３
は、それまで使用していたターゲットクロック信号２１
とエミュレーションクロック信号１６の同期をとりなが
ら、エミュレーションクロック信号１６に切換わる。
ロック信号１３は未だターゲットクロック信号２１の状
態のままモニタプログラム４に動作が遷移する。この切
換え遷移期間中にモニタプログラム４は、クロック切換
え信号１４をエミュレーションクロック信号１６を選択
するべく出力する。この信号により、クロック信号１３
は、それまで使用していたターゲットクロック信号２１
とエミュレーションクロック信号１６の同期をとりなが
ら、エミュレーションクロック信号１６に切換わる。
【００３９】切換え遷移期間が終了すると、モニタ処理
は、最高動作周波数で実行を始めるが、その時の切換え
中信号１５を使用した動作は図３と同様である。
は、最高動作周波数で実行を始めるが、その時の切換え
中信号１５を使用した動作は図３と同様である。
【００４０】図５は、図１のブロック図中に示すクロッ
ク切換回路２の一実施形態である。クロック切換回路２
自体は、前述のように、モニタプログラム４によってプ
ロセッサ３から出力されるクロック切換え信号１４で直
接切換えを行わず、一旦エミュレーションクロック信号
１６、ターゲットクロック信号２１の両方のクロックに
同期させて切換えることにより、位相差によるクロック
信号１３のハザードを防いでいる。
ク切換回路２の一実施形態である。クロック切換回路２
自体は、前述のように、モニタプログラム４によってプ
ロセッサ３から出力されるクロック切換え信号１４で直
接切換えを行わず、一旦エミュレーションクロック信号
１６、ターゲットクロック信号２１の両方のクロックに
同期させて切換えることにより、位相差によるクロック
信号１３のハザードを防いでいる。
【００４１】具体的には、ターゲットクロック信号２１
とエミュレーションクロック信号１６の両方がＬＯＷレ
ベルになるタイミングを、クロック切換え信号１４をＦ
ｌｉｐ／Ｆｌｏｐ３２でサンプリングし、同期をとった
信号でセレクタ３３を制御する。また、クロックの切換
え途中であることを示す切換え中信号１５は、エミュレ
ーションクロック信号１６と、前述の同期を取った後の
出力信号とのＥｘ−ＯＲ３４から生成する。
とエミュレーションクロック信号１６の両方がＬＯＷレ
ベルになるタイミングを、クロック切換え信号１４をＦ
ｌｉｐ／Ｆｌｏｐ３２でサンプリングし、同期をとった
信号でセレクタ３３を制御する。また、クロックの切換
え途中であることを示す切換え中信号１５は、エミュレ
ーションクロック信号１６と、前述の同期を取った後の
出力信号とのＥｘ−ＯＲ３４から生成する。
【００４２】上記の実施形態によれば、モニタプログラ
ムの中で、必要最小限の命令ステップだけがターゲット
クロック信号で動作し、それ以外は最高速のエミュレー
ションクロック信号を用いて動作させることができる。
このため、切換えを行わない場合に比べモニタプログラ
ムの応答時間を短くでき、且つプログラムのダウンロー
ド時間も短縮することが可能となる。
ムの中で、必要最小限の命令ステップだけがターゲット
クロック信号で動作し、それ以外は最高速のエミュレー
ションクロック信号を用いて動作させることができる。
このため、切換えを行わない場合に比べモニタプログラ
ムの応答時間を短くでき、且つプログラムのダウンロー
ド時間も短縮することが可能となる。
【００４３】例えば、３３ＭＨｚのエミュレーションク
ロック信号で動作した場合と、サブクロック３２ＫＨｚ
のターゲットクロック信号で動作した場合の、プログラ
ムのダウンロード時にメモリに書き込む１バイト当たり
の時間の差を示すと、３３ＭＨｚ動作時の１クロック
は、約３０ｎｓとなる。それに対して３２ＫＨｚ動作時
の１クロックは、３１μｓとなり約１０００倍の差が生
ずる。
ロック信号で動作した場合と、サブクロック３２ＫＨｚ
のターゲットクロック信号で動作した場合の、プログラ
ムのダウンロード時にメモリに書き込む１バイト当たり
の時間の差を示すと、３３ＭＨｚ動作時の１クロック
は、約３０ｎｓとなる。それに対して３２ＫＨｚ動作時
の１クロックは、３１μｓとなり約１０００倍の差が生
ずる。
【００４４】サブクロック動作時にプログラムのダウン
ロードに１６分かかっていたとすると、エミュレーショ
ンクロック信号の３３ＭＨｚ動作時では、ダウンロード
が約１秒で終了することとなる。
ロードに１６分かかっていたとすると、エミュレーショ
ンクロック信号の３３ＭＨｚ動作時では、ダウンロード
が約１秒で終了することとなる。
【００４５】尚、上述の実施形態は本発明の好適な実施
の一例である。但し、これに限定されるものではなく、
本発明の要旨を逸脱しない範囲内において種々変形実施
が可能である。
の一例である。但し、これに限定されるものではなく、
本発明の要旨を逸脱しない範囲内において種々変形実施
が可能である。
【００４６】
【発明の効果】以上の説明より明らかなように、本発明
のインサーキットエミュレータおよびインサーキットエ
ミュレーション方法は、エミュレーションクロック信号
を生成し、ターゲットシステムから出力されるターゲッ
トクロック信号とエミュレーションクロック信号の何れ
か一方を選択して出力し、エミュレーションをモニタす
るモニタプログラムのモニタデータに基づきクロック切
換の選択を制御し、モニタプログラムのステップに基づ
き選択を行う。
のインサーキットエミュレータおよびインサーキットエ
ミュレーション方法は、エミュレーションクロック信号
を生成し、ターゲットシステムから出力されるターゲッ
トクロック信号とエミュレーションクロック信号の何れ
か一方を選択して出力し、エミュレーションをモニタす
るモニタプログラムのモニタデータに基づきクロック切
換の選択を制御し、モニタプログラムのステップに基づ
き選択を行う。
【００４７】よって、モニタプログラムの中で必要最小
限の命令ステップだけがターゲットクロック信号で動作
し、それ以外は高速のエミュレーションクロック信号を
用いて動作させることができる。このため、切換えを行
わない場合に比べモニタプログラムの応答時間を短くで
き、且つプログラムのダウンロード時間も短縮すること
が可能となる。
限の命令ステップだけがターゲットクロック信号で動作
し、それ以外は高速のエミュレーションクロック信号を
用いて動作させることができる。このため、切換えを行
わない場合に比べモニタプログラムの応答時間を短くで
き、且つプログラムのダウンロード時間も短縮すること
が可能となる。
【図１】本発明のインサーキットエミュレータの実施形
態の構成例を示すブロック図である。
態の構成例を示すブロック図である。
【図２】インサーキットエミュレーション方法の手順例
を示すフローチャートである。
を示すフローチャートである。
【図３】モニタプログラムからターゲットアクセス処理
に遷移する時のクロック切換えの状態を示すタイミング
チャートである。
に遷移する時のクロック切換えの状態を示すタイミング
チャートである。
【図４】ターゲットアクセス処理終了後からモニタプロ
グラムに遷移する時のクロック切換えの状態を示すタイ
ミングチャートである。
グラムに遷移する時のクロック切換えの状態を示すタイ
ミングチャートである。
【図５】図１のブロック図中に示すクロック切換回路２
の回路構成図である。
の回路構成図である。
１ エミュレーションクロック回路 ２ クロック切換回路 ３ プロセッサ ４ モニタプログラム ７ ターゲットクロック回路 ８ ターゲットメモリ・Ｉ／Ｏ １０ インサーキットエミュレータ １１ ターゲットアドレスバス １２ ターゲットデータバス １３ クロック信号 １４ クロック切換え信号 １５ 切換え中信号 １６ エミュレーションクロック信号 １７ モニタアドレス信号 １８ モニタデータ信号 ２０ ターゲットシステム ２１ ターゲットクロック信号 ３２ Ｆｌｉｐ／Ｆｌｏｐ ３３ セレクタ ３４ Ｅｘ−ＯＲ
─────────────────────────────────────────────────────
【手続補正書】
【提出日】平成１１年１１月１５日（１９９９．１１．
１５）
１５）
【手続補正１】
【補正対象書類名】明細書
【補正対象項目名】特許請求の範囲
【補正方法】変更
【補正内容】
【特許請求の範囲】
【手続補正２】
【補正対象書類名】明細書
【補正対象項目名】００１４
【補正方法】変更
【補正内容】
【００１４】
【課題を解決するための手段】かかる目的を達成するた
め、請求項１に記載の発明のインサーキットエミュレー
タは、所定のターゲットシステムと接続されこのシステ
ムのエミュレーションを行うインサーキットエミュレー
タであり、エミュレーションを行うエミュレーションク
ロック信号を生成するエミュレーションクロック回路
と、ターゲットシステムが保有するターゲットクロック
回路から出力されるターゲットクロック信号とエミュレ
ーションクロック信号との同期をとりながらこれらの何
れか一方を選択して出力するクロック切換回路と、エミ
ュレーションをモニタするモニタプログラムのモニタデ
ータに基づきクロック切換回路の選択を制御するプロセ
ッサとを有して構成され、モニタプログラムのステップ
に基づき選択を行うことを特徴としている。
め、請求項１に記載の発明のインサーキットエミュレー
タは、所定のターゲットシステムと接続されこのシステ
ムのエミュレーションを行うインサーキットエミュレー
タであり、エミュレーションを行うエミュレーションク
ロック信号を生成するエミュレーションクロック回路
と、ターゲットシステムが保有するターゲットクロック
回路から出力されるターゲットクロック信号とエミュレ
ーションクロック信号との同期をとりながらこれらの何
れか一方を選択して出力するクロック切換回路と、エミ
ュレーションをモニタするモニタプログラムのモニタデ
ータに基づきクロック切換回路の選択を制御するプロセ
ッサとを有して構成され、モニタプログラムのステップ
に基づき選択を行うことを特徴としている。
【手続補正３】
【補正対象書類名】明細書
【補正対象項目名】００１５
【補正方法】変更
【補正内容】
【００１５】また、上記のプロセッサは、ターゲットシ
ステムのアドレスバスおよびデータバスと接続され、タ
ーゲットアクセス処理のバスサイクルの前後だけをター
ゲットに、上記切り換え動作を制御するとよい。
ステムのアドレスバスおよびデータバスと接続され、タ
ーゲットアクセス処理のバスサイクルの前後だけをター
ゲットに、上記切り換え動作を制御するとよい。
【手続補正４】
【補正対象書類名】明細書
【補正対象項目名】００１７
【補正方法】変更
【補正内容】
【００１７】請求項５に記載の発明のインサーキットエ
ミュレーション方法は、所定のターゲットシステムと接
続されこのシステムのエミュレーションを行うインサー
キットエミュレーション方法であり、エミュレーション
を行うエミュレーションクロック信号を生成するエミュ
レーションクロック生成工程と、ターゲットシステムが
保有するターゲットクロック回路から出力されるターゲ
ットクロック信号とエミュレーションクロック信号との
同期をとりながらこれらの何れか一方を選択して出力す
るクロック切換工程と、エミュレーションをモニタする
モニタプログラムのモニタデータに基づきクロック切換
工程の選択を制御する制御工程とを有して構成され、モ
ニタプログラムのステップに基づき前記選択を行うこと
を特徴としている。
ミュレーション方法は、所定のターゲットシステムと接
続されこのシステムのエミュレーションを行うインサー
キットエミュレーション方法であり、エミュレーション
を行うエミュレーションクロック信号を生成するエミュ
レーションクロック生成工程と、ターゲットシステムが
保有するターゲットクロック回路から出力されるターゲ
ットクロック信号とエミュレーションクロック信号との
同期をとりながらこれらの何れか一方を選択して出力す
るクロック切換工程と、エミュレーションをモニタする
モニタプログラムのモニタデータに基づきクロック切換
工程の選択を制御する制御工程とを有して構成され、モ
ニタプログラムのステップに基づき前記選択を行うこと
を特徴としている。
【手続補正５】
【補正対象書類名】明細書
【補正対象項目名】００１８
【補正方法】変更
【補正内容】
【００１８】また、上記の制御工程は、ターゲットシス
テムのアドレスバスおよびデータバスと接続され、ター
ゲットアクセス処理のバスサイクルの前後だけをターゲ
ットに、切り換え動作を制御するとよい。
テムのアドレスバスおよびデータバスと接続され、ター
ゲットアクセス処理のバスサイクルの前後だけをターゲ
ットに、切り換え動作を制御するとよい。
【手続補正６】
【補正対象書類名】明細書
【補正対象項目名】００４６
【補正方法】変更
【補正内容】
【００４６】
【発明の効果】以上の説明より明らかなように、本発明
のインサーキットエミュレータおよびインサーキットエ
ミュレーション方法は、エミュレーションを行うエミュ
レーションクロック信号を生成し、ターゲットシステム
が保有するターゲットクロック回路から出力されるター
ゲットクロック信号とエミュレーションクロック信号と
の同期をとりながらこれらの何れか一方を選択して出力
し、エミュレーションをモニタするモニタプログラムの
モニタデータに基づきクロック切換の選択を制御し、モ
ニタプログラムのステップに基づき選択を行う。 ─────────────────────────────────────────────────────
のインサーキットエミュレータおよびインサーキットエ
ミュレーション方法は、エミュレーションを行うエミュ
レーションクロック信号を生成し、ターゲットシステム
が保有するターゲットクロック回路から出力されるター
ゲットクロック信号とエミュレーションクロック信号と
の同期をとりながらこれらの何れか一方を選択して出力
し、エミュレーションをモニタするモニタプログラムの
モニタデータに基づきクロック切換の選択を制御し、モ
ニタプログラムのステップに基づき選択を行う。 ─────────────────────────────────────────────────────
【手続補正書】
【提出日】平成１２年２月２１日（２０００．２．２
１）
１）
【手続補正１】
【補正対象書類名】明細書
【補正対象項目名】特許請求の範囲
【補正方法】変更
【補正内容】
【特許請求の範囲】
【手続補正２】
【補正対象書類名】明細書
【補正対象項目名】００１８
【補正方法】変更
【補正内容】
【００１８】また、上記のプロセッサは、プロセッサが
ターゲットシステムのアドレスバスおよびデータバスと
接続されて実行され、ターゲットアクセス処理のバスサ
イクルの前後だけをターゲットに、切り換え動作を制御
するとよい。
ターゲットシステムのアドレスバスおよびデータバスと
接続されて実行され、ターゲットアクセス処理のバスサ
イクルの前後だけをターゲットに、切り換え動作を制御
するとよい。
Claims (8)
- 【請求項１】 所定のターゲットシステムと接続され該
システムのエミュレーションを行うインサーキットエミ
ュレータであり、 エミュレーションクロック信号を生成するエミュレーシ
ョンクロック回路と、 前記ターゲットシステムが保有するターゲットクロック
回路から出力されるターゲットクロック信号と前記エミ
ュレーションクロック信号の何れか一方を選択して出力
するクロック切換回路と、 前記エミュレーションをモニタするモニタプログラムの
モニタデータに基づき前記クロック切換回路の選択を制
御するプロセッサとを有して構成され、 前記モニタプログラムのステップに基づき前記選択を行
うことを特徴とするインサーキットエミュレータ。 - 【請求項２】 前記プロセッサは、前記ターゲットシス
テムのアドレスバスおよびデータバスと接続され、ター
ゲットアクセス処理のバスサイクルの前後だけをターゲ
ットに、前記切り換え動作を制御することを特徴とする
請求項１に記載のインサーキットエミュレータ。 - 【請求項３】 前記エミュレーションクロック信号とタ
ーゲットクロック信号との同期をとりながら前記切換回
路による選択を行うことを特徴とする請求項１または２
に記載のインサーキットエミュレータ。 - 【請求項４】 前記クロック切換回路は、前記選択に基
づくクロック切換が遷移中であることを示す切換え中信
号を、前記ターゲットクロック信号に同期して前記プロ
セッサへ出力することを特徴とする請求項１から３の何
れかに記載のインサーキットエミュレータ。 - 【請求項５】 所定のターゲットシステムと接続され該
システムのエミュレーションを行うインサーキットエミ
ュレーション方法であり、 エミュレーションクロック信号を生成するエミュレーシ
ョンクロック生成工程と、 前記ターゲットシステムが保有するターゲットクロック
回路から出力されるターゲットクロック信号と前記エミ
ュレーションクロック信号の何れか一方を選択して出力
するクロック切換工程と、 前記エミュレーションをモニタするモニタプログラムの
モニタデータに基づき前記クロック切換工程の選択を制
御する制御工程とを有して構成され、 前記モニタプログラムのステップに基づき前記選択を行
うことを特徴とするインサーキットエミュレーション方
法。 - 【請求項６】 前記制御工程は、前記ターゲットシステ
ムのアドレスバスおよびデータバスと接続され、ターゲ
ットアクセス処理のバスサイクルの前後だけをターゲッ
トに、前記切り換え動作を制御することを特徴とする請
求項５に記載のインサーキットエミュレーション方法。 - 【請求項７】 前記エミュレーションクロック信号とタ
ーゲットクロック信号との同期をとりながら前記切換工
程による選択を行うことを特徴とする請求項５または６
に記載のインサーキットエミュレーション方法。 - 【請求項８】 前記クロック切換工程は、前記選択に基
づくクロック切換が遷移中であることを示す切換え中信
号を、前記ターゲットクロック信号に同期して前記プロ
セッサへ出力することを特徴とする請求項５から７の何
れかに記載のインサーキットエミュレーション方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP11025585A JP3088407B2 (ja) | 1999-02-02 | 1999-02-02 | インサーキットエミュレータおよびインサーキットエミュレーション方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP11025585A JP3088407B2 (ja) | 1999-02-02 | 1999-02-02 | インサーキットエミュレータおよびインサーキットエミュレーション方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2000222238A true JP2000222238A (ja) | 2000-08-11 |
| JP3088407B2 JP3088407B2 (ja) | 2000-09-18 |
Family
ID=12170005
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP11025585A Expired - Fee Related JP3088407B2 (ja) | 1999-02-02 | 1999-02-02 | インサーキットエミュレータおよびインサーキットエミュレーション方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3088407B2 (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2004147246A (ja) * | 2002-10-28 | 2004-05-20 | Matsushita Electric Ind Co Ltd | 圧電振動子、それを用いたフィルタ及び圧電振動子の調整方法 |
-
1999
- 1999-02-02 JP JP11025585A patent/JP3088407B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JP3088407B2 (ja) | 2000-09-18 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP0446958B1 (en) | Single-chip microcomputer with clock signal switching function | |
| EP0797152B1 (en) | Single-chip microcomputer with memory controller | |
| JPS63301339A (ja) | コンピュ−タ装置 | |
| JP2002323995A (ja) | トレース回路 | |
| JP2513417B2 (ja) | 情報処理装置 | |
| JP2000347761A (ja) | 制御回路 | |
| JP3260083B2 (ja) | デバッグシステム及びデバッグ方法 | |
| JP2002304310A (ja) | 半導体集積回路 | |
| JP3088407B2 (ja) | インサーキットエミュレータおよびインサーキットエミュレーション方法 | |
| RU2138075C1 (ru) | Микрокомпьютер с развитыми средствами поддержки | |
| JP2002007156A (ja) | マイクロプロセッサ | |
| JP3098409B2 (ja) | 命令をリアル・タイムで処理する装置または方法 | |
| JPH11149376A (ja) | Ｂｏｏｔローダー回路 | |
| JP2000155701A (ja) | デバッグ回路 | |
| JP3129397B2 (ja) | マイクロコンピュータ用エミュレーション装置 | |
| JP3716320B2 (ja) | コンピュータ制御回路 | |
| JP6769490B2 (ja) | 集積回路装置 | |
| JPH1153339A (ja) | パルス出力機能付マイクロコンピュータ | |
| JPH03250328A (ja) | 情報処理装置 | |
| JP3097602B2 (ja) | データ処理装置 | |
| JPS62248043A (ja) | マイクロコンピユ−タ・インストラクシヨン・フエツチ用メモリ切換回路 | |
| JP2001084159A (ja) | エミュレータおよびマイクロコンピュータ | |
| JPH02137009A (ja) | 外部デバイス制御装置 | |
| JPH02207337A (ja) | データ処理システム | |
| JP3341506B2 (ja) | 半導体集積回路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20000613 |
|
| LAPS | Cancellation because of no payment of annual fees |