JP2000216518A - プリント配線板の製造方法 - Google Patents

プリント配線板の製造方法

Info

Publication number
JP2000216518A
JP2000216518A JP11012996A JP1299699A JP2000216518A JP 2000216518 A JP2000216518 A JP 2000216518A JP 11012996 A JP11012996 A JP 11012996A JP 1299699 A JP1299699 A JP 1299699A JP 2000216518 A JP2000216518 A JP 2000216518A
Authority
JP
Japan
Prior art keywords
substrate
wiring board
forming
printed wiring
divided
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP11012996A
Other languages
English (en)
Inventor
Kazuhito Yamada
和仁 山田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Ibiden Co Ltd
Original Assignee
Ibiden Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Ibiden Co Ltd filed Critical Ibiden Co Ltd
Priority to JP11012996A priority Critical patent/JP2000216518A/ja
Publication of JP2000216518A publication Critical patent/JP2000216518A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Structure Of Printed Boards (AREA)

Abstract

(57)【要約】 【課題】 基板の反りがなく,切断面の損傷発生を防止
し,かつ半田バンプを正確な位置に形成でき,電気接続
性に優れたプリント配線板の製造方法を提供する。 【解決手段】 複数のプリント配線板を形成するための
基板1であって,基板1における配線板形成部110に
導体回路を形成するとともに基板1の表面にソルダーレ
ジスト層を形成する工程と,基板1を分割して分割基板
11とする工程と,分割基板11を個片化して個片化基
板12とする工程と,個片化基板12に半田バンプ7を
形成する工程とを含む。半田バンプの形成は,分割の
前,個片化の後に行っても良い。

Description

【発明の詳細な説明】
【0001】
【技術分野】本発明は,プリント配線板の製造方法に関
し,特に基板の個片化方法に関する。
【0002】
【従来技術】従来,IC実装用のプリント配線板は,例
えば,特開平9−130050号に開示されるビルトア
ップ方法にて製造されている。すなわち,内部用の基板
の上下両面に内層導体回路を形成し,その表面に,無電
解めっきやエッチングにより粗化処理を施し,次いでロ
ールーコーターや印刷にて2層からなる層間絶縁層を形
成する。次いで,露光,現像し,層間導通のためのビア
ホール開口部を形成し,次いで,層間絶縁層の紫外線硬
化,本硬化を行う。
【0003】さらに,層間絶縁層に酸や酸化剤などによ
り粗化処理を施し,パラジウムなどの触媒を付け,次い
で,薄い無電解めっきを形成し,そのめっき膜上にドラ
イフィルムにて外層導体回路形成部分以外の部分にレジ
ストパターンを形成し,外層導体回路形成部分を電解め
っきで厚付けしたのち,アルカリでドライフィルムを剥
離除去し,外層導体回路形成部分以外の部分をエッチン
グ除去して外層導体回路を形成する。また,内層導体回
路と外層導体回路との導通を行うためのビアホールを形
成する。以上の工程を繰り返し,最表面にソルダーレジ
スト層を形成することにより,ビルドアップ多層配線板
が得られる。
【0004】その後,ダイシング等により個片に分割さ
せて,検査工程やチェッカー工程などを経て,プリント
配線板が得られる。
【0005】
【解決しようとする課題】しかしながら,上記プリント
配線板の製造方法においては,種々の熱処理の熱履歴に
より基板が反る。そのため,個片に分割する際,吸着ス
テージに対して基板が位置ズレを起こし,分割線から外
れて分割したり,切断面がささくれたり,傷ついたりす
る。ひどい場合は,基板自体が割れて導体回路の断線が
生じてしまう。また,半田ペースト等の印刷の際,反り
により位置ズレが生ずると,半田バンプが設計通りに形
成できなかったりする。生産性を向上させるために基板
サイズを現状より大きくするとその状況は顕著に悪くな
る。
【0006】本発明はかかる従来の問題点に鑑み,基板
の反りがなく,切断面の損傷発生を防止し,かつ半田バ
ンプを正確な位置に形成でき,電気接続性に優れたプリ
ント配線板の製造方法を提供しようとするものである。
【0007】
【課題の解決手段】本願の第1発明は,請求項1記載の
ように,複数のプリント配線板を形成するための基板で
あって,該基板における配線板形成部に導体回路を形成
するとともに該基板の表面にソルダーレジスト層を形成
する工程と,上記基板を分割して,2以上の配線板形成
部を有する分割基板とする工程と,上記分割基板を個片
化して,1の配線板形成部からなる個片化基板とする工
程と,上記個片化基板に半田バンプを形成する工程とを
含むことを特徴とするプリント配線板の製造方法であ
る。
【0008】本発明において最も注目すべきことは,導
体回路及びソルダーレジスト層を形成した後に,基板の
分割及び個片化という2回の切断工程を行った後に半田
バンプを形成していることである。
【0009】切断工程を分割,個片化の2回に分けて行
うことにより,製造工程中の熱履歴により基板に反りが
発生していても,正確な位置で基板を切断することがで
き,また切断時の基板の損傷を防止できる。そのため,
切断時に基板の割れや導体回路の断線が生じることはな
い。また,基板は設計通りに正確に切断されるため,切
断後の個片化基板に対して半田バンプを形成しているの
で,半田バンプを正確な位置に接合できる。
【0010】本発明において,「分割」とは,1枚の基
板を切断して2枚以上にすることをいう。「個片化」と
は,1枚の分割基板を切断して2枚以上にすることをい
う。上記「基板」とは,複数のプリント配線板を形成す
るための基板をいう。該基板より形成されるプリント配
線板の数は,3または4以上である。基板には,配線板
形成部が,連続的に,または捨て耳部を介して,複数配
置されている。「配線板形成部」とは,1のプリント配
線板を構成する基板の一部分をいう。
【0011】上記「分割基板」とは,基板を切断して得
られた基板であり,プリント配線板を形成すべき配線板
形成部を2以上有する。「個片化基板」とは,分割基板
を切断して得られた基板であり,プリント配線板を形成
すべき配線板形成部を1のみ有する。上記分割,個片化
は,ダイシング,シングル刃又はマルチ刃によるダイシ
ング,ルーター加工などにより行うことができる。
【0012】請求項4記載のように,上記分割基板の面
積は,5.1×10-3〜6.0×10-22の範囲であ
ることが好ましい。5.1×10-32未満の場合に
は,分割基板に損傷が生じるおそれがある。また,6.
0×10-22を超える場合には,熱履歴による反りの
程度が大きく,半田バンプの形成,ICチップ実装など
の精度が低下する。上記分割基板の面積は配線板形成部
だけでなく,後述の捨て耳部を含む場合は該捨て耳部を
も含む面積である。
【0013】請求項5記載のように,上記個片化基板の
面積は,1.0×10-4〜5.0×10-32の範囲で
あることが好ましい。1.0×10-42未満の場合に
は,個片化基板に損傷が生じるおそれがある。また,
5.0×10-32を超える場合には,ICチップ実装
などの精度が低下する。上記個片化基板の面積は,後述
の捨て耳部を除去した,配線板形成部のみの面積であ
る。
【0014】基板の大きさによっては,3分割,4分割
又はそれ以上の分割を経て,個片分割を行った方が良い
ときもある。その理由としては,反りとか,工程間不良
といった問題も有るが,多品種の製品を製造することも
可能にするために,設計変更,基板サイズ変更などの種
々の変更に対して工程設計が容易となるという利点もあ
るからである。
【0015】請求項6記載のように,上記基板の側面に
は捨て耳部を設け,該捨て耳部は,上記分割の際又は個
片化の際に切断除去することが好ましい。これにより,
基板搬送時の基板端の欠け,キズを防止できる。
【0016】また,請求項7記載のように,上記基板に
おける分割基板形成部の外周縁には捨て耳部を設け,該
捨て耳部は,上記分割の際又は個片化の際に切断除去す
ることが好ましい。これにより,基板搬送時の基板端の
欠け,キズを防止できる。
【0017】請求項8記載のように,上記捨て耳部の幅
は,5〜15mmであることが好ましい。5mm未満の
場合には基板搬送時に基板端に欠け,キズが発生するお
それがあり,15mmを超える場合には基板の捨て部分
が多くなり生産コスト高につながるおそれがある。捨て
耳部は,基板の片側の側面だけに設けても良いし,相対
する1対の両側面に設けてもよい。また,基板を囲むす
べての側面に設けても良い。面積6.0×10-22
基板を分割して面積6.0×10-22未満の分割基板
とし,これを更に個片化する。
【0018】半田バンプの形成にあたっては,たとえ
ば,導体回路の表面にSnPb半田ペーストを印刷す
る。その後,温度220〜250℃にした窒素リフロー
炉に基板を通し,半田バンプを開口部内に固定させる。
半田ペーストはSnAg,SnAgCu等の組成のもの
を用いても良い。
【0019】本発明において,基板への導体回路の形成
は,セミアディティブ法,フルアディティブ法,ネガテ
ィブ法,ビルトアップ法などにより行うことができる。
【0020】次に,第2の発明は,請求項2記載のよう
に,複数のプリント配線板を形成するための基板であっ
て,該基板における配線板形成部に導体回路を形成する
とともに該基板の表面にソルダーレジスト層を形成する
工程と,上記基板に半田バンプを形成する工程と,上記
基板を分割して,2以上の配線板形成部を有する分割基
板とする工程と,上記分割基板を個片化して,1の配線
板形成部からなる個片化基板とする工程とを含むことを
特徴とするプリント配線板の製造方法である。
【0021】第2の発明は,導体回路及びソルダーレジ
スト層を形成し更に半田バンプを形成した後に,基板の
分割及び個片化という2回の切断工程を行っている点
が,上記第1発明と相違する。
【0022】第2発明においては,第1発明と同様に分
割及び個片化という2回にわたる工程によって基板を切
断している。そのため,製造工程中の熱履歴により基板
に反りが発生していても,正確な位置で基板を切断する
ことができ,また切断時の基板の損傷を防止できる。そ
のため,切断時に基板の割れや導体回路の断線が生じる
ことはない。その他,第1発明と同様である。
【0023】次に,第3の発明は,請求項3記載のよう
に,複数のプリント配線板を形成するための基板であっ
て,該基板における配線板形成部に導体回路を形成する
とともに該基板の表面にソルダーレジスト層を形成する
工程と,上記基板を分割して,2以上の配線板形成部を
有する分割基板とする工程と,上記分割基板に半田バン
プを形成する工程と,上記分割基板を個片化して,1の
配線板形成部からなる個片化基板とする工程とを含むこ
とを特徴とするプリント配線板の製造方法である。
【0024】第3発明においては,第1発明と同様に分
割及び個片化という2回にわたる工程によって基板を切
断している(図1参照)。そのため,製造工程中の熱履
歴により基板に反りが発生していても,正確な位置で基
板を切断することができ,また切断時の基板の損傷を防
止できる。そのため,切断時に基板の割れや導体回路の
断線が生じることはない。
【0025】また,半田バンプの形成は,基板の分割と
個片化との間に行っている(図1参照)。そのため,切
断前に半田バンプを形成するよりも,基板の反りが少な
い状態で半田バンプを形成することができ,正確な位置
に接合できる。また,切断工程が終了した個片化基板に
半田バンプを形成するよりも,比較的大きい分割基板に
対して半田バンプを形成することができ,バンプ形成作
業を効率よく行うことができる。以上より,第3発明に
よれば,正確な位置で切断されたプリント配線板を得る
ことができ,かつ半田バンプを効率よくかつ正確な位置
に形成することができる。その他,第1発明と同様であ
る。
【0026】
【発明の実施の形態】実施形態例1 本発明の実施形態例に係るプリント配線板の製造方法に
ついて,図1〜図6を用いて説明する。まず,各種組成
物を調製し,プリント配線板の製造に供した。
【0027】A.上層の層間絶縁層用の原料組成物 〔樹脂組成物〕クレゾールノボラック型エポキシ樹脂
(日本化薬製,分子量2500)の25%アクリル化物
を80重量%の濃度でDMDGに溶解させた樹脂液を3
5重量部,感光性モノマー(東亜合成製,アロニックス
M315)3.15重量部,消泡剤(サンノプコ製,S
−65)0.5重量部,及びNMP3.6重量部を攪拌
混合して,樹脂組成物を得た。
【0028】〔樹脂組成物〕ポリエーテルスルフォン
(PES)12重量部,エポキシ樹脂粒子(三洋化成
製,ポリマーポール)の平均粒径1.0μmのものを
7.2重量部,平均粒径0.5μmのものを3.09重
量部を混合した後,さらにNMP30重量部を添加し,
ビーズミルで攪拌混合して,樹脂組成物を得た。
【0029】〔硬化剤組成物〕イミダゾール硬化剤
(四国化成製,2E4MZ−CN)2重量部,光開始剤
(チバガイギー製,イルガキュア I−907)2重量
部,光増感剤(日本化薬製,DETX−S)0.2重量
部,及びNMP1.5重量部を攪拌混合して,硬化剤組
成物を得た。
【0030】B.下層の層間樹脂絶縁層用の原料組成物 〔樹脂組成物〕クレゾールノボラック型エポキシ樹脂
(日本化薬製,分子量2500)の25%アクリル化物
を80重量%の濃度でDMDGに溶解させた樹脂液を3
5重量部,感光性モノマー(東亜合成製,アロニックス
M315)4重量部,消泡剤(サンノプコ製,S−6
5)0.5重量部,及びNMP3.6重量部を攪拌混合
して,樹脂組成物を得た。
【0031】〔樹脂組成物〕ポリエーテルスルフォン
(PES)12重量部,エポキシ樹脂粒子(三洋化成
製,ポリマーポール)の平均粒径0.5μmのものを1
4.49重量部混合した後,さらにNMP30重量部を
添加し,ビーズミルで攪拌混合して,樹脂組成物を得
た。
【0032】〔硬化剤組成物〕イミダゾール硬化剤
(四国化成製,2E4MZ−CN)2重量部,光開始剤
(チバガイギー製,イルガキュア I−907)2重量
部,光増感剤(日本化薬製,DETX−S)0.2重量
部,及びNMP1.5重量部を攪拌混合して,硬化剤組
成物を得た。
【0033】C.樹脂充填剤用の原料組成物 〔樹脂組成物〕ビスフェノールF型エポキシモノマー
(油化シェル製,分子量310,YL983U)100
重量部,表面にシランカップリング剤がコーティングさ
れた平均粒径1.6μmのSiO2球状粒子(アドマテ
ック製,CRS1101−CE)170重量部,及びレ
ベリング剤(サンノプコ製,ペレノールS4)1.5重
量部を攪拌混合することにより,その混合物の粘度を2
3±1℃で45,000〜49,000cpsに調整し
て,樹脂組成物を得た。なお,SiO2球状粒子の最
大径は,後述する内層導体回路の厚み(15μm)以下
とする。
【0034】〔硬化剤組成物〕イミダゾール硬化剤
(四国化成製,2E4MZ−CN)6.5重量部。
【0035】D.プリント配線板の製造 次に,上記各種組成物を用いてプリント配線板を製造す
る方法を,図1〜図6を用いて説明する。
【0036】(1)まず,図2(a)に示すごとく,厚
さ1mmのガラスエポキシ樹脂またはBT(ビスマレイ
ミドトリアジン)樹脂からなる基板1の上下両面に18
μmの銅箔20がラミネートされている銅張積層板を形
成した。この銅張積層板をドリル削孔し,無電解銅めっ
き処理を施し,パターン状にエッチングすることによ
り,図2(b)に示すごとく,基板1の上下両面に内層
導体回路2と,上下導通を行うためのスルーホール22
を形成した。
【0037】(2)基板を水洗いし,乾燥した後,酸化
浴(黒化浴)として,NaOH(10g/l),NaC
lO2(40g/l),Na3PO4(6g/l),還元
浴として,NaOH(10g/l),NaBH4(6g
/l)を用いた酸化−還元処理により,内層導体回路お
よびスルーホールの表面に粗化層を形成した。
【0038】(3)Cの樹脂充填剤調製用の原料組成物
を混合混練して樹脂充填剤を得た。
【0039】(4)図2(b)に示すごとく,調製後2
4時間以内に内層導体回路2の間あるいはスル−ホ−ル
22内に,上記(3)で得た樹脂充填剤30を塗布,充
填した。塗布方法として,スキ−ジを用いた印刷法で行
った。1回目の印刷塗布は,主にスルホ−ル内を充填し
て,乾燥炉内の温度100℃,20分間乾燥させた。ま
た,2回目の印刷塗布は,主に内層導体回路の形成で生
じた凹部を充填して,内層導体回路間およびスル−ホ−
ル内を充填させた後,前述の乾燥条件で乾燥させた。
【0040】(5)基板の片面を,#600のベルト研
磨紙(三共理化学製)を用いたベルトサンダー研磨によ
り,内層導体回路の表面やスルーホールのランド表面に
樹脂充填剤が残らないように研磨し,次いで,上記ベル
トサンダー研磨による傷を取り除くためのバフ研磨を行
った。このような一連の研磨を基板の他方の面について
も同様に行った。
【0041】次いで,100℃で1時間,150℃で1
時間の加熱処理を行って樹脂充填剤を硬化した。このよ
うにして,スルーホール等に充填された樹脂充填剤の表
層部および内層導体回路表面の粗化層を除去して基板両
面を平滑化し,樹脂充填剤と内層導体回路の側面とが粗
化層を介して強固に密着し,またスルーホールの内壁面
と樹脂充填剤とが粗化層を介して強固に密着した配線基
板を得た。即ち,この工程により,図2(c)に示すご
とく,樹脂充填剤10の表面と内層導体回路2表面が同
一平面となる。
【0042】(6)基板をアルカリ脱脂してソフトエッ
チングし,次いで,塩化パラジウムと有機酸からなる触
媒溶液で処理して,Pd(パラジウム)触媒を付与し,
Pd触媒を活性化した後,硫酸銅3.9×10-2mol
/l,硫酸ニッケル3.8×10-3mol/l,クエン
酸ナトリウム7.8×10-3mol/l,次亜りん酸ナ
トリウム2.3×10-1mol/l,界面活性剤(日信
化学工業製,サーフィール465)1.1×10-4mo
l/l,PH=9からなる無電解めっき液に浸積し,浸
漬1分後に,4秒当たり1回に割合で縦,および,横振
動させて,導体回路およびスルーホールのランドの表面
にCu−Ni−Pからなる針状合金の被覆層と粗化層と
を形成した。
【0043】さらに,ホウフっ化スズ0.1mol/
l,チオ尿素1.0mol/l,温度35℃,PH=
1.2の条件でCu−Sn置換反応させ,粗化層の表面
に厚さ0.3μmSn層を形成した。以上より,図2
(d)に示すごとく,内層導体回路2の表面に,Cu−
Ni−Pからなる針状合金の被覆層と粗化層とSn層と
からなる粗化表面29が形成される。
【0044】(7)Bの層間樹脂絶縁層用の原料組成物
を攪拌混合し,粘度1.5Pa・sに調整して下層の層
間絶縁樹脂剤を得た。また,Aの層間絶縁層用の原料組
成物を攪拌混合し,粘度7Pa・sに調整して上層の層
間絶縁樹脂用溶液を得た。
【0045】(8)上記(6)の基板1の上下両面に,
上記(7)で得られた下層の層間樹脂絶縁剤を24時間
以内にロールコータで塗布し,水平状態で20分間放置
してから,60℃で30分の乾燥(プリベーク)を行
い,次いで,上記(7)で得られた上層の層間絶縁樹脂
用溶液を調製後24時間以内に塗布し,水平状態で20
分間放置してから,60℃で30分の乾燥(プリベー
ク)を行い,図3(e)に示すごとく,下層層間絶縁層
31と上層層間絶縁層32とからなる2層構造の厚さ3
5μmの層間絶縁層3を形成した。
【0046】(9)層間絶縁層3の表面に,85μmφ
の黒円が印刷されたフォトマスクフィルムを密着させ,
超高圧水銀灯により500m/cm2で露光した。これ
をDMTG溶液でスプレー現像し,さらに,基板を超高
圧水銀灯により3000mJ/cm2で露光し,100
℃で1時間,120℃で1時間,その後150℃で3時
間の加熱処理(ポストベーク)をすることにより,図3
(f)に示すごとく,フォトマスクフィルムに相当する
寸法精度に優れた85μmφのビアホール形成用の開口
部35を形成した。なお,開口部35には,スズめっき
層を部分的に露出させた。
【0047】(10)基板を,クロム酸に19分間浸漬
し,層間絶縁層の表面に存在するエポキシ樹脂粒子を溶
解除去することにより,層間絶縁層の表面を粗化とし,
その後,中和溶液(シプレイ社製)に浸漬してから水洗
いした。さらに,粗面化処理(粗化深さ6μm)した該
基板の表面に,パラジウム触媒(アトテック製)を付与
することにより,図3(g)に示すごとく,層間絶縁層
3の表面および開口部35の内壁面に触媒核35を付け
た。
【0048】(11)以下に示す組成の無電解銅めっき
水溶液中に基板を浸漬して,図3(h)に示すごとく,
粗面全体に厚さ0.6〜1.2μmの無電解銅めっき膜
41を形成した。 〔無電解めっき水溶液〕 i)EDTA・・・・・・・0.08mol/l, ii)硫酸銅・・・・・・・・0.03mol/l, iii)HCHO・・・・・・・0.05mol/l, iv)NaOH・・・・・・・0.05mol/l, v)α,α’−ビピリジル・・80mg/l, vi)PEG・・・・・・・・0.10g/l。
【0049】〔無電解めっき条件〕65℃の液温度で2
0分
【0050】(12)上記(11)で形成した無電解銅
めっき膜上に市販の感光性ドライフィルムを張り付け,
マスクを載置して,100mJ/cm2で露光,0.8
%炭酸ナトリウムで現像処理して,図4(i)に示すご
とく,厚さ15μmのめっきレジスト49を形成した。
【0051】(13)レジスト非形成部分に以下の条件
で電解銅めっきを施して,図4(j)に示すごとく,厚
さ15μmの電解銅めっき膜42を形成した。これによ
り,開口部35の内壁を無電解銅めっき及び電解銅めっ
きにて被覆したビアホール5が形成された。
【0052】〔電解めっき水溶液〕 i)硫酸・・・・・・・・・2.24mol/l, ii)硫酸銅・・・・・・・0.26mol/l, iii)添加剤(アトテックジャパン製,カパラシドH
L)・・19.5ml/l。
【0053】〔電解めっき条件〕 i)電流密度・・・・・・・1A/dm2, ii)時間・・・・・・・・65分, iii)温度・・・・・・・22±2℃。
【0054】(14)図5(k)に示すごとく,めっき
レジスト49を5%KOHで剥離除去した。次いで,そ
のめっきレジスト下の無電解めっき膜41を硫酸と過酸
化水素の混合液でエッチング処理して溶解除去する。こ
れにより,図5(l)に示すごとく,無電解銅めっき膜
41と電解銅めっき膜42との2層構造からなる厚さ1
8μmの外層導体回路4が形成された。
【0055】(15)上記(6)と同様の処理を行い,
第二銅錯体と有機酸とを含有するエッチング液によっ
て,粗化層を形成し,さらにその表面にSn置換を行っ
た。
【0056】(16)図2(d)〜図5(l)に示す上
記(3)〜(15)の工程を繰り返すことにより,さら
にその表層の導体回路を形成し,多層配線基板を得た。
但し,表の粗化面には,Sn置換は行わなかった。
【0057】(17)DMDGに溶解させた60重量%
のクレゾールノボラック型エポキシ樹脂(日本化薬製)
のエポキシ基50%をアクリル化した感光性付与のオリ
ゴマー(分子量4000)を46.67g,メチルエチ
ルケトンに溶解させた80重量%のビスフェノールA型
エポキシ樹脂(油化シェル製,エピコート1001)1
5.0g,イミダゾール硬化剤(四国化成製,2E4M
Z−CN)1.6g,感光性モノマーである多価アクリ
ルモノマー(日本化薬製,R604)3g,同じく多価
アクリルモノマー(共栄社化学製,DPE6A)1.5
g,分散系消泡剤(サンノプコ社製,S−65)0.7
1gを混合し,さらにこの混合物に対して光開始剤とし
てのベンゾフェノン(関東化学製)を2g,光増感剤と
してのミヒラーケトン(関東化学製)を0.2g加え
て,粘度を25℃で2.0Pa・sに調整したソルダー
レジスト組成物を得た。なお,粘度測定は,B型粘度計
(東京計器,DVL−B型)で60rpmの場合はロー
ターNo.4,6rpmの場合はローターNo.3によ
った。
【0058】(18)図6に示すごとく,上記(16)
で得られた多層プリント配線基板の上下両面に,上記ソ
ルダーレジスト組成物を20μmの厚さで塗布してソル
ダーレジスト層6を形成した。次いで,70℃で20分
間,70℃で30分間の乾燥処理を行った後,円パター
ン(マスクパターン)が描画された厚さ5mmのフォト
マスクフィルムを密着させて載置し,1000mJ/c
2の紫外線で露光し,DMTG現像処理した。そして
さらに,80℃で1時間,100℃で1時間,120℃
で1時間,150℃で3時間の条件で加熱処理し,半田
パッド部分(ビアホールとそのランド部分を含む)に開
口部65を形成した(開口径200μm)を形成した。
【0059】(19)その後,塩化ニッケル2.3×1
-1mol/l,次亜リン酸ナトリウム2.8×10-1
mol/l,クエン酸ナトリウム1.6×10-1mol
/l,からなるpH=4.5の無電解ニッケルめっき液
に,20分間浸漬して,開口部に厚さ5μmのニッケル
めっき層45を形成した。さらに,その基板を,シアン
化金カリウム7.6×10-3mol/l,塩化アンモニ
ウム1.9×10-1mol/l,クエン酸ナトリウム
1.2×10-1mol/l,次亜リン酸ナトリウム1.
7×10-1mol/lからなる無電解金めっき液に80
℃の条件で7.5分間浸漬して,ニッケルめっき層45
上に厚さ0.03μmの金めっき層46を形成した。
【0060】(20)図1(a)に示すごとく,導体回
路及びソルダーレジスト層が形成された基板1の大きさ
は10cm×77cmで,面積は7.7×10-22
ある。基板1には,横方向に11の分割基板形成部11
0が設けられている。基板1における分割基板形成部1
10の外周縁には,捨て耳部13が設けられている。捨
て耳部13の幅は,5mmである。分割基板形成部11
0には,縦方向に3つ,横方向に2つの配線板形成部1
20が設けられている。分割基板形成部の大きさは,捨
て耳部13を含めて,10cm×7cmで面積は7.0
×10-32である。個片化基板形成部120の大きさ
は,3cm×3cmで面積は9.0×10-42であ
る。図1(b)に示すごとく,この基板1をダイシング
装置で9分割して,分割基板11とした。
【0061】(21)図6に示すごとく,ソルダーレジ
スト層6の開口部65に,SnPb半田ペーストを印刷
して230℃でリフローすることにより,半田バンプ7
を形成した。
【0062】(22)図1(d)に示すごとく,分割基
板11をダイシングによって個片化するとともに捨て耳
部13を切断除去して,大きさ3.0cm×3.0cm
で面積9.0×10-42の個片化基板12を得た。そ
の後,検査工程,チェッカー工程を行い,プリント配線
板を得た。
【0063】次に,本例の作用及び効果について説明す
る。本例においては,図1(b),図1(c)に示すご
とく,分割及び個片化という2回にわたる工程によって
基板1を切断している。そのため,製造工程中の熱履歴
により基板に反りが発生していても,正確な位置で基板
を切断することができ,また切断時の基板の損傷を防止
できる。そのため,切断時に基板の割れや導体回路の断
線が生じることはない。
【0064】また,工程(21)において,半田バンプ
の形成を,基板の分割と個片化との間に行っている。そ
のため,切断前に半田バンプを形成するよりも,基板の
反りが少ない状態で半田バンプを形成することができ,
正確な位置に接合できる。また,切断工程が終了した個
片化基板に半田バンプを形成するよりも,比較的大きい
分割基板に対して半田バンプを形成することができ,バ
ンプ形成作業を効率よく行うことができる。また,図1
に示すごとく,基板1における分割基板形成部110の
外周縁には捨て耳部13を設けている。そのため,基板
搬送時の基板端の欠け,キズを防止できる。
【0065】(比較例1)本例のプリント配線板の製造
方法は,基本的には実施形態例1と同じであるが,異な
る点は,半田バンプ形成後,1工程で,面積が5.0×
10-32基板から9.0×10-42に切断したことで
ある。即ち,図7に示すごとく,基板に導体回路及びソ
ルダーレジスト層を形成し(図7(a)),半田バンプ
を形成し(図7(b)),その後1工程で基板91をダ
イシング装置で切断して個片化基板912を得(図7
(c)),後処理をしてプリント配線板を得た。
【0066】(実験例1)実施形態例1および比較例1
で製造されたプリント配線板について,基板の反り,ダ
イシングの断面,半田バンプの位置ずれ,個片分割後の
導通試験の計4項目について評価した。表1に実施形態
例1と比較例1の評価結果を示した。実施形態例1で製
造されたプリント配線板は,半田バンプ形成前の反りも
少なく,半田バンプの位置ずれも小さく,ダイシングの
切断面に損傷も生じず,断線も起こらなかった。
【0067】
【表1】
【0068】実施形態例2 本例のプリント配線板の製造方法においては,図8に示
すごとく,複数のプリント配線板を形成するための基板
1の側面に,捨て耳部13を設けている。捨て耳部13
の幅は5mmである。基板1には,横方向に11の分割
基板形成部110を配置する。分割基板形成部110に
は,縦方向に3つ,横方向に2つの配線板形成部120
を配置する。
【0069】基板1の面積は,捨て耳部13を含めて,
10cm×66cmで面積は6.6×10-22であ
る。分割基板形成部110は,10cm×6cmで面積
は6.0×10-32である。配線板形成部120の大
きさは3cm×3cmで面積は9.0×10-42であ
る。その他の点は,実施形態例1と同様である。
【0070】本例においては,基板1の側面に,捨て耳
部13を設けている。そのため,基板搬送時の基板端の
欠け,キズを防止できる。その他,本例においても,実
施形態例1と同様の効果を得ることができる。
【0071】(実験例2)本例では,分割前後の基板の
面積と反りとの関係について検討した。面積6.0×1
-22を超える基板について,実施形態例1の(1)
〜(19)までの工程を繰返し行い多層板を形成した。
層間絶縁層,ソルダーレジスト層の乾燥,硬化あるい
は,めっき後の乾燥,アニールなどの加熱工程による熱
履歴により,積層する層が3層,4層と多くなればなる
ほど,基板に加わる熱応力のため反ることが分かった。
その反り方も,中央部分から反る,端の部分が反る,ね
じれるように反るというように反り方もそのときどきに
よって,形態が異なっている。また,6.0×10-2
2を超える基板から面積1.0×10-4〜5.0×10
-32に分割するときにダイシング用の刃が一直線,特
に四隅を切断したときに,分割線からはずれて分割した
り切断面がささくれたり傷ついたりするという問題が起
きることが分かった。
【0072】また,面積6.0×10-22以下の基板
では,熱履歴による反りの程度が小さく,半田ペースト
等の印刷,ICチップ実装などの工程への精度への影響
は,少なくなる。総面積8.0×10-22を越える基
板から,面積1.0×10-4〜5.0×10-32,特
に面積2.5×10-22未満に分割する際に前述の問
題が顕著に表れる。
【0073】切断時にも,基板に応力が加わり,外部及
び内部の導体回路に亀裂が生じたりして,個片切断後の
導通検査で,断線したことが明らかになった。基板の総
面積が大きくなればなるほど,その傾向は強くなった。
【0074】よって,総面積6.0×10-22を越え
る基板から,面積1.0×10-4〜5.0×10-32
に分割にする際,基板を一旦,面積6.0×10-22
以下に分割した後に,個片化することにより,前述の問
題が解決されることが分かった。また,半田ペーストな
どの印刷工程や導通検査工程なども基板を分割した状態
で行う方が反りによる影響が少ない。
【0075】
【発明の効果】本発明によれば,基板の反りがなく,切
断面の損傷発生を防止し,かつ半田バンプを正確な位置
に形成でき,電気接続性に優れたプリント配線板の製造
方法を提供することができる。
【図面の簡単な説明】
【図1】実施形態例1のプリント配線板の製造方法にお
ける,基板の平面説明図(a),分割基板の平面説明図
(b),個片化基板の平面説明図(c)。
【図2】実施形態例1のプリント配線板の製造方法を示
すための説明図(a)〜(d)。
【図3】図2に続く,プリント配線板の製造方法の説明
図(e)〜(h)。
【図4】図3に続く,プリント配線板の製造方法の説明
図(i)〜(j)。
【図5】図4に続く,プリント配線板の製造方法の説明
図(k)〜(l)。
【図6】実施形態例1のプリント配線板の断面図。
【図7】比較例1のプリント配線板の製造方法を示す説
明図(a)〜(c)。
【図8】実施形態例2のプリント配線板の製造方法にお
ける,基板の平面説明図。
【符号の説明】
1...基板, 10...樹脂充填剤, 11...分割基板, 110...分割基板形成部, 12...個片化基板, 120...配線板形成部, 13...捨て耳部, 2...内層導体回路, 20...銅箔, 21...ダミーパターン, 3...層間絶縁層, 31...下層層間絶縁層, 32...上層層間絶縁層, 35,65...開口部, 4...外層導体回路, 41...無電解銅めっき膜, 42...電解銅めっき膜 45...ニッケルめっき層 46...金めっき層, 49...めっきレジスト, 5...ビアホール, 6...ソルダーレジスト層, 7...半田バンプ, 81...上面, 82...下面,

Claims (8)

    【特許請求の範囲】
  1. 【請求項1】 複数のプリント配線板を形成するための
    基板であって,該基板における配線板形成部に導体回路
    を形成するとともに該基板の表面にソルダーレジスト層
    を形成する工程と,上記基板を分割して,2以上の配線
    板形成部を有する分割基板とする工程と,上記分割基板
    を個片化して,1の配線板形成部からなる個片化基板と
    する工程と,上記個片化基板に半田バンプを形成する工
    程とを含むことを特徴とするプリント配線板の製造方
    法。
  2. 【請求項2】 複数のプリント配線板を形成するための
    基板であって,該基板における配線板形成部に導体回路
    を形成するとともに該基板の表面にソルダーレジスト層
    を形成する工程と,上記基板に半田バンプを形成する工
    程と,上記基板を分割して,2以上の配線板形成部を有
    する分割基板とする工程と,上記分割基板を個片化し
    て,1の配線板形成部からなる個片化基板とする工程と
    を含むことを特徴とするプリント配線板の製造方法。
  3. 【請求項3】 複数のプリント配線板を形成するための
    基板であって,該基板における配線板形成部に導体回路
    を形成するとともに該基板の表面にソルダーレジスト層
    を形成する工程と,上記基板を分割して,2以上の配線
    板形成部を有する分割基板とする工程と,上記分割基板
    に半田バンプを形成する工程と,上記分割基板を個片化
    して,1の配線板形成部からなる個片化基板とする工程
    とを含むことを特徴とするプリント配線板の製造方法。
  4. 【請求項4】 請求項1〜3のいずれか1項において,
    上記分割基板の面積は5.1×10-3〜6.0×10-2
    2の範囲にあることを特徴とするプリント配線板の製
    造方法。
  5. 【請求項5】 請求項1〜4のいずれか1項において,
    上記個片化基板の面積は1.0×10-4〜5.0×10
    -32の範囲にあることを特徴とするプリント配線板の
    製造方法。
  6. 【請求項6】 請求項1〜5のいずれか1項において,
    上記基板の側面には捨て耳部を設け,該捨て耳部は,上
    記分割の際又は個片化の際に切断除去することを特徴と
    するプリント配線板の製造方法。
  7. 【請求項7】 請求項1〜5のいずれか1項において,
    上記基板における分割基板形成部の外周縁には捨て耳部
    を設け,該捨て耳部は,上記分割の際又は個片化の際に
    切断除去することを特徴とするプリント配線板の製造方
    法。
  8. 【請求項8】 請求項6又は7において,上記捨て耳部
    の幅は,5〜15mmであることを特徴とするプリント
    配線板の製造方法。
JP11012996A 1999-01-21 1999-01-21 プリント配線板の製造方法 Pending JP2000216518A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP11012996A JP2000216518A (ja) 1999-01-21 1999-01-21 プリント配線板の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP11012996A JP2000216518A (ja) 1999-01-21 1999-01-21 プリント配線板の製造方法

Publications (1)

Publication Number Publication Date
JP2000216518A true JP2000216518A (ja) 2000-08-04

Family

ID=11820827

Family Applications (1)

Application Number Title Priority Date Filing Date
JP11012996A Pending JP2000216518A (ja) 1999-01-21 1999-01-21 プリント配線板の製造方法

Country Status (1)

Country Link
JP (1) JP2000216518A (ja)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005158770A (ja) * 2003-11-20 2005-06-16 Matsushita Electric Ind Co Ltd 積層基板とその製造方法及び前記積層基板を用いたモジュールの製造方法とその製造装置
JP2006261390A (ja) * 2005-03-17 2006-09-28 Matsushita Electric Ind Co Ltd 回路形成基板の製造方法
JP2010093232A (ja) * 2008-10-09 2010-04-22 Nan Ya Printed Circuit Board Corp 単一プリント回路板のはんだバンプ印刷方法
US8502081B2 (en) 2007-07-25 2013-08-06 Tdk Corporation Assembly substrate and method of manufacturing the same

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005158770A (ja) * 2003-11-20 2005-06-16 Matsushita Electric Ind Co Ltd 積層基板とその製造方法及び前記積層基板を用いたモジュールの製造方法とその製造装置
JP2006261390A (ja) * 2005-03-17 2006-09-28 Matsushita Electric Ind Co Ltd 回路形成基板の製造方法
JP4617941B2 (ja) * 2005-03-17 2011-01-26 パナソニック株式会社 回路形成基板の製造方法
US8502081B2 (en) 2007-07-25 2013-08-06 Tdk Corporation Assembly substrate and method of manufacturing the same
JP2010093232A (ja) * 2008-10-09 2010-04-22 Nan Ya Printed Circuit Board Corp 単一プリント回路板のはんだバンプ印刷方法

Similar Documents

Publication Publication Date Title
EP1137333B1 (en) Multilayer build-up wiring board
JP2003023252A (ja) 多層プリント配線板
JP2003023253A (ja) 多層プリント配線板
JP2003023251A (ja) 多層プリント配線板
JP3437451B2 (ja) Icチップ実装用プリント配線板およびその製造方法
JP4863557B2 (ja) 多層プリント配線板の製造方法
JP2002246507A (ja) 多層プリント配線板
JP2000216518A (ja) プリント配線板の製造方法
JP4036564B2 (ja) プリント配線板の製造方法
JP2001251051A (ja) プリント配線板及びプリント配線板の製造方法
JP3152633B2 (ja) 多層プリント配線板およびその製造方法
JP2002204057A (ja) 多層プリント配線板の製造方法および多層プリント配線板
JP2013021374A (ja) 多層プリント配線板
JP3220419B2 (ja) 多層プリント配線板
JP4514308B2 (ja) 多層プリント配線板の製造方法
JP4374683B2 (ja) プリント配線板の製造方法
JP3299243B2 (ja) 多層プリント配線板の製造方法
JPH10190224A (ja) 多層プリント配線板およびその製造方法
JPH10261869A (ja) 多層プリント配線板
JP4514309B2 (ja) 多層プリント配線板の製造方法
JP4484350B2 (ja) プリント配線板の製造方法
JPH11135677A (ja) パッケージ基板
JP2000307226A (ja) プリント配線板の製造方法
JP4518660B2 (ja) 多層プリント配線板の製造方法
JP4209006B2 (ja) 多層プリント配線板の製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20051207

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20080520

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20080930