JP2000216052A - 薄膜キャパシタ - Google Patents
薄膜キャパシタInfo
- Publication number
- JP2000216052A JP2000216052A JP2000008485A JP2000008485A JP2000216052A JP 2000216052 A JP2000216052 A JP 2000216052A JP 2000008485 A JP2000008485 A JP 2000008485A JP 2000008485 A JP2000008485 A JP 2000008485A JP 2000216052 A JP2000216052 A JP 2000216052A
- Authority
- JP
- Japan
- Prior art keywords
- dielectric
- film capacitor
- interdigital electrode
- thin
- thin film
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
- H01L28/40—Capacitors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
- H01L28/40—Capacitors
- H01L28/55—Capacitors with a dielectric comprising a perovskite structure material
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
- H01L28/40—Capacitors
- H01L28/60—Electrodes
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Chemical & Material Sciences (AREA)
- Materials Engineering (AREA)
- Fixed Capacitors And Capacitor Manufacturing Machines (AREA)
- Ceramic Capacitors (AREA)
Abstract
(57)【要約】
【課題】 インターディジタル電極及び高い破壊抵抗を
有する改善した薄膜キャパシタを提供する。 【解決手段】 基板１と、少なくとも２つのインターデ
ィジタル電極４、５と、誘電体３とを有する薄膜キャパ
シタにおいて、誘電体３の下側の少なくとも１つのイン
ターディジタル電極４を誘電体３の上側のインターディ
ジタル電極５に対しスタガー配置することにより、標準
の単層キャパシタと同じ製造処理で製造しうる耐破壊薄
膜キャパシタを得る。
有する改善した薄膜キャパシタを提供する。 【解決手段】 基板１と、少なくとも２つのインターデ
ィジタル電極４、５と、誘電体３とを有する薄膜キャパ
シタにおいて、誘電体３の下側の少なくとも１つのイン
ターディジタル電極４を誘電体３の上側のインターディ
ジタル電極５に対しスタガー配置することにより、標準
の単層キャパシタと同じ製造処理で製造しうる耐破壊薄
膜キャパシタを得る。
Description
【０００１】
【発明の属する技術分野】本発明は、基板と、少なくと
も２つのインターディジタル電極と、少なくとも１つの
誘電体とを有する薄膜キャパシタに関するものである。
も２つのインターディジタル電極と、少なくとも１つの
誘電体とを有する薄膜キャパシタに関するものである。
【０００２】
【従来の技術】小型のキャパシタで容量値を高くするに
は、誘電率の高い（εr ＞５０）誘電体材料が用いられ
ている。厚さが５０ｎｍ〜２μｍでεr ＞５０を有する
誘電体は、薄膜キャパシタの製造に当って薄膜処理によ
り形成される。εr ＞５０を有する薄肉層を堆積するの
に用いられている廉価な方法は、例えば、ゾル‐ゲル法
のような湿式化学薄膜法である。薄膜キャパシタの下側
電極は、例えばアルミニウム又は銅のような非貴金属
か、或いは、例えば銀、銀合金又はプラチナのような貴
金属から成っている。上側電極の場合、下側電極の場合
のように、例えばプラチナ、銀、銀合金又はＮｉＣｒ／
金のような貴金属か、或いは、例えばアルミニウム、ニ
ッケル又は銅のような非貴金属が用いられている。これ
らの電極は、例えばスパッタリング又は気相からの化学
堆積のような薄膜処理により被着される。これらの電極
は、湿式又は乾式エッチング工程と組合せたリソグラフ
ィ処理により構成される。適切な基板材料は、Ｓｉウエ
ファ、ガラス又はセラミック材料である。キャパシタの
構造体を保護するために、保護層、例えば印刷処理又は
薄膜処理で設けた有機層及び無機層の双方又はいずれか
一方が用いられている。キャパシタには更に、電流供給
接点が個別に又は列にして設けられている。
は、誘電率の高い（εr ＞５０）誘電体材料が用いられ
ている。厚さが５０ｎｍ〜２μｍでεr ＞５０を有する
誘電体は、薄膜キャパシタの製造に当って薄膜処理によ
り形成される。εr ＞５０を有する薄肉層を堆積するの
に用いられている廉価な方法は、例えば、ゾル‐ゲル法
のような湿式化学薄膜法である。薄膜キャパシタの下側
電極は、例えばアルミニウム又は銅のような非貴金属
か、或いは、例えば銀、銀合金又はプラチナのような貴
金属から成っている。上側電極の場合、下側電極の場合
のように、例えばプラチナ、銀、銀合金又はＮｉＣｒ／
金のような貴金属か、或いは、例えばアルミニウム、ニ
ッケル又は銅のような非貴金属が用いられている。これ
らの電極は、例えばスパッタリング又は気相からの化学
堆積のような薄膜処理により被着される。これらの電極
は、湿式又は乾式エッチング工程と組合せたリソグラフ
ィ処理により構成される。適切な基板材料は、Ｓｉウエ
ファ、ガラス又はセラミック材料である。キャパシタの
構造体を保護するために、保護層、例えば印刷処理又は
薄膜処理で設けた有機層及び無機層の双方又はいずれか
一方が用いられている。キャパシタには更に、電流供給
接点が個別に又は列にして設けられている。
【０００３】従来技術のこの状態によれば、標準の仕様
を満足する廉価な薄膜キャパシタを製造しうる。しか
し、約１マイクロメートルの層厚は、高周波分野で容量
値を数ピコファラッドと低くする場合に高い動作電圧Ｕ
rated （５０Ｖ、１００Ｖ及びそれよりも高い電圧）を
長寿命条件と相俟って達成する必要がある場合には、充
分でない。
を満足する廉価な薄膜キャパシタを製造しうる。しか
し、約１マイクロメートルの層厚は、高周波分野で容量
値を数ピコファラッドと低くする場合に高い動作電圧Ｕ
rated （５０Ｖ、１００Ｖ及びそれよりも高い電圧）を
長寿命条件と相俟って達成する必要がある場合には、充
分でない。
【０００４】電極を指状配置とした、いわゆるインター
ディジタルキャパシタでは、破壊抵抗が高くなることが
分かっている。指状のこれらのインターディジタル電極
の連結配置と、重畳誘電体とが相俟って実際のキャパシ
タを構成している。このような構成の容量値は、指の相
互間隔と、指がオーバーラップしている（重なり合って
いる）長さと、誘電体の厚さと、基板及び誘電体の誘電
率の値と、電極の厚さとの関数となる。指の相互間隔は
実際に、破壊抵抗及びその結果のキャパシタの許容動作
電圧とを決定する。
ディジタルキャパシタでは、破壊抵抗が高くなることが
分かっている。指状のこれらのインターディジタル電極
の連結配置と、重畳誘電体とが相俟って実際のキャパシ
タを構成している。このような構成の容量値は、指の相
互間隔と、指がオーバーラップしている（重なり合って
いる）長さと、誘電体の厚さと、基板及び誘電体の誘電
率の値と、電極の厚さとの関数となる。指の相互間隔は
実際に、破壊抵抗及びその結果のキャパシタの許容動作
電圧とを決定する。
【０００５】インターディジタル電極を有するキャパシ
タの構成は、特開平7-283076号公報から既知であり、こ
の場合、数個のインターディジタル電極層を相互に重ね
て存在させて、容量値を更に高めている。キャパシタユ
ニットのインターディジタル電極は全て１平面内に位置
し、誘電体は全ての隣接する２つの電極レベル間に存在
する。電極を１平面内に配置する場合、誘電体の厚さ全
体がキャパシタの容量に貢献するように用いられないと
いう欠点がある。
タの構成は、特開平7-283076号公報から既知であり、こ
の場合、数個のインターディジタル電極層を相互に重ね
て存在させて、容量値を更に高めている。キャパシタユ
ニットのインターディジタル電極は全て１平面内に位置
し、誘電体は全ての隣接する２つの電極レベル間に存在
する。電極を１平面内に配置する場合、誘電体の厚さ全
体がキャパシタの容量に貢献するように用いられないと
いう欠点がある。
【０００６】
【発明が解決しようとする課題】本発明の目的は、イン
ターディジタル電極及び高い破壊抵抗を有する改善した
薄膜キャパシタを提供せんとするにある。
ターディジタル電極及び高い破壊抵抗を有する改善した
薄膜キャパシタを提供せんとするにある。
【０００７】
【課題を解決するための手段】本発明は、基板と、少な
くとも２つのインターディジタル電極と、少なくとも１
つの誘電体とを有する薄膜キャパシタにおいて、少なく
とも１つのインターディジタル電極が前記誘電体の下側
に配置され、少なくとも１つのインターディジタル電極
が前記誘電体の上側に配置されていることを特徴とす
る。
くとも２つのインターディジタル電極と、少なくとも１
つの誘電体とを有する薄膜キャパシタにおいて、少なく
とも１つのインターディジタル電極が前記誘電体の下側
に配置され、少なくとも１つのインターディジタル電極
が前記誘電体の上側に配置されていることを特徴とす
る。
【０００８】インターディジタル電極を誘電体の上側及
び下側に配置すると、誘電体の層はキャパシタの容量の
形成に貢献する。
び下側に配置すると、誘電体の層はキャパシタの容量の
形成に貢献する。
【０００９】本発明の好適例では、前記誘電体の上側の
インターディジタル電極が前記誘電体の下側のインター
ディジタル電極に対しスタガー配置されているようにす
る。
インターディジタル電極が前記誘電体の下側のインター
ディジタル電極に対しスタガー配置されているようにす
る。
【００１０】このスタガー配置により、電界がより一層
均一に誘電体に行き渡り、従って容量値を、他の全ての
パラメータを同じに保って、高くすることができるよう
になる。
均一に誘電体に行き渡り、従って容量値を、他の全ての
パラメータを同じに保って、高くすることができるよう
になる。
【００１１】他の好適例では、誘電体が複数の層を有す
ることを特徴とする。
ることを特徴とする。
【００１２】多重層、例えば、二重、三重又は四重層を
用いることにより、ある誘電体材料の不所望な温度特性
を補償するとともに薄膜キャパシタの容量値の温度依存
性を改善することができる。
用いることにより、ある誘電体材料の不所望な温度特性
を補償するとともに薄膜キャパシタの容量値の温度依存
性を改善することができる。
【００１３】好適例では、誘電体が強誘電性のセラミッ
ク材料を有するようにする。強誘電性のセラミック材料
の比誘電率εr は高く、これにより小さい寸法で高い容
量値を達成する。
ク材料を有するようにする。強誘電性のセラミック材料
の比誘電率εr は高く、これにより小さい寸法で高い容
量値を達成する。
【００１４】更に、基板上には障壁層を設けるのが好ま
しい。表面が粗い基板、例えば、Ａｌ2Ｏ3の場合、誘電
体との反応、すなわち短絡を障壁層により回避しうる。
しい。表面が粗い基板、例えば、Ａｌ2Ｏ3の場合、誘電
体との反応、すなわち短絡を障壁層により回避しうる。
【００１５】
【発明の実施の形態】図面及び２つの実施例を参照して
本発明をより詳細に説明する。図１に示す薄膜キャパシ
タは、例えば、セラミック材料、ガラス‐セラミック材
料、ガラス材料又はシリコンより成る基板１を有する。
この基板１上には、例えば、ＳｉＯ2、ＴｉＯ2、Ａｌ2
Ｏ3又はＺｒＯ2 より成る障壁層２が設けられている。
この障壁層２上には、例えば、Ａｌ、Ｃｕがドーピング
されたＡｌ、Ｃｕ、Ｗ、Ｐｔ、Ｎｉ、Ｐｄ、Ｐｄ／Ａ
ｇ、ＴｉＷ／Ａｌ、Ｔｉ／Ｐｔ、Ｔｉ／Ａｇ、Ｔｉ／Ａ
ｇ／ＴｉＩｒ、Ｔｉ／ＡｇxＰｔ1-x（０≦ｘ≦１）、Ｔ
ｉ／Ａｇ／ＰｔxＡｌ1-x（０≦ｘ≦１）、Ｔｉ／Ａｇx
Ｐｔ1-x／Ｉｒ（０≦ｘ≦１）、Ｔｉ／Ａｇ／（Ｉｒ／
ＩｒＯx ）（０≦ｘ≦２）、Ｔｉ／Ａｇ／ＲｕxＰｔ1-x
（０≦ｘ≦１）、Ｔｉ／ＰｔxＡｌ1-x／Ａｇ／ＰｔyＡ
ｌ1-y（０≦ｘ≦１、０≦ｙ≦１）、Ｔｉ／Ａｇ／Ｐｔy
（ＲｈＯx）1- y （０≦ｘ≦２、０≦ｙ≦１）、Ｔｉ／
Ａｇ／ＰｔxＲｈ1-x（０≦ｘ≦１）、Ｔｉ／ＡｇxＰｔ
1-x ／（Ｉｒ／ＩｒＯy）（０≦ｘ≦１、０≦ｙ≦
２）、Ｔｉ／ＡｇxＰｔ1-x ／ＰｔyＡｌ1-y（０≦ｘ≦
１、０≦ｙ≦１）、Ｔｉ／Ａｇ／Ｔｉ、Ｔｉ／Ｎｉ／Ｉ
ＴＯ、又はＮｉxＣｒyＡｌz ／Ｎｉ（０≦ｘ≦１、０≦
ｙ≦１、０≦ｚ≦１）を有する第１インターディジタル
電極４が存在する。この第１（下側）インターディジタ
ル電極４上には、比誘電率の高い（εr ＞２０）誘電体
３が設けられている。この誘電体３は、例えば、鉛を過
剰とした又は過剰としないＰｂ（ＺｒxＴｉ1-x）Ｏ
3（０≦ｘ≦１）、（Ｐｂ，Ｂａ）（Ｍｇ1/3Ｎｂ2/3）x
（Ｚｎ1/3Ｎｂ2/3）yＴｉzＯ3（０≦ｘ≦１、０≦ｙ≦
１、０≦ｚ≦１）、Ｂａ1-xＳｒxＴｉＯ3 （０≦ｘ≦
１）、Ｐｂ1-1.5yＬａy（ＺｒxＴｉ1-x）Ｏ3（０≦ｘ≦
１、０≦ｙ≦０．２）、ＳｒＴｉ1-xＺｒxＯ3 （０≦ｘ
≦１）、（Ｚｒ，Ｓｎ）ＴｉＯ4 、Ａｌ2Ｏ3のドーパン
トを有するＴａ2Ｏ5、
本発明をより詳細に説明する。図１に示す薄膜キャパシ
タは、例えば、セラミック材料、ガラス‐セラミック材
料、ガラス材料又はシリコンより成る基板１を有する。
この基板１上には、例えば、ＳｉＯ2、ＴｉＯ2、Ａｌ2
Ｏ3又はＺｒＯ2 より成る障壁層２が設けられている。
この障壁層２上には、例えば、Ａｌ、Ｃｕがドーピング
されたＡｌ、Ｃｕ、Ｗ、Ｐｔ、Ｎｉ、Ｐｄ、Ｐｄ／Ａ
ｇ、ＴｉＷ／Ａｌ、Ｔｉ／Ｐｔ、Ｔｉ／Ａｇ、Ｔｉ／Ａ
ｇ／ＴｉＩｒ、Ｔｉ／ＡｇxＰｔ1-x（０≦ｘ≦１）、Ｔ
ｉ／Ａｇ／ＰｔxＡｌ1-x（０≦ｘ≦１）、Ｔｉ／Ａｇx
Ｐｔ1-x／Ｉｒ（０≦ｘ≦１）、Ｔｉ／Ａｇ／（Ｉｒ／
ＩｒＯx ）（０≦ｘ≦２）、Ｔｉ／Ａｇ／ＲｕxＰｔ1-x
（０≦ｘ≦１）、Ｔｉ／ＰｔxＡｌ1-x／Ａｇ／ＰｔyＡ
ｌ1-y（０≦ｘ≦１、０≦ｙ≦１）、Ｔｉ／Ａｇ／Ｐｔy
（ＲｈＯx）1- y （０≦ｘ≦２、０≦ｙ≦１）、Ｔｉ／
Ａｇ／ＰｔxＲｈ1-x（０≦ｘ≦１）、Ｔｉ／ＡｇxＰｔ
1-x ／（Ｉｒ／ＩｒＯy）（０≦ｘ≦１、０≦ｙ≦
２）、Ｔｉ／ＡｇxＰｔ1-x ／ＰｔyＡｌ1-y（０≦ｘ≦
１、０≦ｙ≦１）、Ｔｉ／Ａｇ／Ｔｉ、Ｔｉ／Ｎｉ／Ｉ
ＴＯ、又はＮｉxＣｒyＡｌz ／Ｎｉ（０≦ｘ≦１、０≦
ｙ≦１、０≦ｚ≦１）を有する第１インターディジタル
電極４が存在する。この第１（下側）インターディジタ
ル電極４上には、比誘電率の高い（εr ＞２０）誘電体
３が設けられている。この誘電体３は、例えば、鉛を過
剰とした又は過剰としないＰｂ（ＺｒxＴｉ1-x）Ｏ
3（０≦ｘ≦１）、（Ｐｂ，Ｂａ）（Ｍｇ1/3Ｎｂ2/3）x
（Ｚｎ1/3Ｎｂ2/3）yＴｉzＯ3（０≦ｘ≦１、０≦ｙ≦
１、０≦ｚ≦１）、Ｂａ1-xＳｒxＴｉＯ3 （０≦ｘ≦
１）、Ｐｂ1-1.5yＬａy（ＺｒxＴｉ1-x）Ｏ3（０≦ｘ≦
１、０≦ｙ≦０．２）、ＳｒＴｉ1-xＺｒxＯ3 （０≦ｘ
≦１）、（Ｚｒ，Ｓｎ）ＴｉＯ4 、Ａｌ2Ｏ3のドーパン
トを有するＴａ2Ｏ5、
【化１】 （Ｐｂ，Ｃａ）ＴｉＯ3 、ドーパントを有する又は有し
ないＢａＴｉＯ3 、Ｂａ2Ｔｉ9Ｏ20、ＣａＳｍ2Ｔｉ5Ｏ
14、ＴｉＺｒ0.8Ｓｎ0.2Ｏ4 、Ｂａ2Ｔｉ8.53Ｚｒ0.50
Ｍｎ0.01Ｏ20、Ｍｎドーパントを有する又は有しないＳ
ｒＺｒxＴｉ1-xＯ3（０≦ｘ≦１）、ＢａＺｒxＴｉ1-x
Ｏ3（０≦ｘ≦１）、Ｂａ1-yＳｒyＺｒxＴｉ1-xＯ3（０
≦ｘ≦１、０≦ｙ≦１）、例えば、Ｌａ、Ｎｂ、Ｆｅ又
はＭｎをドーピングしたＳｒＴｉＯ3 、(ＢａＴｉＯ3)
0.18〜0.27＋(Ｎｄ2Ｏ3)0.316〜0.355＋(ＴｉＯ2)
0.276〜0.355＋(Ｂｉ2Ｏ3)0.025〜0.081＋ｘＺｎＯ、Ｃ
ａＺｒＯ3 、ＣａＴｉＯ3＋ＣａＴｉＳｉＯ5、（Ｓｒ，
Ｃａ）（Ｔｉ，Ｚｒ）Ｏ3 、（Ｓｒ，Ｃａ，Ｍ）（Ｔ
ｉ，Ｚｒ）Ｏ3 （Ｍ＝Ｍｇ又はＺｎ）、（Ｓｒ，Ｃａ，
Ｃｕ，Ｍｎ，Ｐｂ）ＴｉＯ3＋Ｂｉ2Ｏ3 、ＢａＯ‐Ｔｉ
Ｏ2‐Ｎｄ2Ｏ3‐Ｎｂ2Ｏ5 、（Ｂａ，Ｃａ）ＴｉＯ3＋
Ｎｂ2Ｏ5，Ｃｏ2Ｏ3，ＭｎＯ2、ＴｉＯ2 、ＢａＯ‐Ｐ
ｂＯ‐Ｎｄ2Ｏ3‐ＴｉＯ2 、Ｂａ（Ｚｎ，Ｔａ）Ｏ3 、
ＢａＺｒＯ3 、Ｎｄ2Ｔｉ2Ｏ7 、ＰｂＮｂx（（Ｚｒ0.6
Ｓｎ0.4）1-yＴｉy）1-xＯ3（０≦ｘ≦０．９、０≦ｙ
≦１）、［Ｐｂ（Ｍｇ1/3Ｎｂ2/3）Ｏ3］x‐［ＰｂＴｉ
Ｏ3］1-x（０≦ｘ≦１）、（Ｐｂ，Ｂａ，Ｓｒ）（Ｍｇ
1/3Ｎｂ2/3）xＴｉy（Ｚｎ1/3Ｎｂ2/3）Ｏ3（０≦ｘ≦
１、０≦ｙ≦１、ｘ＋ｙ≦１）、又は 化合物 ａ） Ｐｂ（Ｍｇ1/2Ｗ1/2）Ｏ3 ｂ） Ｐｂ（Ｆｅ1/2Ｎｂ1/2）Ｏ3 ｃ） Ｐｂ（Ｆｅ2/3Ｗ1/3）Ｏ3 ｄ） Ｐｂ（Ｎｉ1/3Ｎｂ2/3）Ｏ3 ｅ） Ｐｂ（Ｚｎ1/3Ｎｂ2/3）Ｏ3 ｆ） Ｐｂ（Ｓｃ1/2Ｔａ1/2）Ｏ3 とＰｂＴｉＯ3及びＰｂ（Ｍｇ1/3Ｎｂ2/3）Ｏ3との組合
せを含有しうる。誘電体３上には、上側インターディジ
タル電極５が設けられており、この電極は、例えば、Ａ
ｌ、ＣｕがドーピングされたＡｌ、Ｃｕ、Ｗ、Ｐｔ、Ｎ
ｉ、Ｐｄ、Ｐｄ／Ａｇ、ＴｉＷ／Ａｌ、Ｔｉ／Ｐｔ、Ｔ
ｉ／Ａｇ、Ｔｉ／Ａｇ／ＴｉＩｒ、Ｔｉ／ＡｇxＰｔ1-x
（０≦ｘ≦１）、Ｔｉ／Ａｇ／ＰｔxＡｌ1-x（０≦ｘ≦
１）、Ｔｉ／Ａｇx／Ｐｔ1-x／Ｉｒ（０≦ｘ≦１）、Ｔ
ｉ／Ａｇ／（Ｉｒ／ＩｒＯx ）（０≦ｘ≦２）、Ｔｉ／
Ａｇ／ＲｕxＰｔ1-x（０≦ｘ≦１）、Ｔｉ／ＰｔxＡｌ
1-x／Ａｇ／ＰｔyＡｌ1-y（０≦ｘ≦１、０≦ｙ≦
１）、Ｔｉ／Ａｇ／Ｐｔy（ＲｈＯx）1-y （０≦ｘ≦
２、０≦ｙ≦１）、Ｔｉ／Ａｇ／ＰｔxＲｈ1-x（０≦ｘ
≦１）、Ｔｉ／ＡｇxＰｔ1-x ／（Ｉｒ／ＩｒＯy）（０
≦ｘ≦１、０≦ｙ≦２）、Ｔｉ／ＡｇxＰｔ1-x／Ｐｔy
Ａｌ1-y（０≦ｘ≦１、０≦ｙ≦１）、Ｔｉ／Ａｇ／Ｔ
ｉ、Ｔｉ／Ｎｉ／ＩＴＯ、又はＮｉxＣｒyＡｌz ／Ｎｉ
（０≦ｘ≦１、０≦ｙ≦１、０≦ｚ≦１）を含有する。
或いはまた、誘電体３は多重層、例えば、二重、三重又
は四重層を有しうる。更に、多重層構造体には３つ以上
のインターディジタル電極をスタガー配置で設けること
ができる。
ないＢａＴｉＯ3 、Ｂａ2Ｔｉ9Ｏ20、ＣａＳｍ2Ｔｉ5Ｏ
14、ＴｉＺｒ0.8Ｓｎ0.2Ｏ4 、Ｂａ2Ｔｉ8.53Ｚｒ0.50
Ｍｎ0.01Ｏ20、Ｍｎドーパントを有する又は有しないＳ
ｒＺｒxＴｉ1-xＯ3（０≦ｘ≦１）、ＢａＺｒxＴｉ1-x
Ｏ3（０≦ｘ≦１）、Ｂａ1-yＳｒyＺｒxＴｉ1-xＯ3（０
≦ｘ≦１、０≦ｙ≦１）、例えば、Ｌａ、Ｎｂ、Ｆｅ又
はＭｎをドーピングしたＳｒＴｉＯ3 、(ＢａＴｉＯ3)
0.18〜0.27＋(Ｎｄ2Ｏ3)0.316〜0.355＋(ＴｉＯ2)
0.276〜0.355＋(Ｂｉ2Ｏ3)0.025〜0.081＋ｘＺｎＯ、Ｃ
ａＺｒＯ3 、ＣａＴｉＯ3＋ＣａＴｉＳｉＯ5、（Ｓｒ，
Ｃａ）（Ｔｉ，Ｚｒ）Ｏ3 、（Ｓｒ，Ｃａ，Ｍ）（Ｔ
ｉ，Ｚｒ）Ｏ3 （Ｍ＝Ｍｇ又はＺｎ）、（Ｓｒ，Ｃａ，
Ｃｕ，Ｍｎ，Ｐｂ）ＴｉＯ3＋Ｂｉ2Ｏ3 、ＢａＯ‐Ｔｉ
Ｏ2‐Ｎｄ2Ｏ3‐Ｎｂ2Ｏ5 、（Ｂａ，Ｃａ）ＴｉＯ3＋
Ｎｂ2Ｏ5，Ｃｏ2Ｏ3，ＭｎＯ2、ＴｉＯ2 、ＢａＯ‐Ｐ
ｂＯ‐Ｎｄ2Ｏ3‐ＴｉＯ2 、Ｂａ（Ｚｎ，Ｔａ）Ｏ3 、
ＢａＺｒＯ3 、Ｎｄ2Ｔｉ2Ｏ7 、ＰｂＮｂx（（Ｚｒ0.6
Ｓｎ0.4）1-yＴｉy）1-xＯ3（０≦ｘ≦０．９、０≦ｙ
≦１）、［Ｐｂ（Ｍｇ1/3Ｎｂ2/3）Ｏ3］x‐［ＰｂＴｉ
Ｏ3］1-x（０≦ｘ≦１）、（Ｐｂ，Ｂａ，Ｓｒ）（Ｍｇ
1/3Ｎｂ2/3）xＴｉy（Ｚｎ1/3Ｎｂ2/3）Ｏ3（０≦ｘ≦
１、０≦ｙ≦１、ｘ＋ｙ≦１）、又は 化合物 ａ） Ｐｂ（Ｍｇ1/2Ｗ1/2）Ｏ3 ｂ） Ｐｂ（Ｆｅ1/2Ｎｂ1/2）Ｏ3 ｃ） Ｐｂ（Ｆｅ2/3Ｗ1/3）Ｏ3 ｄ） Ｐｂ（Ｎｉ1/3Ｎｂ2/3）Ｏ3 ｅ） Ｐｂ（Ｚｎ1/3Ｎｂ2/3）Ｏ3 ｆ） Ｐｂ（Ｓｃ1/2Ｔａ1/2）Ｏ3 とＰｂＴｉＯ3及びＰｂ（Ｍｇ1/3Ｎｂ2/3）Ｏ3との組合
せを含有しうる。誘電体３上には、上側インターディジ
タル電極５が設けられており、この電極は、例えば、Ａ
ｌ、ＣｕがドーピングされたＡｌ、Ｃｕ、Ｗ、Ｐｔ、Ｎ
ｉ、Ｐｄ、Ｐｄ／Ａｇ、ＴｉＷ／Ａｌ、Ｔｉ／Ｐｔ、Ｔ
ｉ／Ａｇ、Ｔｉ／Ａｇ／ＴｉＩｒ、Ｔｉ／ＡｇxＰｔ1-x
（０≦ｘ≦１）、Ｔｉ／Ａｇ／ＰｔxＡｌ1-x（０≦ｘ≦
１）、Ｔｉ／Ａｇx／Ｐｔ1-x／Ｉｒ（０≦ｘ≦１）、Ｔ
ｉ／Ａｇ／（Ｉｒ／ＩｒＯx ）（０≦ｘ≦２）、Ｔｉ／
Ａｇ／ＲｕxＰｔ1-x（０≦ｘ≦１）、Ｔｉ／ＰｔxＡｌ
1-x／Ａｇ／ＰｔyＡｌ1-y（０≦ｘ≦１、０≦ｙ≦
１）、Ｔｉ／Ａｇ／Ｐｔy（ＲｈＯx）1-y （０≦ｘ≦
２、０≦ｙ≦１）、Ｔｉ／Ａｇ／ＰｔxＲｈ1-x（０≦ｘ
≦１）、Ｔｉ／ＡｇxＰｔ1-x ／（Ｉｒ／ＩｒＯy）（０
≦ｘ≦１、０≦ｙ≦２）、Ｔｉ／ＡｇxＰｔ1-x／Ｐｔy
Ａｌ1-y（０≦ｘ≦１、０≦ｙ≦１）、Ｔｉ／Ａｇ／Ｔ
ｉ、Ｔｉ／Ｎｉ／ＩＴＯ、又はＮｉxＣｒyＡｌz ／Ｎｉ
（０≦ｘ≦１、０≦ｙ≦１、０≦ｚ≦１）を含有する。
或いはまた、誘電体３は多重層、例えば、二重、三重又
は四重層を有しうる。更に、多重層構造体には３つ以上
のインターディジタル電極をスタガー配置で設けること
ができる。
【００１６】図２は、スタガー配置のインターディジタ
ル電極４１、４２及び５１と、２つの誘電体層３１及び
３２とを有するこのような多重層構造体を示す。本発明
による薄膜キャパシタのこの例では、第１インターディ
ジタル電極４１上に第１誘電体層３１が配置され、その
上に第２インターディジタル電極５１が配置され、これ
に第２誘電体層３２が被覆され、その上に第３インター
ディジタル電極４２が配置されている。第１インターデ
ィジタル電極４１と第３インターディジタル電極４２と
は並列に接続されている。
ル電極４１、４２及び５１と、２つの誘電体層３１及び
３２とを有するこのような多重層構造体を示す。本発明
による薄膜キャパシタのこの例では、第１インターディ
ジタル電極４１上に第１誘電体層３１が配置され、その
上に第２インターディジタル電極５１が配置され、これ
に第２誘電体層３２が被覆され、その上に第３インター
ディジタル電極４２が配置されている。第１インターデ
ィジタル電極４１と第３インターディジタル電極４２と
は並列に接続されている。
【００１７】本発明を実際に如何にして実現しうるかを
表す数個の具体例を以下に詳細に説明する。
表す数個の具体例を以下に詳細に説明する。
【００１８】具体例１：ガラスより成る基板１にＴｉＯ
2 より成る障壁層２を設ける。この障壁層２上にＴｉ／
Ｐｔより成る下側インターディジタル電極４を設ける。
この下側インターディジタル電極４上にＢａＴｉＯ3 よ
り成る誘電体３を配置する。この誘電体３上にＰｔより
成る上側インターディジタル電極５を設ける。
2 より成る障壁層２を設ける。この障壁層２上にＴｉ／
Ｐｔより成る下側インターディジタル電極４を設ける。
この下側インターディジタル電極４上にＢａＴｉＯ3 よ
り成る誘電体３を配置する。この誘電体３上にＰｔより
成る上側インターディジタル電極５を設ける。
【００１９】具体例２：ガラスより成る基板１にＴｉＯ
2 より成る障壁層２を設ける。この障壁層２上にＴｉ／
Ｐｔより成る下側インターディジタル電極４を設ける。
この下側インターディジタル電極４上に、ランタンをＰ
ｂ（Ｚｒ0.53Ｔｉ0.47）Ｏ3 にドーピングしたものより
成る誘電体３を配置する。この誘電体３上にＰｔより成
る上側インターディジタル電極５を設ける。
2 より成る障壁層２を設ける。この障壁層２上にＴｉ／
Ｐｔより成る下側インターディジタル電極４を設ける。
この下側インターディジタル電極４上に、ランタンをＰ
ｂ（Ｚｒ0.53Ｔｉ0.47）Ｏ3 にドーピングしたものより
成る誘電体３を配置する。この誘電体３上にＰｔより成
る上側インターディジタル電極５を設ける。
【００２０】又、標準の単層キャパシタを同じ製造処理
で製造した。３つの試験結果を以下の表に示す。表１ ：２０Ｖ／μｍ及び１３ｎＦ／ｍｍ2 の標準単層キ
ャパシタ
で製造した。３つの試験結果を以下の表に示す。表１ ：２０Ｖ／μｍ及び１３ｎＦ／ｍｍ2 の標準単層キ
ャパシタ
【表１】
【００２１】表２：インターディジタル電極に対するパ
ラメータ
ラメータ
【表２】
【００２２】以下に示す表３は、インターディジタル電
極（表２によるパラメータを用いている）と、ランタン
がドーピングされたＰＺＴ誘電体（表１による層厚とな
っている）とを有する薄膜キャパシタに対する平均容量
値Ｃ及び動作電圧Ｕrated を示している。表３ ：インターディジタル電極と、ランタンがドーピン
グされたＰＺＴ誘電体層とを有する薄膜キャパシタの平
均容量値Ｃ
極（表２によるパラメータを用いている）と、ランタン
がドーピングされたＰＺＴ誘電体（表１による層厚とな
っている）とを有する薄膜キャパシタに対する平均容量
値Ｃ及び動作電圧Ｕrated を示している。表３ ：インターディジタル電極と、ランタンがドーピン
グされたＰＺＴ誘電体層とを有する薄膜キャパシタの平
均容量値Ｃ
【表３】
【図１】 ２つのインターディジタル電極を有する薄膜
キャパシタの構成を示す線図である。
キャパシタの構成を示す線図である。
【図２】 ３つのインターディジタル電極を有する薄膜
キャパシタの構成を示す線図である。
キャパシタの構成を示す線図である。
１ 基板 ２ 障壁層 ３ 誘電体 ４ 下側インターディジタル電極 ５ 上側インターディジタル電極 ３１、３２ 誘電体層 ４１、４２、５１ インターディジタル電極
───────────────────────────────────────────────────── フロントページの続き (71)出願人 590000248 Ｇｒｏｅｎｅｗｏｕｄｓｅｗｅｇ １, 5621 ＢＡ Ｅｉｎｄｈｏｖｅｎ， Ｔｈ ｅ Ｎｅｔｈｅｒｌａｎｄｓ (72)発明者 ウィルヘルム ヘルマン ドイツ国 52159 ルートゲン ミューレ ンシュトラーセ １ (72)発明者 ウーヴェ マッケンス ドイツ国 52078 アーヘン アム ティ ーアガーテン 42 (72)発明者 ポーラス ハー エム カイザー オランダ国 5656 アーアー アインドー フェン プロフホルストラ−ン ６
Claims (5)
- 【請求項１】 基板と、少なくとも２つのインターディ
ジタル電極と、少なくとも１つの誘電体とを有する薄膜
キャパシタにおいて、 少なくとも１つのインターディジタル電極が前記誘電体
の下側に配置され、少なくとも１つのインターディジタ
ル電極が前記誘電体の上側に配置されていることを特徴
とする薄膜キャパシタ。 - 【請求項２】 請求項１に記載の薄膜キャパシタにおい
て、前記誘電体の上側のインターディジタル電極が前記
誘電体の下側のインターディジタル電極に対しスタガー
配置されていることを特徴とする薄膜キャパシタ。 - 【請求項３】 請求項１に記載の薄膜キャパシタにおい
て、前記誘電体が複数の層を有していることを特徴とす
る薄膜キャパシタ。 - 【請求項４】 請求項１に記載の薄膜キャパシタにおい
て、前記誘電体が強誘電性のセラミック材料を有してい
ることを特徴とする薄膜キャパシタ。 - 【請求項５】 請求項１に記載の薄膜キャパシタにおい
て、前記基板上に障壁層が設けられていることを特徴と
する薄膜キャパシタ。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| DE19902029A DE19902029A1 (de) | 1999-01-20 | 1999-01-20 | Spannungsfester Dünnschichtkondensator mit Interdigitalstruktur |
| DE19902029:9 | 1999-01-20 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2000216052A true JP2000216052A (ja) | 2000-08-04 |
Family
ID=7894783
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2000008485A Withdrawn JP2000216052A (ja) | 1999-01-20 | 2000-01-18 | 薄膜キャパシタ |
Country Status (4)
| Country | Link |
|---|---|
| US (1) | US6999297B1 (ja) |
| EP (1) | EP1022768A3 (ja) |
| JP (1) | JP2000216052A (ja) |
| DE (1) | DE19902029A1 (ja) |
Families Citing this family (36)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US8744384B2 (en) | 2000-07-20 | 2014-06-03 | Blackberry Limited | Tunable microwave devices with auto-adjusting matching circuit |
| US8064188B2 (en) | 2000-07-20 | 2011-11-22 | Paratek Microwave, Inc. | Optimized thin film capacitors |
| JP2004523924A (ja) | 2001-03-21 | 2004-08-05 | コーニンクレッカ フィリップス エレクトロニクス エヌ ヴィ | 電子デバイス |
| DE102005017655B4 (de) | 2005-04-15 | 2008-12-11 | Polyic Gmbh & Co. Kg | Mehrschichtiger Verbundkörper mit elektronischer Funktion |
| US7869186B2 (en) * | 2005-11-14 | 2011-01-11 | Paratek Microwave, Inc. | High Q and low stress capacitor electrode array |
| US9406444B2 (en) | 2005-11-14 | 2016-08-02 | Blackberry Limited | Thin film capacitors |
| US7711337B2 (en) | 2006-01-14 | 2010-05-04 | Paratek Microwave, Inc. | Adaptive impedance matching module (AIMM) control architectures |
| US7985995B2 (en) | 2006-08-03 | 2011-07-26 | Micron Technology, Inc. | Zr-substituted BaTiO3 films |
| US7535312B2 (en) | 2006-11-08 | 2009-05-19 | Paratek Microwave, Inc. | Adaptive impedance matching apparatus, system and method with improved dynamic range |
| US7714676B2 (en) | 2006-11-08 | 2010-05-11 | Paratek Microwave, Inc. | Adaptive impedance matching apparatus, system and method |
| US7917104B2 (en) | 2007-04-23 | 2011-03-29 | Paratek Microwave, Inc. | Techniques for improved adaptive impedance matching |
| US8213886B2 (en) | 2007-05-07 | 2012-07-03 | Paratek Microwave, Inc. | Hybrid techniques for antenna retuning utilizing transmit and receive power information |
| US7991363B2 (en) | 2007-11-14 | 2011-08-02 | Paratek Microwave, Inc. | Tuning matching circuits for transmitter and receiver bands as a function of transmitter metrics |
| US8072285B2 (en) | 2008-09-24 | 2011-12-06 | Paratek Microwave, Inc. | Methods for tuning an adaptive impedance matching network with a look-up table |
| US8472888B2 (en) | 2009-08-25 | 2013-06-25 | Research In Motion Rf, Inc. | Method and apparatus for calibrating a communication device |
| US9026062B2 (en) | 2009-10-10 | 2015-05-05 | Blackberry Limited | Method and apparatus for managing operations of a communication device |
| US8803631B2 (en) | 2010-03-22 | 2014-08-12 | Blackberry Limited | Method and apparatus for adapting a variable impedance network |
| CN102948083B (zh) | 2010-04-20 | 2015-05-27 | 黑莓有限公司 | 通信设备中管理干扰的方法和装置 |
| US9379454B2 (en) | 2010-11-08 | 2016-06-28 | Blackberry Limited | Method and apparatus for tuning antennas in a communication device |
| US8712340B2 (en) | 2011-02-18 | 2014-04-29 | Blackberry Limited | Method and apparatus for radio antenna frequency tuning |
| US8655286B2 (en) | 2011-02-25 | 2014-02-18 | Blackberry Limited | Method and apparatus for tuning a communication device |
| US8594584B2 (en) | 2011-05-16 | 2013-11-26 | Blackberry Limited | Method and apparatus for tuning a communication device |
| US9769826B2 (en) | 2011-08-05 | 2017-09-19 | Blackberry Limited | Method and apparatus for band tuning in a communication device |
| US8948889B2 (en) | 2012-06-01 | 2015-02-03 | Blackberry Limited | Methods and apparatus for tuning circuit components of a communication device |
| US20130342953A1 (en) * | 2012-06-20 | 2013-12-26 | University Of Dayton | High voltage non-coplanar interdigitated varactor |
| US9350405B2 (en) | 2012-07-19 | 2016-05-24 | Blackberry Limited | Method and apparatus for antenna tuning and power consumption management in a communication device |
| CN102832195A (zh) * | 2012-08-27 | 2012-12-19 | 集美大学 | 三维电容结构 |
| US9374113B2 (en) | 2012-12-21 | 2016-06-21 | Blackberry Limited | Method and apparatus for adjusting the timing of radio antenna tuning |
| US10404295B2 (en) | 2012-12-21 | 2019-09-03 | Blackberry Limited | Method and apparatus for adjusting the timing of radio antenna tuning |
| KR102032382B1 (ko) * | 2013-01-31 | 2019-10-16 | 삼성디스플레이 주식회사 | 표시장치의 커패시터 제조 방법 및 그에 따라 제조된 커패시터를 구비하는 표시장치 |
| US9438319B2 (en) | 2014-12-16 | 2016-09-06 | Blackberry Limited | Method and apparatus for antenna selection |
| US20160293334A1 (en) * | 2015-03-31 | 2016-10-06 | Tdk Corporation | Thin film capacitor |
| US20170047276A1 (en) * | 2015-08-13 | 2017-02-16 | Advanced Semiconductor Engineering, Inc. | Semiconductor device package and method of manufacturing the same |
| AU2017367692B2 (en) * | 2016-12-02 | 2022-04-14 | Carver Scientific, Inc. | Memory device and capacitive energy storage device |
| US10686031B2 (en) | 2018-03-27 | 2020-06-16 | Qualcomm Incorporated | Finger metal-oxide-metal (FMOM) capacitor |
| CN114823139B (zh) * | 2022-04-29 | 2024-01-30 | 厦门松元电子股份有限公司 | 一种抗雷击波的高耐压陶瓷介质材料、陶瓷电容器及其制备方法 |
Family Cites Families (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US3596370A (en) * | 1969-12-11 | 1971-08-03 | Gen Electric | Thin film capacitor |
| US4410867A (en) * | 1978-12-28 | 1983-10-18 | Western Electric Company, Inc. | Alpha tantalum thin film circuit device |
| US4453199A (en) * | 1983-06-17 | 1984-06-05 | Avx Corporation | Low cost thin film capacitor |
| US5122923A (en) * | 1989-08-30 | 1992-06-16 | Nec Corporation | Thin-film capacitors and process for manufacturing the same |
| JPH07202123A (ja) * | 1993-12-28 | 1995-08-04 | Nec Corp | 半導体結合コンデンサ |
| JPH07283076A (ja) * | 1994-04-15 | 1995-10-27 | Nippon Telegr & Teleph Corp <Ntt> | キャパシタ |
| DE19630883A1 (de) * | 1996-07-31 | 1998-02-05 | Philips Patentverwaltung | Bauteil mit einem Kondensator |
-
1999
- 1999-01-20 DE DE19902029A patent/DE19902029A1/de not_active Withdrawn
-
2000
- 2000-01-11 EP EP00200073A patent/EP1022768A3/de not_active Ceased
- 2000-01-18 US US09/483,923 patent/US6999297B1/en not_active Expired - Fee Related
- 2000-01-18 JP JP2000008485A patent/JP2000216052A/ja not_active Withdrawn
Also Published As
| Publication number | Publication date |
|---|---|
| EP1022768A2 (de) | 2000-07-26 |
| EP1022768A3 (de) | 2004-05-06 |
| US6999297B1 (en) | 2006-02-14 |
| DE19902029A1 (de) | 2000-07-27 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2000216052A (ja) | 薄膜キャパシタ | |
| US11335507B2 (en) | Multi-layer ceramic capacitor and method of producing the same | |
| JP5407775B2 (ja) | 薄膜コンデンサの製造方法及び薄膜コンデンサ | |
| US5548474A (en) | Electrical components such as capacitors having electrodes with an insulating edge | |
| JP5158061B2 (ja) | 薄膜コンデンサ | |
| US20100284125A1 (en) | Nanowire capacitor and method of manufacturing the same | |
| CN112117126A (zh) | 多层陶瓷电容器及制造多层陶瓷电容器的方法 | |
| US20040066603A1 (en) | Multi-layer capacitor and method for manufacturing same | |
| US10153092B2 (en) | Thin-film capacitor | |
| JP2021044533A (ja) | 積層セラミックキャパシタ及びその製造方法 | |
| US11699554B2 (en) | Multi-layered ceramic electronic component | |
| JP7098340B2 (ja) | 積層セラミックコンデンサおよびその製造方法 | |
| JP4095961B2 (ja) | 電気的な多層素子 | |
| US8134447B2 (en) | Electrical multilayer component and method for producing an electrical multilayer component | |
| JP7063019B2 (ja) | 薄膜コンデンサの製造方法及び薄膜コンデンサ | |
| JP7162690B2 (ja) | 積層セラミックコンデンサ | |
| JPH10335168A (ja) | 積層セラミックコンデンサ | |
| JP7377846B2 (ja) | 多層電子デバイス | |
| KR100816533B1 (ko) | 적층 커패시터 소자 및 적층 배리스터 소자와, 이의 제조방법 | |
| JPH05335173A (ja) | 積層セラミック電子部品及びその製造方法 | |
| JP2000223379A (ja) | 電子的複数素子ユニット | |
| JPH11243032A (ja) | 薄膜コンデンサ | |
| US11875943B2 (en) | Multilayer ceramic capacitor | |
| US11257626B2 (en) | Multi-layer ceramic capacitor | |
| JP6844417B2 (ja) | 薄膜コンデンサシート |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20070116 |
|
| RD03 | Notification of appointment of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7423 Effective date: 20070119 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20070322 |
|
| A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A711 Effective date: 20080428 |
|
| A761 | Written withdrawal of application |
Free format text: JAPANESE INTERMEDIATE CODE: A761 Effective date: 20090911 |