JP2000208755A - 電界効果型トランジスタおよびその製造方法 - Google Patents
電界効果型トランジスタおよびその製造方法Info
- Publication number
- JP2000208755A JP2000208755A JP11010137A JP1013799A JP2000208755A JP 2000208755 A JP2000208755 A JP 2000208755A JP 11010137 A JP11010137 A JP 11010137A JP 1013799 A JP1013799 A JP 1013799A JP 2000208755 A JP2000208755 A JP 2000208755A
- Authority
- JP
- Japan
- Prior art keywords
- type sic
- layer
- sic layer
- effect transistor
- field effect
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 230000005669 field effect Effects 0.000 title claims abstract description 37
- 238000004519 manufacturing process Methods 0.000 title claims description 12
- 239000000758 substrate Substances 0.000 claims abstract description 16
- 229910002704 AlGaN Inorganic materials 0.000 claims abstract description 14
- 238000000034 method Methods 0.000 claims description 7
- 230000003647 oxidation Effects 0.000 claims 1
- 238000007254 oxidation reaction Methods 0.000 claims 1
- 229910001218 Gallium arsenide Inorganic materials 0.000 description 13
- 239000000463 material Substances 0.000 description 11
- 239000004065 semiconductor Substances 0.000 description 10
- 230000007547 defect Effects 0.000 description 5
- 238000005530 etching Methods 0.000 description 5
- 230000015556 catabolic process Effects 0.000 description 4
- 239000013078 crystal Substances 0.000 description 4
- 230000006866 deterioration Effects 0.000 description 4
- 230000005684 electric field Effects 0.000 description 4
- 238000005516 engineering process Methods 0.000 description 3
- 238000010438 heat treatment Methods 0.000 description 3
- 238000005304 joining Methods 0.000 description 3
- DDFHBQSCUXNBSA-UHFFFAOYSA-N 5-(5-carboxythiophen-2-yl)thiophene-2-carboxylic acid Chemical compound S1C(C(=O)O)=CC=C1C1=CC=C(C(O)=O)S1 DDFHBQSCUXNBSA-UHFFFAOYSA-N 0.000 description 2
- KRHYYFGTRYWZRS-UHFFFAOYSA-N Fluorane Chemical compound F KRHYYFGTRYWZRS-UHFFFAOYSA-N 0.000 description 2
- 238000004891 communication Methods 0.000 description 2
- 230000007423 decrease Effects 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- 239000007789 gas Substances 0.000 description 2
- 229910000040 hydrogen fluoride Inorganic materials 0.000 description 2
- 239000002184 metal Substances 0.000 description 2
- 239000011259 mixed solution Substances 0.000 description 2
- 229920002120 photoresistant polymer Polymers 0.000 description 2
- 238000011160 research Methods 0.000 description 2
- 238000005245 sintering Methods 0.000 description 2
- 230000003213 activating effect Effects 0.000 description 1
- 238000000137 annealing Methods 0.000 description 1
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 1
- 239000000969 carrier Substances 0.000 description 1
- 238000005229 chemical vapour deposition Methods 0.000 description 1
- 238000001816 cooling Methods 0.000 description 1
- 238000001312 dry etching Methods 0.000 description 1
- 238000005468 ion implantation Methods 0.000 description 1
- 239000001301 oxygen Substances 0.000 description 1
- 229910052760 oxygen Inorganic materials 0.000 description 1
- 229920006395 saturated elastomer Polymers 0.000 description 1
- 239000000243 solution Substances 0.000 description 1
- 238000001947 vapour-phase growth Methods 0.000 description 1
- 238000001039 wet etching Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
- H01L29/20—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds
- H01L29/2003—Nitride compounds
Landscapes
- Junction Field-Effect Transistors (AREA)
Abstract
(57)【要約】
【課題】 高出力、高周波数、高温でも適切に動作する
電界効果型トランジスタを提供することを目的とする。 【解決手段】 基板１上にｎ型ＳｉＣ層２を形成し、ｎ
型ＳｉＣ層２上に酸化膜を形成し、酸化膜７の一部を除
去することによりｎ型ＳｉＣ層２の表面を露出させ、露
出したｎ型ＳｉＣ層２の表面上にＡｌＧａＮ層６を形成
し、ＡｌＧａＮ層６上にゲート電極５を形成し、ＡｌＧ
ａＮ層６近傍の酸化膜の２個所を除去することによりｎ
型ＳｉＣ層２の表面に２個所の露出部を形成し、一方の
露出部にソース電極３を形成し、他方の露出部にドレイ
ン電極４を形成する。
電界効果型トランジスタを提供することを目的とする。 【解決手段】 基板１上にｎ型ＳｉＣ層２を形成し、ｎ
型ＳｉＣ層２上に酸化膜を形成し、酸化膜７の一部を除
去することによりｎ型ＳｉＣ層２の表面を露出させ、露
出したｎ型ＳｉＣ層２の表面上にＡｌＧａＮ層６を形成
し、ＡｌＧａＮ層６上にゲート電極５を形成し、ＡｌＧ
ａＮ層６近傍の酸化膜の２個所を除去することによりｎ
型ＳｉＣ層２の表面に２個所の露出部を形成し、一方の
露出部にソース電極３を形成し、他方の露出部にドレイ
ン電極４を形成する。
Description
【０００１】
【発明の属する技術分野】本発明は、電界効果型トラン
ジスタおよびその製造方法に関するものである。
ジスタおよびその製造方法に関するものである。
【０００２】
【従来の技術】携帯電話等の無線通信技術の進歩ととも
に、ギガヘルツオーダーで動作するパワーデバイスや高
周波デバイスへの期待が高まってきている。従来、無線
通信の用途に用いる固体増幅素子は、Ｓｉ等の半導体と
比べて低電界での飽和電子ドリフト速度が大きいＧａＡ
ｓ等の材料を用いたＭＥＳＦＥＴやＨＥＭＴが盛んに開
発され、実用化されてきた。
に、ギガヘルツオーダーで動作するパワーデバイスや高
周波デバイスへの期待が高まってきている。従来、無線
通信の用途に用いる固体増幅素子は、Ｓｉ等の半導体と
比べて低電界での飽和電子ドリフト速度が大きいＧａＡ
ｓ等の材料を用いたＭＥＳＦＥＴやＨＥＭＴが盛んに開
発され、実用化されてきた。
【０００３】ところが、近年１０Ｗないし１００Ｗを超
える高周波・高出力デバイスが求められるようになって
きており、これにともなってＧａＡｓデバイスの材料的
な特性に起因する問題が生じてきた。
える高周波・高出力デバイスが求められるようになって
きており、これにともなってＧａＡｓデバイスの材料的
な特性に起因する問題が生じてきた。
【０００４】まず、ＧａＡｓの熱伝導率が０．５Ｗ／Ｋ
ｃｍと低いため、ＧａＡｓデバイスの発熱量が大きい。
したがって、ＧａＡｓデバイスを高出力化するとさらに
発熱量が増大するため、十分に放熱が行われなくなり、
ＧａＡｓデバイスの温度が上昇してしまう。その結果、
キャリア移動度が減少し、ＧａＡｓデバイスの動作速度
が減少するとともに、接合リーク電流が増大するために
電流暴走を引き起こし、ついにはＧａＡｓデバイスが破
壊されてしまう。
ｃｍと低いため、ＧａＡｓデバイスの発熱量が大きい。
したがって、ＧａＡｓデバイスを高出力化するとさらに
発熱量が増大するため、十分に放熱が行われなくなり、
ＧａＡｓデバイスの温度が上昇してしまう。その結果、
キャリア移動度が減少し、ＧａＡｓデバイスの動作速度
が減少するとともに、接合リーク電流が増大するために
電流暴走を引き起こし、ついにはＧａＡｓデバイスが破
壊されてしまう。
【０００５】また、ＧａＡｓ材料の絶縁破壊電界が４×
１０5（Ｖ／ｃｍ）と小さいために、ゲート耐圧が小さ
く、ＧａＡｓデバイスに数十Ｖを超える電源電圧をかけ
ると、ＧａＡｓデバイスが破壊されてしまう。
１０5（Ｖ／ｃｍ）と小さいために、ゲート耐圧が小さ
く、ＧａＡｓデバイスに数十Ｖを超える電源電圧をかけ
ると、ＧａＡｓデバイスが破壊されてしまう。
【０００６】そこで、これらの問題を解決するための半
導体材料としては、ＳｉＣやＧａＮ系の材料が知られて
いる。ＳｉＣ半導体の熱伝導率は４．９Ｗ／Ｋｃｍであ
り、また、絶縁破壊電界は３．５×１０6（Ｖ／ｃｍ）
と、それぞれＧａＡｓに比べて約一桁大きい。さらにＳ
ｉＣは、高電界での電子の飽和電子ドリフト速度が２×
１０7（ｃｍ／ｓ）と速いことから、ＧａＡｓに代わる
次世代の大電力・高周波デバイス用の半導体材料として
期待される。
導体材料としては、ＳｉＣやＧａＮ系の材料が知られて
いる。ＳｉＣ半導体の熱伝導率は４．９Ｗ／Ｋｃｍであ
り、また、絶縁破壊電界は３．５×１０6（Ｖ／ｃｍ）
と、それぞれＧａＡｓに比べて約一桁大きい。さらにＳ
ｉＣは、高電界での電子の飽和電子ドリフト速度が２×
１０7（ｃｍ／ｓ）と速いことから、ＧａＡｓに代わる
次世代の大電力・高周波デバイス用の半導体材料として
期待される。
【０００７】また、ＳｉＣは非常に安定な材料であるた
め、基板の成長や良好な半導体エピタキシャル膜を得る
ことが難しかったが、最近の研究により、基板成長技術
やエピタキシャル成長技術が進歩し、ＳｉＣ材料を大電
力・高周波デバイスに用いる研究が行われている。
め、基板の成長や良好な半導体エピタキシャル膜を得る
ことが難しかったが、最近の研究により、基板成長技術
やエピタキシャル成長技術が進歩し、ＳｉＣ材料を大電
力・高周波デバイスに用いる研究が行われている。
【０００８】次に、ＳｉＣ材料を用いた従来の電界効果
型トランジスタについて図面を用いて説明する。
型トランジスタについて図面を用いて説明する。
【０００９】図１１は、従来のＭＥＳ型の電界効果型ト
ランジスタの断面を示す。図１１において、高抵抗のＳ
ｉＣ基板１上にｎ型ＳｉＣ層２が形成されており、ｎ型
ＳｉＣ層２上にソース電極３、ドレイン電極４及びゲー
ト電極５が形成されている。
ランジスタの断面を示す。図１１において、高抵抗のＳ
ｉＣ基板１上にｎ型ＳｉＣ層２が形成されており、ｎ型
ＳｉＣ層２上にソース電極３、ドレイン電極４及びゲー
ト電極５が形成されている。
【００１０】
【発明が解決しようとする課題】しかしながら、従来の
電界効果型トランジスタのｎ型ＳｉＣ層２の表面は、非
常に結晶性が悪い。この理由について次に述べる。
電界効果型トランジスタのｎ型ＳｉＣ層２の表面は、非
常に結晶性が悪い。この理由について次に述べる。
【００１１】ＳｉＣは、非常に安定な材料であるため、
通常の半導体プロセスに比べて高い温度での熱処理を必
要とする。
通常の半導体プロセスに比べて高い温度での熱処理を必
要とする。
【００１２】例えば、ゲート電極５にオーミックコンタ
クトをとるためのシンター温度は１０００℃以上であ
り、ｎ型ＳｉＣ層２にイオン注入後に行うキャリアを活
性化させるためのアニール温度は１５００℃以上であ
る。これらの熱処理により、ｎ型ＳｉＣ層２の表面は結
晶性が悪くなる。
クトをとるためのシンター温度は１０００℃以上であ
り、ｎ型ＳｉＣ層２にイオン注入後に行うキャリアを活
性化させるためのアニール温度は１５００℃以上であ
る。これらの熱処理により、ｎ型ＳｉＣ層２の表面は結
晶性が悪くなる。
【００１３】また、電界効果型トランジスタにリセスエ
ッチング処理を行う場合、ＳｉＣが非常に安定な材料で
あるために、結晶性を悪化させやすいＳＦ6やＣＦ4等の
ガスにＯ2を混ぜたドライエッチング法や、溶融ＫＯＨ
を用いたウエットエッチング法を用いなければならな
い。これらのエッチング処理によっても、ｎ型ＳｉＣ層
２表面の結晶性が悪くなる。
ッチング処理を行う場合、ＳｉＣが非常に安定な材料で
あるために、結晶性を悪化させやすいＳＦ6やＣＦ4等の
ガスにＯ2を混ぜたドライエッチング法や、溶融ＫＯＨ
を用いたウエットエッチング法を用いなければならな
い。これらのエッチング処理によっても、ｎ型ＳｉＣ層
２表面の結晶性が悪くなる。
【００１４】また、ｎ型ＳｉＣ層２の表面には、成長後
の降温過程で、成膜装置配管の残留ガスによる成長と考
えられる結晶性の悪いＳｉＣが成長する。この結晶性の
悪いＳｉＣを取り除くために、このＳｉＣ表面を酸化処
理した後、ウエットエッチングにより表面酸化膜ととも
にｎ型ＳｉＣ層２の表面を除去して表面を清浄する必要
があった。
の降温過程で、成膜装置配管の残留ガスによる成長と考
えられる結晶性の悪いＳｉＣが成長する。この結晶性の
悪いＳｉＣを取り除くために、このＳｉＣ表面を酸化処
理した後、ウエットエッチングにより表面酸化膜ととも
にｎ型ＳｉＣ層２の表面を除去して表面を清浄する必要
があった。
【００１５】また、一般的に、金属と半導体とのショッ
トキー接合では、半導体が熱によって劣化しやすく、こ
の従来の電界効果型トランジスタにおいても、ｎ型Ｓｉ
Ｃ層２がゲート電極５に直接接しているために、ｎ型Ｓ
ｉＣ層２が熱によって劣化する。
トキー接合では、半導体が熱によって劣化しやすく、こ
の従来の電界効果型トランジスタにおいても、ｎ型Ｓｉ
Ｃ層２がゲート電極５に直接接しているために、ｎ型Ｓ
ｉＣ層２が熱によって劣化する。
【００１６】このように、ｎ型ＳｉＣ層２の表面には結
晶欠陥が発生しやすく、この欠陥上にゲート電極５を形
成すると、ゲート耐圧の劣化を引き起こしたり、電界効
果型トランジスタの高周波特性を大幅に劣化させる原因
となる。
晶欠陥が発生しやすく、この欠陥上にゲート電極５を形
成すると、ゲート耐圧の劣化を引き起こしたり、電界効
果型トランジスタの高周波特性を大幅に劣化させる原因
となる。
【００１７】本発明は、高出力・高周波・高温で適正に
動作する電界効果型トランジスタを提供することを目的
とする。
動作する電界効果型トランジスタを提供することを目的
とする。
【００１８】
【課題を解決するための手段】本発明の電界効果型トラ
ンジスタは、基板と、前記基板上に形成されたｎ型Ｓｉ
Ｃ層と、前記ｎ型ＳｉＣ層上に形成されたドレイン電極
およびソース電極と、前記ｎ型ＳｉＣ層上の前記ドレイ
ン電極とソース電極との間の部分に形成されたＡｌＧａ
Ｎ層と、前記ＡｌＧａＮ層上に形成されたゲート電極と
を有するものである。
ンジスタは、基板と、前記基板上に形成されたｎ型Ｓｉ
Ｃ層と、前記ｎ型ＳｉＣ層上に形成されたドレイン電極
およびソース電極と、前記ｎ型ＳｉＣ層上の前記ドレイ
ン電極とソース電極との間の部分に形成されたＡｌＧａ
Ｎ層と、前記ＡｌＧａＮ層上に形成されたゲート電極と
を有するものである。
【００１９】本発明の電界効果型トランジスタにおける
ｎ型ＳｉＣ層は、ＡｌＧａＮ層に接しているため、高温
処理やエッチング処理を行っても、ｎ型ＳｉＣ層表面の
結晶性が保たれる。
ｎ型ＳｉＣ層は、ＡｌＧａＮ層に接しているため、高温
処理やエッチング処理を行っても、ｎ型ＳｉＣ層表面の
結晶性が保たれる。
【００２０】
【発明の実施の形態】次に、本発明の実施の形態におけ
る電界効果型トランジスタについて、図１ないし図３を
用いて説明する。
る電界効果型トランジスタについて、図１ないし図３を
用いて説明する。
【００２１】図１は、実施の形態における電界効果型ト
ランジスタを示すものである。図１において、高抵抗Ｓ
ｉＣで構成された基板１上に、ｎ型ＳｉＣ層２が形成さ
れている。
ランジスタを示すものである。図１において、高抵抗Ｓ
ｉＣで構成された基板１上に、ｎ型ＳｉＣ層２が形成さ
れている。
【００２２】ｎ型ＳｉＣ層２上には、ドレイン電極３、
ソース電極４が形成されており、ドレイン電極３とソー
ス電極４との間には、ＡｌＧａＮ層６が形成されてい
る。さらにＡｌＧａＮ層６上には、ゲート電極５が形成
されている。
ソース電極４が形成されており、ドレイン電極３とソー
ス電極４との間には、ＡｌＧａＮ層６が形成されてい
る。さらにＡｌＧａＮ層６上には、ゲート電極５が形成
されている。
【００２３】本発明の実施の形態における電界効果型ト
ランジスタは、従来の電界効果型トランジスタとは異な
り、ｎ型ＳｉＣ層２の表面は、半導体同士（ｎ型ＳｉＣ
層２とＡｌＧａＮ層６）で接合するジャンクション形態
であるため、接合面における熱による劣化が起こりにく
く、高温動作にも特性劣化が起きない。
ランジスタは、従来の電界効果型トランジスタとは異な
り、ｎ型ＳｉＣ層２の表面は、半導体同士（ｎ型ＳｉＣ
層２とＡｌＧａＮ層６）で接合するジャンクション形態
であるため、接合面における熱による劣化が起こりにく
く、高温動作にも特性劣化が起きない。
【００２４】なお、本発明の電界効果型トランジスタ
は、他の実施の形態として、図２に示すように、基板１
とｎ型ＳｉＣ層２との間にｐ型ＳｉＣ層９を有するもの
や、図３に示すように、ｎ型ＳｉＣ層２とソース電極３
との間およびｎ型ＳｉＣ層２とドレイン電極４との間に
ｎ型ＳｉＣ層２のキャリア密度よりも高いキャリア密度
を有するｎ型ＳｉＣキャップ層１０を備たリセス型ゲー
ト構造を有するものや、ｐ型ＳｉＣ層９およびｎ型Ｓｉ
Ｃキャップ層１０の双方を有するものも同様に実施でき
る。これらの場合でも、ｎ型ＳｉＣ層２の表面はＡｌＧ
ａＮ層６によって保護されているため、結晶性が悪化す
ることはない。
は、他の実施の形態として、図２に示すように、基板１
とｎ型ＳｉＣ層２との間にｐ型ＳｉＣ層９を有するもの
や、図３に示すように、ｎ型ＳｉＣ層２とソース電極３
との間およびｎ型ＳｉＣ層２とドレイン電極４との間に
ｎ型ＳｉＣ層２のキャリア密度よりも高いキャリア密度
を有するｎ型ＳｉＣキャップ層１０を備たリセス型ゲー
ト構造を有するものや、ｐ型ＳｉＣ層９およびｎ型Ｓｉ
Ｃキャップ層１０の双方を有するものも同様に実施でき
る。これらの場合でも、ｎ型ＳｉＣ層２の表面はＡｌＧ
ａＮ層６によって保護されているため、結晶性が悪化す
ることはない。
【００２５】次に、実施の形態における電界効果型トラ
ンジスタの製造方法について図４ないし図１０を用いて
説明する。
ンジスタの製造方法について図４ないし図１０を用いて
説明する。
【００２６】まず、図４に示すように、基板１上にエピ
タキシャル成長によりｎ型ＳｉＣ層２を形成する。
タキシャル成長によりｎ型ＳｉＣ層２を形成する。
【００２７】次に、図５に示すように、ドライ酸素を用
いてｎ型ＳｉＣ層２上に酸化膜７を形成する。そして図
６に示すように、フォトレジスト膜８をマスクとし、弗
化水素と弗化アンモニウムとの混合液をエッチング液と
して、酸化膜７の一部を除去し、ｎ型ＳｉＣ層２の表面
を露出させる。
いてｎ型ＳｉＣ層２上に酸化膜７を形成する。そして図
６に示すように、フォトレジスト膜８をマスクとし、弗
化水素と弗化アンモニウムとの混合液をエッチング液と
して、酸化膜７の一部を除去し、ｎ型ＳｉＣ層２の表面
を露出させる。
【００２８】次に、図７に示すように、露出部２ａ上に
ＣＶＤ法等の気相成長によりＡｌＧａＮ層６を選択的に
成長させる。
ＣＶＤ法等の気相成長によりＡｌＧａＮ層６を選択的に
成長させる。
【００２９】次に、図８に示すように、ＡｌＧａＮ層６
近傍の酸化膜７の２個所を、弗化水素及び弗化アンモニ
ウム混合液を用いて除去することによりｎ型ＳｉＣ層６
の表面に２個所の露出部２ｂおよび露出部２ｃを形成す
る。その後、これらの露出部２ｂ、２ｃにＮｉ等のオー
ミック金属を蒸着し、リフトオフを行った後、オーミッ
クシンターを行うことにより、図９に示すようにオーミ
ックコンタクトのとれたソース電極３およびドレイン電
極４を形成する。このとき、ｎ型ＳｉＣ層２の表面はＡ
ｌＧａＮ層６によって保護されているため、オーミック
シンター等の加熱処理を加えても、ｎ型ＳｉＣ層２表面
の結晶性が悪化することはない。
近傍の酸化膜７の２個所を、弗化水素及び弗化アンモニ
ウム混合液を用いて除去することによりｎ型ＳｉＣ層６
の表面に２個所の露出部２ｂおよび露出部２ｃを形成す
る。その後、これらの露出部２ｂ、２ｃにＮｉ等のオー
ミック金属を蒸着し、リフトオフを行った後、オーミッ
クシンターを行うことにより、図９に示すようにオーミ
ックコンタクトのとれたソース電極３およびドレイン電
極４を形成する。このとき、ｎ型ＳｉＣ層２の表面はＡ
ｌＧａＮ層６によって保護されているため、オーミック
シンター等の加熱処理を加えても、ｎ型ＳｉＣ層２表面
の結晶性が悪化することはない。
【００３０】次に、図１０に示すようにＡｌＧａＮ層６
上にＰｄ等の材料で構成されるゲート電極５を形成す
る。
上にＰｄ等の材料で構成されるゲート電極５を形成す
る。
【００３１】最後に、酸化膜７を除去することにより電
界効果型トランジスタが完成する。
界効果型トランジスタが完成する。
【００３２】本実施の形態における電界効果型トランジ
スタは、ｎ型ＳｉＣ層２表面の結晶欠陥が非常に少な
く、結晶欠陥に起因するトラップ等が非常に少ない。こ
のため、良好な高出力・高周波特性を有する。
スタは、ｎ型ＳｉＣ層２表面の結晶欠陥が非常に少な
く、結晶欠陥に起因するトラップ等が非常に少ない。こ
のため、良好な高出力・高周波特性を有する。
【００３３】
【発明の効果】以上のように、本発明の電界効果型トラ
ンジスタでは、ゲート電極とｎ型ＳｉＣ層との間にＡｌ
ＧａＮ層が形成されているために、ゲート電極下のｎ型
ＳｉＣ層の表面にダメージや結晶欠陥に起因するトラッ
プ等の数が非常に少なくなる。
ンジスタでは、ゲート電極とｎ型ＳｉＣ層との間にＡｌ
ＧａＮ層が形成されているために、ゲート電極下のｎ型
ＳｉＣ層の表面にダメージや結晶欠陥に起因するトラッ
プ等の数が非常に少なくなる。
【００３４】また、ｎ型ＳｉＣ層とＡｌＧａＮ層とが、
半導体同士の接合で形成されるジャンクション形態を有
するため、熱によるｎ型ＳｉＣ層の劣化が起こりにく
く、高温動作時にもトランジスタ特性の劣化が生じな
い。したがって、高出力・高周波・高温で安定して動作
する電界効果型トランジスタを製造することができる。
半導体同士の接合で形成されるジャンクション形態を有
するため、熱によるｎ型ＳｉＣ層の劣化が起こりにく
く、高温動作時にもトランジスタ特性の劣化が生じな
い。したがって、高出力・高周波・高温で安定して動作
する電界効果型トランジスタを製造することができる。
【図１】本発明の実施の形態における電界効果型トラン
ジスタの断面図
ジスタの断面図
【図２】本発明の他の実施の形態における電界効果型ト
ランジスタの断面図
ランジスタの断面図
【図３】本発明の他の実施の形態における電界効果型ト
ランジスタの断面図
ランジスタの断面図
【図４】本発明の実施の形態における電界効果型トラン
ジスタの製造工程を示す図
ジスタの製造工程を示す図
【図５】同電界効果型トランジスタの製造工程を示す図
【図６】同電界効果型トランジスタの製造工程を示す図
【図７】同電界効果型トランジスタの製造工程を示す図
【図８】同電界効果型トランジスタの製造工程を示す図
【図９】同電界効果型トランジスタの製造工程を示す図
【図１０】同電界効果型トランジスタの製造工程を示す
図
図
【図１１】従来の電界効果型トランジスタの断面図
１ 基板 ２ ｎ型ＳｉＣ層 ２ａ，２ｂ，２ｃ 露出部 ３ ソース電極 ４ ドレイン電極 ５ ゲート電極 ６ ＡｌＧａＮ層 ７ 酸化膜 ８ フォトレジスト ９ ｐ型ＳｉＣ層 １０ ｎ型ＳｉＣキャップ層
フロントページの続き (72)発明者 西井 勝則 大阪府高槻市幸町１番１号 松下電子工業 株式会社内 Ｆターム(参考） 5F102 FA02 GB01 GC01 GD04 GJ02 GL02 GM04 GN02 GR04 GT01 HC02 HC11 HC15 HC19
Claims (5)
- 【請求項１】 基板と、前記基板上に形成されたｎ型Ｓ
ｉＣ層と、前記ｎ型ＳｉＣ層上に形成されたドレイン電
極およびソース電極と、前記ｎ型ＳｉＣ層上の前記ドレ
イン電極とソース電極との間の部分に形成されたＡｌＧ
ａＮ層と、前記ＡｌＧａＮ層上に形成されたゲート電極
とを有することを特徴とする電界効果型トランジスタ。 - 【請求項２】 前記ドレイン電極と前記ｎ型ＳｉＣ層と
の間、および前記ソース電極と前記ｎ型ＳｉＣ層との間
にそれぞれｎ型ＳｉＣキャップ層を有し、前記ｎ型Ｓｉ
Ｃキャップ層のキャリア濃度が前記ｎ型ＳｉＣ層のキャ
リア濃度よりも高いことを特徴とする請求項１記載の電
界効果型トランジスタ。 - 【請求項３】 前記基板が高抵抗ＳｉＣで構成されてい
ることを特徴とする請求項１または請求項２に記載の電
界効果型トランジスタ。 - 【請求項４】 前記基板と前記ｎ型ＳｉＣ層との間に形
成されたｐ型ＳｉＣ層を有することを特徴とする請求項
１ないし請求項３のいずれかに記載の電界効果型トラン
ジスタ。 - 【請求項５】 基板上にｎ型ＳｉＣ層を形成し、酸化処
理により前記ｎ型ＳｉＣ層上に酸化膜を形成し、前記酸
化膜の一部を除去することにより前記ｎ型ＳｉＣ層の表
面を露出させ、露出した前記ｎ型ＳｉＣ層の表面上にＡ
ｌＧａＮ層を形成し、前記ＡｌＧａＮ層上にゲート電極
を形成し、前記ＡｌＧａＮ層近傍の前記酸化膜の２個所
を除去することにより前記ｎ型ＳｉＣ層の表面に２個所
の露出部を形成し、一方の露出部にソース電極を形成
し、他方の露出部にドレイン電極を形成することを特徴
とする電界効果型トランジスタの製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP01013799A JP3440861B2 (ja) | 1999-01-19 | 1999-01-19 | 電界効果トランジスタの製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP01013799A JP3440861B2 (ja) | 1999-01-19 | 1999-01-19 | 電界効果トランジスタの製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2000208755A true JP2000208755A (ja) | 2000-07-28 |
| JP3440861B2 JP3440861B2 (ja) | 2003-08-25 |
Family
ID=11741905
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP01013799A Expired - Fee Related JP3440861B2 (ja) | 1999-01-19 | 1999-01-19 | 電界効果トランジスタの製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3440861B2 (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2003347316A (ja) * | 2002-05-30 | 2003-12-05 | Matsushita Electric Ind Co Ltd | 半導体装置及びその製造方法 |
Citations (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS60142568A (ja) * | 1983-12-29 | 1985-07-27 | Sharp Corp | 炭化珪素電界効果トランジスタの製造方法 |
| JPS6184873A (ja) * | 1984-10-03 | 1986-04-30 | Agency Of Ind Science & Technol | 炭化硅素を用いた半導体素子 |
| JPS6465870A (en) * | 1987-09-07 | 1989-03-13 | Sharp Kk | Semiconductor element of silicon carbide |
| JPH10510952A (ja) * | 1994-12-22 | 1998-10-20 | エービービー リサーチ リミテッド | 絶縁されたゲートを有する半導体デバイス |
| JPH10284507A (ja) * | 1997-04-04 | 1998-10-23 | Matsushita Electric Ind Co Ltd | 半導体装置 |
| JP2000150875A (ja) * | 1998-11-13 | 2000-05-30 | Toshiba Corp | 半導体装置及び薄膜形成方法 |
-
1999
- 1999-01-19 JP JP01013799A patent/JP3440861B2/ja not_active Expired - Fee Related
Patent Citations (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS60142568A (ja) * | 1983-12-29 | 1985-07-27 | Sharp Corp | 炭化珪素電界効果トランジスタの製造方法 |
| JPS6184873A (ja) * | 1984-10-03 | 1986-04-30 | Agency Of Ind Science & Technol | 炭化硅素を用いた半導体素子 |
| JPS6465870A (en) * | 1987-09-07 | 1989-03-13 | Sharp Kk | Semiconductor element of silicon carbide |
| JPH10510952A (ja) * | 1994-12-22 | 1998-10-20 | エービービー リサーチ リミテッド | 絶縁されたゲートを有する半導体デバイス |
| JPH10284507A (ja) * | 1997-04-04 | 1998-10-23 | Matsushita Electric Ind Co Ltd | 半導体装置 |
| JP2000150875A (ja) * | 1998-11-13 | 2000-05-30 | Toshiba Corp | 半導体装置及び薄膜形成方法 |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2003347316A (ja) * | 2002-05-30 | 2003-12-05 | Matsushita Electric Ind Co Ltd | 半導体装置及びその製造方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP3440861B2 (ja) | 2003-08-25 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP5183913B2 (ja) | 半導体装置の製造方法 | |
| CN102938413B (zh) | AlGaN/GaN异质结增强型器件及其制作方法 | |
| CN107742644B (zh) | 一种高性能常关型的GaN场效应晶体管及其制备方法 | |
| CN108305834B (zh) | 一种增强型氮化镓场效应器件的制备方法 | |
| JP4134575B2 (ja) | 半導体装置およびその製造方法 | |
| JP2007149794A (ja) | 電界効果トランジスタ | |
| CN108365008B (zh) | 具有p型二维材料栅极增强型氮化镓场效应器件的制备方法 | |
| TW201401373A (zh) | 原位障壁氧化技術與架構 | |
| JP5202897B2 (ja) | 電界効果トランジスタおよびその製造方法 | |
| JP2003257999A (ja) | 窒化物半導体材料を用いたヘテロ接合電界効果型トランジスタ | |
| JP3951743B2 (ja) | 半導体装置およびその製造方法 | |
| JP2008135700A (ja) | Ｉｉｉ族窒化物膜の製造方法及びｉｉｉ族窒化物半導体素子 | |
| CN107958939A (zh) | 一种氮化鎵基异质结肖特基二极管结构 | |
| KR20130014850A (ko) | 파워소자의 제조방법 | |
| JP2013140974A (ja) | パワー素子及びその製造方法 | |
| JP2008091699A (ja) | 半導体トランジスタの製造方法 | |
| US20070207626A1 (en) | Substrate processing method, semiconductor device and method for fabricating the semiconductor device | |
| JP2004165387A (ja) | ＧａＮ系電界効果トランジスタ | |
| JP4209136B2 (ja) | 半導体装置及びその製造方法 | |
| JP2004311869A (ja) | 窒化物半導体系電界効果トランジスタとその製造方法 | |
| JP2004241711A (ja) | 半導体装置 | |
| JP4228250B2 (ja) | 化合物半導体装置 | |
| KR20130008281A (ko) | 파워소자의 제조방법 | |
| JP6166508B2 (ja) | 半導体装置及び半導体装置の製造方法 | |
| JP3440861B2 (ja) | 電界効果トランジスタの製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080620 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090620 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100620 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100620 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110620 Year of fee payment: 8 |
|
| LAPS | Cancellation because of no payment of annual fees |