JP2000207847A - クロック再生回路およびクロック再生方法 - Google Patents

Abstract

(57)【要約】 【課題】反転間隔の長いパターンデータの部分でＰＬＬ
回路のロックがはずれても、何等不都合なく、ＰＬＬ回
路をすばやくロックさせる。 【解決手段】二値化回路８１で再生信号ＳＰを１，０の
二値信号に変換し、この二値信号を参照して、ＰＬＬ回
路８２〜８４で、クロック信号ＰＣＫを再生する。Ｄフ
リップフロップ８５で、二値信号をクロック信号ＰＣＫ
でラッチして再生データＤＰを得る。検出器８６は再生
信号ＳＰよりＡＴＦパターンの同期信号ｆ２，ｆ３を検
出し、発生器８７はその検出出力ＳＤをタイミング基準
として、ＩＢＧ区間の再生信号(ｆch/6)が得られる期間
の一部でアップモード信号ＳＵＰを出力し、ＰＬＬ回路
の引き込みゲインを上げる。これにより、再生信号ＳＰ
としてＡＴＦパターンのパイロット信号(ｆch/72)が得
られる期間でＰＬＬ回路のロックがはずれたとしても、
その後のＩＢＧ区間ですばやくＰＬＬ回路をロックさせ
ることが可能となる。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】この発明は、例えばＤＡＴ
（digital audio tape recorder）の再生系に適用して
好適なクロック再生回路およびクロック再生方法に関す
る。詳しくは、反転間隔の長いパターンデータの存在期
間後の一定期間でＰＬＬ回路の引き込みゲインを上げる
構成とすることによって、上記パターンデータの部分で
ＰＬＬ回路のロックがはずれても、上記一定期間ですば
やくＰＬＬ回路をロックでき、例えば上記パターンデー
タの後に存在するデータ部分で正常なクロック信号の再
生が可能となるようにしたクロック再生回路およびクロ
ック再生方法に係るものである。

【０００２】

【従来の技術】コンピュータにおいて、ハードディスク
などに書き込まれたデータを保護するために、例えば１
日に１回これらデータをデータストリーマと呼ばれるデ
ータレコーダに転送して記録することが行われている。

【０００３】従来、データレコーダとしては、通常のア
ナログのオーディオテープレコーダが多く用いられてい
た。しかし、このアナログ・オーディオテープレコーダ
では、磁気テープの消費量が極めて多くなり、また、記
録時のデータレートが低いために、データの記録・転送
に時間がかかっていた。さらに、アナログ・オーディオ
テープレコーダでは、高速検索操作ができないため、所
望のデータの頭出しにも時間がかかるという欠点があっ
た。

【０００４】そこで、回転ヘッドを用いるヘリカルスキ
ャン型のデジタル・オーディオテープレコーダ、いわゆ
るＤＡＴをデータレコーダとして使用することが行われ
ている。

【０００５】ＤＡＴをデータレコーダとして使用する場
合、ホストコンピュータからのデータをＤＡＴフォーマ
ットのデータに変換してから記録することになる。ＤＡ
Ｔフォーマットでは、図５に示すように、互いにアジマ
スの異なる２つのヘッドが１回転する間に形成される２
本の傾斜トラックＴA ，ＴB で１フレームを構成し、こ
の１フレームを単位として１６ビットのＰＣＭオーディ
オデータをインターリーブして記録するようにしてい
る。１本のトラックは、３６バイトを１ブロックとした
１９６ブロックよりなる。つまり、各トラックには、そ
れぞれ、トラックの一端から、１１ブロックのマージナ
ルエリア（マージン区間）、１１ブロックのサブエリア
１、１１ブロックのＡＴＦエリア１、１３０ブロックの
メインエリア、１１ブロックのＡＴＦエリア２、１１ブ
ロックのサブエリア２および１１ブロックのマージナル
エリア（マージン区間）が配置されている。

【０００６】サブエリア１およびサブエリア２は、それ
ぞれ、２ブロックのサブコードＰＬＬ用プリアンブル区
間、８ブロックのサブデータエリアおよび１ブロックの
ポストアンブル区間で構成されている。ＡＴＦエリア１
およびＡＴＦエリア２は、それぞれ、３ブロックのＩＢ
Ｇ（Inter Block Gap）区間、５ブロックのＡＴＦ（Aut
omatic Track Finding）信号区間および３ブロックのＩ
ＢＧ区間で構成されている。

【０００７】メインエリアは、２ブロックのデータＰＬ
Ｌ用プリアンブル区間および１２８ブロックのメインデ
ータエリアで構成されている。１データブロックは、図
６に示すように、ブロックの先頭から、同期信号、ＰＣ
Ｍ・ＩＤ、ブロックアドレス，パリティがそれぞれ１バ
イトで配され、次の３２バイトの区間にメインデータが
配置されている。

【０００８】上記メインデータは、オーディオ信号を取
り扱う場合は、ＬチャンネルとＲチャンネルのそれぞれ
１６ビットのＰＣＭデータである。この１６ビットのメ
インデータは、図７に示すように、１フレームすなわち
２本のトラックのメインエリアにインターリーブされて
パリティＱとともに配される。この場合、１フレームの
メインデータエリアには、略５７６０バイトのデータが
記録されることになる。このＤＡＴフォーマットでは、
サブデータエリアを用いてアフターレコーディングを行
うことができるようになっている。

【０００９】ここで、ＤＡＴフォーマットにおけるメイ
ンデータの誤り訂正符号の構成は、図８に示すように、
二次元符号であり、符号平面は１トラックにつき四平面
で構成され、それぞれＣ１，Ｃ２方向に符号化されてい
る。

【００１０】また、ＤＡＴをデータレコーダとして使用
する場合には、ホストコンピュータから送られてくるデ
ータを１６ビットのデータとし、上記ＰＣＭデータと同
等に扱い、これらのデータをフォーマット化して１フレ
ームのメインデータエリアに記録する。その場合、Ｌ，
Ｒチャンネルに相当する２バイト１６ビットのデータを
用い、例えばその上位４ビットをフォーマットＩＤと
し、下位８ビットを論理フレーム番号として記録する。
フォーマットＩＤは、データレコーダ固有のフォーマッ
トを示し、論理フレーム番号、例えば２３フレームを１
単位として、単位毎に１〜２３のフレーム番号を付加す
る。

【００１１】そして、このようなＤＡＴを使用したデー
タレコーダのフォーマットとして、例えばＥＣＭＡ（EU
ROPEAN COMPUTER MANUFACTURERS ASSOCIATION)規格によ
りＤＤＳやＤＤＳ２が規定されている。

【００１２】ＤＤＳフォーマットやＤＤＳ２フォーマッ
トでは、図９に示すように、磁気テープのローディング
とアンローディングを行うための領域として、リーダテ
ープに続く先頭領域に物理的なテープ開始位置（PBOT:P
hysical Beginning of Tape)から論理的なテープ開始位
置（LBOT:Logical Beginning of Tape)までのデバイス
領域が規定されており、このデバイス領域の次にリファ
レンス領域およびシステム領域が設けられている。リフ
ァレンス領域は、システム領域にシステムログ（履歴情
報）を記録する際の物理的な基準として使用される。そ
して、システム領域の次にデータを記録するためのデー
タ領域が設けられ、このデータ領域の次にＥＯＤ（End
of Data)領域が設けらている。

【００１３】さらに、ＤＤＳ２フォーマットでは、図１
０に示すように、それぞれリファレンス領域、システム
領域、データ領域およびＥＯＤ領域からなる２つのパー
ティションＰ１，Ｐ２を有する２パーティション・テー
プが規定されており、各パーティションＰ１，Ｐ２毎の
システムログ（履歴情報）が、それぞれパーティション
Ｐ１，Ｐ２のシステム領域に記録されるようになってい
る。

【００１４】

【発明が解決しようとする課題】上述したように、ＤＡ
Ｔフォーマットでは、各トラックＴＡ，ＴＢのＡＴＦエ
リア１、ＡＴＦエリア２に、トラッキングサーボ用のＡ
ＴＦパターンが記録されている。ＡＴＦパターンは、図
１１に示すように、４種類の周波数信号を使用してなる
ものである。すなわち、ＡＴＦパターンは、ｆ１＝ｆch
／７２（ｆchはチャネルビット周波数）である１３０．
６７ｋＨｚのパイロット信号と、ｆ２＝ｆch／１８であ
る５２２．６７ｋＨｚの同期信号と、ｆ３＝ｆch／１２
である７８４．００ｋＨｚの同期信号と、ｆ４＝ｆch／
６である１．５６８ＭＨｚのイレーズ信号とからなるパ
ターンである。

【００１５】ＤＡＴのトラッキングサーボ回路では、再
生時に、ヘッドが各トラックを走査する際に、同期信号
の検出時点をタイミング基準として、隣接する左右のト
ラックからのパイロット信号のレベルＳＰ１，ＳＰ２を
取得し、それらが等しくなるようにキャプスタンの回転
位相を制御することで、トラッキングサーボを実行する
ようになされている。

【００１６】ところで、ＤＡＴを使用したデータレコー
ダでは、ヘッドが各トラックを走査することで得られる
再生信号より、ＰＬＬ回路を使用したクロック再生回路
で、チャネルビットクロック信号を再生し、その再生ク
ロック信号に同期した再生データを生成するようになさ
れている。

【００１７】しかし、傾斜トラックに記録されるＡＴＦ
パターンの一部には反転間隔の長いパイロット信号があ
り、このパイロット信号の部分でＰＬＬ回路のロックが
はずれやすいという不都合がある。ＰＬＬ回路のロック
がはずれるときには、得られる再生クロック信号は、期
待されるクロック信号に対して、周波数が高かったり、
低かったり、あるいは位相がずれたりし、従って良好な
再生データを得ることができなくなる。

【００１８】なお、パイロット信号に隣接して、ｆ_CH／
６のパターンデータが記録されたＩＢＧ区間があるの
で、ＰＬＬ回路の引き込みゲインを高く設定しておけ
ば、ＡＴＦパターンのパイロット信号の部分でＰＬＬ回
路のロックがはずれたとしても、例えばＩＢＧ区間です
ばやくＰＬＬ回路をロックすることが可能となる。しか
しながら、ＰＬＬ回路の引き込みゲインを常に高く設定
しておくと、再生クロック信号が再生信号のジッターの
影響を受けやすくなるという不都合がある。したがっ
て、ＰＬＬ回路の引き込みゲインをそれほど高く設定し
ておくことはできない。

【００１９】そこで、この発明では、反転間隔の長いパ
ターンデータの部分でＰＬＬ回路のロックがはずれて
も、何等不都合なく、ＰＬＬ回路をすばやくロックさせ
ることができるクロック再生回路およびクロック再生方
法を提供することを目的とする。

【００２０】

【課題を解決するための手段】この発明に係るクロック
再生回路は、反転間隔の長い第１のパターンデータが存
在すると共に、この第１のパターンデータと対で第２の
パターンデータが存在する入力信号より、ＰＬＬ回路を
使用してクロック信号を再生するクロック再生回路であ
って、第２のパターンデータを検出するパターン検出手
段と、このパターン検出手段の検出出力をタイミング基
準として、第１のパターンデータの存在期間後の一定期
間でＰＬＬ回路の引き込みゲインを上げる引き込みゲイ
ン制御手段とを備えるものである。

【００２１】例えば、入力信号は磁気テープの傾斜トラ
ックからの再生信号であり、第１のパターンデータはト
ラッキングサーボ用のパイロット信号であると共に、第
２のパターンデータは上記パイロット信号と対で記録さ
れている同期信号であり、さらに、一定期間は、第１の
パターンデータに比べて反転間隔の短い第３のパターン
データが存在する期間である。

【００２２】また、この発明に係るクロック再生方法
は、反転間隔の長い第１のパターンデータが存在すると
共に、この第１のパターンデータと対で第２のパターン
データが存在する入力信号より、ＰＬＬ回路を使用して
クロック信号を再生するクロック再生方法であって、第
２のパターンデータを検出する工程と、第２のパターン
データの検出出力をタイミング基準として、第１のパタ
ーンデータの存在期間後の一定期間でＰＬＬ回路の引き
込みゲインを上げる工程とを有するものである。

【００２３】この発明において、入力信号には、反転間
隔の長い第１のパターンデータが存在すると共に、この
第１のパターンデータと対で第２のパターンデータが存
在する。第１のパターンデータの部分では、反転間隔が
長いことから、ＰＬＬ回路のロックがはずれるおそれが
ある。この発明においては、第１のパターンデータの後
の一定期間でＰＬＬ回路の引き込みゲインを上げる。そ
のため、第１のパターンデータの部分でＰＬＬ回路のロ
ックがはずれたとしても、この一定期間ですばやくＰＬ
Ｌ回路をロックさせることが可能となる。なお、ＰＬＬ
回路のゲインを常に高く設定しておくものでなく、再生
クロック信号が入力信号、例えば再生信号のジッターの
影響を受けやすいものとなるという不都合もない。

【００２４】

【発明の実施の形態】以下、図面を参照しながら、この
発明の実施の形態について説明する。図１は実施の形態
としてのＤＡＴを使用したデータレコーダ１０の構成を
示している。このデータレコーダ１０は、外部とのデー
タの授受を行うためのインタフェースコントローラ２０
と、このインタフェースコントローラ２０を介して入力
されたデータに信号処理を施して所定のフォーマットの
信号に変換する記録系信号処理部３０と、この記録系信
号処理部３０から供給される信号を一対の回転磁気ヘッ
ド４１Ａ，４１Ｂにより磁気テープ４２上の傾斜トラッ
クに記録し、また、上記傾斜トラックに記録されている
信号を上記回転磁気ヘッド４１Ａ，４１Ｂにより再生す
る記録再生部４０と、この記録再生部４０により再生さ
れた再生信号に信号処理を施して、元のデータを再生す
る再生系信号処理部５０と、上記記録再生部４０のテー
プ走行系を制御するトラッキングサーボ回路６０などを
備えてなる。

【００２５】記録再生部４０は、一対の回転磁気ヘッド
４１Ａ，４１Ｂが１８０°の角度をもって配設された回
転ドラム４１を備え、磁気テープ４２を、この回転ドラ
ム４１の周囲に約９０°の角範囲に亘って巻装した状態
で、所定の走行速度で走行させるようになっている。そ
して、上記回転ドラム４１の１回転毎に、図５に示すよ
うに、一対の回転磁気ヘッド４１Ａ，４１Ｂにより、磁
気テープ４２上の２本の傾斜トラックＴA ，ＴB を走査
して信号の記録再生を行うようになっている。

【００２６】インタフェースコントローラ２０は、図示
しない外部のホストコンピュータとバス２１を介してデ
ータの授受を行い、ホストコンピュータから送られてく
るデータを記録系信号処理部３０に供給し、一方再生系
信号処理部５０により再生されたデータをホストコンピ
ュータに送るようになっている。

【００２７】記録系信号処理部３０は、インタフェース
コントローラ２０を介して入力されたデータが供給され
るインターリーバ／デインターリーバ７１と、このイン
ターリーバ／デインターリーバ７１でインターリーブ処
理されたデータが供給されるＣ２エンコーダ／デコーダ
７２と、このＣ２エンコーダ／デコーダ７２で誤り訂正
符号Ｃ２が付加されたデータが供給されるＣ１エンコー
ダ／デコーダ７３と、これら各モジュール７１〜７３に
おける処理を実行する際に必要なバッファメモリとして
のＳＤＲＡＭ（Synchronous DRAM）７４と、各モジュー
ル７１〜７３とＳＤＲＡＭ７４との間に介在されるメモ
リコントローラ７５とを有している。

【００２８】ここで、Ｃ２エンコーダ／デコーダ７２
は、トラック方向に対応するデータ列の誤り訂正符号Ｃ
２を生成し、この誤り訂正符号Ｃ２を各トラックのメイ
ンデータエリアの中央部分に割り当てる。Ｃ１エンコー
ダ／デコーダ７３は、上述のブロック毎の誤り訂正符号
Ｃ１を生成する。ＳＤＲＡＭ７４は、図２に示すよう
に、例えばバンク０〜バンク３の独立してアクセス可能
な４つのバンクを有して構成されている。

【００２９】また、記録系信号処理部３０は、Ｃ１エン
コーダ／デコーダ７３で誤り訂正符号Ｃ１が付加された
データが供給されるサブコード付加回路３１と、このサ
ブコード付加回路３１でサブコードおよびブロックアド
レスが付加されたメインデータが供給されるヘッダパリ
ティ付加回路３２と、このヘッダパリティ付加回路３２
でヘッダパリティが付加されたメインデータが供給され
る８／１０変調回路３３と、この８／１０変調回路３３
により１０ビットデータに変換されたメインデータが供
給される同期信号付加回路３４と、この同期信号付加回
路３４でブロック毎に同期信号が付加されたメインデー
タが供給されるＡＴＦ・マージン付加回路３５と、この
ＡＴＦ・マージン付加回路３５によりＡＴＦパターンお
よびマージンが付加されたメインデータが供給される記
録アンプ３６とを有している。

【００３０】ヘッダパリティ付加回路３２は、サブコー
ド付加回路３１でメインデータに付加されたサブコード
およびブロックアドレスについて、エラー検出のための
１バイトのパリティを生成し、このパリティをメインデ
ータに付加する。８／１０変調回路３３は、ヘッダパリ
ティ付加回路３２によりヘッダパリティが付加されたメ
インデータを１バイト単位で８ビットを１０ビットに変
換して、記録する信号の直流レベルを略々０に保つよう
にする。

【００３１】同期信号付加回路３４は、８／１０変調回
路３３により１０ビッドデータに変換されたメインデー
タに１ブロック毎に同期信号を付加する。さらに、ＡＴ
Ｆ・マージン付加回路３５は、同期信号が付加されたメ
インデータに、１トラック毎にＡＴＦパターン（図１１
参照）およびマージンを付加する。このように、ＡＴＦ
・マージン付加回路３５で１トラック毎にＡＴＦパター
ンおよびマージンが付加されたメインデータは、記録ア
ンプ３６を介して記録再生部４０に供給される。

【００３２】トラッキングサーボ回路６０では、再生時
に、ヘッド４１Ａ，４１Ｂが各トラックを走査する際
に、同期信号の検出時点をタイミング基準として、隣接
する左右のトラックからのパイロット信号のレベルＳＰ
１，ＳＰ２を取得し、それらが等しくなるようにキャプ
スタン（図示せず）の回転位相を制御することで、トラ
ッキングサーボを実行する。

【００３３】上述した記録系信号処理部３０の動作を、
簡単に説明する。インタフェースコントローラ２０を介
して入力されたデータは、インターリーバ／デインター
リーバ７１でインターリーブ処理される。そして、その
後に、この入力データに対し、Ｃ２エンコーダ／デコー
ダ７２でトラック方向に対応するデータ列の誤り訂正符
号Ｃ２が生成されて付加され、さらにＣ１エンコーダ／
デコーダ７３ではブロック毎の誤り訂正符号Ｃ１が生成
されて付加される。

【００３４】Ｃ１エンコーダ／デコーダ７３より出力さ
れる誤り訂正符号Ｃ２，Ｃ１が付加されたメインデータ
に対し、サブコード付加回路３１でサブコードおよびブ
ロックアドレスが付加され、さらにヘッダパリティ付加
回路３２でそれらに対するパリティも付加される。この
ヘッダパリティ付加回路３２より出力されるメインデー
タは、８／１０変調回路３３で８ビットデータより１０
ビットデータに変換される。

【００３５】この１０ビットデータに変換されたメイン
データに対し、同期信号付加回路３４でブロック毎にそ
の先頭に同期信号が付加され、さらにＡＴＦ・マージン
付加回路３５でトラック毎にトラッキングサーボに使用
するＡＴＦパターンが付加されると共に、マージンが付
加され、記録信号としての所定フォーマットの信号が得
られる。そして、この記録信号が記録アンプ３６を介し
て記録再生部４０に供給され、磁気テープ４２の傾斜ト
ラックに記録される。

【００３６】データレコーダ１０では、上述したような
記録系信号処理部３０を備えることにより、ＤＡＴと同
様に、一端から、１トラックがマージナルエリア、サブ
エリア１、ＡＴＦエリア１、メインエリア、ＡＴＦエリ
ア２、サブエリア２およびマージナルエリアが形成さ
れ、そしてメインエリア内のメインデータエリアが３２
バイトを１ブロックとして１２８ブロックに領域が分割
され、各ブロック領域にサブコードやメインデータが記
録される。因みに、サブコードとしては、メインデータ
の区切り情報であるセパレータカウント、記録数を示す
レコードカウント、テープフォーマット上で定義された
各領域を示すエリアＩＤ、記録単位の絶対位置を示すフ
レーム番号、記録単位数を示すグループカウントやチェ
ックサム等が記録される。

【００３７】また、再生系信号処理部５０は、記録再生
部４０により磁気テープ４２の傾斜トラックから再生さ
れた再生信号が再生アンプ５１を介して供給されるクロ
ック再生回路５２と、このクロック再生回路５２から再
生データが供給される同期信号検出回路５３と、この同
期信号検出回路５３から上述の再生データと検出された
同期信号とが供給される１０／８復調回路５４と、この
１０／８復調回路５４で８ビットデータに変換された再
生データが供給されるヘッダパリティチェック回路５５
と、このヘッダパリティチェック回路５５でパリティチ
ェックが行われた再生データが供給されるサブコード分
離回路５６とを有している。

【００３８】クロック再生回路５２は、ＰＬＬ（phase-
locked loop）回路を使用して構成され、記録再生部４
０から再生アンプ５１を介して供給される再生信号より
チャネルビットクロック信号を再生し、その再生クロッ
ク信号に同期した再生データを生成する。同期信号検出
回路５３は、上述の再生クロック信号を使用して、クロ
ック再生回路５２からの再生データより各ブロックの先
頭に配置された同期信号を検出する。１０／８復調回路
５４は、同期信号検出回路５３で検出される同期信号を
タイミング基準として１０ビットの区切りを見つけ、再
生データを１０ビットデータから８ビットデータに変換
する。

【００３９】また、ヘッダパリティチェック回路５５で
は、上述の１バイトのヘッダパリティを用いてメインデ
ータに付加されたサブコードおよびブロックアドレスの
パリティチェックを行う。そして、サブコード分離回路
５６では、ヘッダパリティチェック回路５５によりパリ
ティチェックされた正しいサブコードおよびブロックア
ドレスを再生データから分離し、図示しないシステムコ
ントローラなどに供給する。

【００４０】また、再生系信号処理部５０は、サブコー
ド分離回路５６でサブコードおよびブロックアドレスが
分離された再生データが供給されるＣ１エンコーダ／デ
コーダ７３と、このＣ１エンコーダ／デコーダ７３で誤
り訂正符号Ｃ１によって誤り訂正されたメインデータが
供給されるＣ２エンコーダ／デコーダ７２と、このＣ２
エンコーダ／デコーダ７２で誤り訂正符号Ｃ２によって
誤り訂正されたメインデータが供給され、デインターリ
ーブ処理をしてインタフェースコントローラ２０に供給
するインターリーバ／デインターリーバ７１と、これら
各モジュール７１〜７３における処理を実行する際に必
要なバッファメモリとしてのＳＤＲＡＭ７４と、各モジ
ュール７１〜７３とＳＤＲＡＭ７４との間に介在される
メモリコントローラ７５とを有している。

【００４１】ここで、Ｃ１エンコーダ／デコーダ７３
は、上述のブロック毎に付加されている誤り訂正符号Ｃ
１を用いて、各ブロック毎のメインデータに誤り訂正処
理を施す。また、Ｃ２エンコーダ／デコーダ７２は、上
述したようにＣ１エンコーダ／デコーダ７３で誤り訂正
処理が施された各１単位毎のメインデータについて、メ
インデータエリアの中央部分に付加されている誤り訂正
符号Ｃ２を用いて、トラック方向に対応するデータ列に
誤り訂正処理を施す。

【００４２】上述した再生系信号処理部５０の動作を、
簡単に説明する。記録再生部４０により磁気テープ４２
の傾斜トラックから再生された再生信号は再生アンプ５
１を介してクロック再生回路５２に供給され、その再生
信号よりクロック信号（チャネルビットクロック信号）
が再生されると共に、その再生クロック信号に同期した
再生データが生成される。そして、この再生データに対
し、同期信号検出回路５３で各ブロックの先頭に付加さ
れた同期信号が検出され、１０／８復調回路５４でその
検出された同期信号をタイミング基準として８ビットデ
ータへの変換が行われる。

【００４３】この８ビットデータに変換された再生デー
タはヘッダパリティチェック回路５５に供給され、各ブ
ロック毎にメインデータに付加されているサブコードお
よびブロックアドレスについてパリティチェックが行わ
れる。そして、正しいサブコードおよびブロックアドレ
スがサブコード分離回路５６で分離され、図示しないシ
ステムコントローラなどに供給される。

【００４４】サブコード分離回路５６でサブコードおよ
びブロックアドレスが分離された再生データに対し、Ｃ
１エンコーダ／デコーダ７３で上述のブロック毎に付加
されている誤り訂正符号Ｃ１を用いて各ブロック毎に誤
り訂正処理が行われ、さらにＣ２エンコーダ／デコーダ
７２でメインデータエリアの中央部分に付加されている
誤り訂正符号Ｃ２を用いてトラック方向のデータ列につ
いての誤り訂正処理が行われる。そして、Ｃ２エンコー
ダ／デコーダ７２より出力される誤り訂正された再生デ
ータは、インターリーバ／デインターリーバ７１でデイ
ンターリーブ処理された後に、インタフェースコントロ
ーラ２０を介してホストコンピュータに送られる。

【００４５】データレコーダ１０では、上述したような
再生系信号処理部５０を備えることにより、ＤＡＴと同
様に、ブロック毎の誤り訂正符号Ｃ１およびトラック毎
の誤り訂正符号Ｃ２を用いた誤り訂正処理を行うことが
でき、メインデータのエラーを良好に訂正でき、信頼性
の高いメインデータを得ることができる。

【００４６】次に、図３を参照して、クロック再生回路
５２の構成例を説明する。

【００４７】このクロック再生回路５２は、再生アンプ
５１より供給される再生信号ＳＰを、０レベル信号と比
較して０，１の二値信号に変換する二値化回路８１と、
再生クロック信号ＰＣＫを得る電圧制御発振器（ＶＣ
Ｏ）８２と、二値化回路８１からの二値信号および発振
器８２からの再生クロック信号ＰＣＫの位相を比較する
位相比較器８３と、この位相比較器８３からの比較誤差
信号を電圧制御発振器８２に供給するローパスフィルタ
（ＬＰＦ）８４と、二値化回路８１からの二値信号を、
電圧制御発振器８２からの再生クロック信号ＰＣＫでラ
ッチし、この再生クロック信号ＰＣＫに同期した再生デ
ータＤＰを得るＤフリップフロップ８５とを有してい
る。

【００４８】電圧制御発振器８２、位相比較器８３およ
びローパスフィルタ８４は、ＰＬＬ回路を構成してい
る。ローパスフィルタ８４は、位相比較器８３と電圧制
御発振器８２との間に接続された抵抗器Ｒ１と、この抵
抗器Ｒ１および電圧制御発振器８２の接続点と接地との
間に接続されたコンデンサＣ１および抵抗器Ｒ２の直列
回路とで構成されている。ＰＬＬ回路の引き込みゲイン
は、コンデンサＣ１、抵抗器Ｒ１の値によって決定され
る。抵抗器Ｒ２は位相補償用として接続されている。本
実施の形態では、コンデンサＣ１や抵抗器Ｒ１の値を小
さくして、ローパスフィルタ８４のカットオフ周波数を
高域側にずらすことで、後述するようにＰＬＬ回路の引
き込みゲインを上げるようにしている。

【００４９】また、クロック再生回路５２は、再生信号
よりＡＴＦパターンの同期信号ｆ２，ｆ３を検出する同
期信号検出器８６と、この同期信号検出器８６からの検
出出力ＳＤに基づいて、再生信号としてｆ４＝ｆch／６
のパターンデータが記録されているＩＢＧ区間の再生信
号が得られる期間の一部でハイレベルのアップモード信
号ＳＵＰを出力するアップモード信号発生器８７とを有
している。

【００５０】同期信号検出器８６は、奇数フレーム番地
および偶数フレーム番地の＋アジマストラックＴＡでは
同期信号ｆ２を検出し、奇数フレーム番地および偶数フ
レーム番地の−アジマストラックＴＢでは同期信号ｆ３
を検出するようになされている（図１１参照）。アップ
モード信号発生器８７は、例えばモノマルチバイブレー
タを使用して、ＩＢＧ区間の再生信号が得られる期間の
一部のタイミングを得るようにしている。

【００５１】例えば、図４Ａは奇数フレーム番地の−ア
ジマストラックＴＢにおけるＡＴＦパターン等を示して
いる。同期信号検出器８６は、同期信号ｆ３を検出し
て、図４Ｂに示すように検出出力ＳＤを出力し、さらに
アップモード信号発生器８７は、検出出力ＳＤの立ち上
がりタイミングを基準に、図４Ｃに示すように、アップ
モード信号ＳＵＰを発生する。期間Ｔ１〜Ｔ４は、例え
ばモノマルチバイブレータによって得られる。

【００５２】アップモード信号発生器８７で発生される
アップモード信号ＳＵＰは、ローパスフィルタ８４に、
引き込みゲインの制御信号として供給される。ローパス
フィルタ８４は、ハイレベルのアップモード信号ＳＵＰ
が供給されている期間、カットオフ周波数が高域側にず
れように制御される。これにより、ＰＬＬ回路の引き込
みゲインが上げられる。

【００５３】図３に示すクロック再生回路５２の動作を
説明する。再生アンプ５１（図１に図示）より供給され
る再生信号ＳＰは、二値化回路８１で０レベル信号と比
較され、１，０の二値信号に変換される。この二値信号
は位相比較器８３に供給され、電圧制御発振器８２の発
振信号と位相比較される。そして、位相比較器８３から
の比較誤差信号がローパスフィルタ８４を介して電圧制
御発振器８２に制御信号として供給される。これによ
り、電圧制御発振器８２からは、再生信号ＳＰより再生
された再生クロック信号ＰＣＫが得られる。そして、二
値化回路８１で得られる二値信号はＤフリップフロップ
８５で再生クロック信号ＰＣＫによってラッチされ、再
生クロック信号ＰＣＫに同期した再生データＤＰが得ら
れる。なお、再生クロック信号ＰＣＫはＤフリップフロ
ップ８５で使用される他、上述したように同期信号検出
回路５３等でも使用される。

【００５４】また、再生アンプ５１より供給される再生
信号ＳＰが同期信号検出器８６に供給される。同期信号
検出器８６は、再生信号ＳＰよりＡＴＦパターンの同期
信号を検出し、その検出出力ＳＤをアップモード信号発
生器８７に供給する。そして、発生器８７は、この検出
出力ＳＤに基づいて、再生信号としてＩＢＧ区間の再生
信号が得られる期間の一部でハイレベルのアップモード
信号ＳＵＰを出力する。これにより、再生クロック信号
ＰＣＫを得るＰＬＬ回路の引き込みゲインは、ＩＢＧ区
間の再生信号が得られる期間の一部で上げられる。

【００５５】したがって、再生信号としてＡＴＦパター
ンのパイロット信号が得られる期間でＰＬＬ回路のロッ
クがはずれたとしても、上記ＩＢＧ区間ですばやくＰＬ
Ｌ回路をロックさせることができ、例えばＡＴＦパター
ンの後に存在するメインデータエリア等で正常な再生ク
ロック信号ＰＣＫを得ることができ、Ｄフリップフロッ
プ８５より良好な再生データＤＰを得ることができる。
なお、ＩＰＧ区間の一部でのみＰＬＬ回路の引き込みゲ
インを上げるものであり、ＰＬＬ回路の引き込みゲイン
を常に高く設定しておくものでなく、メインデータエリ
ア等で、再生クロック信号ＰＣＫが再生信号ＳＰのジッ
ターの影響を受けやすいものとなるという不都合もな
い。

【００５６】なお、上述実施の形態では、クロック再生
回路５２内にＡＴＦパターンの同期信号を検出する同期
信号検出器８６を設けるように説明したが、同種の同期
信号検出器は詳細説明は省略するがトラッキングサーボ
回路６０内にも存在するので、このトラッキングサーボ
回路６０内の同期信号検出出力を利用することで、クロ
ック再生回路５２内の同期信号検出器８６を省略するよ
うにしてもよい。

【００５７】また、上述実施の形態においては、この発
明をＤＡＴを使用したデータレコーダ１０のクロック再
生回路に適用したものであるが、その再生信号と同様の
入力信号、例えば伝送信号等よりクロック信号を再生す
るその他のクロック再生回路にも同様に適応できること
は勿論である。

【００５８】

【発明の効果】この発明によれば、反転間隔の長いパタ
ーンデータの後の一定期間でＰＬＬ回路の引き込みゲイ
ンを上げる構成とするものであり、上記パターンデータ
の部分でＰＬＬ回路のロックがはずれても、上記一定期
間ですばやくＰＬＬ回路をロックでき、例えば上記パタ
ーンデータの後に存在するデータ部分で正常なクロック
信号の再生が可能となる。また、ＰＬＬ回路の引き込み
ゲインを常に高く設定しておくものでなく、メインデー
タエリア等で、再生クロック信号が入力信号のジッター
の影響を受けやすいものとなるという不都合もない。

【図面の簡単な説明】

【図１】実施の形態としてのＤＡＴを使用したデータレ
コーダの構成を示すブロック図である。

【図２】ＳＤＲＡＭのバンク構成を示す図である。

【図３】クロック再生回路の構成を示すブロック図であ
る。

【図４】クロック再生回路を構成する同期信号検出器お
よびアップモード信号発生器の動作説明に供するタイミ
ングチャートである。

【図５】ＤＡＴフォーマットを示す図である。

【図６】ＤＡＴフォーマットにおけるメインデータのブ
ロックフォーマットを示す図である。

【図７】ＤＡＴフォーマットにおけるインターリーブに
よるデータ配列を示す図である。

【図８】ＤＡＴフォーマットにおけるメインデータの誤
り訂正符号の構成を示す図である。

【図９】磁気テープのテープフォーマットを示す図であ
る。

【図１０】磁気テープの２パーティション・テープのテ
ープフォーマットを示す図である。

【図１１】トラッキングサーボ用のＡＴＦパターンを説
明するための図である。

【符号の説明】

１０・・・データレコーダ、２０・・・インタフェース
コントローラ、３０・・・記録系信号処理部、３１・・
・サブコード付加回路、３２・・・ヘッダパリティ付加
回路、３３・・・８／１０変調回路、３４・・・同期信
号付加回路、３５・・・ＡＴＦ・マージン付加回路、３
６・・・記録アンプ、４０・・・記録再生部、４１・・
・回転ドラム、４１Ａ，４１Ｂ・・・回転磁気ヘッド、
４２・・・磁気テープ、５０・・・再生系信号処理部、
５１・・・再生アンプ、５２・・・クロック再生回路、
５３・・・同期信号検出回路、５４・・・１０／８復調
回路、５５・・・ヘッダパリティチェック回路、５６・
・・サブコード分離回路、６０・・・トラッキングサー
ボ回路、７１・・・インターリーバ／デインターリー
バ、７２・・・Ｃ２エンコーダ／デコーダ、７３・・・
Ｃ１エンコーダ／デコーダ、７４・・・ＳＤＲＡＭ、７
５・・・メモリコントローラ、８１・・・二値化回路、
８２・・・電圧制御発振器、８３・・・位相比較器、８
４・・・ローパスフィルタ、８５・・・Ｄフリップフロ
ップ、８６・・・同期信号検出器、８７・・・アップモ
ード信号発生器

フロントページの続き (72)発明者 陸川 均 東京都品川区北品川６丁目７番35号 ソニ ー株式会社内 (72)発明者 阿部 洋之 東京都品川区北品川６丁目７番35号 ソニ ー株式会社内 Ｆターム(参考） 5D044 AB05 BC01 CC03 DE32 DE46 GM12 GM26 5J106 AA04 BB03 CC01 CC21 CC38 CC41 EE01 GG07 HH04 KK03

Claims (3)

【特許請求の範囲】
1. 【請求項１】 反転間隔の長い第１のパターンデータが
   存在すると共に、上記第１のパターンデータと対で第２
   のパターンデータが存在する入力信号より、ＰＬＬ回路
   を使用してクロック信号を再生するクロック再生回路で
   あって、 上記第２のパターンデータを検出するパターン検出手段
   と、 上記パターン検出手段の検出出力をタイミング基準とし
   て、上記第１のパターンデータの存在期間後の一定期間
   で上記ＰＬＬ回路の引き込みゲインを上げる引き込みゲ
   イン制御手段とを備えることを特徴とするクロック再生
   回路。
2. 【請求項２】 上記入力信号は磁気テープの傾斜トラッ
   クからの再生信号であり、 上記第１のパターンデータはトラッキングサーボ用のパ
   イロット信号であると共に、上記第２のパターンデータ
   は上記パイロット信号と対で記録されている同期信号で
   あり、 さらに、上記一定期間は、上記第１のパターンデータに
   比べて反転間隔の短い第３のパターンデータが存在する
   期間であることを特徴とする請求項１に記載のクロック
   再生回路。
3. 【請求項３】 反転間隔の長い第１のパターンデータが
   存在すると共に、上記第１のパターンデータと対で第２
   のパターンデータが存在する入力信号より、ＰＬＬ回路
   を使用してクロック信号を再生するクロック再生方法で
   あって、 上記第２のパターンデータを検出する工程と、 上記第２のパターンデータの検出出力をタイミング基準
   として、上記第１のパターンデータの存在期間後の一定
   期間で上記ＰＬＬ回路の引き込みゲインを上げる工程と
   を有することを特徴とするクロック再生方法。