JP2000207350A - デ―タ転送装置及びデ―タ転送方法 - Google Patents
デ―タ転送装置及びデ―タ転送方法Info
- Publication number
- JP2000207350A JP2000207350A JP11010977A JP1097799A JP2000207350A JP 2000207350 A JP2000207350 A JP 2000207350A JP 11010977 A JP11010977 A JP 11010977A JP 1097799 A JP1097799 A JP 1097799A JP 2000207350 A JP2000207350 A JP 2000207350A
- Authority
- JP
- Japan
- Prior art keywords
- buffer
- data
- module
- bus
- data transfer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Abstract
(57)【要約】
【課題】 バスの使用効率を向上することにより、オー
バーヘッドの低減を図るのに好適なデータ転送装置およ
びデータ転送方法を提供する。 【解決手段】 Ｒバッファ２６０と、Ｗバッファ２８０
と、ＤＲＡＭ４００および各バッファ２６０，２８０に
接続するメモリバス１４０と、モジュールＭ4，Ｍ6とメ
モリバス１４０とを接続するＤＲバス１１０と、モジュ
ールＭ3，Ｍ5とＲバッファ２６０とを接続するＲＲバス
１２０と、モジュールＭ1，Ｍ2とＷバッファ２８０とを
接続するＷＲバス１３０と、を備え、モジュールＭ1，
Ｍ2，Ｍ3，Ｍ5に対しては、各バッファ２６０，２８０
を介してデータ転送を行うとともに、モジュールＭ4，
Ｍ6に対しては、各バッファ２６０，２８０を介さずに
ＤＲバス１１０経由でデータ転送を行うようになってい
る。
バーヘッドの低減を図るのに好適なデータ転送装置およ
びデータ転送方法を提供する。 【解決手段】 Ｒバッファ２６０と、Ｗバッファ２８０
と、ＤＲＡＭ４００および各バッファ２６０，２８０に
接続するメモリバス１４０と、モジュールＭ4，Ｍ6とメ
モリバス１４０とを接続するＤＲバス１１０と、モジュ
ールＭ3，Ｍ5とＲバッファ２６０とを接続するＲＲバス
１２０と、モジュールＭ1，Ｍ2とＷバッファ２８０とを
接続するＷＲバス１３０と、を備え、モジュールＭ1，
Ｍ2，Ｍ3，Ｍ5に対しては、各バッファ２６０，２８０
を介してデータ転送を行うとともに、モジュールＭ4，
Ｍ6に対しては、各バッファ２６０，２８０を介さずに
ＤＲバス１１０経由でデータ転送を行うようになってい
る。
Description
【０００１】
【発明の属する技術分野】本発明は、マルチメディアデ
ータの再生・圧縮・伸長等の処理を行う複数のモジュー
ルがＤＲＡＭ等の記憶装置に対してデータの書込または
読込を行うシステムに適用する装置および方法に係り、
特に、これらの間でデータ転送を行うデータ転送装置お
よびデータ転送方法に関する。さらに詳しくは、バスの
使用効率を向上することにより、オーバーヘッドの低減
を図るのに好適なデータ転送装置およびデータ転送方法
に関する。
ータの再生・圧縮・伸長等の処理を行う複数のモジュー
ルがＤＲＡＭ等の記憶装置に対してデータの書込または
読込を行うシステムに適用する装置および方法に係り、
特に、これらの間でデータ転送を行うデータ転送装置お
よびデータ転送方法に関する。さらに詳しくは、バスの
使用効率を向上することにより、オーバーヘッドの低減
を図るのに好適なデータ転送装置およびデータ転送方法
に関する。
【０００２】
【従来の技術】近年、コンピュータ等の情報処理装置で
は、画像情報や音声情報等のマルチメディアデータが取
り扱われるようになってきているが、このマルチメディ
アデータは、比較的大容量のデータであるとともに再生
等のリアルタイム性が要求されるために、通常、複数の
モジュールを用いて分散的に処理されている。
は、画像情報や音声情報等のマルチメディアデータが取
り扱われるようになってきているが、このマルチメディ
アデータは、比較的大容量のデータであるとともに再生
等のリアルタイム性が要求されるために、通常、複数の
モジュールを用いて分散的に処理されている。
【０００３】従来、ＤＲＡＭ等の記憶装置と、複数のモ
ジュールと、を備え、こうしたマルチメディアデータの
再生・圧縮・伸長等の処理を行うシステムにおいて、記
憶装置と複数のモジュールとの間のデータ転送を行うデ
ータ転送装置としては、例えば図８に示すようなものが
ある。このデータ転送装置９００は、ラッチ９１０と、
ＤＲＡＭ９２０およびラッチ９１０に接続するメモリバ
ス９３０と、マルチメディアデータを処理する各モジュ
ールＭ1〜Ｍnとラッチ９１０とを接続するメモリバス９
４０と、各モジュールＭ1〜Ｍnからのデータ転送要求に
応じてメモリバス９３０およびメモリバス９４０におけ
るデータ転送を制御するアービタ９５０と、で構成され
ている。
ジュールと、を備え、こうしたマルチメディアデータの
再生・圧縮・伸長等の処理を行うシステムにおいて、記
憶装置と複数のモジュールとの間のデータ転送を行うデ
ータ転送装置としては、例えば図８に示すようなものが
ある。このデータ転送装置９００は、ラッチ９１０と、
ＤＲＡＭ９２０およびラッチ９１０に接続するメモリバ
ス９３０と、マルチメディアデータを処理する各モジュ
ールＭ1〜Ｍnとラッチ９１０とを接続するメモリバス９
４０と、各モジュールＭ1〜Ｍnからのデータ転送要求に
応じてメモリバス９３０およびメモリバス９４０におけ
るデータ転送を制御するアービタ９５０と、で構成され
ている。
【０００４】ここで、アービタ９５０には、固定スケジ
ュールにより各バスにおけるデータ転送を制御するもの
と、優先割り付けにより各バスにおけるデータ転送を制
御するものと、の２種類のタイプがある。まず、固定ス
ケジュールによりデータ転送を制御するタイプは、バス
におけるデータ転送の複数の態様（書込、読込等）のそ
れぞれに対してバスを専有する固定した時間帯をあらか
じめ割り当てておくことにより、バスにおけるデータ転
送を時分割で制御するものであり、具体的には、アービ
タ９５０は、固定スケジュールによりメモリバス９３
０，９４０におけるデータ転送を制御するようになって
いる。ここで、固定スケジュールとは、ＤＲＡＭ９２０
に対してデータ転送を行うためにモジュールがメモリバ
ス９３０，９４０を専有する固定した時間帯（スロッ
ト）を、各モジュールＭ1〜Ｍnごとにあらかじめ割り当
てておき、データ転送の際は、各スロットの合計を１シ
ーケンスとして、このシーケンスを周期的に繰り返すこ
とにより、メモリバス９３０，９４０において、各モジ
ュールＭ1〜Ｍnが時分割でデータ転送を行うようにした
制御方式である。なお、各スロットは、通常、メモリバ
ス９３０，９４０の使用頻度の高いモジュールのものほ
ど長くなるように設定されている。
ュールにより各バスにおけるデータ転送を制御するもの
と、優先割り付けにより各バスにおけるデータ転送を制
御するものと、の２種類のタイプがある。まず、固定ス
ケジュールによりデータ転送を制御するタイプは、バス
におけるデータ転送の複数の態様（書込、読込等）のそ
れぞれに対してバスを専有する固定した時間帯をあらか
じめ割り当てておくことにより、バスにおけるデータ転
送を時分割で制御するものであり、具体的には、アービ
タ９５０は、固定スケジュールによりメモリバス９３
０，９４０におけるデータ転送を制御するようになって
いる。ここで、固定スケジュールとは、ＤＲＡＭ９２０
に対してデータ転送を行うためにモジュールがメモリバ
ス９３０，９４０を専有する固定した時間帯（スロッ
ト）を、各モジュールＭ1〜Ｍnごとにあらかじめ割り当
てておき、データ転送の際は、各スロットの合計を１シ
ーケンスとして、このシーケンスを周期的に繰り返すこ
とにより、メモリバス９３０，９４０において、各モジ
ュールＭ1〜Ｍnが時分割でデータ転送を行うようにした
制御方式である。なお、各スロットは、通常、メモリバ
ス９３０，９４０の使用頻度の高いモジュールのものほ
ど長くなるように設定されている。
【０００５】このような固定スケジュールによりデータ
転送を制御するタイプでは、例えば、モジュールＭ1が
ＤＲＡＭ９２０にデータの書込を行う場合は、まず、モ
ジュールＭ1がアービタ９５０にデータ転送要求を出力
する。アービタ９５０では、データ転送要求を受ける
と、メモリバス９３０，９４０においてモジュールＭ1
に割り当てたスロットを処理する順番を待ってその番と
なったときに、モジュールＭ1にデータ転送許可を出力
する。モジュールＭ1では、データ転送許可を受ける
と、ラッチ９１０を介してＤＲＡＭ９２０にデータを転
送する。
転送を制御するタイプでは、例えば、モジュールＭ1が
ＤＲＡＭ９２０にデータの書込を行う場合は、まず、モ
ジュールＭ1がアービタ９５０にデータ転送要求を出力
する。アービタ９５０では、データ転送要求を受ける
と、メモリバス９３０，９４０においてモジュールＭ1
に割り当てたスロットを処理する順番を待ってその番と
なったときに、モジュールＭ1にデータ転送許可を出力
する。モジュールＭ1では、データ転送許可を受ける
と、ラッチ９１０を介してＤＲＡＭ９２０にデータを転
送する。
【０００６】このようにして、固定スケジュールにより
データ転送を制御するタイプでは、各モジュールＭ1〜
Ｍnが時分割でデータ転送を行えるので、他のモジュー
ルの処理に影響されることなく、各モジュールＭ1〜Ｍn
が常に一定の速度でデータ転送を行うことができる。一
方、優先割り付けによりデータ転送を制御するタイプ
は、データ転送要求が出力された順番に応じて、バスの
専有権を割り当てることにより、データ転送を制御する
ものである。
データ転送を制御するタイプでは、各モジュールＭ1〜
Ｍnが時分割でデータ転送を行えるので、他のモジュー
ルの処理に影響されることなく、各モジュールＭ1〜Ｍn
が常に一定の速度でデータ転送を行うことができる。一
方、優先割り付けによりデータ転送を制御するタイプ
は、データ転送要求が出力された順番に応じて、バスの
専有権を割り当てることにより、データ転送を制御する
ものである。
【０００７】
【発明が解決しようとする課題】しかしながら、上記従
来のデータ転送装置にあっては、次のような問題があっ
た。まず、固定スケジュールによりデータ転送を制御す
るタイプにあっては、各モジュールＭ1〜Ｍnがデータ転
送を行うには、アービタ９５０で自己に割り当てられた
スロットが処理されるまで待たなければならないため、
この間は各モジュールＭ1〜Ｍnで処理が行えない状態
（ロック状態）となって、オーバーヘッドが大きくなっ
てしまう。
来のデータ転送装置にあっては、次のような問題があっ
た。まず、固定スケジュールによりデータ転送を制御す
るタイプにあっては、各モジュールＭ1〜Ｍnがデータ転
送を行うには、アービタ９５０で自己に割り当てられた
スロットが処理されるまで待たなければならないため、
この間は各モジュールＭ1〜Ｍnで処理が行えない状態
（ロック状態）となって、オーバーヘッドが大きくなっ
てしまう。
【０００８】例えば、大量にデータ転送を行う必要があ
る場合は、スロットの長さが長いこと、あるいは１シー
ケンスにおいて複数のスロットが使用できることが望ま
れるが、スケジュール制御の容易化を図るために各スロ
ットの長さはあらかじめ固定のものとされており、さら
に自己に割り当てられたスロット以外のものは使用する
ことができないため、このような場合は、そうしたモジ
ュールが長い間ロック状態とされるばかりか、自己に割
り当てられたスロット以外のものが空いているときは、
不要にバスの使用効率を低下させることになる。
る場合は、スロットの長さが長いこと、あるいは１シー
ケンスにおいて複数のスロットが使用できることが望ま
れるが、スケジュール制御の容易化を図るために各スロ
ットの長さはあらかじめ固定のものとされており、さら
に自己に割り当てられたスロット以外のものは使用する
ことができないため、このような場合は、そうしたモジ
ュールが長い間ロック状態とされるばかりか、自己に割
り当てられたスロット以外のものが空いているときは、
不要にバスの使用効率を低下させることになる。
【０００９】一方、優先割り付けによりデータ転送を制
御するタイプであっては、スケジュール制御がきわめて
困難であるという問題があった。そこで、本発明は、こ
のような従来の問題を解決することを課題としており、
バスの使用効率を向上することにより、オーバーヘッド
の低減を図るのに好適なデータ転送装置およびデータ転
送方法を提供することを目的としている。
御するタイプであっては、スケジュール制御がきわめて
困難であるという問題があった。そこで、本発明は、こ
のような従来の問題を解決することを課題としており、
バスの使用効率を向上することにより、オーバーヘッド
の低減を図るのに好適なデータ転送装置およびデータ転
送方法を提供することを目的としている。
【００１０】
【課題を解決するための手段】上記目的を達成するため
に、本発明に係る請求項１記載のデータ転送装置は、記
憶手段と前記記憶手段に対してデータの書込または読込
を行う複数のモジュールとがデータ転送手段に接続され
ると、それらの間でデータ転送を行う装置であって、転
送データを一時的に記憶するバッファと、前記記憶手段
および前記バッファに接続するメモリバスと、前記モジ
ュールと前記メモリバスとを接続するダイレクトバス
と、前記モジュールと前記バッファとを接続するバッフ
ァバスと、を備えた。
に、本発明に係る請求項１記載のデータ転送装置は、記
憶手段と前記記憶手段に対してデータの書込または読込
を行う複数のモジュールとがデータ転送手段に接続され
ると、それらの間でデータ転送を行う装置であって、転
送データを一時的に記憶するバッファと、前記記憶手段
および前記バッファに接続するメモリバスと、前記モジ
ュールと前記メモリバスとを接続するダイレクトバス
と、前記モジュールと前記バッファとを接続するバッフ
ァバスと、を備えた。
【００１１】このような構成であれば、バッファバスに
接続されたモジュールが記憶手段に対してデータの書込
を行うときは、そのモジュールからのデータがバッファ
バス経由でバッファに転送され、次いでメモリバス経由
でバッファから記憶手段に転送される。また、バッファ
バスに接続されたモジュールが記憶手段に対してデータ
の読込を行うときは、記憶手段に格納されているデータ
がメモリバス経由でバッファに転送され、次いでバッフ
ァバス経由でバッファからそのモジュールに転送され
る。
接続されたモジュールが記憶手段に対してデータの書込
を行うときは、そのモジュールからのデータがバッファ
バス経由でバッファに転送され、次いでメモリバス経由
でバッファから記憶手段に転送される。また、バッファ
バスに接続されたモジュールが記憶手段に対してデータ
の読込を行うときは、記憶手段に格納されているデータ
がメモリバス経由でバッファに転送され、次いでバッフ
ァバス経由でバッファからそのモジュールに転送され
る。
【００１２】一方、ダイレクトバスに接続されたモジュ
ールが記憶手段に対してデータの書込を行うときは、そ
のモジュールからのデータが、バッファを介さずにダイ
レクトバス、メモリバス経由で記憶手段に転送される。
また、ダイレクトバスに接続されたモジュールが記憶手
段に対してデータの読込を行うときは、記憶手段に格納
されているデータが、バッファを介さずにメモリバス、
ダイレクトバス経由でそのモジュールに転送される。
ールが記憶手段に対してデータの書込を行うときは、そ
のモジュールからのデータが、バッファを介さずにダイ
レクトバス、メモリバス経由で記憶手段に転送される。
また、ダイレクトバスに接続されたモジュールが記憶手
段に対してデータの読込を行うときは、記憶手段に格納
されているデータが、バッファを介さずにメモリバス、
ダイレクトバス経由でそのモジュールに転送される。
【００１３】ここで、モジュールは、バッファバスおよ
びダイレクトバスの少なくともいずれかに接続されてい
ればよく、バッファバスおよびダイレクトバスの両方に
接続されていてもよい。この請求項１記載の発明におい
て、「記憶手段」とは、ＲＡＭ、ＲＯＭ等の半導体記憶
手段をいう。
びダイレクトバスの少なくともいずれかに接続されてい
ればよく、バッファバスおよびダイレクトバスの両方に
接続されていてもよい。この請求項１記載の発明におい
て、「記憶手段」とは、ＲＡＭ、ＲＯＭ等の半導体記憶
手段をいう。
【００１４】さらに、本発明に係る請求項２記載のデー
タ転送装置は、請求項１記載のデータ転送装置におい
て、前記バッファを介して前記バッファバス経由で行う
第１の制御モードおよび前記バッファを介さずに前記ダ
イレクトバス経由で行う第２の制御モードのいずれかに
基づいて前記記憶手段と前記各モジュールとの間のデー
タ転送を制御する制御手段を備えた。
タ転送装置は、請求項１記載のデータ転送装置におい
て、前記バッファを介して前記バッファバス経由で行う
第１の制御モードおよび前記バッファを介さずに前記ダ
イレクトバス経由で行う第２の制御モードのいずれかに
基づいて前記記憶手段と前記各モジュールとの間のデー
タ転送を制御する制御手段を備えた。
【００１５】このような構成であれば、バッファバスに
接続されたモジュールが記憶手段に対してデータの書込
を行うときは、制御手段により、第１の制御モードに基
づいて、そのモジュールからのデータがバッファバス経
由でバッファに転送され、次いでメモリバス経由でバッ
ファから記憶手段に転送される。また、バッファバスに
接続されたモジュールが記憶手段に対してデータの読込
を行うときは、制御手段により、第１の制御モードに基
づいて、記憶手段に格納されているデータがメモリバス
経由でバッファに転送され、次いでバッファバス経由で
バッファからそのモジュールに転送される。
接続されたモジュールが記憶手段に対してデータの書込
を行うときは、制御手段により、第１の制御モードに基
づいて、そのモジュールからのデータがバッファバス経
由でバッファに転送され、次いでメモリバス経由でバッ
ファから記憶手段に転送される。また、バッファバスに
接続されたモジュールが記憶手段に対してデータの読込
を行うときは、制御手段により、第１の制御モードに基
づいて、記憶手段に格納されているデータがメモリバス
経由でバッファに転送され、次いでバッファバス経由で
バッファからそのモジュールに転送される。
【００１６】一方、ダイレクトバスに接続されたモジュ
ールが記憶手段に対してデータの書込を行うときは、制
御手段により、第２の制御モードに基づいて、そのモジ
ュールからのデータが、バッファを介さずにダイレクト
バス、メモリバス経由で記憶手段に転送される。また、
ダイレクトバスに接続されたモジュールが記憶手段に対
してデータの読込を行うときは、制御手段により、第２
の制御モードに基づいて、記憶手段に格納されているデ
ータが、バッファを介さずにメモリバス、ダイレクトバ
ス経由でそのモジュールに転送される。
ールが記憶手段に対してデータの書込を行うときは、制
御手段により、第２の制御モードに基づいて、そのモジ
ュールからのデータが、バッファを介さずにダイレクト
バス、メモリバス経由で記憶手段に転送される。また、
ダイレクトバスに接続されたモジュールが記憶手段に対
してデータの読込を行うときは、制御手段により、第２
の制御モードに基づいて、記憶手段に格納されているデ
ータが、バッファを介さずにメモリバス、ダイレクトバ
ス経由でそのモジュールに転送される。
【００１７】さらに、本発明に係る請求項３記載のデー
タ転送装置は、請求項２記載のデータ転送装置におい
て、前記制御手段は、前記バッファバスにおけるデータ
転送を制御するバッファバス制御手段と、前記メモリバ
スにおけるデータ転送を制御するメモリバス制御手段
と、を有し、前記バッファバス制御手段は、前記モジュ
ールからのデータ転送要求に応じて、当該モジュールに
対するデータ転送を第１の固定スケジュールにより制御
するようになっており、前記メモリバス制御手段は、前
記モジュールからのデータ転送要求に応じて、当該モジ
ュールまたは前記バッファに対するデータ転送を第２の
固定スケジュールにより制御するようになっている。
タ転送装置は、請求項２記載のデータ転送装置におい
て、前記制御手段は、前記バッファバスにおけるデータ
転送を制御するバッファバス制御手段と、前記メモリバ
スにおけるデータ転送を制御するメモリバス制御手段
と、を有し、前記バッファバス制御手段は、前記モジュ
ールからのデータ転送要求に応じて、当該モジュールに
対するデータ転送を第１の固定スケジュールにより制御
するようになっており、前記メモリバス制御手段は、前
記モジュールからのデータ転送要求に応じて、当該モジ
ュールまたは前記バッファに対するデータ転送を第２の
固定スケジュールにより制御するようになっている。
【００１８】このような構成であれば、バッファバスに
接続されたモジュールから、記憶手段に対してデータの
書込を行うためのデータ転送要求があったときは、バッ
ファバス制御手段により、そのモジュールからのデータ
がバッファバス経由でバッファに転送され、次いで、メ
モリバス制御手段により、そのデータ転送要求に対応し
たバッファ内のデータがメモリバス経由で記憶手段に転
送される。また、バッファバスに接続されたモジュール
から、記憶手段に対してデータの読込を行うためのデー
タ転送要求があったときは、メモリバス制御手段によ
り、そのデータ転送要求に対応した記憶手段内のデータ
がメモリバス経由でバッファに転送され、次いで、バッ
ファバス制御手段により、そのデータ転送に対応したバ
ッファ内のデータがバッファバス経由でそのモジュール
に転送される。
接続されたモジュールから、記憶手段に対してデータの
書込を行うためのデータ転送要求があったときは、バッ
ファバス制御手段により、そのモジュールからのデータ
がバッファバス経由でバッファに転送され、次いで、メ
モリバス制御手段により、そのデータ転送要求に対応し
たバッファ内のデータがメモリバス経由で記憶手段に転
送される。また、バッファバスに接続されたモジュール
から、記憶手段に対してデータの読込を行うためのデー
タ転送要求があったときは、メモリバス制御手段によ
り、そのデータ転送要求に対応した記憶手段内のデータ
がメモリバス経由でバッファに転送され、次いで、バッ
ファバス制御手段により、そのデータ転送に対応したバ
ッファ内のデータがバッファバス経由でそのモジュール
に転送される。
【００１９】一方、ダイレクトバスに接続されたモジュ
ールから、記憶手段に対してデータの書込を行うための
データ転送要求があったときは、メモリバス制御手段に
より、そのモジュールからのデータがダイレクトバス、
メモリバス経由で記憶手段に転送される。また、ダイレ
クトバスに接続されたモジュールから、記憶手段に対し
てデータの読込を行うためのデータ転送要求があったと
きは、メモリバス制御手段により、そのデータ転送要求
に対応した記憶手段内のデータがメモリバス、ダイレク
トバス経由でそのモジュールに転送される。
ールから、記憶手段に対してデータの書込を行うための
データ転送要求があったときは、メモリバス制御手段に
より、そのモジュールからのデータがダイレクトバス、
メモリバス経由で記憶手段に転送される。また、ダイレ
クトバスに接続されたモジュールから、記憶手段に対し
てデータの読込を行うためのデータ転送要求があったと
きは、メモリバス制御手段により、そのデータ転送要求
に対応した記憶手段内のデータがメモリバス、ダイレク
トバス経由でそのモジュールに転送される。
【００２０】ここで、バッファバス制御手段は、バッフ
ァバスにおけるデータ転送を制御するものであればよ
く、バッファまたはモジュールからのデータを能動的に
転送するようになっていてもよいし、バッファまたはモ
ジュールに対してデータ転送を許可する許可信号を出力
するようになっていてもよい。したがって、後者の場
合、バッファまたはモジュールからのデータは、バッフ
ァまたはモジュールにより、バッファバス制御手段から
の許可信号を受けて転送される。
ァバスにおけるデータ転送を制御するものであればよ
く、バッファまたはモジュールからのデータを能動的に
転送するようになっていてもよいし、バッファまたはモ
ジュールに対してデータ転送を許可する許可信号を出力
するようになっていてもよい。したがって、後者の場
合、バッファまたはモジュールからのデータは、バッフ
ァまたはモジュールにより、バッファバス制御手段から
の許可信号を受けて転送される。
【００２１】また、メモリバス制御手段は、メモリバス
におけるデータ転送を制御するものであればよく、バッ
ファまたは記憶手段からのデータを能動的に転送するよ
うになっていてもよいし、バッファまたは記憶手段に対
してデータ転送を許可する許可信号を出力するようにな
っていてもよい。したがって、後者の場合、バッファま
たは記憶手段からのデータは、バッファまたは記憶手段
により、メモリバス制御手段からの許可信号を受けて転
送される。
におけるデータ転送を制御するものであればよく、バッ
ファまたは記憶手段からのデータを能動的に転送するよ
うになっていてもよいし、バッファまたは記憶手段に対
してデータ転送を許可する許可信号を出力するようにな
っていてもよい。したがって、後者の場合、バッファま
たは記憶手段からのデータは、バッファまたは記憶手段
により、メモリバス制御手段からの許可信号を受けて転
送される。
【００２２】この請求項３記載の発明において、「固定
スケジュール」とは、バスにおけるデータ転送の複数の
態様（書込、読込等）のそれぞれに対してバスを専有す
る固定した時間帯をあらかじめ割り当てておくことによ
り、バスにおけるデータ転送を時分割で制御する制御方
式をいう。すなわち、第１の固定スケジュールとして
は、例えば、バッファに対してデータ転送を行うために
モジュールがバッファバスを専有する固定した時間帯
（スロット）を、各モジュールごとにあらかじめ割り当
てておき、データ転送の際は、各スロットの合計を１シ
ーケンスとして、このシーケンスを周期的に繰り返すこ
とにより、バッファバスにおいて、各モジュールが時分
割でデータ転送を行うようにした制御方式が挙げられ
る。
スケジュール」とは、バスにおけるデータ転送の複数の
態様（書込、読込等）のそれぞれに対してバスを専有す
る固定した時間帯をあらかじめ割り当てておくことによ
り、バスにおけるデータ転送を時分割で制御する制御方
式をいう。すなわち、第１の固定スケジュールとして
は、例えば、バッファに対してデータ転送を行うために
モジュールがバッファバスを専有する固定した時間帯
（スロット）を、各モジュールごとにあらかじめ割り当
てておき、データ転送の際は、各スロットの合計を１シ
ーケンスとして、このシーケンスを周期的に繰り返すこ
とにより、バッファバスにおいて、各モジュールが時分
割でデータ転送を行うようにした制御方式が挙げられ
る。
【００２３】さらに、本発明に係る請求項４記載のデー
タ転送装置は、請求項３記載のデータ転送装置におい
て、前記バッファバス制御手段は、前記データ転送要求
を記憶する第１の記憶部と、前記データ転送要求に対応
した前記バッファ内のデータの位置を指し示すポインタ
を記憶する第２の記憶部と、前記データ転送要求および
前記ポインタを参照してデータ転送のスケジューリング
を行うスケジューラと、を有する。
タ転送装置は、請求項３記載のデータ転送装置におい
て、前記バッファバス制御手段は、前記データ転送要求
を記憶する第１の記憶部と、前記データ転送要求に対応
した前記バッファ内のデータの位置を指し示すポインタ
を記憶する第２の記憶部と、前記データ転送要求および
前記ポインタを参照してデータ転送のスケジューリング
を行うスケジューラと、を有する。
【００２４】このような構成であれば、バッファバスに
接続されたモジュールから、記憶手段に対してデータの
書込を行うためのデータ転送要求があったときは、その
データ転送要求が第１の記憶部に格納され、スケジュー
ラにより、そのモジュールからのデータがバッファに転
送され、転送されたバッファ内のデータの位置を指し示
すポインタが第２の記憶部に格納される。そして、デー
タ転送要求およびそのポインタが参照されて、バッファ
から記憶手段へのデータ転送がスケジューリングされ
る。
接続されたモジュールから、記憶手段に対してデータの
書込を行うためのデータ転送要求があったときは、その
データ転送要求が第１の記憶部に格納され、スケジュー
ラにより、そのモジュールからのデータがバッファに転
送され、転送されたバッファ内のデータの位置を指し示
すポインタが第２の記憶部に格納される。そして、デー
タ転送要求およびそのポインタが参照されて、バッファ
から記憶手段へのデータ転送がスケジューリングされ
る。
【００２５】また、バッファバスに接続されたモジュー
ルから、記憶手段に対してデータの読込を行うためのデ
ータ転送要求があったときは、そのデータ転送要求が第
１の記憶部に格納され、そのデータ転送要求に対応した
記憶手段内のデータがバッファに転送されたときは、ス
ケジューラにより、転送されたバッファ内のデータの位
置を指し示すポインタが第２の記憶部に格納される。そ
して、データ転送要求およびそのポインタが参照され
て、バッファからモジュールへのデータ転送がスケジュ
ーリングされる。
ルから、記憶手段に対してデータの読込を行うためのデ
ータ転送要求があったときは、そのデータ転送要求が第
１の記憶部に格納され、そのデータ転送要求に対応した
記憶手段内のデータがバッファに転送されたときは、ス
ケジューラにより、転送されたバッファ内のデータの位
置を指し示すポインタが第２の記憶部に格納される。そ
して、データ転送要求およびそのポインタが参照され
て、バッファからモジュールへのデータ転送がスケジュ
ーリングされる。
【００２６】さらに、本発明に係る請求項５記載のデー
タ転送装置は、請求項３および４のいずれかに記載のデ
ータ転送装置において、前記データ転送要求には、前記
記憶手段から前記バッファにデータ転送を行うバッファ
転送要求と、前記バッファから前記モジュールにデータ
転送を行うモジュール転送要求と、が含まれ、前記メモ
リバス制御手段は、前記バッファ転送要求に応じて、当
該バッファ転送要求に対応したデータを前記記憶手段か
ら前記バッファに転送するようになっており、前記バッ
ファバス制御手段は、前記モジュール転送要求に応じ
て、当該モジュール転送要求に対応したデータを、前記
バッファから当該モジュール転送要求を出力したモジュ
ールに転送し、前記第２の固定スケジュールにより設定
されたシーケンスにおいてスロットが空いているときで
かつ前記バッファにデータが存在しないときは、当該モ
ジュール転送要求に対応したデータを、前記記憶手段か
ら前記ダイレクトバス経由で当該モジュール転送要求を
出力したモジュールに転送するようになっている。
タ転送装置は、請求項３および４のいずれかに記載のデ
ータ転送装置において、前記データ転送要求には、前記
記憶手段から前記バッファにデータ転送を行うバッファ
転送要求と、前記バッファから前記モジュールにデータ
転送を行うモジュール転送要求と、が含まれ、前記メモ
リバス制御手段は、前記バッファ転送要求に応じて、当
該バッファ転送要求に対応したデータを前記記憶手段か
ら前記バッファに転送するようになっており、前記バッ
ファバス制御手段は、前記モジュール転送要求に応じ
て、当該モジュール転送要求に対応したデータを、前記
バッファから当該モジュール転送要求を出力したモジュ
ールに転送し、前記第２の固定スケジュールにより設定
されたシーケンスにおいてスロットが空いているときで
かつ前記バッファにデータが存在しないときは、当該モ
ジュール転送要求に対応したデータを、前記記憶手段か
ら前記ダイレクトバス経由で当該モジュール転送要求を
出力したモジュールに転送するようになっている。
【００２７】このような構成であれば、バッファバスに
接続されたモジュールが記憶手段に対してデータの読込
を行うときは、まず、読込要求のあるモジュールからバ
ッファ転送要求が出力される。バッファ転送要求が出力
されると、メモリバス制御手段により、そのバッファ転
送要求に対応した記憶手段内のデータがバッファに転送
される。
接続されたモジュールが記憶手段に対してデータの読込
を行うときは、まず、読込要求のあるモジュールからバ
ッファ転送要求が出力される。バッファ転送要求が出力
されると、メモリバス制御手段により、そのバッファ転
送要求に対応した記憶手段内のデータがバッファに転送
される。
【００２８】次に、読込要求のあるモジュールからモジ
ュール転送要求が出力される。モジュール転送要求が出
力されると、バッファバス制御手段により、そのモジュ
ール転送要求に対応したデータがバッファ内に存在する
ときは、バッファ内のそのデータが、モジュール転送要
求を出力したモジュールに転送される。しかし、そのモ
ジュール要求に対応したデータがバッファ内に存在せ
ず、かつ、第２の固定スケジュールにより設定されたシ
ーケンスにおいてスロットが空いているときは、そのモ
ジュール転送要求に対応した記憶手段内のデータが、バ
ッファを介さずにメモリバス、ダイレクトバス経由でモ
ジュール転送要求を出力したモジュールに転送される。
ュール転送要求が出力される。モジュール転送要求が出
力されると、バッファバス制御手段により、そのモジュ
ール転送要求に対応したデータがバッファ内に存在する
ときは、バッファ内のそのデータが、モジュール転送要
求を出力したモジュールに転送される。しかし、そのモ
ジュール要求に対応したデータがバッファ内に存在せ
ず、かつ、第２の固定スケジュールにより設定されたシ
ーケンスにおいてスロットが空いているときは、そのモ
ジュール転送要求に対応した記憶手段内のデータが、バ
ッファを介さずにメモリバス、ダイレクトバス経由でモ
ジュール転送要求を出力したモジュールに転送される。
【００２９】ここで、バッファバス制御手段は、モジュ
ール転送要求に対応したデータがバッファ内に存在せ
ず、かつ、第２の固定スケジュールにより設定されたシ
ーケンスにおいてスロットが空いていないときは、スロ
ットが空くのを待って、モジュール転送要求に対応した
記憶手段内のデータを、バッファを介してメモリバス、
バッファバス経由で転送するようになっていてもよい
し、バッファを介さずにメモリバス、ダイレクトバス経
由で転送するようになっていてもよい。
ール転送要求に対応したデータがバッファ内に存在せ
ず、かつ、第２の固定スケジュールにより設定されたシ
ーケンスにおいてスロットが空いていないときは、スロ
ットが空くのを待って、モジュール転送要求に対応した
記憶手段内のデータを、バッファを介してメモリバス、
バッファバス経由で転送するようになっていてもよい
し、バッファを介さずにメモリバス、ダイレクトバス経
由で転送するようになっていてもよい。
【００３０】さらに、本発明に係る請求項６記載のデー
タ転送装置は、請求項３ないし５のいずれかに記載のデ
ータ転送装置において、前記ダイレクトバスは、さらに
処理手段に接続されており、前記メモリバス制御手段
は、前記処理手段からのデータ転送要求に対しては、他
の前記データ転送要求に優先して処理を行うようになっ
ている。
タ転送装置は、請求項３ないし５のいずれかに記載のデ
ータ転送装置において、前記ダイレクトバスは、さらに
処理手段に接続されており、前記メモリバス制御手段
は、前記処理手段からのデータ転送要求に対しては、他
の前記データ転送要求に優先して処理を行うようになっ
ている。
【００３１】このような構成であれば、記憶手段に対す
るデータの書込または読込を行うためのデータ転送要求
が処理手段から出力されたときは、メモリバス制御手段
により、そのデータ転送要求に対しては、他のデータ転
送要求よりも優先して処理が行われる。すなわち、メモ
リバス制御手段では、処理手段からのデータ転送要求を
受けると、他のデータ転送要求があっても、これらのデ
ータ転送に優先して処理手段に対するデータ転送が行わ
れる。
るデータの書込または読込を行うためのデータ転送要求
が処理手段から出力されたときは、メモリバス制御手段
により、そのデータ転送要求に対しては、他のデータ転
送要求よりも優先して処理が行われる。すなわち、メモ
リバス制御手段では、処理手段からのデータ転送要求を
受けると、他のデータ転送要求があっても、これらのデ
ータ転送に優先して処理手段に対するデータ転送が行わ
れる。
【００３２】この請求項６記載の発明において、「処理
手段」とは、所定の制御プログラムに基づいて演算処理
等を行うＣＰＵ、ＭＰＵ等の電子デバイスをいう。さら
に、本発明に係る請求項７記載のデータ転送装置は、請
求項１ないし６のいずれかに記載のデータ転送装置にお
いて、前記バッファおよび前記バッファバスは、前記モ
ジュールから前記記憶手段への方向および前記記憶手段
からモジュールへの方向のいずれか一方向にのみデータ
転送可能に構成されている。
手段」とは、所定の制御プログラムに基づいて演算処理
等を行うＣＰＵ、ＭＰＵ等の電子デバイスをいう。さら
に、本発明に係る請求項７記載のデータ転送装置は、請
求項１ないし６のいずれかに記載のデータ転送装置にお
いて、前記バッファおよび前記バッファバスは、前記モ
ジュールから前記記憶手段への方向および前記記憶手段
からモジュールへの方向のいずれか一方向にのみデータ
転送可能に構成されている。
【００３３】このような構成であれば、バッファバスに
おいては、モジュールから記憶手段へのデータ転送およ
び記憶手段からモジュールへのデータ転送のいずれか一
方が行われる。したがって、バッファバスには、記憶手
段に対してデータの書込および読込のいずれか一方のみ
を行うモジュールが接続される。一方、上記目的を達成
するために、本発明に係る請求項８記載のデータ転送方
法は、記憶手段と、前記記憶手段に対してデータの書込
または読込を行う複数のモジュールとの間でデータ転送
を行う方法であって、バッファと、前記記憶手段および
前記バッファに接続するメモリバスと、前記モジュール
と前記メモリバスとを接続するダイレクトバスと、前記
モジュールと前記バッファとを接続するバッファバス
と、を設けておき、前記バッファバスに接続されたモジ
ュールからデータ転送要求を受けたときは、当該データ
転送要求に対応したデータを前記バッファを介して前記
バッファバス経由で転送するステップと、前記ダイレク
トバスに接続されたモジュールからデータ転送要求を受
けたときは、当該データ転送要求に対応したデータを前
記バッファを介さずに前記ダイレクトバス経由で転送す
るステップと、を含む。
おいては、モジュールから記憶手段へのデータ転送およ
び記憶手段からモジュールへのデータ転送のいずれか一
方が行われる。したがって、バッファバスには、記憶手
段に対してデータの書込および読込のいずれか一方のみ
を行うモジュールが接続される。一方、上記目的を達成
するために、本発明に係る請求項８記載のデータ転送方
法は、記憶手段と、前記記憶手段に対してデータの書込
または読込を行う複数のモジュールとの間でデータ転送
を行う方法であって、バッファと、前記記憶手段および
前記バッファに接続するメモリバスと、前記モジュール
と前記メモリバスとを接続するダイレクトバスと、前記
モジュールと前記バッファとを接続するバッファバス
と、を設けておき、前記バッファバスに接続されたモジ
ュールからデータ転送要求を受けたときは、当該データ
転送要求に対応したデータを前記バッファを介して前記
バッファバス経由で転送するステップと、前記ダイレク
トバスに接続されたモジュールからデータ転送要求を受
けたときは、当該データ転送要求に対応したデータを前
記バッファを介さずに前記ダイレクトバス経由で転送す
るステップと、を含む。
【００３４】ここで、モジュールは、バッファバスおよ
びダイレクトバスの少なくともいずれかに接続すればよ
く、バッファバスおよびダイレクトバスの両方に接続し
てもよい。また、本発明に係る請求項９記載のデータ転
送方法は、請求項８記載のデータ転送方法において、前
記データ転送要求に応じて前記バッファバスにおけるデ
ータ転送を第１の固定スケジュールにより行うバッファ
バス転送ステップと、前記データ転送要求に応じて前記
メモリバスにおけるデータ転送を第２の固定スケジュー
ルにより行うメモリバス転送ステップと、を含む。
びダイレクトバスの少なくともいずれかに接続すればよ
く、バッファバスおよびダイレクトバスの両方に接続し
てもよい。また、本発明に係る請求項９記載のデータ転
送方法は、請求項８記載のデータ転送方法において、前
記データ転送要求に応じて前記バッファバスにおけるデ
ータ転送を第１の固定スケジュールにより行うバッファ
バス転送ステップと、前記データ転送要求に応じて前記
メモリバスにおけるデータ転送を第２の固定スケジュー
ルにより行うメモリバス転送ステップと、を含む。
【００３５】ここで、バッファバス転送ステップは、バ
ッファバスにおけるデータ転送を行えばよく、バッファ
またはモジュールからのデータを能動的に転送してもよ
いし、バッファまたはモジュールに対してデータ転送を
許可する許可信号を出力してもよい。また、メモリバス
転送ステップは、メモリバスにおけるデータ転送を行え
ばよく、バッファまたは記憶手段からのデータを能動的
に転送してもよいし、バッファまたは記憶手段に対して
データ転送を許可する許可信号を出力してもよい。
ッファバスにおけるデータ転送を行えばよく、バッファ
またはモジュールからのデータを能動的に転送してもよ
いし、バッファまたはモジュールに対してデータ転送を
許可する許可信号を出力してもよい。また、メモリバス
転送ステップは、メモリバスにおけるデータ転送を行え
ばよく、バッファまたは記憶手段からのデータを能動的
に転送してもよいし、バッファまたは記憶手段に対して
データ転送を許可する許可信号を出力してもよい。
【００３６】この請求項９記載の発明において、「固定
スケジュール」とは、上記請求項３記載のものと同義で
ある。さらに、本発明に係る請求項１０記載のデータ転
送方法は、請求項９記載のデータ転送方法において、前
記データ転送要求には、前記記憶手段から前記バッファ
にデータ転送を行うバッファ転送要求と、前記バッファ
から前記モジュールにデータ転送を行うモジュール転送
要求と、が含まれ、前記メモリバス転送ステップは、前
記バッファ転送要求を受けたときは、当該バッファ転送
要求に対応したデータを前記記憶手段から前記バッファ
に転送し、前記バッファバス転送ステップは、前記モジ
ュール転送要求を受けたときは、当該モジュール転送要
求に対応したデータを、前記バッファから当該モジュー
ル転送要求を出力したモジュールに転送し、前記第２の
固定スケジュールにより設定されたシーケンスにおいて
スロットが空いているときでかつ前記バッファにデータ
が存在しないときは、当該モジュール転送要求に対応し
たデータを、前記記憶手段から前記ダイレクトバス経由
で当該モジュール転送要求を出力したモジュールに転送
する。
スケジュール」とは、上記請求項３記載のものと同義で
ある。さらに、本発明に係る請求項１０記載のデータ転
送方法は、請求項９記載のデータ転送方法において、前
記データ転送要求には、前記記憶手段から前記バッファ
にデータ転送を行うバッファ転送要求と、前記バッファ
から前記モジュールにデータ転送を行うモジュール転送
要求と、が含まれ、前記メモリバス転送ステップは、前
記バッファ転送要求を受けたときは、当該バッファ転送
要求に対応したデータを前記記憶手段から前記バッファ
に転送し、前記バッファバス転送ステップは、前記モジ
ュール転送要求を受けたときは、当該モジュール転送要
求に対応したデータを、前記バッファから当該モジュー
ル転送要求を出力したモジュールに転送し、前記第２の
固定スケジュールにより設定されたシーケンスにおいて
スロットが空いているときでかつ前記バッファにデータ
が存在しないときは、当該モジュール転送要求に対応し
たデータを、前記記憶手段から前記ダイレクトバス経由
で当該モジュール転送要求を出力したモジュールに転送
する。
【００３７】ここで、バッファバス転送ステップは、モ
ジュール転送要求に対応したデータがバッファ内に存在
せず、かつ、第２の固定スケジュールにより設定された
シーケンスにおいてスロットが空いていないときは、ス
ロットが空くのを待って、モジュール転送要求に対応し
た記憶手段内のデータを、バッファを介してメモリバ
ス、バッファバス経由で転送してもよいし、バッファを
介さずにメモリバス、ダイレクトバス経由で転送しても
よい。
ジュール転送要求に対応したデータがバッファ内に存在
せず、かつ、第２の固定スケジュールにより設定された
シーケンスにおいてスロットが空いていないときは、ス
ロットが空くのを待って、モジュール転送要求に対応し
た記憶手段内のデータを、バッファを介してメモリバ
ス、バッファバス経由で転送してもよいし、バッファを
介さずにメモリバス、ダイレクトバス経由で転送しても
よい。
【００３８】さらに、本発明に係る請求項１１記載のデ
ータ転送方法は、請求項９および１０のいずれかに記載
のデータ転送方法において、処理手段を前記ダイレクト
バスに接続し、前記メモリバス転送ステップは、前記処
理手段からのデータ転送要求を受けたときは、当該デー
タ転送要求に対応したデータを、他の前記データ転送要
求に優先して転送する。
ータ転送方法は、請求項９および１０のいずれかに記載
のデータ転送方法において、処理手段を前記ダイレクト
バスに接続し、前記メモリバス転送ステップは、前記処
理手段からのデータ転送要求を受けたときは、当該デー
タ転送要求に対応したデータを、他の前記データ転送要
求に優先して転送する。
【００３９】この請求項１１記載の発明において、「処
理手段」とは、上記請求項６記載のものと同義である。
理手段」とは、上記請求項６記載のものと同義である。
【００４０】
【発明の実施の形態】以下、本発明の実施の形態を図面
を参照しながら説明する。図１は、本発明に係るデータ
転送装置の実施の形態を示す概略構成図である。この実
施の形態は、本発明に係るデータ転送装置を、図１に示
すように、マルチメディアデータの再生・圧縮・伸長等
の処理を行う複数のモジュールがＤＲＡＭに対してデー
タの書込または読込を行うシステムに適用したものであ
る。
を参照しながら説明する。図１は、本発明に係るデータ
転送装置の実施の形態を示す概略構成図である。この実
施の形態は、本発明に係るデータ転送装置を、図１に示
すように、マルチメディアデータの再生・圧縮・伸長等
の処理を行う複数のモジュールがＤＲＡＭに対してデー
タの書込または読込を行うシステムに適用したものであ
る。
【００４１】まず、構成の概略を説明すると、図１中、
データ転送装置１００には、ＤＲＡＭ４００と、ＤＲＡ
Ｍ４００に対してデータの書込または読込を行う複数の
モジュールＭ1〜Ｍ6と、が接続されており、データ転送
装置１００は、ＤＲＡＭ４００に対するデータ転送を制
御するＤＲＡＭコントローラ２００と、ＤＲＡＭ４００
とＤＲＡＭコントローラ２００とを接続するメモリバス
１４０と、ＤＲＡＭ４００に対するデータ読込書込兼用
のＤＲバス１１０と、ＤＲＡＭ４００に対するデータ読
込専用のＲＲバス１２０と、ＤＲＡＭ４００に対するデ
ータ書込専用のＷＲバス１３０と、で構成されている。
データ転送装置１００には、ＤＲＡＭ４００と、ＤＲＡ
Ｍ４００に対してデータの書込または読込を行う複数の
モジュールＭ1〜Ｍ6と、が接続されており、データ転送
装置１００は、ＤＲＡＭ４００に対するデータ転送を制
御するＤＲＡＭコントローラ２００と、ＤＲＡＭ４００
とＤＲＡＭコントローラ２００とを接続するメモリバス
１４０と、ＤＲＡＭ４００に対するデータ読込書込兼用
のＤＲバス１１０と、ＤＲＡＭ４００に対するデータ読
込専用のＲＲバス１２０と、ＤＲＡＭ４００に対するデ
ータ書込専用のＷＲバス１３０と、で構成されている。
【００４２】モジュールＭ1，Ｍ2は、それぞれＷＲバス
１３０に接続されており、例えば他のモジュールからの
データを処理し、ＤＲＡＭ４００に対してデータの書込
のみを行うようになっている。モジュールＭ3，Ｍ5は、
それぞれＲＲバス１２０に接続されており、ＤＲＡＭ４
００に対してデータの読込のみを行い、例えば読み込ん
だデータを処理して他のモジュールに提供するようにな
っている。モジュールＭ4，Ｍ6は、それぞれＤＲバス１
１０に接続されており、例えば他のモジュールからのデ
ータを処理し、ＤＲＡＭ４００に対してデータの書込を
行うとともに、ＤＲＡＭ４００に対してデータの読込を
行い、読み込んだデータを処理して他のモジュールに提
供するようになっている。なお、各モジュールＭ1〜Ｍ6
は、データ授受可能に相互に接続されている。
１３０に接続されており、例えば他のモジュールからの
データを処理し、ＤＲＡＭ４００に対してデータの書込
のみを行うようになっている。モジュールＭ3，Ｍ5は、
それぞれＲＲバス１２０に接続されており、ＤＲＡＭ４
００に対してデータの読込のみを行い、例えば読み込ん
だデータを処理して他のモジュールに提供するようにな
っている。モジュールＭ4，Ｍ6は、それぞれＤＲバス１
１０に接続されており、例えば他のモジュールからのデ
ータを処理し、ＤＲＡＭ４００に対してデータの書込を
行うとともに、ＤＲＡＭ４００に対してデータの読込を
行い、読み込んだデータを処理して他のモジュールに提
供するようになっている。なお、各モジュールＭ1〜Ｍ6
は、データ授受可能に相互に接続されている。
【００４３】ＤＲＡＭコントローラ２００は、各バスに
おけるデータ転送を制御するアービタ２１０と、ＤＲＡ
Ｍ４００のアドレスを管理するアドレスジェネレータ５
００と、メモリバス１４０とＲＲバス１２０との間でデ
ータをキャッシュするためのＲバッファ２６０と、メモ
リバス１４０とＷＲバス１３０との間でデータをキャッ
シュするためのＷバッファ２８０と、で構成されてい
る。
おけるデータ転送を制御するアービタ２１０と、ＤＲＡ
Ｍ４００のアドレスを管理するアドレスジェネレータ５
００と、メモリバス１４０とＲＲバス１２０との間でデ
ータをキャッシュするためのＲバッファ２６０と、メモ
リバス１４０とＷＲバス１３０との間でデータをキャッ
シュするためのＷバッファ２８０と、で構成されてい
る。
【００４４】次に、データ転送装置１００の詳細な構成
を図面を参照しながら説明する。図２は、データ転送装
置１００の詳細な構成を示すブロック図である。図２
中、ＤＲバス１１０は、ＤＲＡＭ４００からのデータを
ラッチする読込用のＲラッチ２４０を介してメモリバス
１４０に接続されているとともに、モジュールＭ4，Ｍ6
からのデータをラッチする書込用のＷラッチ２４２を介
してメモリバス１４０に接続されている。また、ＲＲバ
ス１２０は、Ｒラッチ２４０およびＲバッファ２６０を
介してメモリバス１４０に接続されており、ＷＲバス１
３０は、Ｗバッファ２８０を介してメモリバス１４０に
接続されている。
を図面を参照しながら説明する。図２は、データ転送装
置１００の詳細な構成を示すブロック図である。図２
中、ＤＲバス１１０は、ＤＲＡＭ４００からのデータを
ラッチする読込用のＲラッチ２４０を介してメモリバス
１４０に接続されているとともに、モジュールＭ4，Ｍ6
からのデータをラッチする書込用のＷラッチ２４２を介
してメモリバス１４０に接続されている。また、ＲＲバ
ス１２０は、Ｒラッチ２４０およびＲバッファ２６０を
介してメモリバス１４０に接続されており、ＷＲバス１
３０は、Ｗバッファ２８０を介してメモリバス１４０に
接続されている。
【００４５】したがって、モジュールＭ4，Ｍ6がデータ
の読込を行うときは、ＤＲＡＭ４００からのデータがメ
モリバス１４０経由でＲラッチ２４０にラッチされ、ラ
ッチされたデータがＤＲバス１１０経由でモジュールＭ
4，Ｍ6に転送される。一方、モジュールＭ4，Ｍ6がデー
タの書込を行うときは、モジュールＭ4，Ｍ6からのデー
タがＤＲバス１１０経由でＷラッチ２４２にラッチさ
れ、ラッチされたデータがメモリバス１４０経由でＤＲ
ＡＭ４００に転送される。
の読込を行うときは、ＤＲＡＭ４００からのデータがメ
モリバス１４０経由でＲラッチ２４０にラッチされ、ラ
ッチされたデータがＤＲバス１１０経由でモジュールＭ
4，Ｍ6に転送される。一方、モジュールＭ4，Ｍ6がデー
タの書込を行うときは、モジュールＭ4，Ｍ6からのデー
タがＤＲバス１１０経由でＷラッチ２４２にラッチさ
れ、ラッチされたデータがメモリバス１４０経由でＤＲ
ＡＭ４００に転送される。
【００４６】また、モジュールＭ3，Ｍ5がデータの読込
を行うときは、ＤＲＡＭ４００からのデータがメモリバ
ス１４０経由でＲバッファ２６０に格納され、格納され
たデータがＲＲバス１２０経由でモジュールＭ3，Ｍ5に
転送される。また、モジュールＭ1，Ｍ2がデータの書込
を行うときは、モジュールＭ1，Ｍ2からのデータがＷＲ
バス１３０経由でＷバッファ２８０に格納され、格納さ
れたデータがメモリバス１４０経由でＤＲＡＭ４００に
転送される。
を行うときは、ＤＲＡＭ４００からのデータがメモリバ
ス１４０経由でＲバッファ２６０に格納され、格納され
たデータがＲＲバス１２０経由でモジュールＭ3，Ｍ5に
転送される。また、モジュールＭ1，Ｍ2がデータの書込
を行うときは、モジュールＭ1，Ｍ2からのデータがＷＲ
バス１３０経由でＷバッファ２８０に格納され、格納さ
れたデータがメモリバス１４０経由でＤＲＡＭ４００に
転送される。
【００４７】アービタ２１０は、ＲＲバス１２０におけ
るデータ転送を制御するＲＲバスアービタ２１２と、モ
ジュールＭ3，Ｍ5からのデータ転送要求を記憶するＲキ
ュー２１４と、ＷＲバス１３０におけるデータ転送を制
御するＷＲバスアービタ２１６と、モジュールＭ1，Ｍ2
からのデータ転送要求を記憶するＷキュー２１８と、メ
モリバス１４０におけるデータ転送を制御するメモリバ
スアービタ２２０と、で構成されている。
るデータ転送を制御するＲＲバスアービタ２１２と、モ
ジュールＭ3，Ｍ5からのデータ転送要求を記憶するＲキ
ュー２１４と、ＷＲバス１３０におけるデータ転送を制
御するＷＲバスアービタ２１６と、モジュールＭ1，Ｍ2
からのデータ転送要求を記憶するＷキュー２１８と、メ
モリバス１４０におけるデータ転送を制御するメモリバ
スアービタ２２０と、で構成されている。
【００４８】ＲＲバスアービタ２１２は、モジュールＭ
3，Ｍ5からのデータ転送要求に応じて、Ｒバッファ２６
０からモジュールＭ3，Ｍ5へのデータ転送を固定スケジ
ュールにより制御するとともに、ＤＲＡＭ４００からＲ
バッファ２６０にデータ転送を行うデータ転送要求をメ
モリバスアービタ２２０に出力するようになっている。
ここでいう固定スケジュールとは、モジュールがＲＲバ
ス１２０を専有する固定した時間帯（スロット）を、各
モジュールＭ3，Ｍ5ごとにあらかじめ割り当てておき、
データ転送の際は、所定パルス幅のテスト信号をモジュ
ールＭ3とモジュールＭ5とに交互に出力し、テスト信号
を出力した時点でモジュールからのデータ転送要求があ
るときは、そのモジュールに対してあらかじ割り当てた
スロットだけＲＲバス１２０の専有を許可する許可信号
を出力することにより、モジュールＭ3に対するデータ
転送と、モジュールＭ5に対するデータ転送と、を時分
割で行うようにした制御方式である。
3，Ｍ5からのデータ転送要求に応じて、Ｒバッファ２６
０からモジュールＭ3，Ｍ5へのデータ転送を固定スケジ
ュールにより制御するとともに、ＤＲＡＭ４００からＲ
バッファ２６０にデータ転送を行うデータ転送要求をメ
モリバスアービタ２２０に出力するようになっている。
ここでいう固定スケジュールとは、モジュールがＲＲバ
ス１２０を専有する固定した時間帯（スロット）を、各
モジュールＭ3，Ｍ5ごとにあらかじめ割り当てておき、
データ転送の際は、所定パルス幅のテスト信号をモジュ
ールＭ3とモジュールＭ5とに交互に出力し、テスト信号
を出力した時点でモジュールからのデータ転送要求があ
るときは、そのモジュールに対してあらかじ割り当てた
スロットだけＲＲバス１２０の専有を許可する許可信号
を出力することにより、モジュールＭ3に対するデータ
転送と、モジュールＭ5に対するデータ転送と、を時分
割で行うようにした制御方式である。
【００４９】Ｒキュー２１４は、ＲＲバスアービタ２１
２が受けたデータ転送要求を順次格納するとともに、メ
モリバスアービタ２２０からの要求に応じて、格納され
たデータ転送要求をメモリバスアービタ２２０に順次出
力するようになっている。ＲＲバスアービタ２１２に対
するデータ転送要求には、バッファ転送要求と、モジュ
ール転送要求と、の２種類のタイプがある。バッファ転
送要求は、ＤＲＡＭ４００からＲバッファ２６０にデー
タ転送を行う要求であり、モジュール転送要求は、Ｒバ
ッファ２６０からモジュールにデータ転送を行う要求で
ある。
２が受けたデータ転送要求を順次格納するとともに、メ
モリバスアービタ２２０からの要求に応じて、格納され
たデータ転送要求をメモリバスアービタ２２０に順次出
力するようになっている。ＲＲバスアービタ２１２に対
するデータ転送要求には、バッファ転送要求と、モジュ
ール転送要求と、の２種類のタイプがある。バッファ転
送要求は、ＤＲＡＭ４００からＲバッファ２６０にデー
タ転送を行う要求であり、モジュール転送要求は、Ｒバ
ッファ２６０からモジュールにデータ転送を行う要求で
ある。
【００５０】すなわち、ＲＲバスアービタ２１２では、
まず、モジュールＭ3，Ｍ5からのバッファ転送要求を受
けると、これをＲキュー２１４に格納する。Ｒキュー２
１４では、メモリバスアービタ２２０からの要求を受け
ると、格納した順にバッファ転送要求をメモリバスアー
ビタ２２０に出力する。このようにバッファ転送要求を
出力することにより、バッファ転送要求に対応したＤＲ
ＡＭ４００内のデータがＲバッファ２６０に格納される
のであるが、ＲＲバスアービタ２１２では、バッファ転
送要求の後に、モジュールＭ3，Ｍ5からのモジュール転
送要求を受けると、そのモジュール転送要求に対応した
データがＲバッファ２６０内に存在するときは、そのモ
ジュール転送要求に対応したデータを、そのモジュール
に対して割り当てたスロットの間だけＲＲバス１２０に
出力する。なお、例えば、メモリバス１４０が混雑して
いてバッファ転送要求が処理される前にモジュール転送
要求を受けたときは、その旨をメモリバスアービタ２２
０に出力する。
まず、モジュールＭ3，Ｍ5からのバッファ転送要求を受
けると、これをＲキュー２１４に格納する。Ｒキュー２
１４では、メモリバスアービタ２２０からの要求を受け
ると、格納した順にバッファ転送要求をメモリバスアー
ビタ２２０に出力する。このようにバッファ転送要求を
出力することにより、バッファ転送要求に対応したＤＲ
ＡＭ４００内のデータがＲバッファ２６０に格納される
のであるが、ＲＲバスアービタ２１２では、バッファ転
送要求の後に、モジュールＭ3，Ｍ5からのモジュール転
送要求を受けると、そのモジュール転送要求に対応した
データがＲバッファ２６０内に存在するときは、そのモ
ジュール転送要求に対応したデータを、そのモジュール
に対して割り当てたスロットの間だけＲＲバス１２０に
出力する。なお、例えば、メモリバス１４０が混雑して
いてバッファ転送要求が処理される前にモジュール転送
要求を受けたときは、その旨をメモリバスアービタ２２
０に出力する。
【００５１】ＷＲバスアービタ２１６は、モジュールＭ
1，Ｍ2からのデータ転送要求に応じて、モジュール
Ｍ1，Ｍ2からＷバッファ２８０へのデータ転送を固定ス
ケジュールにより制御するとともに、Ｗバッファ２８０
からＤＲＡＭ４００にデータ転送を行うデータ転送要求
をメモリバスアービタ２２０に出力するようになってい
る。ここでいう固定スケジュールとは、モジュールがＷ
Ｒバス１３０を専有する固定したスロットを、各モジュ
ールＭ1，Ｍ2ごとにあらかじめ割り当てておき、データ
転送の際は、所定パルス幅のテスト信号をモジュールＭ
1とモジュールＭ2とに交互に出力し、テスト信号を出力
した時点でモジュールからのデータ転送要求があるとき
は、そのモジュールに対してあらかじ割り当てたスロッ
トだけＷＲバス１３０の専有を許可する許可信号を出力
することにより、モジュールＭ1に対するデータ転送
と、モジュールＭ2に対するデータ転送と、を時分割で
行うようにした制御方式である。
1，Ｍ2からのデータ転送要求に応じて、モジュール
Ｍ1，Ｍ2からＷバッファ２８０へのデータ転送を固定ス
ケジュールにより制御するとともに、Ｗバッファ２８０
からＤＲＡＭ４００にデータ転送を行うデータ転送要求
をメモリバスアービタ２２０に出力するようになってい
る。ここでいう固定スケジュールとは、モジュールがＷ
Ｒバス１３０を専有する固定したスロットを、各モジュ
ールＭ1，Ｍ2ごとにあらかじめ割り当てておき、データ
転送の際は、所定パルス幅のテスト信号をモジュールＭ
1とモジュールＭ2とに交互に出力し、テスト信号を出力
した時点でモジュールからのデータ転送要求があるとき
は、そのモジュールに対してあらかじ割り当てたスロッ
トだけＷＲバス１３０の専有を許可する許可信号を出力
することにより、モジュールＭ1に対するデータ転送
と、モジュールＭ2に対するデータ転送と、を時分割で
行うようにした制御方式である。
【００５２】Ｗキュー２１８は、ＷＲバスアービタ２１
６が受けたデータ転送要求を順次格納するとともに、メ
モリバスアービタ２２０からの要求に応じて、格納され
たデータ転送要求をメモリバスアービタ２２０に順次出
力するようになっている。すなわち、ＷＲバスアービタ
２１６では、まず、モジュールＭ1，Ｍ2からのデータ転
送要求を受けると、これをＷキュー２１８に格納すると
ともに、Ｗバッファ２８０へのデータ転送を許可する許
可信号を、そのモジュールに対して割り当てたスロット
の間だけ出力する。このように許可信号を出力すること
により、Ｗバッファ２６０にデータが格納される。Ｗキ
ュー２１８では、メモリバスアービタ２２０からの要求
を受けると、格納した順にデータ転送要求をメモリバス
アービタ２２０に出力する。そして、ＷＲバスアービタ
２１６では、メモリバスアービタ２２０からの要求を受
けると、Ｗバッファ２８０に格納されているデータをＤ
ＲＡＭ４００に転送する。
６が受けたデータ転送要求を順次格納するとともに、メ
モリバスアービタ２２０からの要求に応じて、格納され
たデータ転送要求をメモリバスアービタ２２０に順次出
力するようになっている。すなわち、ＷＲバスアービタ
２１６では、まず、モジュールＭ1，Ｍ2からのデータ転
送要求を受けると、これをＷキュー２１８に格納すると
ともに、Ｗバッファ２８０へのデータ転送を許可する許
可信号を、そのモジュールに対して割り当てたスロット
の間だけ出力する。このように許可信号を出力すること
により、Ｗバッファ２６０にデータが格納される。Ｗキ
ュー２１８では、メモリバスアービタ２２０からの要求
を受けると、格納した順にデータ転送要求をメモリバス
アービタ２２０に出力する。そして、ＷＲバスアービタ
２１６では、メモリバスアービタ２２０からの要求を受
けると、Ｗバッファ２８０に格納されているデータをＤ
ＲＡＭ４００に転送する。
【００５３】メモリバスアービタ２２０は、モジュール
Ｍ4，Ｍ6、ＲＲバスアービタ２１２、およびＷＲバスア
ービタ２１６からのデータ転送要求に応じて、モジュー
ルＭ 4，Ｍ6とＤＲＡＭ４００との間のデータ転送、ＤＲ
ＡＭ４００からＲバッファ２６０へのデータ転送、およ
びＷバッファ２８０からＤＲＡＭ４００へのデータ転送
を固定スケジュールにより制御するようになっている。
ここでいう固定スケジュールとは、モジュールＭ4，Ｍ6
とＤＲＡＭ４００との間のデータ転送を行うためにメモ
リバス１４０を専有する固定したスロットＳ1と、ＤＲ
ＡＭ４００からＲバッファ２６０にデータ転送を行うた
めにメモリバス１４０を専有する固定したスロットＳ2
と、Ｗバッファ２８０からＤＲＡＭ４００にデータ転送
を行うためにメモリバス１４０を専有する固定したスロ
ットＳ3と、をあらかじめ割り当てておき、データ転送
の際は、各スロットＳ1〜Ｓ3の合計を１シーケンスとし
て、このシーケンスを周期的に繰り返すことにより、メ
モリバス１４０におけるデータ転送を時分割で行うよう
にした制御方式である。
Ｍ4，Ｍ6、ＲＲバスアービタ２１２、およびＷＲバスア
ービタ２１６からのデータ転送要求に応じて、モジュー
ルＭ 4，Ｍ6とＤＲＡＭ４００との間のデータ転送、ＤＲ
ＡＭ４００からＲバッファ２６０へのデータ転送、およ
びＷバッファ２８０からＤＲＡＭ４００へのデータ転送
を固定スケジュールにより制御するようになっている。
ここでいう固定スケジュールとは、モジュールＭ4，Ｍ6
とＤＲＡＭ４００との間のデータ転送を行うためにメモ
リバス１４０を専有する固定したスロットＳ1と、ＤＲ
ＡＭ４００からＲバッファ２６０にデータ転送を行うた
めにメモリバス１４０を専有する固定したスロットＳ2
と、Ｗバッファ２８０からＤＲＡＭ４００にデータ転送
を行うためにメモリバス１４０を専有する固定したスロ
ットＳ3と、をあらかじめ割り当てておき、データ転送
の際は、各スロットＳ1〜Ｓ3の合計を１シーケンスとし
て、このシーケンスを周期的に繰り返すことにより、メ
モリバス１４０におけるデータ転送を時分割で行うよう
にした制御方式である。
【００５４】すなわち、メモリバスアービタ２２０で
は、モジュールＭ4，Ｍ6からのデータ転送要求を受ける
と、スロットＳ1を処理する順番を待ってその番となっ
たときに、ＤＲＡＭ４００またはモジュールＭ4，Ｍ6に
対してメモリバス１４０の専有を許可する許可信号をス
ロットＳ1の間だけ出力する。このように許可信号を出
力することにより、ＤＲＡＭ４００にデータが転送さ
れ、またはモジュールＭ4，Ｍ6にデータが転送される。
は、モジュールＭ4，Ｍ6からのデータ転送要求を受ける
と、スロットＳ1を処理する順番を待ってその番となっ
たときに、ＤＲＡＭ４００またはモジュールＭ4，Ｍ6に
対してメモリバス１４０の専有を許可する許可信号をス
ロットＳ1の間だけ出力する。このように許可信号を出
力することにより、ＤＲＡＭ４００にデータが転送さ
れ、またはモジュールＭ4，Ｍ6にデータが転送される。
【００５５】また、メモリバスアービタ２２０では、バ
ッファ転送要求をＲキュー２１４から受けると、スロッ
トＳ2を処理する順番を待ってその番となったときに、
ＤＲＡＭ４００に対してメモリバス１４０の専有を許可
する許可信号をスロットＳ2の間だけ出力する。このよ
うに許可信号を出力することにより、バッファ転送要求
に対応したＤＲＡＭ４００内のデータがＲバッファ２６
０に転送される。なお、モジュール転送要求に対応した
データがＲバッファ２６０に存在しない旨をＲＲバスア
ービタ２１２から受けると、スロットＳ1〜Ｓ3が空いて
いるときは、ＤＲバス１１０経由でモジュールＭ3，Ｍ5
にデータ転送を行う。
ッファ転送要求をＲキュー２１４から受けると、スロッ
トＳ2を処理する順番を待ってその番となったときに、
ＤＲＡＭ４００に対してメモリバス１４０の専有を許可
する許可信号をスロットＳ2の間だけ出力する。このよ
うに許可信号を出力することにより、バッファ転送要求
に対応したＤＲＡＭ４００内のデータがＲバッファ２６
０に転送される。なお、モジュール転送要求に対応した
データがＲバッファ２６０に存在しない旨をＲＲバスア
ービタ２１２から受けると、スロットＳ1〜Ｓ3が空いて
いるときは、ＤＲバス１１０経由でモジュールＭ3，Ｍ5
にデータ転送を行う。
【００５６】また、メモリバスアービタ２２０では、デ
ータ転送要求をＷキュー２１８から受けると、スロット
Ｓ3を処理する順番を待ってその番となったときに、Ｗ
バッファ２８０に対してメモリバス１４０の専有を許可
する許可信号をスロットＳ3の間だけ出力する。このよ
うに許可信号を出力することにより、データ転送要求に
対応したＷバッファ２８０内のデータがＤＲＡＭ４００
に転送される。
ータ転送要求をＷキュー２１８から受けると、スロット
Ｓ3を処理する順番を待ってその番となったときに、Ｗ
バッファ２８０に対してメモリバス１４０の専有を許可
する許可信号をスロットＳ3の間だけ出力する。このよ
うに許可信号を出力することにより、データ転送要求に
対応したＷバッファ２８０内のデータがＤＲＡＭ４００
に転送される。
【００５７】次に、ＲＲバスアービタ２１２およびＲキ
ュー２１４の構成を図面を参照しながら説明する。図３
は、ＲＲバスアービタ２１２およびＲキュー２１４の構
成を示すブロック図である。Ｒキュー２１４は、図３に
示すように、バッファ転送要求およびモジュール転送要
求を順次記憶する第１の記憶部２１４ａと、Ｒバッファ
２６０に格納されているデータの位置を指し示すポイン
タを順次記憶する第２の記憶部２１４ｂと、で構成され
ており、ＲＲバスアービタ２１２は、バッファ転送要求
またはモジュール転送要求を受けたときは、これを第１
の記憶部２１４ａに格納し、Ｒバッファ２６０にデータ
が格納されたときは、その格納位置を示すポインタを生
成して第２の記憶部２１４ｂに格納するとともに、モジ
ュール転送要求およびポインタを参照してＲＲバス１２
０におけるデータ転送のスケジューリングを行うように
なっている。
ュー２１４の構成を図面を参照しながら説明する。図３
は、ＲＲバスアービタ２１２およびＲキュー２１４の構
成を示すブロック図である。Ｒキュー２１４は、図３に
示すように、バッファ転送要求およびモジュール転送要
求を順次記憶する第１の記憶部２１４ａと、Ｒバッファ
２６０に格納されているデータの位置を指し示すポイン
タを順次記憶する第２の記憶部２１４ｂと、で構成され
ており、ＲＲバスアービタ２１２は、バッファ転送要求
またはモジュール転送要求を受けたときは、これを第１
の記憶部２１４ａに格納し、Ｒバッファ２６０にデータ
が格納されたときは、その格納位置を示すポインタを生
成して第２の記憶部２１４ｂに格納するとともに、モジ
ュール転送要求およびポインタを参照してＲＲバス１２
０におけるデータ転送のスケジューリングを行うように
なっている。
【００５８】次に、ＷＲバスアービタ２１６およびＷキ
ュー２１８の構成を図面を参照しながら説明する。図４
は、ＷＲバスアービタ２１６およびＷキュー２１８の構
成を示すブロック図である。Ｗキュー２１８は、図４に
示すように、データ転送要求を順次記憶する第１の記憶
部２１８ａと、Ｗバッファ２８０に格納されているデー
タの位置を指し示すポインタを順次記憶する第２の記憶
部２１８ｂと、で構成されており、ＷＲバスアービタ２
１６は、データ転送要求を受けたときは、これを第１の
記憶部２１８ａに格納し、Ｗバッファ２８０にデータが
格納されたときは、その格納位置を示すポインタを生成
して第２の記憶部２１８ｂに格納するとともに、データ
転送要求およびポインタを参照してＷＲバス１３０にお
けるデータ転送のスケジューリングを行うようになって
いる。
ュー２１８の構成を図面を参照しながら説明する。図４
は、ＷＲバスアービタ２１６およびＷキュー２１８の構
成を示すブロック図である。Ｗキュー２１８は、図４に
示すように、データ転送要求を順次記憶する第１の記憶
部２１８ａと、Ｗバッファ２８０に格納されているデー
タの位置を指し示すポインタを順次記憶する第２の記憶
部２１８ｂと、で構成されており、ＷＲバスアービタ２
１６は、データ転送要求を受けたときは、これを第１の
記憶部２１８ａに格納し、Ｗバッファ２８０にデータが
格納されたときは、その格納位置を示すポインタを生成
して第２の記憶部２１８ｂに格納するとともに、データ
転送要求およびポインタを参照してＷＲバス１３０にお
けるデータ転送のスケジューリングを行うようになって
いる。
【００５９】次に、上記実施の形態の動作を図面を参照
しながら説明する。始めに、ＤＲバス１１０に接続され
たモジュールＭ4，Ｍ6がＤＲＡＭ４００に対してデータ
の書込および読込を行う場合を図５を参照しながら説明
する。図５は、ＤＲバス１１０におけるデータ転送を説
明するためのタイムチャートである。なお、以下の説明
中、時刻ｔnは、時間が経過するにつれて大きな値で示
されるものである。
しながら説明する。始めに、ＤＲバス１１０に接続され
たモジュールＭ4，Ｍ6がＤＲＡＭ４００に対してデータ
の書込および読込を行う場合を図５を参照しながら説明
する。図５は、ＤＲバス１１０におけるデータ転送を説
明するためのタイムチャートである。なお、以下の説明
中、時刻ｔnは、時間が経過するにつれて大きな値で示
されるものである。
【００６０】まず、メモリバスアービタ２２０では、例
えば、図５に示すように、Ｒバッファ２６０用のスロッ
トＳ2、スロットＳ2、Ｗバッファ２８０用のスロットＳ
3、スロットＳ2、モジュールＭ4，Ｍ6用のスロット
Ｓ1、およびスロットＳ3の６個のスロットを、その順で
１シーケンスとして設定し、このシーケンスを周期的に
繰り返す固定スケジュールにより、メモリバス１４０に
おけるデータ転送を制御するものとする。
えば、図５に示すように、Ｒバッファ２６０用のスロッ
トＳ2、スロットＳ2、Ｗバッファ２８０用のスロットＳ
3、スロットＳ2、モジュールＭ4，Ｍ6用のスロット
Ｓ1、およびスロットＳ3の６個のスロットを、その順で
１シーケンスとして設定し、このシーケンスを周期的に
繰り返す固定スケジュールにより、メモリバス１４０に
おけるデータ転送を制御するものとする。
【００６１】そこで、例えば、時刻ｔ1において、ＤＲ
ＡＭ４００に対してデータの書込を行うためのデータ転
送要求ＣａがモジュールＭ4から出力されると、メモリ
バスアービタ２２０では、時刻ｔ1においてはスロット
Ｓ2が処理されている最中なので、スロットＳ1が処理さ
れる順番がくるまで待って、その番となった時刻ｔ2に
おいて、データ転送要求Ｃａを受けて、データ転送要求
Ｃａに対応したデータＣａが、Ｗラッチ２４２を介して
メモリバス１４０経由でＤＲＡＭ４００に転送される。
ＡＭ４００に対してデータの書込を行うためのデータ転
送要求ＣａがモジュールＭ4から出力されると、メモリ
バスアービタ２２０では、時刻ｔ1においてはスロット
Ｓ2が処理されている最中なので、スロットＳ1が処理さ
れる順番がくるまで待って、その番となった時刻ｔ2に
おいて、データ転送要求Ｃａを受けて、データ転送要求
Ｃａに対応したデータＣａが、Ｗラッチ２４２を介して
メモリバス１４０経由でＤＲＡＭ４００に転送される。
【００６２】以上は、モジュールＭ4，Ｍ6がＤＲＡＭ４
００に対してデータの書込を行う場合を説明したが、こ
れらがＤＲＡＭ４００に対してデータの読込を行う場合
も同様であり、ＤＲＡＭ４００に対してデータの読込を
行うためのデータ転送要求がモジュールＭ4，Ｍ6から出
力されると、メモリバスアービタ２２０では、スロット
Ｓ1が処理される順番がくるまで待って、その番となっ
たときに、そのデータ転送要求に対応したＤＲＡＭ４０
０内のデータが、メモリバス１４０、Ｒラッチ２４０、
およびＤＲバス１１０経由でモジュールＭ4，Ｍ6に転送
され読み込まれる。
００に対してデータの書込を行う場合を説明したが、こ
れらがＤＲＡＭ４００に対してデータの読込を行う場合
も同様であり、ＤＲＡＭ４００に対してデータの読込を
行うためのデータ転送要求がモジュールＭ4，Ｍ6から出
力されると、メモリバスアービタ２２０では、スロット
Ｓ1が処理される順番がくるまで待って、その番となっ
たときに、そのデータ転送要求に対応したＤＲＡＭ４０
０内のデータが、メモリバス１４０、Ｒラッチ２４０、
およびＤＲバス１１０経由でモジュールＭ4，Ｍ6に転送
され読み込まれる。
【００６３】次に、ＲＲバス１２０に接続されたモジュ
ールＭ3，Ｍ5がＤＲＡＭ４００に対してデータの読込を
行う場合を図６を参照しながら説明する。図６は、ＲＲ
バス１２０におけるデータ転送を説明するためのタイム
チャートである。なお、以下の説明中、時刻ｔnは、時
間が経過するにつれて大きな値で示されるものである。
ールＭ3，Ｍ5がＤＲＡＭ４００に対してデータの読込を
行う場合を図６を参照しながら説明する。図６は、ＲＲ
バス１２０におけるデータ転送を説明するためのタイム
チャートである。なお、以下の説明中、時刻ｔnは、時
間が経過するにつれて大きな値で示されるものである。
【００６４】まず、メモリバスアービタ２２０では、例
えば、上記同様図６に示すように、スロットＳ2、スロ
ットＳ2、スロットＳ3、スロットＳ2、スロットＳ1、お
よびスロットＳ3の６個のスロットを、その順で１シー
ケンスとして設定し、このシーケンスを周期的に繰り返
す固定スケジュールにより、メモリバス１４０における
データ転送を制御するものとする。
えば、上記同様図６に示すように、スロットＳ2、スロ
ットＳ2、スロットＳ3、スロットＳ2、スロットＳ1、お
よびスロットＳ3の６個のスロットを、その順で１シー
ケンスとして設定し、このシーケンスを周期的に繰り返
す固定スケジュールにより、メモリバス１４０における
データ転送を制御するものとする。
【００６５】そこで、例えば、時刻ｔ1において、ＤＲ
ＡＭ４００に対してデータの読込を行うためのデータ転
送要求であるバッファ転送要求ＥｂがモジュールＭ3か
ら出力されると、メモリバスアービタ２２０では、スロ
ットＳ2が処理される順番がくるまで待って、その番と
なった時刻ｔ2において、バッファ転送要求Ｅｂに対応
したＤＲＡＭ４００内のデータＥｂが、メモリバス１４
０経由でＲバッファ２６０に転送され格納される。
ＡＭ４００に対してデータの読込を行うためのデータ転
送要求であるバッファ転送要求ＥｂがモジュールＭ3か
ら出力されると、メモリバスアービタ２２０では、スロ
ットＳ2が処理される順番がくるまで待って、その番と
なった時刻ｔ2において、バッファ転送要求Ｅｂに対応
したＤＲＡＭ４００内のデータＥｂが、メモリバス１４
０経由でＲバッファ２６０に転送され格納される。
【００６６】次いで、時刻ｔ3において、バッファ転送
要求Ｄa1がモジュールＭ5から出力されると、メモリバ
スアービタ２２０では、時刻ｔ3においてはちょうどス
ロットＳ2が処理される順番であるので、バッファ転送
要求Ｄa1を受けると同時に、バッファ転送要求Ｄa1に対
応したＤＲＡＭ４００内のデータＤa1が、メモリバス１
４０経由でＲバッファ２６０に転送され格納される。
要求Ｄa1がモジュールＭ5から出力されると、メモリバ
スアービタ２２０では、時刻ｔ3においてはちょうどス
ロットＳ2が処理される順番であるので、バッファ転送
要求Ｄa1を受けると同時に、バッファ転送要求Ｄa1に対
応したＤＲＡＭ４００内のデータＤa1が、メモリバス１
４０経由でＲバッファ２６０に転送され格納される。
【００６７】次いで、時刻ｔ4において、バッファ転送
要求Ｄa2がモジュールＭ5から出力されると、メモリバ
スアービタ２２０では、スロットＳ2が処理される順番
がくるまで待って、その番となった時刻ｔ5において、
バッファ転送要求Ｄa2に対応したＤＲＡＭ４００内のデ
ータＤa2が、メモリバス１４０経由でＲバッファ２６０
に転送され格納される。
要求Ｄa2がモジュールＭ5から出力されると、メモリバ
スアービタ２２０では、スロットＳ2が処理される順番
がくるまで待って、その番となった時刻ｔ5において、
バッファ転送要求Ｄa2に対応したＤＲＡＭ４００内のデ
ータＤa2が、メモリバス１４０経由でＲバッファ２６０
に転送され格納される。
【００６８】一方、同時刻ｔ5において、モジュール転
送要求ＥｂがモジュールＭ3から出力されると、ＲＲバ
スアービタ２１２では、時刻ｔ5においてはテスト信号
がモジュールＭ5に出力されている最中なので、モジュ
ールＭ3に出力される順番がくるまで待って、その番と
なった時刻ｔ6において、モジュール転送要求Ｅｂを受
けて、モジュール転送要求Ｅｂに対応したＲバッファ２
６０内のデータＥｂが、ＲＲバス１２０経由でモジュー
ルＭ3に転送され読み込まれる。
送要求ＥｂがモジュールＭ3から出力されると、ＲＲバ
スアービタ２１２では、時刻ｔ5においてはテスト信号
がモジュールＭ5に出力されている最中なので、モジュ
ールＭ3に出力される順番がくるまで待って、その番と
なった時刻ｔ6において、モジュール転送要求Ｅｂを受
けて、モジュール転送要求Ｅｂに対応したＲバッファ２
６０内のデータＥｂが、ＲＲバス１２０経由でモジュー
ルＭ3に転送され読み込まれる。
【００６９】次いで、時刻ｔ7において、モジュール転
送要求Ｄa1がモジュールＭ5から出力されると、ＲＲバ
スアービタ２１２では、モジュールＭ5にテスト信号を
出力される順番がくるまで待って、その番となった時刻
ｔ8において、モジュール転送要求Ｄa1に対応したＲバ
ッファ２６０内のデータＤa1が、ＲＲバス１２０経由で
モジュールＭ5に転送され読み込まれる。
送要求Ｄa1がモジュールＭ5から出力されると、ＲＲバ
スアービタ２１２では、モジュールＭ5にテスト信号を
出力される順番がくるまで待って、その番となった時刻
ｔ8において、モジュール転送要求Ｄa1に対応したＲバ
ッファ２６０内のデータＤa1が、ＲＲバス１２０経由で
モジュールＭ5に転送され読み込まれる。
【００７０】次いで、時刻ｔ9において、モジュール転
送要求Ｄa2がモジュールＭ5から出力されると、ＲＲバ
スアービタ２１２では、時刻ｔ9においてはテスト信号
がモジュールＭ5に出力されている最中なので、モジュ
ール転送要求Ｄa2を受けて、テスト信号の出力が終わっ
た時刻ｔ10において、モジュール転送要求Ｄa2に対応し
たＲバッファ２６０内のデータＤa2が、ＲＲバス１２０
経由でモジュールＭ5に転送され読み込まれる。
送要求Ｄa2がモジュールＭ5から出力されると、ＲＲバ
スアービタ２１２では、時刻ｔ9においてはテスト信号
がモジュールＭ5に出力されている最中なので、モジュ
ール転送要求Ｄa2を受けて、テスト信号の出力が終わっ
た時刻ｔ10において、モジュール転送要求Ｄa2に対応し
たＲバッファ２６０内のデータＤa2が、ＲＲバス１２０
経由でモジュールＭ5に転送され読み込まれる。
【００７１】このようにしてＲＲバス１２０におけるデ
ータ転送が行われるが、例えば、メモリバス１４０が混
雑していてバッファ転送要求が処理される前にモジュー
ル転送要求を受けた場合、すなわちそのモジュール転送
要求に対応したデータがＲバッファ２６０に存在しない
場合は、メモリバスアービタ２２０では、スロットＳ 1
〜Ｓ3が空いているときは、空いているスロットが利用
されて、そのモジュール転送要求に対応したＤＲＡＭ４
００内のデータが、メモリバス１４０、Ｒラッチ２４
０、ＤＲバス１１０、およびＲＲバス１２０経由でモジ
ュールに転送され読み込まれる。
ータ転送が行われるが、例えば、メモリバス１４０が混
雑していてバッファ転送要求が処理される前にモジュー
ル転送要求を受けた場合、すなわちそのモジュール転送
要求に対応したデータがＲバッファ２６０に存在しない
場合は、メモリバスアービタ２２０では、スロットＳ 1
〜Ｓ3が空いているときは、空いているスロットが利用
されて、そのモジュール転送要求に対応したＤＲＡＭ４
００内のデータが、メモリバス１４０、Ｒラッチ２４
０、ＤＲバス１１０、およびＲＲバス１２０経由でモジ
ュールに転送され読み込まれる。
【００７２】次に、ＷＲバス１３０に接続されたモジュ
ールＭ1，Ｍ2がＤＲＡＭ４００に対してデータの書込を
行う場合を図７を参照しながら説明する。図７は、ＷＲ
バス１３０におけるデータ転送を説明するためのタイム
チャートである。なお、以下の説明中、時刻ｔnは、時
間が経過するにつれて大きな値で示されるものである。
ールＭ1，Ｍ2がＤＲＡＭ４００に対してデータの書込を
行う場合を図７を参照しながら説明する。図７は、ＷＲ
バス１３０におけるデータ転送を説明するためのタイム
チャートである。なお、以下の説明中、時刻ｔnは、時
間が経過するにつれて大きな値で示されるものである。
【００７３】まず、メモリバスアービタ２２０では、例
えば、上記同様図７に示すように、スロットＳ2、スロ
ットＳ2、スロットＳ3、スロットＳ2、スロットＳ1、お
よびスロットＳ3の６個のスロットを、その順で１シー
ケンスとして設定し、このシーケンスを周期的に繰り返
す固定スケジュールにより、メモリバス１４０における
データ転送を制御するものとする。
えば、上記同様図７に示すように、スロットＳ2、スロ
ットＳ2、スロットＳ3、スロットＳ2、スロットＳ1、お
よびスロットＳ3の６個のスロットを、その順で１シー
ケンスとして設定し、このシーケンスを周期的に繰り返
す固定スケジュールにより、メモリバス１４０における
データ転送を制御するものとする。
【００７４】そこで、例えば、時刻ｔ1において、ＤＲ
ＡＭ４００に対してデータの書込を行うためのデータ転
送要求ＡａがモジュールＭ1から出力されると、ＷＲバ
スアービタ２１６では、時刻ｔ1においてはテスト信号
がモジュールＭ2に出力されている最中なので、モジュ
ールＭ1に出力される順番がくるまで待って、その番と
なった時刻ｔ2において、データ転送要求Ａａを受け
て、データ転送要求Ａａに対応したデータＡａが、ＷＲ
バス１３０経由でＷバッファ２８０に転送され格納され
る。そして、データＡａがＷバッファ２８０に格納され
た時刻ｔ3において、モジュールＭ1では、データＡａの
書込が終了したものとして次の処理が実行される。
ＡＭ４００に対してデータの書込を行うためのデータ転
送要求ＡａがモジュールＭ1から出力されると、ＷＲバ
スアービタ２１６では、時刻ｔ1においてはテスト信号
がモジュールＭ2に出力されている最中なので、モジュ
ールＭ1に出力される順番がくるまで待って、その番と
なった時刻ｔ2において、データ転送要求Ａａを受け
て、データ転送要求Ａａに対応したデータＡａが、ＷＲ
バス１３０経由でＷバッファ２８０に転送され格納され
る。そして、データＡａがＷバッファ２８０に格納され
た時刻ｔ3において、モジュールＭ1では、データＡａの
書込が終了したものとして次の処理が実行される。
【００７５】一方、メモリバスアービタ２２０では、時
刻ｔ1においてデータ転送要求Ａａを受けても、データ
ＡａがＷバッファ２８０に格納された時刻ｔ3において
はスロットＳ2が処理されている最中なので、スロット
Ｓ3が処理される順番がくるまで待って、その番となっ
た時刻ｔ6において、Ｗバッファ２８０内のデータＡａ
が、メモリバス１４０経由でＤＲＡＭ４００に転送され
る。ＤＲＡＭ４００では、転送されたデータＡａが所定
のアドレスに書き込まれる。
刻ｔ1においてデータ転送要求Ａａを受けても、データ
ＡａがＷバッファ２８０に格納された時刻ｔ3において
はスロットＳ2が処理されている最中なので、スロット
Ｓ3が処理される順番がくるまで待って、その番となっ
た時刻ｔ6において、Ｗバッファ２８０内のデータＡａ
が、メモリバス１４０経由でＤＲＡＭ４００に転送され
る。ＤＲＡＭ４００では、転送されたデータＡａが所定
のアドレスに書き込まれる。
【００７６】一方、時刻ｔ4において、ＤＲＡＭ４００
に対してデータの書込を行うためのデータ転送要求ＢC1
がモジュールＭ2から出力されると、ＷＲバスアービタ
２１６では、モジュールＭ2にテスト信号が出力される
順番がくるまで待って、その番となった時刻ｔ5におい
て、データ転送要求ＢC1に対応したデータＢC1が、ＷＲ
バス１３０経由でＷバッファ２８０に転送され格納され
る。そして、データＢ C1がＷバッファ２８０に格納され
た時刻ｔ7において、モジュールＭ2では、データＢC1の
書込が終了したものとして次の処理が実行される。
に対してデータの書込を行うためのデータ転送要求ＢC1
がモジュールＭ2から出力されると、ＷＲバスアービタ
２１６では、モジュールＭ2にテスト信号が出力される
順番がくるまで待って、その番となった時刻ｔ5におい
て、データ転送要求ＢC1に対応したデータＢC1が、ＷＲ
バス１３０経由でＷバッファ２８０に転送され格納され
る。そして、データＢ C1がＷバッファ２８０に格納され
た時刻ｔ7において、モジュールＭ2では、データＢC1の
書込が終了したものとして次の処理が実行される。
【００７７】一方、メモリバスアービタ２２０では、時
刻ｔ4においてデータ転送要求ＢC1を受けても、データ
ＢC1がＷバッファ２８０に格納された時刻ｔ7において
はスロットＳ2が処理されている最中なので、スロット
Ｓ3が処理される順番がくるまで待って、その番となっ
た時刻ｔ11において、Ｗバッファ２８０内のデータＢC1
が、メモリバス１４０経由でＤＲＡＭ４００に転送され
る。ＤＲＡＭ４００では、転送されたデータＢC1が所定
のアドレスに書き込まれる。
刻ｔ4においてデータ転送要求ＢC1を受けても、データ
ＢC1がＷバッファ２８０に格納された時刻ｔ7において
はスロットＳ2が処理されている最中なので、スロット
Ｓ3が処理される順番がくるまで待って、その番となっ
た時刻ｔ11において、Ｗバッファ２８０内のデータＢC1
が、メモリバス１４０経由でＤＲＡＭ４００に転送され
る。ＤＲＡＭ４００では、転送されたデータＢC1が所定
のアドレスに書き込まれる。
【００７８】一方、時刻ｔ8において、ＤＲＡＭ４００
に対してデータの書込を行うためのデータ転送要求ＢC2
がモジュールＭ2から出力されると、ＷＲバスアービタ
２１６では、モジュールＭ2にテスト信号が出力される
順番がくるまで待って、その番となった時刻ｔ9におい
て、データ転送要求ＢC2に対応したデータＢC2が、ＷＲ
バス１３０経由でＷバッファ２８０に転送され格納され
る。そして、データＢ C2がＷバッファ２８０に格納され
た時刻ｔ12において、モジュールＭ2では、データＢC2
の書込が終了したものとして次の処理が実行される。
に対してデータの書込を行うためのデータ転送要求ＢC2
がモジュールＭ2から出力されると、ＷＲバスアービタ
２１６では、モジュールＭ2にテスト信号が出力される
順番がくるまで待って、その番となった時刻ｔ9におい
て、データ転送要求ＢC2に対応したデータＢC2が、ＷＲ
バス１３０経由でＷバッファ２８０に転送され格納され
る。そして、データＢ C2がＷバッファ２８０に格納され
た時刻ｔ12において、モジュールＭ2では、データＢC2
の書込が終了したものとして次の処理が実行される。
【００７９】一方、時刻ｔ10において、ＤＲＡＭ４００
に対してデータの書込を行うためのデータ転送要求Ａｂ
がモジュールＭ1から出力されると、ＷＲバスアービタ
２１６では、時刻ｔ10においてはデータＢC2が転送され
ている最中なので、これが終了してからモジュールＭ1
にテスト信号が出力される順番がくるまで待って、その
番となった時刻ｔ13において、データ転送要求Ａｂに対
応したデータＡｂが、ＷＲバス１３０経由でＷバッファ
２８０に転送され格納される。そして、データＡｂがＷ
バッファ２８０に格納された時刻ｔ14において、モジュ
ールＭ1では、データＡｂの書込が終了したものとして
次の処理が実行される。
に対してデータの書込を行うためのデータ転送要求Ａｂ
がモジュールＭ1から出力されると、ＷＲバスアービタ
２１６では、時刻ｔ10においてはデータＢC2が転送され
ている最中なので、これが終了してからモジュールＭ1
にテスト信号が出力される順番がくるまで待って、その
番となった時刻ｔ13において、データ転送要求Ａｂに対
応したデータＡｂが、ＷＲバス１３０経由でＷバッファ
２８０に転送され格納される。そして、データＡｂがＷ
バッファ２８０に格納された時刻ｔ14において、モジュ
ールＭ1では、データＡｂの書込が終了したものとして
次の処理が実行される。
【００８０】このようにして、Ｒバッファ２６０と、Ｗ
バッファ２８０と、ＤＲＡＭ４００および各バッファ２
６０，２８０に接続するメモリバス１４０と、モジュー
ルＭ 4，Ｍ6とメモリバス１４０とを接続するＤＲバス１
１０と、モジュールＭ3，Ｍ5とＲバッファ２６０とを接
続するＲＲバス１２０と、モジュールＭ1，Ｍ2とＷバッ
ファ２８０とを接続するＷＲバス１３０と、を備えたか
ら、ＲＲバス１２０に接続されたモジュールＭ3，Ｍ5で
は、ＤＲＡＭ４００内のデータがＲバッファ２６０を介
して読み込まれ、ＷＲバス１３０に接続されたモジュー
ルＭ1，Ｍ2からのデータは、Ｗバッファ２８０を介して
ＤＲＡＭ４００に書き込まれる。
バッファ２８０と、ＤＲＡＭ４００および各バッファ２
６０，２８０に接続するメモリバス１４０と、モジュー
ルＭ 4，Ｍ6とメモリバス１４０とを接続するＤＲバス１
１０と、モジュールＭ3，Ｍ5とＲバッファ２６０とを接
続するＲＲバス１２０と、モジュールＭ1，Ｍ2とＷバッ
ファ２８０とを接続するＷＲバス１３０と、を備えたか
ら、ＲＲバス１２０に接続されたモジュールＭ3，Ｍ5で
は、ＤＲＡＭ４００内のデータがＲバッファ２６０を介
して読み込まれ、ＷＲバス１３０に接続されたモジュー
ルＭ1，Ｍ2からのデータは、Ｗバッファ２８０を介して
ＤＲＡＭ４００に書き込まれる。
【００８１】このため、各バッファ２６０，２８０に格
納されたデータは、ＲＲバス１２０またはメモリバス１
４０が空き次第逐次転送されるとともに、ＷＲバス１３
０に接続されたモジュールＭ1，Ｍ2では、Ｗバッファ２
８０にデータが格納された時点でＤＲＡＭ４００に対し
てデータの書込が終了したものとされる。また、一つの
バスに接続されるモジュールの数が少なくなるため、各
モジュールが自己に割り当てられたスロットが処理され
るのを待つ時間が少なくなる。したがって、従来に比し
て、バスの使用効率を向上することができ、もってオー
バーヘッドが大きくなる可能性を低減することができ
る。
納されたデータは、ＲＲバス１２０またはメモリバス１
４０が空き次第逐次転送されるとともに、ＷＲバス１３
０に接続されたモジュールＭ1，Ｍ2では、Ｗバッファ２
８０にデータが格納された時点でＤＲＡＭ４００に対し
てデータの書込が終了したものとされる。また、一つの
バスに接続されるモジュールの数が少なくなるため、各
モジュールが自己に割り当てられたスロットが処理され
るのを待つ時間が少なくなる。したがって、従来に比し
て、バスの使用効率を向上することができ、もってオー
バーヘッドが大きくなる可能性を低減することができ
る。
【００８２】また、モジュールのロックがなくなるた
め、臨界的なサービスにおいて、ＲＲバス１２０が満杯
になるという状態を減らし、サービス低下をなくすこと
ができ、さらに、バスを分割し、寄生容量を小さくでき
るので、電力の消費を低減することができる。さらに、
Ｒバッファ２６０およびＷバッファ２８０によりＤＲＡ
Ｍ４００内でのデータのオーバラップを回避することが
できるので、ＤＲＡＭ４００の容量を低減することがで
き、さらに、ＤＲＡＭスケジューリングによって処理
（タスク）をコントロールすることができる。
め、臨界的なサービスにおいて、ＲＲバス１２０が満杯
になるという状態を減らし、サービス低下をなくすこと
ができ、さらに、バスを分割し、寄生容量を小さくでき
るので、電力の消費を低減することができる。さらに、
Ｒバッファ２６０およびＷバッファ２８０によりＤＲＡ
Ｍ４００内でのデータのオーバラップを回避することが
できるので、ＤＲＡＭ４００の容量を低減することがで
き、さらに、ＤＲＡＭスケジューリングによって処理
（タスク）をコントロールすることができる。
【００８３】さらに、ＤＲバス１１０、ＲＲバス１２０
およびＷＲバス１３０を備えたから、これら３つのバス
１１０〜１３０を同時に利用すれば、最大３つのデータ
転送まで多重パスを行うことができ、さらに、Ｒバッフ
ァ２６０およびＷバッファ２８０を備えたから、各モジ
ュールで一時記憶するバッファの容量を小さくすること
ができる。
およびＷＲバス１３０を備えたから、これら３つのバス
１１０〜１３０を同時に利用すれば、最大３つのデータ
転送まで多重パスを行うことができ、さらに、Ｒバッフ
ァ２６０およびＷバッファ２８０を備えたから、各モジ
ュールで一時記憶するバッファの容量を小さくすること
ができる。
【００８４】さらに、ＲＲバス１２０におけるデータ転
送を制御するＲＲバスアービタ２１２と、ＷＲバス１３
０におけるデータ転送を制御するＷＲバスアービタ２１
６と、メモリバス１４０におけるデータ転送を制御する
メモリバスアービタ２２０と、を備え、ＲＲバスアービ
タ２１２、ＷＲバスアービタ２１６、およびメモリバス
アービタ２２０は、固定スケジュールによりそのデータ
転送を制御するようにしたから、簡易な制御方法により
構成することができる。
送を制御するＲＲバスアービタ２１２と、ＷＲバス１３
０におけるデータ転送を制御するＷＲバスアービタ２１
６と、メモリバス１４０におけるデータ転送を制御する
メモリバスアービタ２２０と、を備え、ＲＲバスアービ
タ２１２、ＷＲバスアービタ２１６、およびメモリバス
アービタ２２０は、固定スケジュールによりそのデータ
転送を制御するようにしたから、簡易な制御方法により
構成することができる。
【００８５】さらに、メモリバスアービタ２２０は、バ
ッファ転送要求に応じて、そのバッファ転送要求に対応
したデータをＤＲＡＭ４００からＲバッファ２６０に転
送するようにし、ＲＲバスアービタ２１２は、モジュー
ル転送要求に応じて、そのモジュール転送要求に対応し
たデータを、Ｒバッファ２６０からモジュールに転送
し、メモリバス１４０におけるスロットＳ1〜Ｓ3が空い
ているときでかつＲバッファ２６０にそのデータが存在
しないときは、そのモジュール転送要求に対応したデー
タを、ＤＲＡＭ４００からＤＲバス１１０経由でモジュ
ールに転送するようにしたから、例えば、メモリバス１
４０が混雑していてバッファ転送要求が処理される前に
モジュール転送要求を受けた場合は、ＲＲバス１２０に
接続されたモジュールＭ3，Ｍ5では、Ｒバッファ２６０
を介さずに直接ＤＲバス１１０経由でＤＲＡＭ４００の
データを読み込むことができるので、ＤＲＡＭ４００に
対してデータの読込を比較的高速に行うことができる。
ッファ転送要求に応じて、そのバッファ転送要求に対応
したデータをＤＲＡＭ４００からＲバッファ２６０に転
送するようにし、ＲＲバスアービタ２１２は、モジュー
ル転送要求に応じて、そのモジュール転送要求に対応し
たデータを、Ｒバッファ２６０からモジュールに転送
し、メモリバス１４０におけるスロットＳ1〜Ｓ3が空い
ているときでかつＲバッファ２６０にそのデータが存在
しないときは、そのモジュール転送要求に対応したデー
タを、ＤＲＡＭ４００からＤＲバス１１０経由でモジュ
ールに転送するようにしたから、例えば、メモリバス１
４０が混雑していてバッファ転送要求が処理される前に
モジュール転送要求を受けた場合は、ＲＲバス１２０に
接続されたモジュールＭ3，Ｍ5では、Ｒバッファ２６０
を介さずに直接ＤＲバス１１０経由でＤＲＡＭ４００の
データを読み込むことができるので、ＤＲＡＭ４００に
対してデータの読込を比較的高速に行うことができる。
【００８６】さらに、ＤＲＡＭ４００からモジュールへ
の方向にのみデータ転送可能なＲＲバス１２０およびＲ
バッファ２６０と、モジュールからＤＲＡＭ４００への
方向にのみデータ転送可能なＷＲバス１３０およびＷバ
ッファ２８０と、を備えたから、固定スケジュールを用
いて簡単に制御を行うことができる。なお、上記実施の
形態においては、本発明に係るデータ転送装置１００
に、モジュールＭ1〜Ｍ6と、ＤＲＡＭ４００と、を接続
して構成したが、これに限らず、さらにＣＰＵを接続し
て構成してもよい。この場合、ＣＰＵをＤＲバス１１０
に接続し、メモリバスアービタ２２０は、ＣＰＵからの
データ転送要求に対しては、固定スケジュールにかかわ
らず、他のデータ転送要求に優先して処理するようにす
る。このような構成であれば、ＣＰＵがＤＲＡＭ４００
に対してデータの書込および読込を高速に行えるので、
ＣＰＵのオーバーヘッドが大きくなる可能性を低減する
ことができる。
の方向にのみデータ転送可能なＲＲバス１２０およびＲ
バッファ２６０と、モジュールからＤＲＡＭ４００への
方向にのみデータ転送可能なＷＲバス１３０およびＷバ
ッファ２８０と、を備えたから、固定スケジュールを用
いて簡単に制御を行うことができる。なお、上記実施の
形態においては、本発明に係るデータ転送装置１００
に、モジュールＭ1〜Ｍ6と、ＤＲＡＭ４００と、を接続
して構成したが、これに限らず、さらにＣＰＵを接続し
て構成してもよい。この場合、ＣＰＵをＤＲバス１１０
に接続し、メモリバスアービタ２２０は、ＣＰＵからの
データ転送要求に対しては、固定スケジュールにかかわ
らず、他のデータ転送要求に優先して処理するようにす
る。このような構成であれば、ＣＰＵがＤＲＡＭ４００
に対してデータの書込および読込を高速に行えるので、
ＣＰＵのオーバーヘッドが大きくなる可能性を低減する
ことができる。
【００８７】このとき、ＣＰＵのＤＲＡＭ４００に対す
るアクセスが低頻度であれば、各モジュールＭ1〜Ｍ6の
データ転送に影響が及ぼされることがない。このことか
ら、ＣＰＵのＤＲＡＭ４００に対するアクセスの頻度を
測定し、その測定結果に応じてＣＰＵからのデータ転送
要求を処理するような構成とすれば、ＣＰＵのオーバー
ヘッドが大きくなる可能性と、各モジュールＭ1〜Ｍ6の
オーバーヘッドが大きくなる可能性と、をともにある程
度低減することができる。
るアクセスが低頻度であれば、各モジュールＭ1〜Ｍ6の
データ転送に影響が及ぼされることがない。このことか
ら、ＣＰＵのＤＲＡＭ４００に対するアクセスの頻度を
測定し、その測定結果に応じてＣＰＵからのデータ転送
要求を処理するような構成とすれば、ＣＰＵのオーバー
ヘッドが大きくなる可能性と、各モジュールＭ1〜Ｍ6の
オーバーヘッドが大きくなる可能性と、をともにある程
度低減することができる。
【００８８】
【発明の効果】以上説明したように、本発明に係るデー
タ転送装置またはデータ転送方法によれば、従来に比し
て、バスの使用効率を向上することができ、もってオー
バーヘッドが大きくなる可能性を低減することができる
という効果が得られる。また、モジュールのロックがな
くなるため、臨界的なサービスにおいて、バッファバス
が満杯になるという状態を減らし、サービス低下をなく
すことができ、さらに、バッファバスのロードを低減す
ることができるので、電力の消費を低減することができ
るという効果も得られる。さらに、バッファにより記憶
手段内でのデータのオーバラップを回避することができ
るので、記憶手段の容量を低減することができ、さら
に、記憶手段に対するスケジューリングによって処理
（タスク）をコントロールすることができるという効果
も得られる。
タ転送装置またはデータ転送方法によれば、従来に比し
て、バスの使用効率を向上することができ、もってオー
バーヘッドが大きくなる可能性を低減することができる
という効果が得られる。また、モジュールのロックがな
くなるため、臨界的なサービスにおいて、バッファバス
が満杯になるという状態を減らし、サービス低下をなく
すことができ、さらに、バッファバスのロードを低減す
ることができるので、電力の消費を低減することができ
るという効果も得られる。さらに、バッファにより記憶
手段内でのデータのオーバラップを回避することができ
るので、記憶手段の容量を低減することができ、さら
に、記憶手段に対するスケジューリングによって処理
（タスク）をコントロールすることができるという効果
も得られる。
【００８９】さらに、バッファバスおよびダイレクトバ
スを備えたから、これらバスを同時に利用すれば、最大
２つのデータ転送まで多重パスを行うことができ、さら
に、バッファを備えたから、各モジュールで一時記憶す
るバッファの容量を小さくすることができるという効果
も得られる。
スを備えたから、これらバスを同時に利用すれば、最大
２つのデータ転送まで多重パスを行うことができ、さら
に、バッファを備えたから、各モジュールで一時記憶す
るバッファの容量を小さくすることができるという効果
も得られる。
【図１】本発明に係るデータ転送装置の実施の形態を示
す概略構成図である。
す概略構成図である。
【図２】データ転送装置１００の詳細な構成を示すブロ
ック図である。
ック図である。
【図３】ＲＲバスアービタ２１２およびＲキュー２１４
の構成を示すブロック図である。
の構成を示すブロック図である。
【図４】ＷＲバスアービタ２１６およびＷキュー２１８
の構成を示すブロック図である。
の構成を示すブロック図である。
【図５】ＤＲバス１１０におけるデータ転送を説明する
ためのタイムチャートである。
ためのタイムチャートである。
【図６】ＲＲバス１２０におけるデータ転送を説明する
ためのタイムチャートである。
ためのタイムチャートである。
【図７】ＷＲバス１３０におけるデータ転送を説明する
ためのタイムチャートである。
ためのタイムチャートである。
【図８】従来のデータ転送装置の構成を示すブロック図
である。
である。
１００ データ転送装置 Ｍ1〜Ｍ6 モジュール １１０ ＤＲバス １２０ ＲＲバス １３０ ＷＲバス １４０ メモリバス ２１０ アービタ ２１２ ＲＲバスアービタ ２１４ Ｒキュー ２１６ ＷＲバスアービタ ２１８ Ｗキュー ２１４ａ，２１８ａ 第１の記憶部 ２１４ｂ，２１８ｂ 第２の記憶部 ２２０ メモリバスアービタ ２６０ Ｒバッファ ２８０ Ｗバッファ
Claims (11)
- 【請求項１】 記憶手段と前記記憶手段に対してデータ
の書込又は読込を行う複数のモジュールとがデータ転送
手段に接続されると、それらの間でデータ転送を行う装
置であって、 転送データを一時的に記憶するバッファと、前記記憶手
段及び前記バッファに接続するメモリバスと、前記モジ
ュールと前記メモリバスとを接続するダイレクトバス
と、前記モジュールと前記バッファとを接続するバッフ
ァバスと、を備えたことを特徴とするデータ転送装置。 - 【請求項２】 請求項１において、 前記バッファを介して前記バッファバス経由で行う第１
の制御モード及び前記バッファを介さずに前記ダイレク
トバス経由で行う第２の制御モードのいずれかに基づい
て前記記憶手段と前記各モジュールとの間のデータ転送
を制御する制御手段を備えたことを特徴とするデータ転
送装置。 - 【請求項３】 請求項２において、 前記制御手段は、前記バッファバスにおけるデータ転送
を制御するバッファバス制御手段と、前記メモリバスに
おけるデータ転送を制御するメモリバス制御手段と、を
有し、 前記バッファバス制御手段は、前記モジュールからのデ
ータ転送要求に応じて、当該モジュールに対するデータ
転送を第１の固定スケジュールにより制御するようにな
っており、 前記メモリバス制御手段は、前記モジュールからのデー
タ転送要求に応じて、当該モジュール又は前記バッファ
に対するデータ転送を第２の固定スケジュールにより制
御するようになっていることを特徴とするデータ転送装
置。 - 【請求項４】 請求項３において、 前記バッファバス制御手段は、前記データ転送要求を記
憶する第１の記憶部と、前記データ転送要求に対応した
前記バッファ内のデータの位置を指し示すポインタを記
憶する第２の記憶部と、前記データ転送要求及び前記ポ
インタを参照してデータ転送のスケジューリングを行う
スケジューラと、を有することを特徴とするデータ転送
装置。 - 【請求項５】 請求項３及び４のいずれかにおいて、 前記データ転送要求には、前記記憶手段から前記バッフ
ァにデータ転送を行うバッファ転送要求と、前記バッフ
ァから前記モジュールにデータ転送を行うモジュール転
送要求と、が含まれ、 前記メモリバス制御手段は、前記バッファ転送要求に応
じて、当該バッファ転送要求に対応したデータを前記記
憶手段から前記バッファに転送するようになっており、 前記バッファバス制御手段は、前記モジュール転送要求
に応じて、当該モジュール転送要求に対応したデータ
を、前記バッファから当該モジュール転送要求を出力し
たモジュールに転送し、前記第２の固定スケジュールに
より設定されたシーケンスにおいてスロットが空いてい
るときで且つ前記バッファにデータが存在しないとき
は、当該モジュール転送要求に対応したデータを、前記
記憶手段から前記ダイレクトバス経由で当該モジュール
転送要求を出力したモジュールに転送するようになって
いることを特徴とするデータ転送装置。 - 【請求項６】 請求項３乃至５のいずれかにおいて、 前記ダイレクトバスは、さらに処理手段に接続されてお
り、 前記メモリバス制御手段は、前記処理手段からのデータ
転送要求に対しては、他のデータ転送要求に優先して処
理するようになっていることを特徴とするデータ転送装
置。 - 【請求項７】 請求項１乃至６のいずれにおいて、 前記バッファ及び前記バッファバスは、前記モジュール
から前記記憶手段への方向及び前記記憶手段からモジュ
ールへの方向のいずれか一方向にのみデータ転送可能に
構成されていることを特徴とするデータ転送装置。 - 【請求項８】 記憶手段と、前記記憶手段に対してデー
タの書込又は読込を行う複数のモジュールとの間でデー
タ転送を行う方法であって、 バッファと、前記記憶手段及び前記バッファに接続する
メモリバスと、前記モジュールと前記メモリバスとを接
続するダイレクトバスと、前記モジュールと前記バッフ
ァとを接続するバッファバスと、を設けておき、 前記バッファバスに接続されたモジュールからデータ転
送要求を受けたときは、当該データ転送要求に対応した
データを前記バッファを介して前記バッファバス経由で
転送するステップと、前記ダイレクトバスに接続された
モジュールからデータ転送要求を受けたときは、当該デ
ータ転送要求に対応したデータを前記バッファを介さず
に前記ダイレクトバス経由で転送するステップと、を含
むことを特徴とするデータ転送方法。 - 【請求項９】 請求項８において、 前記データ転送要求に応じて前記バッファバスにおける
データ転送を第１の固定スケジュールにより行うバッフ
ァバス転送ステップと、前記データ転送要求に応じて前
記メモリバスにおけるデータ転送を第２の固定スケジュ
ールにより行うメモリバス転送ステップと、を含むこと
を特徴とするデータ転送方法。 - 【請求項１０】 請求項９において、 前記データ転送要求には、前記記憶手段から前記バッフ
ァにデータ転送を行うバッファ転送要求と、前記バッフ
ァから前記モジュールにデータ転送を行うモジュール転
送要求と、が含まれ、 前記メモリバス転送ステップは、前記バッファ転送要求
を受けたときは、当該バッファ転送要求に対応したデー
タを前記記憶手段から前記バッファに転送し、前記バッ
ファバス転送ステップは、前記モジュール転送要求を受
けたときは、当該モジュール転送要求に対応したデータ
を、前記バッファから当該モジュール転送要求を出力し
たモジュールに転送し、前記第２の固定スケジュールに
より設定されたシーケンスにおいてスロットが空いてい
るときで且つ前記バッファにデータが存在しないとき
は、当該モジュール転送要求に対応したデータを、前記
記憶手段から前記ダイレクトバス経由で当該モジュール
転送要求を出力したモジュールに転送することを特徴と
するデータ転送方法。 - 【請求項１１】 請求項９及び１０のいずれかにおい
て、 処理手段を前記ダイレクトバスに接続し、 前記メモリバス転送ステップは、前記処理手段からのデ
ータ転送要求を受けたときは、当該データ転送要求に対
応したデータを、他のデータ転送要求に優先して転送す
ることを特徴とするデータ転送方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP11010977A JP2000207350A (ja) | 1999-01-19 | 1999-01-19 | デ―タ転送装置及びデ―タ転送方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP11010977A JP2000207350A (ja) | 1999-01-19 | 1999-01-19 | デ―タ転送装置及びデ―タ転送方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2000207350A true JP2000207350A (ja) | 2000-07-28 |
Family
ID=11765233
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP11010977A Withdrawn JP2000207350A (ja) | 1999-01-19 | 1999-01-19 | デ―タ転送装置及びデ―タ転送方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2000207350A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2006202244A (ja) * | 2005-01-21 | 2006-08-03 | Himax Optoelectronics Corp | ソースデバイスに対するリクエストをスケジューリングする装置及び方法 |
| JP2010508600A (ja) * | 2006-10-31 | 2010-03-18 | アドバンスト・マイクロ・ディバイシズ・インコーポレイテッド | デュアルモードメモリ相互接続を備えたメモリコントローラ |
-
1999
- 1999-01-19 JP JP11010977A patent/JP2000207350A/ja not_active Withdrawn
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2006202244A (ja) * | 2005-01-21 | 2006-08-03 | Himax Optoelectronics Corp | ソースデバイスに対するリクエストをスケジューリングする装置及び方法 |
| JP4723260B2 (ja) * | 2005-01-21 | 2011-07-13 | 奇景光電股▲分▼有限公司 | ソースデバイスに対するリクエストをスケジューリングする装置及び方法 |
| JP2010508600A (ja) * | 2006-10-31 | 2010-03-18 | アドバンスト・マイクロ・ディバイシズ・インコーポレイテッド | デュアルモードメモリ相互接続を備えたメモリコントローラ |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7581049B2 (en) | Bus controller | |
| KR100708096B1 (ko) | 버스 시스템 및 그 실행 순서 조정방법 | |
| US6782433B2 (en) | Data transfer apparatus | |
| US20050144338A1 (en) | Data transfer apparatus | |
| US20050177674A1 (en) | Configurable embedded processor | |
| US7861012B2 (en) | Data transmitting device and data transmitting method | |
| US7529857B2 (en) | Data processing apparatus and data transfer control method | |
| JP2591502B2 (ja) | 情報処理システムおよびそのバス調停方式 | |
| JP2000207350A (ja) | デ―タ転送装置及びデ―タ転送方法 | |
| JP3766377B2 (ja) | バス制御装置及び情報処理システム | |
| US20100138578A1 (en) | Memory access controller, system, and method | |
| JP2000132505A (ja) | バスアクセス方法および装置とその利用装置およびシステム | |
| JPH1027131A (ja) | メモリ装置 | |
| US6681260B1 (en) | Data transfer method in function expansion system | |
| JPH0844661A (ja) | 情報処理装置 | |
| JP2538901B2 (ja) | バス結合装置 | |
| JPH07210320A (ja) | ファイル装置用多重化インタフェース及びその制御方法 | |
| JP3403932B2 (ja) | データ入出力装置 | |
| JPH08339353A (ja) | マルチプロセッサ装置 | |
| JPH07334453A (ja) | メモリアクセスシステム | |
| JP3204297B2 (ja) | Ｄｍａ転送制御装置 | |
| JP2000194571A (ja) | 割り込み処理方法，従属部管理方法および従属部管理システム | |
| JP3050131B2 (ja) | アービトレーション方式 | |
| JP2632049B2 (ja) | マルチプロセッサシステム | |
| JPH11122275A (ja) | シリアル通信システム |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A300 | Withdrawal of application because of no request for examination |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 20060404 |