JP2000200752A - Preparation of semiconductor device - Google Patents

Preparation of semiconductor device

Info

Publication number
JP2000200752A
JP2000200752A JP2000028449A JP2000028449A JP2000200752A JP 2000200752 A JP2000200752 A JP 2000200752A JP 2000028449 A JP2000028449 A JP 2000028449A JP 2000028449 A JP2000028449 A JP 2000028449A JP 2000200752 A JP2000200752 A JP 2000200752A
Authority
JP
Japan
Prior art keywords
film
silicon
laser
amorphous silicon
silicon film
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2000028449A
Other languages
Japanese (ja)
Inventor
Akira Takeuchi
晃 武内
Atsunori Suzuki
敦則 鈴木
Hideto Onuma
英人 大沼
Koyu Cho
宏勇 張
Shunpei Yamazaki
舜平 山崎
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Energy Laboratory Co Ltd
Original Assignee
Semiconductor Energy Laboratory Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Energy Laboratory Co Ltd filed Critical Semiconductor Energy Laboratory Co Ltd
Priority to JP2000028449A priority Critical patent/JP2000200752A/en
Publication of JP2000200752A publication Critical patent/JP2000200752A/en
Pending legal-status Critical Current

Links

Abstract

PROBLEM TO BE SOLVED: To provide a method of preparing a semiconductor device exhibiting excellent performance. SOLUTION: This preparation method comprises the steps of forming a silicon oxide film using TEOS (tetraethoxysilane) on a substrate, forming an amorphous silicon film on the silicon oxide film, and crystallizing the amorphous silicon film. In this case, the silicon oxide film and the amorphous silicon film are successively formed in a film-forming apparatus having two or more chambers.

Description

【発明の詳細な説明】DETAILED DESCRIPTION OF THE INVENTION

【0001】[0001]

【発明の属する技術分野】本発明は、絶縁ゲイト型電界
効果トランジスタ等の薄膜デバイスに用いられる結晶性
半導体をレーザー光照射によって得るレーザーアニール
をおこなうための方法に関するものである。
The present invention relates to a method for performing laser annealing for obtaining a crystalline semiconductor used for a thin film device such as an insulated gate field effect transistor by irradiating a laser beam.

【0002】[0002]

【従来の技術】従来、薄膜型の絶縁ゲイト型電界効果ト
ランジスタ(TFT)等の薄膜デバイス作製において
は、ソース、ドレイン等の不純物領域を形成するため
に、イオン注入法、プラズマドーピング法等の高エネル
ギーイオンを利用して不純物をシリコン半導体薄膜中に
導入し、この結果、結晶性が劣化し、不純物ドープされ
たシリコン膜をレーザーやランプ等の光エネルギーによ
って、再結晶化させ、不純物元素の活性化をおこなう方
法が知られている。特にレーザーを用いる方法はレーザ
ーアニール法として知られ、量産性にすぐれていること
から、その実用化が求められている。特にパルスレーザ
ーを使用したレーザーアニールは生産性に優れ、また、
被照射物に対しても表面だけに効果的に熱エネルギーが
与えられるため有望な技術とされてきた。
2. Description of the Related Art Conventionally, in fabricating a thin film device such as a thin film type insulated gate field effect transistor (TFT), an ion implantation method, a plasma doping method, or the like is used to form an impurity region such as a source and a drain. Impurities are introduced into the silicon semiconductor thin film using energy ions, and as a result, the crystallinity is deteriorated, and the impurity-doped silicon film is recrystallized by light energy of a laser, a lamp or the like, and the activity of the impurity element is reduced. A method for performing the conversion is known. In particular, a method using a laser is known as a laser annealing method, and is excellent in mass productivity. In particular, laser annealing using a pulsed laser is excellent in productivity,
It has been regarded as a promising technology because thermal energy can be effectively applied only to the surface of an object to be irradiated.

【0003】[0003]

【発明が解決しようする課題】しかしながら、従来のパ
ルスレーザーアニール(レーザー活性化)工程において
は、温度変化が急激なためレーザー照射の際に、十分な
結晶化がおこなわれず、一部に結晶性の劣悪な部分が残
存し、これが得られるTFTの信頼性を劣化させてい
た。本発明は従来のこの問題点に鑑みてなされるもので
あり、レーザーアニールの際の結晶化が均一におこなわ
れ、全体的な結晶性を向上させ、よって、薄膜トランジ
スタの信頼性を高めることを課題とする。
However, in the conventional pulse laser annealing (laser activation) step, the temperature changes rapidly, so that sufficient crystallization is not performed during laser irradiation, and the crystallinity is partially increased. Poor parts remain, deteriorating the reliability of the TFT obtained. The present invention has been made in view of the conventional problems, and has an object to improve uniformity of crystallization at the time of laser annealing, thereby improving overall crystallinity, and thereby improving reliability of a thin film transistor. And

【0004】[0004]

【課題を解決するための手段】本発明は、不純物を有す
るシリコン膜を100℃以上、好ましくは100〜50
0℃の温度に加熱し、これにパルスレーザー光を照射す
ることによって、不純物原子の活性化をおこなうことを
特徴とするレーザーアニール法である。ここで、不純物
は燐もしくは硼素の双方、もしくは一方であり、また、
パルスレーザー光のエネルギー密度は200〜400m
J/cm2 であることが好ましい。あまりに大きなエネ
ルギーを照射することはシリコン膜にかえってダメージ
を与えるので好ましくない。
According to the present invention, a silicon film having impurities is formed at a temperature of 100 ° C. or higher, preferably 100 to 50 ° C.
This is a laser annealing method characterized in that impurity atoms are activated by heating to a temperature of 0 ° C. and irradiating it with a pulsed laser beam. Here, the impurities are phosphorus or boron, or both, and
The energy density of pulsed laser light is 200-400m
It is preferably J / cm 2 . Irradiating too much energy is not preferable because it may damage the silicon film instead.

【0005】さらに本発明は、基板上に形成された島状
の結晶性シリコン膜を覆って、ゲイト絶縁膜を形成する
工程と、前記ゲイト絶縁膜上にゲイト電極部を形成する
工程と、前記ゲイト電極部形成後、前記ゲイト電極部を
マスクとして、燐もしくは硼素を前記結晶性シリコン膜
に導入する工程と、基板を100℃以上、好ましくは1
00〜500℃に加熱した状態でパルスレーザー光を照
射することを特徴とする半導体装置の作製方法でもあ
る。
Further, according to the present invention, a step of forming a gate insulating film covering an island-shaped crystalline silicon film formed on a substrate; a step of forming a gate electrode portion on the gate insulating film; After forming the gate electrode portion, a step of introducing phosphorus or boron into the crystalline silicon film using the gate electrode portion as a mask;
The present invention also provides a method for manufacturing a semiconductor device, which comprises irradiating a pulsed laser beam while being heated to 00 to 500 ° C.

【0006】レーザーとしては、量産性の観点からエキ
シマレーザーが好ましいが、本発明の構成がレーザーの
種類を何ら限定するものではなく、どのようなレーザー
を用いてもよいことはいうまでもない。
As a laser, an excimer laser is preferable from the viewpoint of mass production. However, the configuration of the present invention does not limit the kind of laser at all, and it goes without saying that any laser may be used.

【0007】本発明によって得られる効果の第1はシリ
コン半導体の結晶性を改善し、信頼性を高めることであ
る。前述の通り、シリコン半導体に高エネルギーイオン
照射等の手段によって不純物を導入した後、レーザー活
性化をおこなった場合には、特にパルスレーザーの場合
には、光の吸収に伴う温度上昇と、放熱に伴う温度下降
が急激であり、それゆえ、ドーピングされた不純物が移
動して、半導体に導電性を付与するに必要な位置に達す
る前に温度が下降して、不純物の動きが凍結されてしま
った。その結果、シリコン半導体中に無理に不純物が入
り込んだための欠陥が多量に存在し、これが経時変化や
不均一性をもたらし、信頼性を著しく低下させる原因と
なっていた。
The first effect obtained by the present invention is to improve the crystallinity of a silicon semiconductor and increase the reliability. As described above, when laser activation is performed after introducing impurities into a silicon semiconductor by means of high-energy ion irradiation or the like, especially in the case of a pulsed laser, the temperature rise due to light absorption and heat radiation The accompanying temperature drop was so steep that the doped impurities migrated, causing the temperature to drop before reaching the position needed to impart conductivity to the semiconductor, causing the impurity movement to freeze. . As a result, a large number of defects exist due to the forced entry of impurities into the silicon semiconductor, which results in a change with time and non-uniformity, thereby causing a significant decrease in reliability.

【0008】レーザーアニール時に、本発明のように適
切な温度に加熱することの効果は、このような急激な温
度変化を和らげることにある。すなわち、基板を100
〜500℃に加熱することによって、レーザー照射に伴
うエネルギーの出入りは一部吸収され、加熱されない場
合に比較して、ゆるやかな温度変化(特に下降の場合)
となる。このため、不純物のシリコン結晶中における位
置は安定なものとなり、欠陥が減少する。
The effect of heating to an appropriate temperature as in the present invention during laser annealing is to mitigate such rapid temperature changes. That is, if the substrate is 100
By heating to ~ 500 ° C, part of the energy coming and going due to the laser irradiation is partially absorbed, and the temperature changes more slowly than in the case without heating (particularly in the case of falling).
Becomes For this reason, the position of the impurity in the silicon crystal becomes stable, and the number of defects decreases.

【0009】このことはまた、必要とするシリコン半導
体の特性(例えば、導電率、シート抵抗等)を得るため
に、従来に比してより少量のドーピングで済ますことが
できることでもある。このため、ドーピング時間の短縮
が可能となり、生産性が向上する。また、ドーピング量
が少ないということは、シリコン半導体に対するダメー
ジが少ないということでもあり、このことからもシリコ
ンの信頼性を向上させる。
[0009] This also means that a smaller amount of doping can be performed as compared with the related art in order to obtain required characteristics of the silicon semiconductor (for example, conductivity, sheet resistance, etc.). Therefore, the doping time can be reduced, and the productivity is improved. In addition, a small doping amount means that the silicon semiconductor is less damaged, which also improves the reliability of silicon.

【0010】本発明の第2の効果は、レーザーアニール
のエネルギー密度を低下させる効果である。これは、予
め加熱した状態にレーザーを照射することによって、そ
の温度にまでシリコン半導体の温度を上昇させることが
不要になるからである。この効果によって、レーザーア
ニールの量産性が向上する。すなわち、使用するレーザ
ーのエネルギー密度が低下することによって、同じエネ
ルギーのレーザーを用いるのであれば、より広い面積を
同時に処理できるためである。
A second effect of the present invention is an effect of reducing the energy density of laser annealing. This is because, by irradiating the laser in a pre-heated state, it is not necessary to raise the temperature of the silicon semiconductor to that temperature. By this effect, mass productivity of laser annealing is improved. That is, if the laser having the same energy is used by reducing the energy density of the laser to be used, a wider area can be simultaneously processed.

【0011】本発明の第3の効果は、特に、TFT等の
薄膜半導体装置の作製において顕著であるが、セルフア
ライン(自己整合)的に不純物を導入したのち、レーザ
ーアニールをおこなった場合において、該半導体装置の
信頼性を向上させるとである。すなわち、通常、トップ
ゲートTFT等では、シリコン半導体の上にゲイト絶縁
膜を設け、さらにゲイト電極もしくはゲイト電極を含む
構造物(これらをゲイト電極部と称する)を設け、これ
をマスクとして高エネルギーイオン照射等の手段によっ
て不純物導入をおこなう。その後、レーザーを上方から
照射することによって、活性化をおこなう。しかしなが
ら、この場合にはゲイト電極部が影となるので、レーザ
ーの照射される部分と、ゲイト電極部の下部とでは著し
く温度が異なり、熱膨張の違いや、活性化の違い等の理
由によって、不純物領域とチャネル形成領域の境界付近
には様々なストレスが生じ、それとともに欠陥が生じ
る。このようにして生じた欠陥は半導体装置の信頼性を
低下させる原因となるとは言うまでもない。
The third effect of the present invention is particularly remarkable in the production of thin film semiconductor devices such as TFTs. However, when impurities are introduced in a self-aligned manner, laser annealing is performed. This is to improve the reliability of the semiconductor device. That is, in a top gate TFT or the like, usually, a gate insulating film is provided on a silicon semiconductor, and a gate electrode or a structure including the gate electrode (these are referred to as gate electrode portions) is provided. Impurity is introduced by means such as irradiation. Thereafter, activation is performed by irradiating a laser from above. However, in this case, since the gate electrode portion becomes a shadow, the temperature of the portion irradiated with the laser is significantly different from that of the lower portion of the gate electrode portion, and a difference in thermal expansion, a difference in activation, etc. Various stresses are generated near the boundary between the impurity region and the channel formation region, and defects are generated along with the stresses. It goes without saying that the defects generated in this way cause the reliability of the semiconductor device to be reduced.

【0012】これに対しては、レーザー光を上方から照
射するのではなく、基板側から照射させる方法によって
解決できる。しかしながら、そのためにはレーザー光と
基板が制約される。例えば、基板を石英とすれば、Xe
Clエキシマーレーザー(波長308nm)やKrFエ
キシマーレーザー(波長248nm)の光は十分に透過
できる。しかし、石英基板は高価であり、コストの低い
コーニング7059のようなホウ珪酸を主成分とするガ
ラス基板はこれらのレーザー光を吸収してしまう。ホウ
珪酸を主成分とするガラス基板を使用するにはレーザー
の波長を400nm以上とすることが望ましいが、40
0〜650nmの波長のレーザーでは、生産性に優れた
ものは少ない。また、波長が赤外以上であれば、シリコ
ン膜における吸収が十分でなく、熱が基板にまで達し、
レーザーエネルギーの無駄が生じ、また、熱膨張の違い
等の理由により膜がはがれる恐れもある。
This problem can be solved by a method of irradiating the laser beam not from above but from the substrate side. However, for that purpose, the laser beam and the substrate are restricted. For example, if the substrate is quartz, Xe
Light from a Cl excimer laser (wavelength 308 nm) or a KrF excimer laser (wavelength 248 nm) can be sufficiently transmitted. However, a quartz substrate is expensive, and a glass substrate containing borosilicate as a main component such as Corning 7059, which is inexpensive, absorbs these laser beams. In order to use a glass substrate containing borosilicate as a main component, it is desirable that the wavelength of the laser be 400 nm or more.
There are few lasers having a wavelength of 0 to 650 nm that are excellent in productivity. Also, if the wavelength is infrared or longer, the absorption in the silicon film is not sufficient, heat reaches the substrate,
Laser energy may be wasted, and the film may peel off due to a difference in thermal expansion or the like.

【0013】これに対し、本発明は予めシリコン膜を加
熱しておくことによって、レーザー照射を上方からおこ
なっても,その際の不純物領域とチャネル形成領域(ゲ
イト電極部の下部)の温度勾配を緩やかにすることがで
きる。そのため、従来に比べてストレスが低減し、欠陥
が減少し、信頼性が向上する。それ以外に、上記で指摘
した結晶性の向上やドーズ量の減少、レーザーエネルギ
ー密度の減少にともなう効果も加算される。以下に実施
例を示し、より詳細に本発明を説明する。
On the other hand, according to the present invention, the temperature gradient between the impurity region and the channel formation region (below the gate electrode portion) at that time can be reduced by heating the silicon film in advance, even if laser irradiation is performed from above. Can be moderate. Therefore, stress is reduced, defects are reduced, and reliability is improved as compared with the related art. In addition to the above, the effects associated with the improvement in crystallinity, the decrease in the dose, and the decrease in the laser energy density are added. Hereinafter, the present invention will be described in more detail with reference to Examples.

【0014】[0014]

【実施例】〔実施例1〕 図3に本発明の1実施例を示
す。基板はコーニング7059を用いた。基板上に厚さ
2000Åの下地の酸化珪素膜をスパッタ法によって堆
積し、さらに、プラズマCVD法によって、アモルファ
スシリコン膜を厚さ1200Å堆積した。そして、これ
をパターニングした後、再び、スパッタ法によって厚さ
1000Åの酸化珪素膜を堆積した。
[Embodiment 1] FIG. 3 shows an embodiment of the present invention. The substrate used was Corning 7059. An underlying silicon oxide film having a thickness of 2000 mm was deposited on the substrate by a sputtering method, and an amorphous silicon film was deposited to a thickness of 1200 mm by a plasma CVD method. Then, after patterning this, a silicon oxide film having a thickness of 1000 ° was deposited again by the sputtering method.

【0015】その後、プラズマドーピング法によって、
燐(P)およびホウ素(B)のドーピングをおこなっ
た。ドーピングガスとしては、それぞれフォスフィン
(PH3)、ジボラン(B2 6 )を用いた。加速電圧
は、それぞれ、80kV、65kVとした。また、ドー
ズ量はいずれも4×1015cm-2とした。
Then, by plasma doping,
Doping with phosphorus (P) and boron (B) was performed. Phosphine (PH 3 ) and diborane (B 2 H 6 ) were used as doping gases. The acceleration voltages were 80 kV and 65 kV, respectively. The dose was 4 × 10 15 cm −2 .

【0016】その後、試料を室温〜450℃まで加熱
し、窒素雰囲気で200〜350mJ/cm2 のKrF
エキシマーレーザー光(波長248nm、パルス幅30
nsec)を2ショット照射してシリコン膜の活性化を
おこなった。このようにして得られたシリコン膜に電極
を形成し、シート抵抗を測定したところ、図3に示す結
果が得られた。
Thereafter, the sample is heated from room temperature to 450 ° C., and KrF of 200 to 350 mJ / cm 2 is applied in a nitrogen atmosphere.
Excimer laser light (wavelength 248 nm, pulse width 30
nsec) for two shots to activate the silicon film. An electrode was formed on the silicon film thus obtained, and the sheet resistance was measured. The result shown in FIG. 3 was obtained.

【0017】図3から明らかに、試料を加熱し、好まし
くは300℃以上にすることによって著しいシート抵抗
の低下が観測された。例えば、燐のドープされたシリコ
ン膜を活性化する場合、300Ω/□以下のシート抵抗
を得るためには、室温では、250mJ/cm2 以上の
エネルギー密度のレーザーが必要であったが、試料を4
50℃に加熱することによって200mJ/cm2 のエ
ネルギー密度で十分に達成することができた。実に20
%もレーザーエネルギー密度を削減することができた。
FIG. 3 clearly shows that a significant decrease in sheet resistance was observed when the sample was heated, preferably to 300 ° C. or higher. For example, when activating a silicon film doped with phosphorus, a laser having an energy density of 250 mJ / cm 2 or more was required at room temperature to obtain a sheet resistance of 300 Ω / □ or less. 4
By heating to 50 ° C., a sufficient energy density of 200 mJ / cm 2 could be achieved. Indeed 20
% Could reduce the laser energy density.

【0018】また、ホウ素のドープされたシリコン膜を
活性化する場合にも同様に、400Ω/□以下のシート
抵抗を得るためには、室温では、250mJ/cm2
度のエネルギー密度のレーザーが必要であったが、試料
を300〜350℃に加熱することによって200mJ
/cm2 のエネルギー密度で十分に達成することができ
た。
Similarly, when activating a boron-doped silicon film, a laser having an energy density of about 250 mJ / cm 2 is required at room temperature to obtain a sheet resistance of 400 Ω / □ or less. However, heating the sample to 300 to 350 ° C.
/ Cm 2 could be achieved satisfactorily.

【0019】同様な実験の結果を図4、図5に示す。こ
こでは、基板温度を300℃に保持し、ドーズ量を1〜
4×1015cm-2に変化させて、そのシート抵抗を調べ
た。図4はシリコン膜の厚さが500Åのもの、図5は
1500Åのものである。図4、図5から明らかに、ド
ーズ量が増加するにしたがって、シート抵抗は減少し、
また、シリコン膜の厚いほうがシート抵抗が低いことが
明らかになった。
FIGS. 4 and 5 show the results of similar experiments. Here, the substrate temperature is maintained at 300 ° C., and the dose amount is 1 to
The sheet resistance was examined by changing the sheet resistance to 4 × 10 15 cm −2 . 4 shows the case where the thickness of the silicon film is 500 °, and FIG. 5 shows the case where the thickness of the silicon film is 1500 °. 4 and 5, the sheet resistance decreases as the dose increases,
It was also found that the thicker the silicon film, the lower the sheet resistance.

【0020】TFTの特性を向上させるには、シート抵
抗は500Ω/□以下であることが望まれるが、シリコ
ン膜を厚さ1500Åとし、基板温度を300℃、レー
ザーエネルギー密度を300mJ/cm2 とすれば、1
×1015cm-2のドーズ量でこの条件を達成できること
が明らかになった。
In order to improve the characteristics of the TFT, it is desired that the sheet resistance is 500 Ω / □ or less. However, the silicon film has a thickness of 1500 °, the substrate temperature is 300 ° C., and the laser energy density is 300 mJ / cm 2 . Then 1
It has been found that this condition can be achieved with a dose of × 10 15 cm -2 .

【0021】〔実施例2〕 本発明を用いてTFTを作
製する例を図1を用いて説明する。基板(コーニング7
059)11上にプラズマCVD法によって下地の酸化
珪素膜12を500〜2500Å堆積した。プラズマC
VDの原料ガスとしては、テトラ・エトキシ・シラン
(TEOS)と酸素を用いた。ついで、プラズマCVD
法によって、実質的に真性なアモルファスシリコン膜を
1500Å堆積した。この下地酸化珪素膜とアモルファ
スシリコン膜の形成は、2つ以上のチャンバーを有する
成膜装置において、基板を大気にさらすことなく連続的
におこなうことが好ましい。その後、430℃で30〜
60分の脱水素処理の後、600℃で24〜48時間ア
ニールすることによって、アモルファスシリコン膜を結
晶性のシリコン膜に変化させた。そして、このシリコン
膜をパターニングして、島状シリコン領域13とし、さ
らに、プラズマCVD法によって、ゲイト絶縁膜として
機能する厚さ1000Åの酸化珪素膜14を堆積した。
さらに、真空蒸着法によって、アルミニウム膜を厚さ5
000Å堆積し、これをパターニングしてゲイト電極1
5を形成した。(図1(A))
Embodiment 2 An example of manufacturing a TFT using the present invention will be described with reference to FIGS. Substrate (Corning 7
059) A silicon oxide film 12 as an underlayer was deposited at 500 to 2500 ° by a plasma CVD method. Plasma C
Tetraethoxysilane (TEOS) and oxygen were used as source gases for VD. Next, plasma CVD
By the method, a substantially intrinsic amorphous silicon film was deposited at 1500 °. The formation of the base silicon oxide film and the amorphous silicon film is preferably performed continuously without exposing the substrate to the air in a film forming apparatus having two or more chambers. Then, at 430 ° C, 30 ~
After the dehydrogenation treatment for 60 minutes, the amorphous silicon film was changed to a crystalline silicon film by annealing at 600 ° C. for 24 to 48 hours. Then, this silicon film was patterned into island-shaped silicon regions 13, and a silicon oxide film 14 having a thickness of 1000 ° functioning as a gate insulating film was deposited by a plasma CVD method.
Further, an aluminum film having a thickness of 5
000Å deposited and patterned to form a gate electrode 1
5 was formed. (Fig. 1 (A))

【0022】その後、基板を3%の酒石酸のエチレング
リコール溶液に浸し、白金電極を負極、アルミニウムの
ゲイト電極15を陽極として、電流を通じ、陽極酸化を
おこなった。このとき、電流を一定に保ったまま、電圧
を220Vまで上昇させた。その結果、厚さ約2500
Åの陽極酸化物16がゲイト電極の回りに形成された。
以下では、この陽極酸化物とゲイト電極を併せてゲイト
電極部という。(図1(B))
Thereafter, the substrate was immersed in a 3% solution of tartaric acid in ethylene glycol, and anodization was performed by passing an electric current using the platinum electrode as a negative electrode and the aluminum gate electrode 15 as an anode. At this time, the voltage was increased to 220 V while keeping the current constant. As a result, a thickness of about 2500
The anodic oxide 16 of Å was formed around the gate electrode.
Hereinafter, the anodic oxide and the gate electrode are collectively referred to as a gate electrode portion. (FIG. 1 (B))

【0023】そして、プラズマドーピング法によって、
不純物元素、例えば燐、をシリコン領域にゲイト電極部
をマスクとして導入した。プラズマドーピングの条件
は、以下のようにおこなった。 ドーズ量:1×1015cm-2 加速電圧:80kV RFプラズマパワー:10〜20W この結果、ソース、ドレイン領域(不純物領域)17が
形成された。(図1(C))
Then, by the plasma doping method,
An impurity element, for example, phosphorus was introduced into the silicon region using the gate electrode as a mask. The conditions of the plasma doping were as follows. Dose amount: 1 × 10 15 cm −2 Acceleration voltage: 80 kV RF plasma power: 10 to 20 W As a result, source / drain regions (impurity regions) 17 were formed. (Fig. 1 (C))

【0024】次に、フッ化水素酸でエッチングして、ゲ
イト電極部の下に存在するもの以外の酸化珪素膜14を
除去した。そして、この状態でKrFエキシマーレーザ
ーを照射して、レーザー活性化をおこなった。レーザー
活性化の条件は以下の通り。 レーザーエネルギー密度:200mJ/cm2 ショット数:5 基板温度:300℃ 雰囲気:窒素100% レーザーのエネルギー密度は200mJ/cm2 と小さ
めであったが、シリコン膜が露出していたために十分に
活性化をおこなうことができた。ドーズ量が従来の1/
4以下であるにも関わらず、典型的には300〜500
Ω/□のシート抵抗が得られた。(図1(D))
Next, the silicon oxide film 14 other than that existing under the gate electrode was removed by etching with hydrofluoric acid. Then, a KrF excimer laser was irradiated in this state to activate the laser. The conditions for laser activation are as follows. Laser energy density: 200 mJ / cm 2 Number of shots: 5 Substrate temperature: 300 ° C. Atmosphere: 100% nitrogen Laser energy density was as small as 200 mJ / cm 2 , but was sufficiently activated because the silicon film was exposed. Was able to do. The dose is 1 /
Typically between 300 and 500, even though it is less than 4
A sheet resistance of Ω / □ was obtained. (Fig. 1 (D))

【0025】その後、層間絶縁物18として、プラズマ
CVD法によって、厚さ2000〜3000Åの酸化珪
素膜を堆積し、これにコンタクトホールを設けて、ソー
ス、ドレインの電極19を形成した。このようにして、
TFTが完成した。(図1(E))
Thereafter, a silicon oxide film having a thickness of 2000 to 3000 ° was deposited as an interlayer insulator 18 by a plasma CVD method, a contact hole was provided in the silicon oxide film, and source and drain electrodes 19 were formed. In this way,
The TFT is completed. (FIG. 1 (E))

【0026】得られたTFT(Nチャネル)の典型的な
移動度は50〜90cm2 /Vsであった。また、この
ようにして作製したTFTと従来の方法(ドーズ量:4
×1015cm-2、レーザーエネルギー:250mJ/c
2 、基板温度:室温、他は同一条件)で作製したTF
Tとの信頼性を比較する目的で、それぞれのTFTのソ
ースを接地し、ドレインとゲイトに25Vの電圧を1時
間印加したところ、従来のものでは、TFTのしきい値
の変動は1.6Vであり、また、ON電流の減少も60
%程度であったが、本実施例のものでは、前者は0.1
V以下、後者も10%以下であり、信頼性が向上したこ
とが確かめられた。
The typical mobility of the obtained TFT (N-channel) was 50 to 90 cm 2 / Vs. In addition, the TFT manufactured in this manner and a conventional method (dose amount: 4
× 10 15 cm -2 , laser energy: 250 mJ / c
m 2 , substrate temperature: room temperature, other conditions were the same)
For the purpose of comparing the reliability with T, the source of each TFT was grounded, and a voltage of 25 V was applied to the drain and the gate for 1 hour. And the ON current decreases by 60
%, But in the case of this embodiment, the former is 0.1%.
V or less, and the latter was also 10% or less, confirming that the reliability was improved.

【0027】〔実施例3〕 本発明を用いてTFTを作
製する例を図2を用いて説明する。基板(コーニング7
059)21上にスパッタ法によって下地の酸化珪素膜
22を500〜2500Å堆積した。スパッタ雰囲気
は、酸素とアルゴンとし、酸素の濃度を50%以上とし
た。さらに、ニッケルをターゲットとして、弱い(〜2
0W)窒素プラズマによってスパッタリングを1〜5分
おこない、ついで、プラズマCVD法によって、実質的
に真性なアモルファスシリコン膜を1500Å堆積し
た。この一連の工程においては、3つ以上のチャンバー
を有する装置において、基板を大気にさらすことなく連
続的におこなうことが好ましい。その後、430℃で3
0〜60分の脱水素処理の後、550℃で2〜4時間ア
ニールすることによって、アモルファスシリコン膜を結
晶性のシリコン膜に変化させた。そして、このシリコン
膜をパターニングして、島状シリコン領域23とし、さ
らに、プラズマCVD法によって、ゲイト絶縁膜として
機能する厚さ1000Åの酸化珪素膜24を堆積した。
さらに、真空蒸着法によって、アルミニウム膜を厚さ5
000Å堆積し、これをパターニングしてゲイト電極2
5を形成した。(図2(A))
Embodiment 3 An example of manufacturing a TFT using the present invention will be described with reference to FIGS. Substrate (Corning 7
059) An underlying silicon oxide film 22 was deposited on 21 by 500 to 2500 ° by sputtering. The sputtering atmosphere was oxygen and argon, and the oxygen concentration was 50% or more. Furthermore, a weak (~ 2
0W) Sputtering was performed by nitrogen plasma for 1 to 5 minutes, and a substantially intrinsic amorphous silicon film was deposited at 1500 ° by a plasma CVD method. In this series of steps, it is preferable to perform the process continuously in a device having three or more chambers without exposing the substrate to the atmosphere. Then, at 430 ° C, 3
After the dehydrogenation treatment for 0 to 60 minutes, the amorphous silicon film was changed to a crystalline silicon film by annealing at 550 ° C. for 2 to 4 hours. Then, this silicon film was patterned into island-like silicon regions 23, and a silicon oxide film 24 having a thickness of 1000 ° functioning as a gate insulating film was deposited by a plasma CVD method.
Further, an aluminum film having a thickness of 5
2,000 deposited and patterned to form a gate electrode 2
5 was formed. (Fig. 2 (A))

【0028】その後、基板を3%の酒石酸のエチレング
リコール溶液に浸し、白金電極を負極、アルミニウムの
ゲイト電極25を陽極として、電流を通じ、陽極酸化を
おこなった。このとき、電流を一定に保ったまま、電圧
を220Vまで上昇させた。その結果、厚さ約2500
Åの陽極酸化物26がゲイト電極の回りに形成された。
以下では、この陽極酸化物とゲイト電極を併せてゲイト
電極部という。(図2(B))
Thereafter, the substrate was immersed in a 3% solution of tartaric acid in ethylene glycol, and anodic oxidation was performed by passing a current using the platinum electrode as a negative electrode and the aluminum gate electrode 25 as an anode. At this time, the voltage was increased to 220 V while keeping the current constant. As a result, a thickness of about 2500
An anodized oxide 26 was formed around the gate electrode.
Hereinafter, the anodic oxide and the gate electrode are collectively referred to as a gate electrode portion. (FIG. 2 (B))

【0029】そして、プラズマドーピング法によって、
不純物元素、例えば燐、をシリコン領域にゲイト電極部
をマスクとして導入した。プラズマドーピングの条件
は、以下のようにおこなった。 ドーズ量:2×1015cm-2 加速電圧:80kV RFプラズマパワー:10〜20W この結果、ソース、ドレイン領域(不純物領域)27が
形成された。(図2(C))
Then, by the plasma doping method,
An impurity element, for example, phosphorus was introduced into the silicon region using the gate electrode as a mask. The conditions of the plasma doping were as follows. Dose: 2 × 10 15 cm −2 Acceleration voltage: 80 kV RF plasma power: 10 to 20 W As a result, source / drain regions (impurity regions) 27 were formed. (Fig. 2 (C))

【0030】次に、KrFエキシマーレーザーを照射し
て、レーザー活性化をおこなった。レーザー活性化の条
件は以下の通り。 レーザーエネルギー密度:250mJ/cm2 ショット数:5 基板温度:300℃ 雰囲気:窒素100% ドーズ量が従来の1/2以下であるにも関わらず、典型
的には300〜500Ω/□のシート抵抗が得られた。
(図2(D))
Next, a KrF excimer laser was irradiated to activate the laser. The conditions for laser activation are as follows. Laser energy density: 250 mJ / cm 2 Number of shots: 5 Substrate temperature: 300 ° C. Atmosphere: Nitrogen 100% Despite the dose amount is 以下 or less of the conventional, the sheet resistance is typically 300 to 500 Ω / □. was gotten.
(FIG. 2 (D))

【0031】その後、層間絶縁物28として、プラズマ
CVD法によって、厚さ2000〜3000Åの酸化珪
素膜を堆積し、これにコンタクトホールを設けて、ソー
ス、ドレインの電極29を形成した。このようにして、
TFTが完成した。(図2(E))
Thereafter, a silicon oxide film having a thickness of 2000 to 3000 ° was deposited as an interlayer insulator 28 by a plasma CVD method, a contact hole was provided in the silicon oxide film, and a source / drain electrode 29 was formed. In this way,
The TFT is completed. (FIG. 2 (E))

【0032】得られたTFT(Nチャネル)の典型的な
移動度は70〜140cm2 /Vsであった。実施例2
の場合と同様に、本実施例によって作製したTFTと従
来の方法によって作製したTFTとの信頼性試験をおこ
なったところ、本実施例のTFTが優っていることが明
らかになった。
The typical mobility of the obtained TFT (N-channel) was 70 to 140 cm 2 / Vs. Example 2
As in the case of the above, when a reliability test was performed on the TFT manufactured according to this embodiment and the TFT manufactured according to the conventional method, it was found that the TFT according to this embodiment was superior.

【0033】[0033]

【発明の効果】本発明によって直接、間接にもたらされ
る効果は、(1)高エネルギーイオン照射等の手段によ
って不純物を導入されたシリコン半導体のパルスレーザ
ー活性化において、結晶の欠陥を減らし、信頼性を高め
ること、(2)ドーズ量を減らすことによって、量産性
が向上すること、(3)ドーズ量を減らすことによっ
て、信頼性が向上すること、(4)レーザー活性化に必
要なエネルギー密度を低下させることによって、量産性
が向上すること、(5)TFT等の薄膜半導体装置の作
製において、セルフアライン(自己整合)的に不純物を
導入された部分のレーザー活性化に際して、ストレスを
減少させ、よって信頼性を向上させること、である。こ
のように本発明は多くの効果を有し、工業的な価値は絶
大である。
The effects of the present invention, directly and indirectly, are as follows: (1) In the pulse laser activation of a silicon semiconductor doped with impurities by means of high energy ion irradiation or the like, crystal defects are reduced and reliability is improved. (2) Improve mass productivity by reducing dose, (3) Improve reliability by reducing dose, (4) Reduce energy density required for laser activation. (5) In manufacturing a thin film semiconductor device such as a TFT, stress is reduced when laser is activated in a portion where impurities are introduced in a self-aligned manner (self-alignment). Therefore, it is to improve reliability. As described above, the present invention has many effects, and has a great industrial value.

【図面の簡単な説明】[Brief description of the drawings]

【図1】 実施例2におけるTFTの作製工程図(断面
図)を示す。
FIG. 1 shows a manufacturing process diagram (cross-sectional view) of a TFT in Example 2.

【図2】 実施例3におけるTFTの作製工程図(断面
図)を示す。
FIG. 2 shows a manufacturing process diagram (cross-sectional view) of a TFT in Example 3.

【図3】 シリコン膜のシート抵抗の基板温度依存性を
示す。
FIG. 3 shows the substrate temperature dependence of the sheet resistance of a silicon film.

【図4】 シリコン膜のシート抵抗のドーズ量依存性を
示す。
FIG. 4 shows the dose dependence of the sheet resistance of a silicon film.

【図5】 シリコン膜のシート抵抗のドーズ量依存性を
示す。
FIG. 5 shows the dose dependence of the sheet resistance of a silicon film.

【符号の説明】[Explanation of symbols]

11、21・・・基板(コーニング7059) 12、22・・・下地膜(酸化珪素) 13、23・・・島状シリコン膜 14、24・・・ゲイト絶縁膜(酸化珪素) 15、25・・・ゲイト電極(アルミニウム) 16、26・・・陽極酸化物(酸化アルミニウム) 17、27・・・不純物領域(ソース、ドレイン) 18、28・・・層間絶縁物(酸化珪素) 19、29・・・ソース、ドレイン電極 11, 21 ... substrate (Corning 7059) 12, 22 ... base film (silicon oxide) 13, 23 ... island-like silicon film 14, 24 ... gate insulating film (silicon oxide) 15, 25 ..Gate electrodes (aluminum) 16, 26 ... anodized oxide (aluminum oxide) 17, 27 ... impurity regions (source, drain) 18, 28 ... interlayer insulator (silicon oxide) 19, 29 ..Source and drain electrodes

─────────────────────────────────────────────────────
────────────────────────────────────────────────── ───

【手続補正書】[Procedure amendment]

【提出日】平成12年3月6日(2000.3.6)[Submission date] March 6, 2000 (200.3.6)

【手続補正1】[Procedure amendment 1]

【補正対象書類名】明細書[Document name to be amended] Statement

【補正対象項目名】特許請求の範囲[Correction target item name] Claims

【補正方法】変更[Correction method] Change

【補正内容】[Correction contents]

【特許請求の範囲】[Claims]

【請求項4】基板上にTEOSを用いて酸化珪素膜を形
成し、前記酸化珪素膜上にアモルファスシリコン膜を形
成し、前記アモルファスシリコン膜を脱水素処理し、前
記アモルファスシリコン膜を結晶化して結晶性シリコン
膜とし、前記結晶性シリコン膜上に絶縁膜を形成し、前
記絶縁膜上にゲイト電極を形成し、前記ゲイト電極をマ
スクとして不純物を導入する半導体装置作製方法であ
って、前記酸化珪素膜とアモルファスシリコン膜は2つ
以上のチャンバーを有する成膜装置において、連続的に
成膜することを特徴とする半導体装置作製方法。 ─────────────────────────────────────────────────────
4. A silicon oxide film is formed on a substrate by using TEOS, an amorphous silicon film is formed on the silicon oxide film, the amorphous silicon film is dehydrogenated, and the amorphous silicon film is crystallized. a crystalline silicon film, an insulating film is formed on the crystalline silicon film, said insulating film a gate electrode formed on said gate electrodes a method for manufacturing a semiconductor device you introduce impurities as a mask A method of manufacturing a semiconductor device, wherein the silicon oxide film and the amorphous silicon film are continuously formed in a film forming apparatus having two or more chambers. ────────────────────────────────────────────────── ───

【手続補正書】[Procedure amendment]

【提出日】平成12年3月6日(2000.3.6)[Submission date] March 6, 2000 (200.3.6)

【手続補正1】[Procedure amendment 1]

【補正対象書類名】明細書[Document name to be amended] Statement

【補正対象項目名】特許請求の範囲[Correction target item name] Claims

【補正方法】変更[Correction method] Change

【補正内容】[Correction contents]

【特許請求の範囲】[Claims]

───────────────────────────────────────────────────── フロントページの続き (72)発明者 張 宏勇 神奈川県厚木市長谷398番地 株式会社半 導体エネルギー研究所内 (72)発明者 山崎 舜平 神奈川県厚木市長谷398番地 株式会社半 導体エネルギー研究所内 ──────────────────────────────────────────────────の Continuing on the front page (72) Inventor Hiroyuki Zhang 398 Hase, Hase, Atsugi-shi, Kanagawa Inside the Semi-Conductor Energy Laboratory Co., Ltd. Inside

Claims (4)

【特許請求の範囲】[Claims] 【請求項1】基板上にTEOSを用いて酸化珪素膜を形
成し、 前記酸化珪素膜上にアモルファスシリコン膜を形成し、 前記アモルファスシリコン膜を結晶化する半導体装置作
製方法であって、 前記酸化珪素膜と前記アモルファスシリコン膜は2つ以
上のチャンバーを有する成膜装置において、連続的に形
成することを特徴とする半導体装置作製方法。
1. A method for manufacturing a semiconductor device, comprising: forming a silicon oxide film on a substrate by using TEOS; forming an amorphous silicon film on the silicon oxide film; and crystallizing the amorphous silicon film. A method for manufacturing a semiconductor device, wherein a silicon film and the amorphous silicon film are continuously formed in a film forming apparatus having two or more chambers.
【請求項2】基板上にTEOSを用いて酸化珪素膜を形
成し、 前記酸化珪素膜上にアモルファスシリコン膜を形成し、 前記アモルファスシリコン膜を脱水素処理し、 前記アモルファスシリコン膜を結晶化する半導体装置作
製方法であって、 前記酸化珪素膜と前記アモルファスシリコン膜は2つ以
上のチャンバーを有する成膜装置において、連続的に形
成することを特徴とする半導体装置作製方法。
2. A silicon oxide film is formed on a substrate using TEOS, an amorphous silicon film is formed on the silicon oxide film, the amorphous silicon film is dehydrogenated, and the amorphous silicon film is crystallized. A method for manufacturing a semiconductor device, wherein the silicon oxide film and the amorphous silicon film are continuously formed in a film formation apparatus having two or more chambers.
【請求項3】基板上にTEOSを用いて酸化珪素膜を形
成し、 前記酸化珪素膜上にアモルファスシリコン膜を形成し、 前記アモルファスシリコン膜を結晶化して結晶性シリコ
ン膜とし、 前記結晶性シリコン膜上に絶縁膜を形成し、 前記絶縁膜上にゲイト電極を形成し、 前記ゲイト電極をマスクとして前記結晶性シリコン膜に
不純物を導入し、 前記ゲイト電極上及び前記絶縁膜上に層間絶縁膜を形成
する半導体装置作製方法であって、 前記酸化珪素膜とアモルファスシリコン膜は2つ以上の
チャンバーを有する成膜装置において、連続的に形成す
ることを特徴とする半導体装置作製方法。
3. A silicon oxide film is formed on a substrate by using TEOS, an amorphous silicon film is formed on the silicon oxide film, and the amorphous silicon film is crystallized into a crystalline silicon film. Forming an insulating film on the film; forming a gate electrode on the insulating film; introducing impurities into the crystalline silicon film using the gate electrode as a mask; and forming an interlayer insulating film on the gate electrode and the insulating film. Wherein the silicon oxide film and the amorphous silicon film are continuously formed in a film forming apparatus having two or more chambers.
【請求項4】基板上にTEOSを用いて酸化珪素膜を形
成し、 前記酸化珪素膜上にアモルファスシリコン膜を形成し、 前記アモルファスシリコン膜を脱水素処理し、 前記アモルファスシリコン膜を結晶化して結晶性シリコ
ン膜とし、 前記結晶性シリコン膜上に絶縁膜を形成し、 前記絶縁膜上にゲイト電極を形成し、 前記ゲイト電極をマスクとして不純物を導入し、 前記ゲイト電極上及び前記絶縁膜上に層間絶縁膜を形成
する半導体装置作製方法であって、 前記酸化珪素膜とアモルファスシリコン膜は2つ以上の
チャンバーを有する成膜装置において、連続的に成膜す
ることを特徴とする半導体装置作製方法。
4. A silicon oxide film is formed on a substrate using TEOS, an amorphous silicon film is formed on the silicon oxide film, the amorphous silicon film is dehydrogenated, and the amorphous silicon film is crystallized. Forming a crystalline silicon film, forming an insulating film on the crystalline silicon film, forming a gate electrode on the insulating film, introducing impurities using the gate electrode as a mask, on the gate electrode and on the insulating film. A method for manufacturing a semiconductor device, comprising: forming a silicon oxide film and an amorphous silicon film continuously in a film forming apparatus having two or more chambers. Method.
JP2000028449A 2000-01-01 2000-02-04 Preparation of semiconductor device Pending JP2000200752A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2000028449A JP2000200752A (en) 2000-01-01 2000-02-04 Preparation of semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2000028449A JP2000200752A (en) 2000-01-01 2000-02-04 Preparation of semiconductor device

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
JP5040572A Division JPH06232069A (en) 1993-02-04 1993-02-04 Manufacture of semiconductor device

Publications (1)

Publication Number Publication Date
JP2000200752A true JP2000200752A (en) 2000-07-18

Family

ID=18553847

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2000028449A Pending JP2000200752A (en) 2000-01-01 2000-02-04 Preparation of semiconductor device

Country Status (1)

Country Link
JP (1) JP2000200752A (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2011014914A (en) * 2010-07-20 2011-01-20 Emd:Kk Impurity activation method, and semiconductor device manufacturing method

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2011014914A (en) * 2010-07-20 2011-01-20 Emd:Kk Impurity activation method, and semiconductor device manufacturing method

Similar Documents

Publication Publication Date Title
JPH06232069A (en) Manufacture of semiconductor device
US6093935A (en) Transistor and method for manufacturing the same
US5858823A (en) Semiconductor circuit for electro-optical device and method of manufacturing the same
US5677549A (en) Semiconductor device having a plurality of crystalline thin film transistors
JP3254072B2 (en) Method for manufacturing semiconductor device
US20010000154A1 (en) Thin film type monolithic semiconductor device
US20030124782A1 (en) Insulated gate semiconductor device and process for fabricating the same
US7394130B2 (en) Transistor and method for manufacturing the same
JP3869189B2 (en) Method for manufacturing thin film transistor
JP2700277B2 (en) Method for manufacturing thin film transistor
JP4657361B2 (en) Semiconductor device
JPH0870129A (en) Semiconductor device and its fabrication
JPH08339960A (en) Preparation of semiconductor device
JP2762219B2 (en) Semiconductor device and manufacturing method thereof
JP2000200752A (en) Preparation of semiconductor device
JP3594866B2 (en) Method for manufacturing semiconductor device
JPS6230314A (en) Manufacture of crystalline semiconductor thin film
JP2000068518A (en) Manufacture of thin-film transistor
JP3897836B2 (en) Method for manufacturing semiconductor device
JP2734359B2 (en) Thin film transistor and method of manufacturing the same
JP4036278B2 (en) Ion doping equipment
JP3318551B2 (en) Thin film transistor
JP3330923B2 (en) Method for manufacturing semiconductor circuit
JP2002175984A (en) Method of manufacturing semiconductor device
JP3330922B2 (en) Method for manufacturing semiconductor circuit