JPH0870129A - Semiconductor device and its fabrication - Google Patents

Semiconductor device and its fabrication

Info

Publication number
JPH0870129A
JPH0870129A JP6227358A JP22735894A JPH0870129A JP H0870129 A JPH0870129 A JP H0870129A JP 6227358 A JP6227358 A JP 6227358A JP 22735894 A JP22735894 A JP 22735894A JP H0870129 A JPH0870129 A JP H0870129A
Authority
JP
Japan
Prior art keywords
thin film
semiconductor
semiconductor device
region
silicon
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP6227358A
Other languages
Japanese (ja)
Other versions
JP3326020B2 (en
Inventor
Shunpei Yamazaki
舜平 山崎
Satoshi Teramoto
聡 寺本
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Energy Laboratory Co Ltd
Original Assignee
Semiconductor Energy Laboratory Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Energy Laboratory Co Ltd filed Critical Semiconductor Energy Laboratory Co Ltd
Priority to JP22735894A priority Critical patent/JP3326020B2/en
Priority to TW088103275A priority patent/TW395008B/en
Priority to TW084108875A priority patent/TW403993B/en
Priority to CNB011034432A priority patent/CN1156913C/en
Priority to CNB2004100435300A priority patent/CN100379023C/en
Priority to CN95117182A priority patent/CN1078386C/en
Priority to KR1019950027076A priority patent/KR100270367B1/en
Publication of JPH0870129A publication Critical patent/JPH0870129A/en
Priority to US08/769,113 priority patent/US5858823A/en
Application granted granted Critical
Publication of JP3326020B2 publication Critical patent/JP3326020B2/en
Priority to US13/540,143 priority patent/US20120268681A1/en
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Landscapes

  • Thin Film Transistor (AREA)
  • Recrystallisation Techniques (AREA)

Abstract

PURPOSE: To obtain a thin film transistor having characteristics identical to those of a transistor employing single crystal silicon. CONSTITUTION: An amorphous silicon film formed on a glass substrate 101 is irradiated with laser light while being heated at 450 deg.C or above to form a mono-domain region 104. That region can be considered equivalent to a single crystal. When the region shown at 104 is employed in the formation of an active layer 106, a thin film transistor having characteristics identical to those of a transistor employing a single crystal silicon can be obtained.

Description

【発明の詳細な説明】Detailed Description of the Invention

【0001】[0001]

【産業上の利用分野】本明細書で開示する発明は、薄膜
半導体装置、特に薄膜トランジスタの構成およびその作
製方法に関する。
BACKGROUND OF THE INVENTION 1. Field of the Invention The invention disclosed in this specification relates to a thin film semiconductor device, and more particularly to a structure of a thin film transistor and a manufacturing method thereof.

【0002】[0002]

【従来の技術】近年、ガラスや石英基板上に薄膜半導体
を用いたトランジスタ(薄膜トランジスタと称される)
を形成する技術が研究されている。特に薄膜半導体とし
て非晶質珪素(アモルファスシリコン)を用いた技術
は、実用化されており、アクティブマトリクス型の液晶
表示装置等に利用されている。
2. Description of the Related Art In recent years, a transistor using a thin film semiconductor on a glass or quartz substrate (referred to as a thin film transistor)
Techniques for forming the are studied. In particular, a technique using amorphous silicon as a thin film semiconductor has been put to practical use and is used for an active matrix type liquid crystal display device and the like.

【0003】しかしながら、非晶質珪素を用いた薄膜ト
ランジスタは、その特性が低いという問題がある。例え
ば、アクティブマトリクス型の液晶表示装置の表示機能
としてより高い機能を求めようとする場合、非晶質珪素
膜を用いた薄膜トランジスタでは、その特性が低すぎ
る。
However, a thin film transistor using amorphous silicon has a problem that its characteristics are low. For example, when a higher display function of an active matrix liquid crystal display device is desired, the characteristics of a thin film transistor using an amorphous silicon film are too low.

【0004】また非晶質珪素膜を結晶化させた結晶性珪
素膜を用いて薄膜トランジスタを構成する技術が知られ
ている。この技術は、非晶質珪素膜の形成後に加熱処理
やレーザー光の照射を行うことにより、非晶質珪素膜を
結晶性珪素膜に変成するものである。非晶質珪素膜を結
晶化させることによって得られる結晶性珪素膜は、一般
に多結晶構造あるいは微結晶構造を有している。
There is also known a technique of forming a thin film transistor by using a crystalline silicon film obtained by crystallizing an amorphous silicon film. This technique transforms an amorphous silicon film into a crystalline silicon film by performing heat treatment or laser light irradiation after forming the amorphous silicon film. A crystalline silicon film obtained by crystallizing an amorphous silicon film generally has a polycrystalline structure or a microcrystalline structure.

【0005】結晶性珪素膜を用いて薄膜トランジスタを
構成した場合、非晶質珪素膜を用いた場合に比較して、
はるかに高い特性を得ることができる。例えば、薄膜ト
ランジスタの特性を評価する一つの指標である移動度で
見た場合、非晶質珪素膜を用いた薄膜トランジスタでは
移動度が1〜2cm2 /Vs以下であるが、結晶性珪素
膜を用いた薄膜トランジスタでは、100cm2 /Vs
程度以上とすることができる。
When a thin film transistor is formed by using a crystalline silicon film, as compared with the case where an amorphous silicon film is used,
Much higher characteristics can be obtained. For example, in terms of mobility, which is one index for evaluating the characteristics of thin film transistors, a thin film transistor using an amorphous silicon film has a mobility of 1 to 2 cm 2 / Vs or less, but a crystalline silicon film is used. In the thin film transistor, 100 cm 2 / Vs
It can be more or less.

【0006】しかしながら、非晶質珪素膜を結晶化する
ことによって得られた結晶性珪素膜は、多結晶構造を有
しており、結晶粒界に起因する数々の問題があった。例
えば、結晶粒界を経由して移動してしまうキャリアが存
在するために、薄膜トランジスタの耐圧が大きく制限さ
れてしまうという問題である。また、高速動作を行わす
場合等に特性の変化や劣化が起こりやすいという問題が
ある。また、結晶粒界を経由して移動してしまうキャリ
アが存在するために、薄膜トランジスタがOFF時にお
けるリーク電流(漏れ電流)が多くなってしまうという
問題がある。
However, the crystalline silicon film obtained by crystallizing the amorphous silicon film has a polycrystalline structure, and has various problems due to crystal grain boundaries. For example, there is a problem in that the withstand voltage of the thin film transistor is greatly limited because there are carriers that move through the crystal grain boundaries. In addition, there is a problem that characteristics change or deterioration is likely to occur when performing high-speed operation. In addition, there is a problem that the leakage current (leakage current) increases when the thin film transistor is turned off because there are carriers that move through the crystal grain boundaries.

【0007】またアクティブマトリクス型の液晶表示装
置をより集積化した形で構成しようとする場合、画素領
域のみでなく、周辺回路をも1枚のガラス基板上に形成
してしまうことが望まれる。このような場合、マトリク
ス状に数十万個配置された画素トランジスタを駆動する
ために、周辺回路に配置された薄膜トランジスタには大
電流を扱えることが要求される。
Further, when the active matrix type liquid crystal display device is to be constructed in a more integrated form, it is desired that not only the pixel region but also the peripheral circuit be formed on one glass substrate. In such a case, in order to drive hundreds of thousands of pixel transistors arranged in a matrix, the thin film transistors arranged in the peripheral circuit are required to be able to handle a large current.

【0008】大電流を取り扱うことのできる薄膜トラン
ジスタを得るには、チャネル幅を大きくした構造を採用
する必要がある。しかしながら、多結晶珪素薄膜や微結
晶珪素薄膜を用いた薄膜トランジスタでは、そのチャネ
ル幅を広くしても耐圧の問題から実用にならないという
問題があった。またしきい値の変動等が大きく、実用的
ではないという問題がある。
In order to obtain a thin film transistor capable of handling a large current, it is necessary to adopt a structure having a large channel width. However, a thin film transistor using a polycrystalline silicon thin film or a microcrystalline silicon thin film has a problem that it cannot be put into practical use due to the problem of withstand voltage even if the channel width thereof is widened. Further, there is a problem that the fluctuation of the threshold value is large and it is not practical.

【0009】[0009]

【発明が解決しようとする課題】本明細書で開示する発
明は、結晶粒界の影響を受けない薄膜トランジスタを提
要することを目的とする。また、本明細書で開示する発
明の他の目的は、耐圧が高く大電流を扱うことのできる
薄膜トランジスタを提供することを目的とする。また、
本明細書で開示する発明の他の目的は、特性の劣化や変
動の無い薄膜トランジスタを提供することを目的とす
る。また、本明細書で開示する発明の他の目的は、単結
晶半導体を用いた場合と同様な特性を有する薄膜トラン
ジスタを提供することを目的とする。
SUMMARY OF THE INVENTION An object of the invention disclosed in the present specification is to provide a thin film transistor which is not affected by crystal grain boundaries. Another object of the invention disclosed in this specification is to provide a thin film transistor which has a high withstand voltage and can handle a large current. Also,
Another object of the invention disclosed in this specification is to provide a thin film transistor without deterioration or fluctuation of characteristics. Another object of the invention disclosed in this specification is to provide a thin film transistor having characteristics similar to those of the case of using a single crystal semiconductor.

【0010】[0010]

【課題を解決するための手段】本明細書で開示する発明
の一つは、絶縁表面を有する基板上に形成された薄膜半
導体を用いた半導体装置であって、前記薄膜半導体は結
晶性を有しており、かつ水素またはハロゲン元素を含有
し、前記半導体装置の活性層を形成する前記薄膜半導体
中には結晶粒界が存在していないことを特徴とする。
One of the inventions disclosed in the present specification is a semiconductor device using a thin film semiconductor formed on a substrate having an insulating surface, wherein the thin film semiconductor has crystallinity. And contains hydrogen or a halogen element, and there is no crystal grain boundary in the thin film semiconductor forming the active layer of the semiconductor device.

【0011】他の発明の構成は、絶縁表面を有する基板
上に形成された薄膜半導体を用いた半導体装置であっ
て、前記薄膜半導体は結晶性を有しており、前記半導体
装置の活性層を形成する前記薄膜半導体中には結晶粒界
が存在しておらず、かつ中和されるべき点欠陥を1×1
16cm-3以上有し、前記点欠陥を中和すべき水素また
はハロゲン元素を1×1015〜1×1020cm-3の濃度
で含有し、ていることを特徴とする。
Another structure of the invention is a semiconductor device using a thin film semiconductor formed on a substrate having an insulating surface, wherein the thin film semiconductor has crystallinity, and an active layer of the semiconductor device is formed. There is no grain boundary in the thin film semiconductor to be formed, and the point defects to be neutralized are 1 × 1.
It is characterized by containing 0 16 cm -3 or more and containing hydrogen or a halogen element for neutralizing the point defects in a concentration of 1 × 10 15 to 1 × 10 20 cm -3 .

【0012】一般に溶融した珪素から作製される単結晶
珪素ウエハーに存在する点欠陥は、計測限界以下(1×
1015cm-3)以下である。この意味で本明細書で開示
する薄膜状を有し、結晶粒界が存在しない領域(モノド
メイン領域)は、従来より公知の単結晶珪素ウエハーと
は異なるものであるといえる。
Generally, the point defects existing in a single crystal silicon wafer made of molten silicon are below the measurement limit (1 ×
10 15 cm -3 ) or less. In this sense, it can be said that the region having a thin film shape disclosed in the present specification and having no crystal grain boundary (monodomain region) is different from a conventionally known single crystal silicon wafer.

【0013】また本明細書で開示する薄膜珪素半導体に
は、炭素及び窒素の原子が1×1016cm-3〜5×10
18cm-3の濃度で含まれており、かつ酸素の原子が1×
1017cm-3〜5×1019cm-3の濃度で含まれてい
る。
In the thin film silicon semiconductor disclosed in the present specification, atoms of carbon and nitrogen are 1 × 10 16 cm −3 to 5 × 10 5.
It is contained at a concentration of 18 cm -3 and contains 1 x oxygen atom.
It is contained at a concentration of 10 17 cm −3 to 5 × 10 19 cm −3 .

【0014】また本明細書で開示する薄膜珪素半導体
は、その厚さが200Å〜2000Åである。これは、
プラズマCVD法や減圧熱CVD法で成膜された薄膜状
の非晶質珪素膜を出発膜としてしていることに起因す
る。また前述の中和されるべき点欠陥の存在(不対結合
手)の存在も出発膜がCVD法で成膜された薄膜珪素半
導体であることに起因する。
The thin film silicon semiconductor disclosed in the present specification has a thickness of 200Å to 2000Å. this is,
This is because the thin film amorphous silicon film formed by the plasma CVD method or the low pressure thermal CVD method is used as the starting film. The existence of the point defects (dangling bonds) to be neutralized as described above also results from the fact that the starting film is a thin film silicon semiconductor formed by the CVD method.

【0015】また本明細書で開示する薄膜珪素半導体に
おいて、その作製工程において、珪素の結晶化を助長す
る金属元素を利用することは有効である。この金属元素
としては、Fe、Co、Ni、Ru、Rh、Pd、O
s、Ir、Pt、Cu、Zn、Ag、Auから選ばれた
一種または複数種類の元素を用いることができる。これ
らの元素は珪素に対して進入型の性質を有しており、加
熱処理やレーザー光の照射を行うことによって珪素膜中
に拡散していく。上記元素の中で特に顕著な効果を得る
ことができる元素はNi(ニッケル)である。
In the thin film silicon semiconductor disclosed in the present specification, it is effective to utilize a metal element that promotes crystallization of silicon in the manufacturing process thereof. As the metal element, Fe, Co, Ni, Ru, Rh, Pd, O
One or more elements selected from s, Ir, Pt, Cu, Zn, Ag and Au can be used. These elements have an invasion property with respect to silicon, and diffuse into the silicon film by performing heat treatment or laser light irradiation. Among the above elements, Ni (nickel) is an element that can obtain a particularly remarkable effect.

【0016】これら金属元素を導入するには、非晶質珪
素膜の上面または下面に接して金属元素単体または金属
元素を含む層を形成し、しかる後に加熱しつつのレーザ
ー光の照射を行えばよい。また、加熱処理をした後にレ
ーザー光を照射するのでもよい。
In order to introduce these metal elements, a metal element alone or a layer containing the metal element is formed in contact with the upper surface or the lower surface of the amorphous silicon film, and then laser light irradiation is performed while heating. Good. Further, laser light may be irradiated after the heat treatment.

【0017】最終的に膜中に残存する上記結晶化を助長
する金属元素の濃度は、1×1016cm-3〜5×1019
cm-3となるようにする必要がある。これは、この濃度
範囲よりも金属元素の濃度が高い場合、半導体としての
特性が阻害され、デバイスとしての機能が損なわれてし
まい、またこの濃度範囲よりも金属元素の濃度が低い場
合、結晶化を助長する作用が得られないからである。
Finally, the concentration of the metal element that promotes the crystallization that remains in the film is 1 × 10 16 cm −3 to 5 × 10 19.
It needs to be cm -3 . This is because when the concentration of the metal element is higher than this concentration range, the characteristics as a semiconductor are impaired and the function as a device is impaired, and when the concentration of the metal element is lower than this concentration range, crystallization occurs. This is because the action of promoting

【0018】他の発明の構成は、絶縁表面を有する基板
上に形成された薄膜半導体で活性層を構成した半導体装
置であって、前記薄膜半導体は結晶性を有しており、前
記活性層はソース領域とドレイン領域とチャネル形領域
とを有し、前記チャネル形成領域中には結晶粒界が存在
していないことを特徴とする半導体装置。
Another structure of the invention is a semiconductor device in which an active layer is formed of a thin film semiconductor formed on a substrate having an insulating surface, wherein the thin film semiconductor has crystallinity, and the active layer is A semiconductor device having a source region, a drain region, and a channel-shaped region, wherein no crystal grain boundary exists in the channel formation region.

【0019】上記構成は、チャネル形成領域をモノドメ
イン領域とすることを特徴とするものである。上記構成
のように、少なくともチャネル形成領域中において結晶
粒界が存在しない構成とすることによって、高い特性を
有する薄膜トランジスタを得ることができる。これは、
結晶粒界の存在に起因するキャリアの散乱、特性の変
動、特性の劣化が無くなるためである。
The above structure is characterized in that the channel forming region is a monodomain region. A thin film transistor having high characteristics can be obtained by employing a structure in which crystal grain boundaries do not exist at least in the channel formation region as in the above structure. this is,
This is because carrier scattering, characteristic variation, and characteristic deterioration due to the presence of crystal grain boundaries are eliminated.

【0020】勿論、ソース領域およびドレイン領域をも
含めた活性層全体をモノドメイン領域とすることはより
好ましい。
Of course, it is more preferable that the entire active layer including the source region and the drain region is a monodomain region.

【0021】他の発明の構成は、絶縁表面を有する基板
上に形成された薄膜半導体で活性層を構成した半導体装
置であって、前記薄膜半導体は結晶性を有しており、前
記活性層はソース領域とドレイン領域とチャネル形領域
とを有し、前記チャネル形成領域中には結晶粒界が存在
しておらず、前記チャネル形成領域中には点欠陥が1×
1016cm-3以上存在していることを特徴とする。
Another structure of the invention is a semiconductor device in which an active layer is formed of a thin film semiconductor formed on a substrate having an insulating surface, wherein the thin film semiconductor has crystallinity, and the active layer is It has a source region, a drain region, and a channel-shaped region, no grain boundaries exist in the channel formation region, and 1 × point defects exist in the channel formation region.
It is characterized by the presence of 10 16 cm -3 or more.

【0022】他の発明の構成は、絶縁表面を有する基板
上に非晶質珪素膜を形成する工程と、450℃〜750
℃の温度に加熱した状態でレーザー光または強光を照射
し、スピン密度が1×1015〜1×1019cm-3の結晶
性を有する薄膜珪素半導体を形成する工程と、を有する
ことを特徴とする。
According to another aspect of the invention, a step of forming an amorphous silicon film on a substrate having an insulating surface, and 450.degree. C. to 750.degree.
Irradiating a laser beam or intense light in a state of being heated to a temperature of ℃ to form a crystalline thin film silicon semiconductor having a spin density of 1 × 10 15 to 1 × 10 19 cm -3. Characterize.

【0023】本明細書で開示するモノデメイン領域を形
成するには、加熱しつつレーザー光の照射を行うことが
有用である。この際、加熱の温度を450℃〜750
度、好ましくは、500℃〜600℃の温度範囲に試料
(被形成面)を加熱した状態でレーザー光を照射するこ
とが重要である。なおレーザー光の他に赤外光等の強光
を照射するのでもよい。
To form the monodomain region disclosed in this specification, it is useful to perform irradiation with laser light while heating. At this time, the heating temperature is 450 ° C to 750 ° C.
It is important to irradiate the laser beam with the sample (formation surface) heated to a temperature range of preferably 500 to 600 ° C. In addition to laser light, intense light such as infrared light may be irradiated.

【0024】また前述の珪素の結晶化を助長する金属元
素を導入した場合において、レーザー光の照射の前に加
熱処理を行い、結晶化または結晶核の生成を行うことは
有効である。またレーザー光の照射の後に加熱処理を行
うことは、膜中の欠陥を減少させるために有効である。
When the above-mentioned metal element that promotes crystallization of silicon is introduced, it is effective to perform heat treatment before irradiating the laser beam to crystallize or generate crystal nuclei. Further, heat treatment after irradiation with laser light is effective in reducing defects in the film.

【0025】また結晶化工程の終了後に水素化処理を行
い、膜中の欠陥の中和を行うことは有効である。この水
素化工程は、水素または水素を含む雰囲気中で加熱処理
やプラズマ処理を行えばよい。
Further, it is effective to perform a hydrogenation treatment after the crystallization process to neutralize the defects in the film. In this hydrogenation step, heat treatment or plasma treatment may be performed in hydrogen or an atmosphere containing hydrogen.

【0026】結晶粒界が存在しない領域は、一つのドメ
エン(モノドメイン)として見なすことができる。この
単結晶と見なせる領域を用いて形成された薄膜トランジ
スタをモノドメインTFTという。
The region where no crystal grain boundary exists can be regarded as one domain (mono domain). A thin film transistor formed using this region that can be regarded as a single crystal is referred to as a monodomain TFT.

【0027】この単結晶と見なせる領域を珪素薄膜中に
形成するには、例えば、以下に示すような方法がある。
まず非晶質珪素膜をガラス基板や石英基板上に形成し、
しかる後に非晶質珪素膜の表面にニッケルを含む膜を形
成する。このニッケルを含む膜は、スパッタ法等によっ
て、極薄いニッケル薄膜を形成するのでもよいし、ニッ
ケルを含んだ溶液を非晶質珪素膜の表面に塗布すること
により、ニッケル元素が非晶質珪素膜の表面に接して配
置される方法を採用するのでもよい。
To form a region that can be regarded as a single crystal in a silicon thin film, there is, for example, the following method.
First, an amorphous silicon film is formed on a glass substrate or a quartz substrate,
Then, a film containing nickel is formed on the surface of the amorphous silicon film. The nickel-containing film may be formed by forming a very thin nickel thin film by a sputtering method or the like. A method of contacting the surface of the film may be adopted.

【0028】非晶質珪素膜にニッケル元素を導入した
ら、加熱処理により、非晶質珪素膜を結晶化させる。こ
の加熱処理は、ニッケル元素の作用によって750℃以
下の温度で行うことができる。基板としてガラス基板を
用いた場合には、この加熱処理の温度を600℃以下と
することが好ましいが、結晶化工程の効率を考慮した場
合、500℃以上、好ましくは550℃以上の温度で行
うことが有用である。なお、基板として石英基板を用い
た場合には、800℃さらにはそれ以上の温度でこの加
熱処理を行うことができ、単時間で結晶性珪素膜を得る
ことができる。この工程で得られる結晶性珪素膜は、多
結晶または微結晶状態を有しており、膜中には結晶粒界
が存在している。
After the nickel element is introduced into the amorphous silicon film, the amorphous silicon film is crystallized by heat treatment. This heat treatment can be performed at a temperature of 750 ° C. or lower by the action of nickel element. When a glass substrate is used as the substrate, the temperature of this heat treatment is preferably 600 ° C. or lower, but considering the efficiency of the crystallization step, it is performed at a temperature of 500 ° C. or higher, preferably 550 ° C. or higher. Is useful. Note that when a quartz substrate is used as the substrate, this heat treatment can be performed at a temperature of 800 ° C. or higher, and a crystalline silicon film can be obtained in a single hour. The crystalline silicon film obtained in this step has a polycrystalline or microcrystalline state, and crystal grain boundaries exist in the film.

【0029】そこで、450℃以上の温度に試料を加熱
した状態でレーザー光を照射することによって、レーザ
ー光が照射された領域の結晶性を局所的に助長させる。
この工程によって単結晶と見なせる領域を形成すること
ができる。このレーザー光の照射を行う際に試料または
被照射面を450℃以上の温度で加熱することが重要で
ある。この加熱温度は、450℃〜750℃、特に基板
としてガラス基板を用いた場合には、450℃〜600
℃とすることが好ましい。
Therefore, by irradiating the laser beam with the sample heated to a temperature of 450 ° C. or higher, the crystallinity of the region irradiated with the laser beam is locally promoted.
By this step, a region which can be regarded as a single crystal can be formed. It is important to heat the sample or the surface to be irradiated at a temperature of 450 ° C. or higher when irradiating this laser light. This heating temperature is 450 ° C. to 750 ° C., and particularly 450 ° C. to 600 ° C. when a glass substrate is used as the substrate.
The temperature is preferably set to ° C.

【0030】また単結晶と見なせる領域を形成する他の
方法としては、非晶質珪素膜を形成し、結晶化を助長す
る金属元素を導入したら、加熱処理を行わないで、レー
ザー光を照射し、単結晶とみなせる領域を形成する方法
を挙げることができる。この場合もレーザー光の照射時
に試料を450℃〜750℃、特に基板としてガラス基
板を用いる場合には、450℃〜600℃(基板の耐熱
性が許すならば750℃)の温度で加熱することが重要
である。
As another method of forming a region that can be regarded as a single crystal, an amorphous silicon film is formed, and after introducing a metal element that promotes crystallization, laser light is irradiated without heat treatment. A method for forming a region that can be regarded as a single crystal can be given. Also in this case, the sample is heated at a temperature of 450 ° C to 750 ° C at the time of laser light irradiation, particularly when a glass substrate is used as a substrate, a temperature of 450 ° C to 600 ° C (750 ° C if the heat resistance of the substrate permits). is important.

【0031】またレーザー光の照射終了後に、450℃
〜600℃(基板の耐熱性が許すならば750℃)の温
度で加熱処理を行うことは、膜中に存在する欠陥を減少
させるために有用である。
After the irradiation of the laser beam is completed, 450 ° C.
The heat treatment at a temperature of ˜600 ° C. (750 ° C. if the heat resistance of the substrate allows) is useful for reducing defects existing in the film.

【0032】勿論、加熱処理、レーザー光照射、加熱処
理と連続して処理することは最も高い効果を得ることが
できる。
Of course, the highest effect can be obtained by continuously performing the heat treatment, the laser light irradiation, and the heat treatment.

【0033】また、膜中に存在する欠陥(不対結合手)
を中和するために、レーザー光の照射終了後に水素雰囲
気中で加熱処理を行うことは極めて有効である。
Defects existing in the film (unpaired bonds)
It is extremely effective to perform a heat treatment in a hydrogen atmosphere after the irradiation of the laser beam in order to neutralize the heat.

【0034】この単結晶と見なせる領域は、プラズマC
VD法や減圧熱CVD法でもって成膜された珪素膜を出
発膜としており、膜中には、炭素と窒素とが1×1016
〜5×1018cm-3、酸素が1×1017〜5×1019
-3の濃度で含まれている。
The region which can be regarded as this single crystal is plasma C
A silicon film formed by a VD method or a low pressure thermal CVD method is used as a starting film, and carbon and nitrogen are contained in the film at 1 × 10 16
Up to 5 × 10 18 cm −3 , oxygen 1 × 10 17 to 5 × 10 19 c
It is contained at a concentration of m -3 .

【0035】また原理的に格子欠陥が存在しているの
で、珪素の不対結合手を中和するために水素を1×10
17〜5×1020cm-3の濃度で含んでいる。即ち、この
単結晶と見なせる領域は、点欠陥を有してはいるが、線
欠陥や面欠陥は有していないことが特徴である。なお、
これら含有されている元素の濃度は、SIMS(2次イ
オン分析法)で計測される値の最低値として定義され
る。
In addition, since there is a lattice defect in principle, 1 × 10 of hydrogen is used to neutralize dangling bonds of silicon.
It is contained at a concentration of 17 to 5 × 10 20 cm -3 . That is, the region that can be regarded as a single crystal has a point defect, but has no line defect or plane defect. In addition,
The concentrations of these contained elements are defined as the lowest values measured by SIMS (secondary ion analysis method).

【0036】図5、図6に従来より公知の単結晶MOS
型トランジスタと多結晶珪素薄膜トランジスタ(P−S
i TFT)と非晶質珪素薄膜トランジスタ(a−Si
TFT)とモノドメイン薄膜トランジスタの諸特性お
よび特徴を比較した表を示す。
5 and 6 show a conventionally known single crystal MOS.
Type transistor and polycrystalline silicon thin film transistor (PS)
i TFT) and amorphous silicon thin film transistor (a-Si)
A table comparing various characteristics and features of a TFT) and a monodomain thin film transistor is shown.

【0037】[0037]

【作用】薄膜珪素半導体の単結晶と見なせる領域を活性
層として用いて薄膜トランジスタを構成することで、耐
圧が高く、また特性の変動や劣化の無い薄膜トランジス
タを得ることができる。
By forming a thin film transistor by using an area that can be regarded as a single crystal of a thin film silicon semiconductor as an active layer, a thin film transistor having a high breakdown voltage and no fluctuation or deterioration in characteristics can be obtained.

【0038】[0038]

【実施例】【Example】

〔実施例1〕本実施例は、基板としてガラス基板を用い
る。ガラス基板としては、ガラス歪点が350℃〜70
0℃であるものを用いることができる。本実施例におい
ては、ガラス基板として(コーニング7059)を用
い、このガラス基板の歪点温度以下の温度で、薄膜トラ
ンジスタを作製する例である。コーニング7059ガラ
ス基板の歪点は、593℃であり、この温度以上の温度
での加熱処理は、ガラス基板の縮や変形を招くことにな
り好ましくない。特に大型の液晶表示装置に利用するた
めに大面積を有するガラス基板を用いた場合には、ガラ
ス基板の縮や変形の影響が顕著になってしまう。
Example 1 In this example, a glass substrate is used as the substrate. The glass substrate has a glass strain point of 350 ° C to 70 ° C.
What is 0 degreeC can be used. In this embodiment, (Corning 7059) is used as a glass substrate, and a thin film transistor is manufactured at a temperature lower than the strain point temperature of the glass substrate. The strain point of the Corning 7059 glass substrate is 593 ° C., and heat treatment at a temperature higher than this temperature is not preferable because it causes shrinkage or deformation of the glass substrate. Particularly when a glass substrate having a large area is used for use in a large-sized liquid crystal display device, the influence of shrinkage or deformation of the glass substrate becomes remarkable.

【0039】そこで、本実施例で示す薄膜トランジスタ
は、加熱処理工程における最高温度を600℃以下、好
ましくは550℃以下とすることによって、基板に対す
る熱の影響を大きく低減させることを特徴とする。
Therefore, the thin film transistor described in this embodiment is characterized in that the maximum temperature in the heat treatment step is set to 600 ° C. or lower, preferably 550 ° C. or lower, so that the influence of heat on the substrate is significantly reduced.

【0040】図1に本実施例で示す薄膜トランジスタの
作製工程を示す。まずコーニング7059ガラス基板1
01上に下地膜として酸化珪素膜102を3000Åの
厚さにスパッタ法によって形成する。次に非晶質珪素膜
を500Åの厚さにプラズマCVD法または減圧熱CV
D法によって成膜する。
FIG. 1 shows a manufacturing process of the thin film transistor shown in this embodiment. First, Corning 7059 glass substrate 1
A silicon oxide film 102 having a thickness of 3000 Å is formed as a base film on 01 by sputtering. Next, an amorphous silicon film is formed to a thickness of 500 Å by plasma CVD method or reduced pressure heat CV.
The film is formed by the D method.

【0041】非晶質珪素膜を形成した後、450℃〜7
50℃、ここでは550℃の温度に試料を加熱した状態
でレーザー光(KrFエキシマレーザー)を照射し、図
1(A)に示すように単結晶と見なせるモノドメイン領
域103、104、105を形成する。図1(A)に示
す状態を上面から見た様子を図2(A)に示す。モノド
メイン領域103〜105は、結晶粒界100でもって
お互いに接している。図2においては、3つのモノドメ
イン領域しか示していないが、実際には多数のモノドメ
インが形成される。なおモノデメインの形状は円形に限
定されるものではなく、多様な形状を挙げることができ
る。
After forming the amorphous silicon film, 450 ° C. to 7 ° C.
Laser light (KrF excimer laser) is irradiated in a state where the sample is heated to a temperature of 50 ° C., here 550 ° C., to form monodomain regions 103, 104 and 105 which can be regarded as a single crystal as shown in FIG. To do. FIG. 2A shows the state shown in FIG. 1A as viewed from above. The mono-domain regions 103 to 105 are in contact with each other at the grain boundaries 100. Although only three monodomain regions are shown in FIG. 2, a large number of monodomains are actually formed. The shape of the mono domain is not limited to the circular shape, and various shapes can be cited.

【0042】本実施例に示すように、レーザー光の照射
時に試料を550℃という高い温度に加熱して行うこと
によって、50μm以上の粒径を有するモノドメイン
(単結晶と見なせる)領域を形成することができる。
As shown in this embodiment, a sample is heated to a high temperature of 550 ° C. at the time of irradiation with laser light to form a monodomain (which can be regarded as a single crystal) region having a grain size of 50 μm or more. be able to.

【0043】上記工程において、非晶質珪素膜に結晶化
を助長する金属元素を導入することは有効である。こう
することによって、より大きな面積に渡って単結晶と見
なせる領域を形成することができる。
In the above process, it is effective to introduce a metal element that promotes crystallization into the amorphous silicon film. By doing so, a region which can be regarded as a single crystal can be formed over a larger area.

【0044】単結晶と見なせる領域103〜105を得
たら、この領域を用いて薄膜トランジスタの活性層をパ
ターニングより形成する。活性層は、その全体が単結晶
と見なせる領域内に形成されるのが最も好ましい。ここ
では、104で示される領域に活性層106を形成す
る。こうして図1(B)に示す領域100を活性層とし
て形成する。
After obtaining the regions 103 to 105 which can be regarded as single crystals, an active layer of a thin film transistor is formed by patterning using these regions. Most preferably, the active layer is formed in a region that can be regarded as a single crystal as a whole. Here, the active layer 106 is formed in the region indicated by 104. Thus, the region 100 shown in FIG. 1B is formed as an active layer.

【0045】モノドメイン104内には、結晶粒界が実
質的に存在しておらず、従って単結晶を用いた場合に匹
敵する特性を有する薄膜トランジスタを得ることができ
る。図7に示すのは、550℃の加熱をしながらKrF
エキシマレーザー光を照射することによって得られた薄
膜珪素半導体の結晶構造を示した写真である。そして、
図7に示すようなモノドメイン領域を利用して、薄膜ト
ランジスタの活性層を構成することで、モノデメインT
FTを得ることができる。
There is substantially no crystal grain boundary in the mono domain 104, so that a thin film transistor having characteristics comparable to those of the case of using a single crystal can be obtained. Fig. 7 shows KrF heating at 550 ° C.
3 is a photograph showing a crystal structure of a thin film silicon semiconductor obtained by irradiating an excimer laser beam. And
By configuring the active layer of the thin film transistor by using the mono domain region as shown in FIG.
FT can be obtained.

【0046】活性層106を形成したら、ゲイト絶縁膜
として酸化珪素膜112を1000Åの厚さにプラズマ
CVD法で成膜する。そして、スカンジウムが0.2 %含
まれたアルミニウムを主成分とする膜を6000Åの厚
さに成膜する。次にこのアルミニウムを主成分とする膜
をパターニングすることにより、ゲイト電極113を得
る。
After forming the active layer 106, a silicon oxide film 112 is formed as a gate insulating film to a thickness of 1000 Å by the plasma CVD method. Then, a film whose main component is aluminum containing 0.2% of scandium is formed to a thickness of 6000Å. Next, the gate electrode 113 is obtained by patterning the film containing aluminum as a main component.

【0047】そして酒石酸を10%含んだエチレングル
コール溶液中でゲイト電極113を陽極として陽極酸化
を行うことで、酸化物層114を形成する。この酸化物
層114の厚さは2000Å程度とする。この酸化物層
114が存在することで、後の不純物イオン注入の工程
において、オフセットゲイト領域を形成することができ
る。
Then, an oxide layer 114 is formed by performing anodic oxidation using the gate electrode 113 as an anode in an ethylene glycol solution containing 10% tartaric acid. The thickness of the oxide layer 114 is about 2000Å. The presence of the oxide layer 114 enables the formation of the offset gate region in the subsequent impurity ion implantation step.

【0048】次にNチャネル型の薄膜トランジスタであ
ればリンのイオンを、Pチャネル型の薄膜トランジスタ
であればボロンのイオンを不純物イオンとして活性層に
注入する。この工程において、ゲイト電極113とその
周囲の酸化物層114がマスクとなり、107と111
で示される領域に不純物イオンが注入される。そして不
純物イオンが注入された107の領域はソース領域に、
また111の領域はドレイン領域として形成される。ま
たゲイト電極113の周囲の酸化物層114がマスクと
なり、オフセットゲイト領域108と110とが同時に
形成される。またチャネル形成領域109も自己整合的
に形成される。(図1(C))
Next, phosphorus ions are implanted into the active layer as impurity ions in the case of an N-channel type thin film transistor and boron ions as impurity ions in the case of a P-channel type thin film transistor. In this step, the gate electrode 113 and the surrounding oxide layer 114 serve as a mask, and 107 and 111
Impurity ions are implanted into the region indicated by. The region 107 in which the impurity ions are implanted is the source region,
The region 111 is formed as a drain region. Further, the offset gate regions 108 and 110 are formed simultaneously by using the oxide layer 114 around the gate electrode 113 as a mask. The channel formation region 109 is also formed in a self-aligned manner. (Fig. 1 (C))

【0049】不純物イオンの注入工程の終了後、レーザ
ー光を照射し、不純物イオンの注入によって損傷した活
性層のアニールと注入された不純物の活性化を行う。こ
の工程は、赤外光等の強光を照射することによって行っ
てもよい。
After the step of implanting the impurity ions is finished, laser light is irradiated to anneal the active layer damaged by the implantation of the impurity ions and activate the implanted impurities. This step may be performed by irradiating strong light such as infrared light.

【0050】さらに層間絶縁膜として酸化珪素膜115
をプラズマCVD法で7000Åの厚さに成膜する。さ
らに穴開け工程を経て、ソース電極116とドレイン電
極117を形成する。さらに350℃の水素雰囲気中に
おいて加熱処理を行うことにより、薄膜トランジスタを
完成させる。(図1(D))
Further, a silicon oxide film 115 is used as an interlayer insulating film.
Is deposited by plasma CVD to a thickness of 7,000 Å. Further, a source electrode 116 and a drain electrode 117 are formed through a hole making process. Further, heat treatment is performed in a hydrogen atmosphere at 350 ° C. to complete the thin film transistor. (Fig. 1 (D))

【0051】本実施例で示す薄膜トランジスタは、活性
層が単結晶と見なせる構造を有した領域(モノドメイン
領域)で構成されているので、結晶粒界に起因する耐圧
の低さの問題やリーク電流が大きいという問題を解決す
ることができる。
In the thin film transistor shown in this embodiment, since the active layer is composed of a region (monodomain region) having a structure that can be regarded as a single crystal, the problem of low breakdown voltage due to the grain boundary and the leakage current. Can solve the problem of large.

【0052】本実施例では、1つの薄膜トランジスタを
設けた例を示したが、複数のモノドメイン領域を用いて
複数の薄膜トランジスタを形成することは当然可能であ
る。
In this embodiment, an example in which one thin film transistor is provided has been shown, but it is naturally possible to form a plurality of thin film transistors by using a plurality of monodomain regions.

【0053】〔実施例2〕本実施例は、結晶化を助長す
る金属元素を非晶質珪素膜に導入することにより、単結
晶と見なせる結晶領域を形成し、この結晶性を有する領
域を用いて薄膜トランジスタを構成した例を示す。
[Embodiment 2] In this embodiment, a crystal region that can be regarded as a single crystal is formed by introducing a metal element that promotes crystallization into an amorphous silicon film, and the region having this crystallinity is used. An example in which a thin film transistor is configured by the following.

【0054】本実施例の作製工程は、結晶化を助長する
金属元素を導入する工程以外は実施例1に示すものと同
様である。本実施例においては、まず非晶質珪素膜の形
成後に、非晶質珪素膜の表面にUV酸化法によって、極
薄い酸化膜(図示せず)を形成する。この酸化膜は後の
溶液塗布工程において、溶液の濡れ性を良くするための
ものである。ここで行うUV酸化工程は、酸化性雰囲気
中においてUV光を照射することによって、被照射面の
表面に極薄い酸化膜を形成するものである。
The manufacturing process of this embodiment is the same as that of the first embodiment except the step of introducing the metal element that promotes crystallization. In this embodiment, after forming the amorphous silicon film, an ultrathin oxide film (not shown) is formed on the surface of the amorphous silicon film by the UV oxidation method. This oxide film is for improving the wettability of the solution in the subsequent solution applying step. The UV oxidation step performed here is to irradiate UV light in an oxidizing atmosphere to form an extremely thin oxide film on the surface to be irradiated.

【0055】次にニッケル酢酸塩溶液を極薄い酸化膜が
形成された非晶質珪素膜の表面にスピンコート法によっ
てコーティングし、ニッケルを含有した被膜を形成す
る。この被膜が存在することで、極薄い酸化膜を介して
ニッケル元素が非晶質珪素膜に接して配置された状態と
なる。
Next, a nickel acetate solution is coated on the surface of the amorphous silicon film on which an extremely thin oxide film is formed by spin coating to form a film containing nickel. Due to the presence of this coating, the nickel element is placed in contact with the amorphous silicon film through the extremely thin oxide film.

【0056】この状態で550℃、4時間の加熱処理を
施し、非晶質珪素膜を結晶性珪素膜に変成させる。ここ
では、結晶化を助長する金属元素であるニッケルが導入
されているので、550℃、4時間程度の加熱処理で結
晶性珪素膜を得ることができる。
In this state, heat treatment is performed at 550 ° C. for 4 hours to transform the amorphous silicon film into a crystalline silicon film. Since nickel, which is a metal element that promotes crystallization, is introduced here, a crystalline silicon film can be obtained by heat treatment at 550 ° C. for about 4 hours.

【0057】加熱処理によって結晶性珪素膜に変成され
た珪素膜を得たら、レーザー光を照射することによっ
て、図1の103〜104で示されるようなモノドメイ
ン領域を形成する。本実施例の場合は、結晶化を助長す
る金属元素であるニッケルが導入されているので、より
大きなモノドメイン領域を得ることができる。モノドメ
イン領域を得た後は、実施例1と同様にして薄膜トラン
ジスタを形成する。
After the silicon film transformed into the crystalline silicon film by the heat treatment is obtained, laser light is irradiated to form monodomain regions as shown by 103 to 104 in FIG. In the case of the present embodiment, nickel, which is a metal element that promotes crystallization, is introduced, so that a larger monodomain region can be obtained. After obtaining the monodomain region, a thin film transistor is formed in the same manner as in Example 1.

【0058】〔実施例3〕本実施例は、一つのモノドメ
インを用いて、薄膜トランジスタのチャネル形成領域を
形成した例を示す。図3に本実施例で示す薄膜トランジ
スタの作製工程を示す。
[Embodiment 3] This embodiment shows an example in which a channel formation region of a thin film transistor is formed by using one monodomain. FIG. 3 shows a manufacturing process of the thin film transistor shown in this embodiment.

【0059】まずガラス基板101上に下地膜として酸
化珪素膜102を3000Åの厚さにスパッタ法で形成
する。そしてプラズマCVD法または減圧熱CVD法を
用いて、非晶質珪素膜を500Åの厚さに形成する。そ
して試料を550℃の温度に加熱した状態でレーザー光
(KrFエキシマレーザー)を照射し、複数のモノデメ
イン領域103〜105を形成する。(図3(A))
First, a silicon oxide film 102 is formed as a base film on a glass substrate 101 to a thickness of 3000 Å by a sputtering method. Then, an amorphous silicon film is formed to a thickness of 500 Å by using the plasma CVD method or the low pressure thermal CVD method. Then, the sample is irradiated with laser light (KrF excimer laser) while being heated to a temperature of 550 ° C. to form a plurality of mono-demain regions 103 to 105. (Fig. 3 (A))

【0060】図3(A)の状態を上面から見た様子を図
4(A)に示す。各モノドメイン103〜105は、結
晶粒界100のよって互い接している。結晶粒界100
で仕切られる内部が単結晶と見なせる領域、即ちモノド
メイン領域である。
FIG. 4A shows the state of FIG. 3A viewed from the top. The mono-domains 103 to 105 are in contact with each other by the crystal grain boundary 100. Grain boundary 100
The inside partitioned by is a region that can be regarded as a single crystal, that is, a monodomain region.

【0061】そして、チャネル形成領域(図3(C)の
109で示される領域)がモノデメイン領域104の内
部に含まれるように、活性層106を形成する。(図3
(B))
Then, the active layer 106 is formed so that the channel formation region (region indicated by 109 in FIG. 3C) is included in the inside of the monodemain region 104. (Fig. 3
(B))

【0062】活性層106を形成したら、ゲイト絶縁膜
として酸化珪素膜112を1000Åの厚さにプラズマ
CVD法で成膜する。そして、スカンジウムが0.2 %含
まれたアルミニウムを主成分とする膜を6000Åの厚
さに成膜する。次にこのアルミニウムを主成分とする膜
をパターニングすることにより、ゲイト電極113を得
る。
After forming the active layer 106, a silicon oxide film 112 is formed as a gate insulating film to a thickness of 1000 Å by the plasma CVD method. Then, a film whose main component is aluminum containing 0.2% of scandium is formed to a thickness of 6000Å. Next, the gate electrode 113 is obtained by patterning the film containing aluminum as a main component.

【0063】そして酒石酸を10%含んだエチレングル
コール溶液中でゲイト電極113を陽極として陽極酸化
を行うことで、酸化物層114を形成する。この酸化物
層114の厚さは2000Å程度とする。この酸化物層
114が存在することで、後の不純物イオン注入の工程
において、オフセットゲイト領域を形成することができ
る。
Then, an oxide layer 114 is formed by performing anodic oxidation using the gate electrode 113 as an anode in an ethylene glycol solution containing 10% tartaric acid. The thickness of the oxide layer 114 is about 2000Å. The presence of the oxide layer 114 enables the formation of the offset gate region in the subsequent impurity ion implantation step.

【0064】次にNチャネル型の薄膜トランジスタであ
ればリンのイオンを、Pチャネル型の薄膜トランジスタ
であればボロンのイオンを不純物イオンとして活性層に
注入する。この工程において、ゲイト電極113とその
周囲の酸化物層114がマスクとなり、107と111
で示される領域に不純物イオンが注入される。そして不
純物イオンが注入された107の領域はソース領域に、
また111の領域はドレイン領域として形成される。ま
たゲイト電極113の周囲の酸化物層114がマスクと
なり、オフセットゲイト領域108と110とが同時に
形成される。またチャネル形成領域109も自己整合的
に形成される。(図3(C))
Next, phosphorus ions are implanted into the active layer as impurity ions in the case of an N-channel type thin film transistor and boron ions as impurity ions in the case of a P-channel type thin film transistor. In this step, the gate electrode 113 and the surrounding oxide layer 114 serve as a mask, and 107 and 111
Impurity ions are implanted into the region indicated by. The region 107 in which the impurity ions are implanted is the source region,
The region 111 is formed as a drain region. Further, the offset gate regions 108 and 110 are formed simultaneously by using the oxide layer 114 around the gate electrode 113 as a mask. The channel formation region 109 is also formed in a self-aligned manner. (Fig. 3 (C))

【0065】不純物イオンの注入工程の終了後、レーザ
ー光を照射し、不純物イオンの注入によって損傷した活
性層のアニールと注入された不純物の活性化を行う。こ
の工程は、赤外光等の強光を照射することによって行っ
てもよい。
After the step of implanting the impurity ions is finished, laser light is irradiated to anneal the active layer damaged by implanting the impurity ions and activate the implanted impurities. This step may be performed by irradiating strong light such as infrared light.

【0066】さらに層間絶縁膜として酸化珪素膜115
をプラズマCVD法で7000Åの厚さに成膜する。さ
らに穴開け工程を経て、ソース電極116とドレイン電
極117を形成する。さらに350℃の水素雰囲気中に
おいて加熱処理を行うことにより、薄膜トランジスタを
完成させる。(図3(D))
Further, a silicon oxide film 115 is formed as an interlayer insulating film.
Is deposited by plasma CVD to a thickness of 7,000 Å. Further, a source electrode 116 and a drain electrode 117 are formed through a hole making process. Further, heat treatment is performed in a hydrogen atmosphere at 350 ° C. to complete the thin film transistor. (Fig. 3 (D))

【0067】本実施例で示す薄膜トランジスタは、チャ
ネル形成領域が単結晶と見なせる構造を有した領域(モ
ノドメイン領域)で構成されているので、キャリアの移
動に際して、障害となる存在が少なく、高い特性を得る
ことができる。
In the thin film transistor described in this embodiment, since the channel formation region is composed of a region (mono domain region) having a structure that can be regarded as a single crystal, there are few obstacles to carrier movement and high characteristics. Can be obtained.

【0068】本実施例の構成を採用した場合、モノドメ
インの領域は、最低限チャネル形成領域の大きさがあれ
ばよいので、薄膜トランジスタを作製する際の自由度を
高めることができる。
When the structure of this embodiment is adopted, the region of the monodomain needs to have at least the size of the channel formation region, and therefore the degree of freedom in manufacturing a thin film transistor can be increased.

【0069】本実施例では、1つの薄膜トランジスタを
設けた例を示したが、複数のモノドメイン領域を用いて
複数の薄膜トランジスタを形成することは当然可能であ
る。
In the present embodiment, an example in which one thin film transistor is provided has been shown, but it is naturally possible to form a plurality of thin film transistors by using a plurality of monodomain regions.

【0070】[0070]

【発明の効果】本明細書で開示する発明を利用すること
で、結晶粒界の影響を受けない薄膜トタンジスタを得る
ことができる。そして耐圧が高く、特性の変動がなく、
さらに大電流を扱うことのできる薄膜トランジスタを得
ることができる。また薄膜トランジスタの動作が結晶粒
界の影響を受けないものとすることができるので、OF
F電流の小さな特性とすることができる。
By utilizing the invention disclosed in this specification, it is possible to obtain a thin film transistor which is not affected by the grain boundaries. And withstand voltage is high, there is no change in characteristics,
Further, a thin film transistor which can handle a large current can be obtained. Further, since the operation of the thin film transistor can be made unaffected by the crystal grain boundary, the OF
The characteristic of the F current can be small.

【図面の簡単な説明】[Brief description of drawings]

【図1】 実施例の薄膜トランジスタの作製工程を示す
図。
FIG. 1 is a diagram showing a manufacturing process of a thin film transistor of an example.

【図2】 モノドメインの形状と活性層を示す図。FIG. 2 is a diagram showing a shape of a mono domain and an active layer.

【図3】 実施例の薄膜トランジスタの構成を示す図。FIG. 3 is a diagram showing a configuration of a thin film transistor of an example.

【図4】 モノドメインの形状と活性層を示す図。FIG. 4 is a diagram showing a shape of a mono domain and an active layer.

【図5】 単結晶薄膜トランジスタとモノドメイン薄膜
トランジスタとの比較表を示す図。
FIG. 5 is a diagram showing a comparison table between a single crystal thin film transistor and a monodomain thin film transistor.

【図6】 単結晶薄膜トランジスタとモノドメイン薄膜
トランジスタとの比較表を示す図。
FIG. 6 is a diagram showing a comparison table between a single crystal thin film transistor and a monodomain thin film transistor.

【図7】 薄膜珪素半導体膜の結晶構造を示す写真。FIG. 7 is a photograph showing a crystal structure of a thin silicon semiconductor film.

【符号の説明】[Explanation of symbols]

101 ガラス基板 102 下地膜(酸化珪素膜) 103〜104 モノドメイン領域(単結晶と見な
せる領域) 106 活性層 107 ソース領域 108 オフセットゲイト領域 109 チャネル形成領域 110 オフセットゲイト領域 111 ドレイン領域 112 ゲイト絶縁膜 113 ゲイト電極 114 酸化物層 115 層間絶縁膜 116 ソース電極 117 ドレイン電極 100 結晶粒界(グレインバンダリ)
Reference Signs List 101 glass substrate 102 base film (silicon oxide film) 103 to 104 monodomain region (region that can be regarded as a single crystal) 106 active layer 107 source region 108 offset gate region 109 channel formation region 110 offset gate region 111 drain region 112 gate insulating film 113 Gate electrode 114 Oxide layer 115 Interlayer insulating film 116 Source electrode 117 Drain electrode 100 Crystal grain boundary (grain boundary)

フロントページの続き (51)Int.Cl.6 識別記号 庁内整理番号 FI 技術表示箇所 H01L 21/261 21/268 Z 23/15 H01L 23/14 C 9056−4M 29/78 627 G Continuation of front page (51) Int.Cl. 6 Identification number Office reference number FI Technical indication location H01L 21/261 21/268 Z 23/15 H01L 23/14 C 9056-4M 29/78 627 G

Claims (16)

【特許請求の範囲】[Claims] 【請求項1】絶縁表面を有する基板上に形成された薄膜
半導体を用いた半導体装置であって、 前記薄膜半導体は結晶性を有しており、 かつ水素またはハロゲン元素を含有し、 前記半導体装置の活性層を形成する前記薄膜半導体中に
は結晶粒界が存在していないことを特徴とする半導体装
置。
1. A semiconductor device using a thin film semiconductor formed on a substrate having an insulating surface, wherein the thin film semiconductor has crystallinity and contains hydrogen or a halogen element. 2. A semiconductor device having no crystal grain boundary in the thin film semiconductor forming the active layer.
【請求項2】絶縁表面を有する基板上に形成された薄膜
半導体を用いた半導体装置であって、 前記薄膜半導体は結晶性を有しており、 前記半導体装置の活性層を形成する前記薄膜半導体中に
は結晶粒界が存在しておらず、かつ中和されるべき点欠
陥を1×1016cm-3以上有し、 前記点欠陥を中和すべき水素またはハロゲン元素を1×
1015〜1×1020cm-3の濃度で含有し、 ていることを特徴とする半導体装置。
2. A semiconductor device using a thin film semiconductor formed on a substrate having an insulating surface, wherein the thin film semiconductor has crystallinity, and the thin film semiconductor forming an active layer of the semiconductor device. There are no grain boundaries therein, and there are 1 × 10 16 cm −3 or more of point defects to be neutralized, and 1 × of hydrogen or a halogen element which should neutralize the point defects.
A semiconductor device, characterized in that it is contained at a concentration of 10 15 to 1 × 10 20 cm −3 .
【請求項3】請求項1または請求項2において、薄膜半
導体中には、炭素及び窒素の原子が1×1016cm-3
5×1018cm-3の濃度で含まれており、かつ酸素の原
子が1×1017cm-3〜5×1019cm-3の濃度で含ま
れていることを特徴とする半導体装置。
3. The thin film semiconductor according to claim 1 or 2, wherein carbon and nitrogen atoms are 1 × 10 16 cm −3 to.
A semiconductor device which is contained at a concentration of 5 × 10 18 cm −3 and oxygen atoms at a concentration of 1 × 10 17 cm −3 to 5 × 10 19 cm −3 .
【請求項4】請求項1または請求項2において、薄膜半
導体の厚さは200Å〜2000Åであることを特徴と
する半導体装置。
4. The semiconductor device according to claim 1, wherein the thin film semiconductor has a thickness of 200Å to 2000Å.
【請求項5】請求項1または請求項2において、薄膜半
導体中には、珪素の結晶化を助長する金属元素であるF
e、Co、Ni、Ru、Rh、Pd、Os、Ir、P
t、Cu、Zn、Ag、Auから選ばれた一種または複
数種類の元素が1×1016cm-3〜5×1019cm-3
濃度で含まれていることを特徴とする半導体装置。
5. The thin film semiconductor according to claim 1 or 2, wherein F is a metal element that promotes crystallization of silicon.
e, Co, Ni, Ru, Rh, Pd, Os, Ir, P
A semiconductor device comprising one or more kinds of elements selected from t, Cu, Zn, Ag, and Au in a concentration of 1 × 10 16 cm −3 to 5 × 10 19 cm −3 .
【請求項6】絶縁表面を有する基板上に形成された薄膜
半導体で活性層を構成した半導体装置であって、 前記薄膜半導体は結晶性を有しており、 前記活性層はソース領域とドレイン領域とチャネル形領
域とを有し、 前記チャネル形成領域中には結晶粒界が存在していない
ことを特徴とする半導体装置。
6. A semiconductor device comprising an active layer made of a thin film semiconductor formed on a substrate having an insulating surface, wherein the thin film semiconductor has crystallinity, and the active layer has a source region and a drain region. And a channel-shaped region, wherein no crystal grain boundary exists in the channel formation region.
【請求項7】絶縁表面を有する基板上に形成された薄膜
半導体で活性層を構成した半導体装置であって、 前記薄膜半導体は結晶性を有しており、 前記活性層はソース領域とドレイン領域とチャネル形領
域とを有し、 前記チャネル形成領域中には結晶粒界が存在しておら
ず、 前記チャネル形成領域中には点欠陥が1×1016cm-3
以上存在していることを特徴とする半導体装置。
7. A semiconductor device comprising an active layer made of a thin film semiconductor formed on a substrate having an insulating surface, wherein the thin film semiconductor has crystallinity, and the active layer has a source region and a drain region. And a channel-shaped region, no grain boundary exists in the channel formation region, and point defects are 1 × 10 16 cm −3 in the channel formation region.
A semiconductor device having the above existence.
【請求項8】請求項6または請求項7において、薄膜半
導体中には、炭素及び窒素の原子が1×1016cm-3
5×1018cm-3の濃度で含まれており、かつ酸素の原
子が1×1017cm-3〜5×1019cm-3の濃度で含ま
れていることを特徴とする半導体装置。
8. The thin film semiconductor according to claim 6 or 7, wherein carbon and nitrogen atoms are 1 × 10 16 cm −3 to.
A semiconductor device which is contained at a concentration of 5 × 10 18 cm −3 and oxygen atoms at a concentration of 1 × 10 17 cm −3 to 5 × 10 19 cm −3 .
【請求項9】請求項6または請求項7において、薄膜半
導体の厚さは200Å〜2000Åの厚さであることを
特徴とする半導体装置。
9. The semiconductor device according to claim 6 or 7, wherein the thin film semiconductor has a thickness of 200Å to 2000Å.
【請求項10】請求項6または請求項7において、実質
的に単結晶と見なせる結晶構造を有する領域には、珪素
の結晶化を助長する金属元素であるFe、Co、Ni、
Ru、Rh、Pd、Os、Ir、Pt、Cu、Zn、A
g、Auから選ばれた一種または複数種類の元素が1×
1016〜5×1019cm-3含まれていることを特徴とす
る半導体装置。
10. A region having a crystal structure which can be regarded as a substantially single crystal according to claim 6 or 7, wherein Fe, Co, Ni, which is a metal element for promoting crystallization of silicon,
Ru, Rh, Pd, Os, Ir, Pt, Cu, Zn, A
1x of one or more kinds of elements selected from g and Au
A semiconductor device containing 10 16 to 5 × 10 19 cm −3 .
【請求項11】絶縁表面を有する基板上に非晶質珪素膜
を形成する工程と、 450℃〜750℃の温度に加熱した状態でレーザー光
または強光を照射し、スピン密度が1×1015〜1×1
19cm-3の結晶性を有する薄膜珪素半導体を形成する
工程と、 を有することを特徴とする半導体装置の作製方法。
11. A process of forming an amorphous silicon film on a substrate having an insulating surface, and irradiating with laser light or strong light in a state of being heated to a temperature of 450 ° C. to 750 ° C., and a spin density of 1 × 10. 15 ~ 1 x 1
And a step of forming a thin film silicon semiconductor having a crystallinity of 0 19 cm −3 .
【請求項12】請求項11において、レーザー光の照射
を行う前に加熱処理を行う工程を有することを特徴とす
る半導体装置の作製方法。
12. A method for manufacturing a semiconductor device according to claim 11, further comprising a step of performing heat treatment before irradiation with laser light.
【請求項13】請求項11において、レーザー光の照射
を行った後に加熱処理を行う工程を有することを特徴と
する半導体装置の作製方法。
13. A method for manufacturing a semiconductor device according to claim 11, further comprising a step of performing heat treatment after irradiation with laser light.
【請求項14】請求項11において、 レーザー光の照射終了後に薄膜珪素半導体中に存在する
不対結合手を中和する工程を有することを特徴とする半
導体装置。
14. The semiconductor device according to claim 11, further comprising the step of neutralizing dangling bonds existing in the thin film silicon semiconductor after the irradiation of the laser beam is completed.
【請求項15】請求項11において、薄膜珪素半導体に
は、炭素及び窒素の原子が1×1016cm-3〜5×10
18cm-3の濃度で含まれており、かつ酸素の原子が1×
1017cm-3〜5×1019cm-3の濃度で含まれている
ことを特徴とする半導体装置。
15. The thin film silicon semiconductor according to claim 11, wherein carbon and nitrogen atoms are 1 × 10 16 cm −3 to 5 × 10.
It is contained at a concentration of 18 cm -3 and contains 1 x oxygen atom.
A semiconductor device, which is contained at a concentration of 10 17 cm −3 to 5 × 10 19 cm −3 .
【請求項16】請求項11において、薄膜珪素半導体に
は、珪素の結晶化を助長する金属元素であるFe、C
o、Ni、Ru、Rh、Pd、Os、Ir、Pt、C
u、Zn、Ag、Auから選ばれた一種または複数種類
の元素が1×1016cm-3〜5×1019cm-3の濃度で
含まれていることを特徴とする半導体装置。
16. The thin film silicon semiconductor according to claim 11, wherein Fe and C are metal elements that promote crystallization of silicon.
o, Ni, Ru, Rh, Pd, Os, Ir, Pt, C
A semiconductor device comprising one or more elements selected from u, Zn, Ag, and Au in a concentration of 1 × 10 16 cm −3 to 5 × 10 19 cm −3 .
JP22735894A 1994-08-29 1994-08-29 Method for manufacturing thin film transistor Expired - Fee Related JP3326020B2 (en)

Priority Applications (9)

Application Number Priority Date Filing Date Title
JP22735894A JP3326020B2 (en) 1994-08-29 1994-08-29 Method for manufacturing thin film transistor
TW084108875A TW403993B (en) 1994-08-29 1995-08-25 Semiconductor circuit for electro-optical device and method of manufacturing the same
TW088103275A TW395008B (en) 1994-08-29 1995-08-25 Semiconductor circuit for electro-optical device and method of manufacturing the same
CNB2004100435300A CN100379023C (en) 1994-08-29 1995-08-29 Semiconductor circuit for electro-optical device and method of manufacturing the same
CNB011034432A CN1156913C (en) 1994-08-29 1995-08-29 Semiconductor circuit for electronic optical device and producing method
CN95117182A CN1078386C (en) 1994-08-29 1995-08-29 Semiconductor circuit for electro-optical device and method of manufacturing the same
KR1019950027076A KR100270367B1 (en) 1994-08-29 1995-08-29 Semiconductor circuit for electo-optical device and method of manufacturing the same
US08/769,113 US5858823A (en) 1994-08-29 1996-12-18 Semiconductor circuit for electro-optical device and method of manufacturing the same
US13/540,143 US20120268681A1 (en) 1994-08-29 2012-07-02 Semiconductor circuit for electro-optical device and method of manufacturing the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP22735894A JP3326020B2 (en) 1994-08-29 1994-08-29 Method for manufacturing thin film transistor

Related Child Applications (1)

Application Number Title Priority Date Filing Date
JP2001398381A Division JP3857130B2 (en) 2001-12-27 2001-12-27 Thin film transistor

Publications (2)

Publication Number Publication Date
JPH0870129A true JPH0870129A (en) 1996-03-12
JP3326020B2 JP3326020B2 (en) 2002-09-17

Family

ID=16859553

Family Applications (1)

Application Number Title Priority Date Filing Date
JP22735894A Expired - Fee Related JP3326020B2 (en) 1994-08-29 1994-08-29 Method for manufacturing thin film transistor

Country Status (1)

Country Link
JP (1) JP3326020B2 (en)

Cited By (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000277744A (en) * 1999-01-18 2000-10-06 Sony Corp Semiconductor device
JP2004343039A (en) * 2002-11-29 2004-12-02 Advanced Lcd Technologies Development Center Co Ltd Semiconductor structure, semiconductor device, and method and apparatus for manufacturing them
US6930326B2 (en) 2002-03-26 2005-08-16 Semiconductor Energy Laboratory Co., Ltd. Semiconductor circuit and method of fabricating the same
US6933527B2 (en) 2001-12-28 2005-08-23 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and semiconductor device production system
US6965122B2 (en) 1999-01-11 2005-11-15 Hitachi, Ltd. Semiconductor device including a TFT having large-grain polycrystalline active layer, LCD employing the same and method of fabricating them
US7226817B2 (en) 2001-12-28 2007-06-05 Semiconductor Energy Laboratory Co., Ltd. Method of manufacturing
US7312473B2 (en) 2001-12-28 2007-12-25 Semiconductor Energy Laboratory Co., Ltd. Display device and electronic device using the same
JP2011109062A (en) * 2009-11-13 2011-06-02 Samsung Mobile Display Co Ltd Thin film transistor, organic electroluminescent display device, method of fabricating thin film transistor and method of fabricating organic electroluminescent display device
US9178069B2 (en) 2002-01-17 2015-11-03 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and semiconductor device production system

Cited By (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6965122B2 (en) 1999-01-11 2005-11-15 Hitachi, Ltd. Semiconductor device including a TFT having large-grain polycrystalline active layer, LCD employing the same and method of fabricating them
US7297982B2 (en) 1999-01-11 2007-11-20 Hitachi, Ltd. Semiconductor device including a TFT having large-grain polycrystalline active layer, LCD employing the same and method of fabricating them
JP2000277744A (en) * 1999-01-18 2000-10-06 Sony Corp Semiconductor device
US7312473B2 (en) 2001-12-28 2007-12-25 Semiconductor Energy Laboratory Co., Ltd. Display device and electronic device using the same
US6933527B2 (en) 2001-12-28 2005-08-23 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and semiconductor device production system
US7226817B2 (en) 2001-12-28 2007-06-05 Semiconductor Energy Laboratory Co., Ltd. Method of manufacturing
US9178069B2 (en) 2002-01-17 2015-11-03 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and semiconductor device production system
US9899419B2 (en) 2002-01-17 2018-02-20 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and semiconductor device production system
US10361222B2 (en) 2002-01-17 2019-07-23 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and semiconductor device production system
US10515983B2 (en) 2002-01-17 2019-12-24 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and semiconductor device production system
US10879272B2 (en) 2002-01-17 2020-12-29 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and semiconductor device production system
US7145175B2 (en) 2002-03-26 2006-12-05 Semiconductor Energy Laboratory Co., Ltd. Semiconductor circuit and method of fabricating the same
US6930326B2 (en) 2002-03-26 2005-08-16 Semiconductor Energy Laboratory Co., Ltd. Semiconductor circuit and method of fabricating the same
US7704812B2 (en) 2002-03-26 2010-04-27 Semiconductor Energy Laboratory Co., Ltd. Semiconductor circuit and method of fabricating the same
JP2004343039A (en) * 2002-11-29 2004-12-02 Advanced Lcd Technologies Development Center Co Ltd Semiconductor structure, semiconductor device, and method and apparatus for manufacturing them
JP2011109062A (en) * 2009-11-13 2011-06-02 Samsung Mobile Display Co Ltd Thin film transistor, organic electroluminescent display device, method of fabricating thin film transistor and method of fabricating organic electroluminescent display device

Also Published As

Publication number Publication date
JP3326020B2 (en) 2002-09-17

Similar Documents

Publication Publication Date Title
US5858823A (en) Semiconductor circuit for electro-optical device and method of manufacturing the same
US5646424A (en) Transistor device employing crystallization catalyst
US6613613B2 (en) Thin film type monolithic semiconductor device
US6919237B2 (en) Process for fabricating thin film transistors
US7767559B2 (en) Process for fabricating semiconductor device
KR100273930B1 (en) Method of manufacturing a semiconductor device
US6939749B2 (en) Method of manufacturing a semiconductor device that includes heating the gate insulating film
JPH0864834A (en) Semiconductor device and method of fabrication thereof
JPH07321339A (en) Semiconductor device and manufacture thereof
JPH08250740A (en) Semiconductor device and manufacturing method thereof
JPH0869967A (en) Manufacturing method of semiconductor device
JP3326020B2 (en) Method for manufacturing thin film transistor
JP3522381B2 (en) Thin film semiconductor device and method of manufacturing thin film semiconductor device
KR0180573B1 (en) Semiconductor device including a plurality of thin film transistor at least some of which have a crystalline silicon
JPH07335547A (en) Method for manufacturing semiconductor device
JP4162727B2 (en) Method for manufacturing semiconductor device
JP3238581B2 (en) Semiconductor circuit
JP3857130B2 (en) Thin film transistor
JP2007243216A (en) Semiconductor device
JP3535275B2 (en) Method for manufacturing semiconductor device
JP3238684B2 (en) Manufacturing method of semiconductor circuit
JP2001319879A (en) Thin film semiconductor device
JP2002134527A (en) Thin-film transistor
JP2001338877A (en) Manufacturing method of semiconductor device
JP2001332496A (en) Method of manufacturing semiconductor device

Legal Events

Date Code Title Description
R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080705

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090705

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090705

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090705

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100705

Year of fee payment: 8

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100705

Year of fee payment: 8

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110705

Year of fee payment: 9

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110705

Year of fee payment: 9

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110705

Year of fee payment: 9

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120705

Year of fee payment: 10

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120705

Year of fee payment: 10

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120705

Year of fee payment: 10

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130705

Year of fee payment: 11

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130705

Year of fee payment: 11

LAPS Cancellation because of no payment of annual fees