JP2001319879A - Thin film semiconductor device - Google Patents

Thin film semiconductor device

Info

Publication number
JP2001319879A
JP2001319879A JP2001086855A JP2001086855A JP2001319879A JP 2001319879 A JP2001319879 A JP 2001319879A JP 2001086855 A JP2001086855 A JP 2001086855A JP 2001086855 A JP2001086855 A JP 2001086855A JP 2001319879 A JP2001319879 A JP 2001319879A
Authority
JP
Japan
Prior art keywords
film
silicon
metal element
thin film
region
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2001086855A
Other languages
Japanese (ja)
Other versions
JP3907957B2 (en
Inventor
Koichiro Tanaka
幸一郎 田中
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Energy Laboratory Co Ltd
Original Assignee
Semiconductor Energy Laboratory Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Energy Laboratory Co Ltd filed Critical Semiconductor Energy Laboratory Co Ltd
Priority to JP2001086855A priority Critical patent/JP3907957B2/en
Publication of JP2001319879A publication Critical patent/JP2001319879A/en
Application granted granted Critical
Publication of JP3907957B2 publication Critical patent/JP3907957B2/en
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Landscapes

  • Thin Film Transistor (AREA)
  • Recrystallisation Techniques (AREA)

Abstract

PROBLEM TO BE SOLVED: To obtain a thin film transistor having stabilized characteristics. SOLUTION: The thin film semiconductor device has an active layer 207 of a crystalline semiconductor film formed on an insulation film 202 containing oxygen, argon, halogen elements or phosphorus wherein the concentration of a metallic element accelerating crystallization of silicon contained in the crystalline semiconductor film is lower than that of a metallic element in the insulation film.

Description

【発明の詳細な説明】DETAILED DESCRIPTION OF THE INVENTION

【0001】[0001]

【発明の属する技術分野】本明細書で開示する発明は、
結晶性珪素薄膜を用いた半導体装置およびその作製方法
に関する。特に結晶性珪素薄膜を用いた薄膜トランジス
タおよびその作製方法に関する。
TECHNICAL FIELD [0001] The invention disclosed in the present specification is:
The present invention relates to a semiconductor device using a crystalline silicon thin film and a manufacturing method thereof. In particular, the present invention relates to a thin film transistor using a crystalline silicon thin film and a manufacturing method thereof.

【0002】[0002]

【従来の技術】近年、半導体素子プロセスの低温化に関
して盛んに研究が進められている。その大きな理由は、
安価で加工性に富んだガラス等の絶縁基板上に半導体素
子を形成する必要が生じたからである。これは、アクテ
ィブマトリクス型の液晶表示装置に利用される薄膜トラ
ンジスタをガラス基板上に形成する必要が生じたことが
大きな要因である。その他にも素子の微小化や素子の多
層化に伴う要請もある。
2. Description of the Related Art In recent years, active research has been made on lowering the temperature of semiconductor device processes. The main reason is that
This is because a semiconductor element needs to be formed on an inexpensive and highly processable insulating substrate such as glass. This is largely due to the necessity of forming a thin film transistor used for an active matrix type liquid crystal display device on a glass substrate. In addition, there is a demand accompanying miniaturization of elements and multilayering of elements.

【0003】半導体プロセスにおいては、半導体材料に
含まれる非晶質成分もしくは非晶質半導体材料を結晶化
させることや、結晶性であるのだが、より結晶性を向上
させることが必要とされることがある。従来、このよう
な目的のためには熱的なアニールが用いられていた。半
導体材料として珪素を用いる場合には、600℃から1
100℃の温度で0.1〜48時間、もしくはそれ以上
の時間のアニールをおこなうことによって、非晶質の結
晶化、結晶性の向上等がなされてきた。
In a semiconductor process, it is necessary to crystallize an amorphous component or an amorphous semiconductor material contained in a semiconductor material, and it is necessary to further improve the crystallinity. There is. Conventionally, thermal annealing has been used for such a purpose. In the case where silicon is used as a semiconductor material, 600 ° C.
By performing annealing at a temperature of 100 ° C. for 0.1 to 48 hours or more, amorphous crystallization, improvement in crystallinity, and the like have been performed.

【0004】このような、熱アニールは、一般に温度が
高いほど処理時間は短くても良かった。しかし、500
℃以下の温度ではほとんど効果はなかった。例えば、C
VD法で成膜された非晶質珪素膜を加熱により結晶化さ
せる場合、加熱処理温度が600℃の場合は、10時間
以上の時間が必要とされていた。また、550℃の加熱
処理温度では、100時間以上の加熱処理時間が必要と
されていた。しかし、一般にガラス基板は、600℃の
加熱処理を10時間以上加えた場合、基板の歪みや変形
が顕在化してしまう。この基板の歪みや変形は、基板が
小型の場合(一般に10cm角以下)であればそれほど
大きな問題とはならない。しかし、基板を大型化した場
合、大きな問題となる。また、550℃程度の温度でも
100時間以上の加熱処理を施した場合は、この歪みや
変形の問題は大きなものとなる。
[0004] Generally, the higher the temperature, the shorter the processing time of the thermal annealing. However, 500
There was almost no effect at temperatures below ° C. For example, C
When the amorphous silicon film formed by the VD method is crystallized by heating, when the heat treatment temperature is 600 ° C., a time of 10 hours or more is required. At a heat treatment temperature of 550 ° C., a heat treatment time of 100 hours or more was required. However, in general, when a glass substrate is subjected to a heat treatment at 600 ° C. for 10 hours or more, distortion and deformation of the substrate become apparent. This distortion or deformation of the substrate does not cause a serious problem if the substrate is small (generally 10 cm square or less). However, when the size of the substrate is increased, a serious problem occurs. In addition, when a heat treatment is performed for 100 hours or more even at a temperature of about 550 ° C., the problem of distortion and deformation becomes significant.

【0005】この問題を解決するには、熱に耐える特殊
なガラス基板や石英基板を用いればよい。しかし、この
ような基板は単価が高く、低コスト化を目指す液晶ディ
スプレイの生産には適さない。即ち、産業上利用するこ
とは困難である。
In order to solve this problem, a special glass substrate or quartz substrate that can withstand heat may be used. However, such a substrate has a high unit price and is not suitable for production of a liquid crystal display aiming at cost reduction. That is, it is difficult to use it industrially.

【0006】[0006]

【発明が解決しようとする課題】ガラス基板上に形成さ
れた非晶質珪素膜を加熱によって結晶化させる技術に関
しては、本出願人による(特開平6─244103号公
報)に記載された技術がある。この技術では、珪素の結
晶化を助長する金属元素を利用することにより、非晶質
珪素膜を550度、4時間程度の加熱処理により、結晶
化させる技術である。この技術を利用すれば、安価なガ
ラス基板を利用した場合であっても、問題なく結晶性珪
素膜を得ることができる。
As for a technique for crystallizing an amorphous silicon film formed on a glass substrate by heating, a technique described in Japanese Patent Application Laid-Open No. 6-244103 by the present applicant is known. is there. In this technique, an amorphous silicon film is crystallized by a heat treatment at about 550 ° C. for about 4 hours by using a metal element which promotes crystallization of silicon. If this technology is used, a crystalline silicon film can be obtained without any problem even when an inexpensive glass substrate is used.

【0007】しかし、この技術を用いて形成された結晶
性珪素膜を用いて薄膜トランジスタを構成した場合、こ
の珪素の結晶化を助長する金属元素の影響によって、薄
膜トランジスタの電気特性が影響を受けることが懸念さ
れる。
However, when a thin film transistor is formed using a crystalline silicon film formed by using this technique, the electrical characteristics of the thin film transistor may be affected by the influence of a metal element that promotes crystallization of silicon. I am concerned.

【0008】また、この金属元素の影響と見られる薄膜
トランジスタの特性のバラツキが観察されている。アク
ティブマトリクス型の液晶表示装置においては、数百×
数百のマトリクス状に配置された画素のそれぞれに薄膜
トランジスタが配置される構成を有している。従って、
個々の薄膜トランジスタの特性のバラツキは、表示画像
のムラや不自然さの原因となる。
Further, variations in the characteristics of the thin film transistor, which are considered to be affected by the metal element, have been observed. In an active matrix type liquid crystal display device, several hundreds ×
It has a configuration in which a thin film transistor is arranged in each of several hundred pixels arranged in a matrix. Therefore,
Variations in characteristics of individual thin film transistors cause unevenness and unnaturalness of a displayed image.

【0009】そこで、本明細書で開示する発明において
は、この珪素の結晶化を助長する金属元素の影響を排除
した薄膜トランジスタを得る技術を提供することを課題
とする。
Therefore, an object of the invention disclosed in this specification is to provide a technique for obtaining a thin film transistor in which the influence of a metal element that promotes crystallization of silicon is eliminated.

【0010】[0010]

【課題を解決するための手段】本明細書で開示する発明
では、珪素の結晶化を助長する金属元素を用いて得られ
た結晶性珪素膜を用いて薄膜トランジスタ等の素子を形
成する際に、当該素子を構成する領域(金属元素を含ん
だ珪素でなる領域)の近傍に前記金属元素を移動させ、
当該素子領域または当該素子領域の一部における前記金
属元素の濃度を低下させることを特徴とする。
According to the invention disclosed in this specification, when an element such as a thin film transistor is formed using a crystalline silicon film obtained using a metal element which promotes crystallization of silicon, Moving the metal element to a vicinity of a region (a region made of silicon containing the metal element) constituting the element,
The concentration of the metal element in the element region or a part of the element region is reduced.

【0011】珪素の結晶化を助長する金属元素として
は、Fe、Co、Ni、Ru、Rh、Pd、Os、I
r、Pt、Cu、Auから選ばれた一種または複数種類
の元素を用いることができる。この元素の中で、特にN
iを用いることが、その効果や再現性の点で非常に有用
である。またNiの次に利用できるのが、PdやPt、
さらにはCuである。
The metal elements that promote crystallization of silicon include Fe, Co, Ni, Ru, Rh, Pd, Os, and I.
One or a plurality of elements selected from r, Pt, Cu, and Au can be used. Among these elements, in particular, N
The use of i is very useful in terms of its effect and reproducibility. Next to Ni, Pd, Pt,
Further, it is Cu.

【0012】当該素子領域の近傍に前記金属元素を移動
させるには、当該素子を構成する領域に接して、格子欠
陥領域を有する酸化珪素膜や窒化珪素膜を存在させ、加
熱処理を加えることで実現することができる。また、こ
の加熱処理は、当該素子領域を結晶化させる工程を兼ね
ている。
In order to move the metal element to the vicinity of the element region, a silicon oxide film or a silicon nitride film having a lattice defect region is present in contact with a region constituting the element, and heat treatment is performed. Can be realized. This heat treatment also serves as a step of crystallizing the element region.

【0013】格子欠陥領域は、アニールされにくい欠陥
や不対結合手を高濃度に有しており、上記珪素の結晶化
を助長する金属元素を強くトラップする性質を有してい
る。従って、加熱処理を加えることにより、当該素子領
域中に存在している金属元素は、この格子欠陥領域に拡
散していき、強くトラップされることとなる。
The lattice defect region has a high concentration of defects and dangling bonds that are difficult to anneal, and has a property of strongly trapping the metal element that promotes the crystallization of silicon. Therefore, by performing the heat treatment, the metal element existing in the element region diffuses into the lattice defect region and is strongly trapped.

【0014】格子欠陥領域は、酸化珪素膜等のこの格子
欠陥領域を形成しようとする領域に、酸素、アルゴン、
塩素、弗素、リン、ボロンから選ばれた1種または複数
種類の元素のイオンをイオン注入法やプラズマドーピン
グ法で打ち込み、イオンの衝撃を与えることによって形
成することができる。
The lattice defect region is formed by adding oxygen, argon, or the like to a region where the lattice defect region is to be formed, such as a silicon oxide film.
It can be formed by implanting ions of one or more kinds of elements selected from chlorine, fluorine, phosphorus, and boron by an ion implantation method or a plasma doping method and giving bombardment of the ions.

【0015】以下に本明細書で開示する発明の概要を示
す。本明細書で開示する発明の一つは、珪素の結晶化を
助長する金属元素をトラップする格子欠陥領域を形成す
る工程と、前記格子欠陥領域に接して非晶質珪素膜で構
成される素子領域を形成する工程と、前記素子領域を構
成する非晶質珪素膜に接して前記金属元素を接して保持
させる工程と、加熱処理を施し前記素子領域を結晶化さ
せる工程と、を有することを特徴とする。
The outline of the invention disclosed in this specification will be described below. One of the inventions disclosed in this specification is a step of forming a lattice defect region for trapping a metal element that promotes crystallization of silicon, and an element formed of an amorphous silicon film in contact with the lattice defect region. Forming a region, contacting and holding the metal element in contact with the amorphous silicon film forming the element region, and crystallizing the element region by performing a heat treatment. Features.

【0016】上記構成の具体的な例を図2に示す。図2
において(D)の207が薄膜トランジスタを構成する
活性層(素子領域)である。図2に示す例においては、
(A)で示される工程において、202で示される酸化
珪素膜にリンイオンを注入することにより、酸化珪素膜
202を格子欠陥領域とする。そしてその上に(C)で
示されるように非晶質珪素膜でなる活性層204を形成
する。
FIG. 2 shows a specific example of the above configuration. FIG.
In (D), reference numeral 207 denotes an active layer (element region) constituting a thin film transistor. In the example shown in FIG.
In the step shown in FIG. 2A, phosphorus ions are implanted into the silicon oxide film 202 to make the silicon oxide film 202 a lattice defect region. Then, an active layer 204 made of an amorphous silicon film is formed thereon as shown in FIG.

【0017】そして、スピナー206を用いて酢酸ニッ
ケル塩溶液205を塗布し、スピンドライを行うことに
よって、珪素の結晶化を助長する金属元素であるニッケ
ル元素を活性層204に接して保持させた状態とする。
Then, a nickel acetate salt solution 205 is applied using a spinner 206 and spin-dried, so that a nickel element which is a metal element for promoting crystallization of silicon is held in contact with the active layer 204. And

【0018】次に(D)に示されるように、加熱処理を
施すことにより、活性層204を結晶化させ、結晶性珪
素膜でなる活性層207を得る。この際、活性層中から
格子欠陥領域となっている酸化珪素膜202中にニッケ
ル元素が拡散していき、トラップされる。
Next, as shown in (D), the active layer 204 is crystallized by performing a heat treatment to obtain an active layer 207 made of a crystalline silicon film. At this time, the nickel element diffuses from the active layer into the silicon oxide film 202 serving as a lattice defect region and is trapped.

【0019】他の発明の構成は、基板上に絶縁膜を形成
する工程と、前記絶縁膜に酸素、アルゴン、ハロゲン元
素、リンから選ばれた少なくとの一種類の元素のイオン
を注入することによって、格子欠陥領域を形成する工程
と、前記絶縁膜上に非晶質珪素膜を形成する工程と、前
記非晶質珪素膜に接して珪素の結晶化を助長する金属元
素を保持させる工程と、加熱処理を施し前記非晶質珪素
膜を結晶化させる工程と、を有することを特徴とする。
According to another aspect of the invention, a step of forming an insulating film on a substrate and implanting ions of at least one element selected from oxygen, argon, a halogen element, and phosphorus into the insulating film. Forming a lattice defect region, forming an amorphous silicon film on the insulating film, and holding a metal element in contact with the amorphous silicon film to promote crystallization of silicon. Performing a heat treatment to crystallize the amorphous silicon film.

【0020】他の発明の構成は、絶縁膜上に結晶性珪素
薄膜が形成された構成を有し、前記結晶性珪素膜中に
は、珪素の結晶化を助長する金属元素が1×1016原子
/cm3 〜5×1019原子/cm3 の濃度で含まれてお
り、前記絶縁膜膜中には、酸素、アルゴン、ハロゲン元
素、リンから選ばれた少なくとも1種類の元素が含まれ
ており、前記絶縁膜は、全体が格子欠陥領域となってお
り、前記絶縁膜中には、前記結晶性珪素膜中に含まれて
いるより高い濃度で前記金属元素が含まれていることを
特徴とする。
Another embodiment of the invention has a structure in which a crystalline silicon thin film is formed on an insulating film, and the crystalline silicon film contains 1 × 10 16 metal elements for promoting crystallization of silicon. Atoms / cm 3 to 5 × 10 19 atoms / cm 3 , and the insulating film contains at least one element selected from oxygen, argon, a halogen element, and phosphorus. The insulating film has a lattice defect region as a whole, and the insulating film contains the metal element at a higher concentration than that contained in the crystalline silicon film. And

【0021】上記構成において、結晶性珪素膜中に含ま
れる金属元素の濃度が1×1016原子/cm3 〜5×1
19原子/cm3 の濃度に限定される。これは、金属元
素の濃度がこの濃度以下であると、そもそも本明細書で
開示する発明の特徴の一つとするところである550℃
程度の加熱処理で結晶性珪素膜を得ることができないか
らである。(即ち、上記濃度以下の濃度で金属元素を含
んでいる結晶性珪素膜は、上記発明の構成要件とはなら
ない)
In the above structure, the concentration of the metal element contained in the crystalline silicon film is 1 × 10 16 atoms / cm 3 to 5 × 1.
It is limited to a concentration of 0 19 atoms / cm 3 . This is because if the concentration of the metal element is lower than this concentration, it is one of the features of the invention disclosed in the present specification.
This is because a crystalline silicon film cannot be obtained by a certain degree of heat treatment. (That is, a crystalline silicon film containing a metal element at a concentration lower than the above concentration is not a constituent feature of the present invention.)

【0022】また上記濃度以上の濃度で金属元素を含ん
でいる場合には、金属元素の影響が強すぎ、半導体とし
ての特性が損なわれてしまうからである。
Further, when the metal element is contained at a concentration higher than the above concentration, the influence of the metal element is too strong and the characteristics as a semiconductor are impaired.

【0023】上記構成に具体的な例を図2(D)に示
す。図2(D)に示す構成においては、リンイオンの注
入によって格子欠陥領域が形成された酸化珪素膜20
2、さらにこの酸化珪素膜202上に形成された結晶性
珪素膜でなる活性層207、が示されている。
FIG. 2D shows a specific example of the above configuration. In the structure shown in FIG. 2D, silicon oxide film 20 having lattice defect regions formed by phosphorus ion implantation
2 further shows an active layer 207 made of a crystalline silicon film formed on the silicon oxide film 202.

【0024】図2(D)に示す構成においては、酸化珪
素膜202の全体を格子欠陥領域と見なすことができ、
さらにこの酸化珪素膜202中には、珪素の結晶化を助
長する金属元素をゲッタリングする元素でるリンが含ま
れているので、活性層207を形成する際の加熱処理工
程において、活性層中の当該金属元素は酸化珪素膜20
2の格子欠陥領域さらには酸化珪素膜202中のリン元
素にトラップあるいはゲッタリングされる。そして、最
終的な状態において、活性層202中の当該金属元素の
濃度よりも、酸化珪素膜202中の当該金属元素の濃度
の方が高い状態となる。これは、酸化珪素膜中に、当該
金属元素を留め置くためのトラップや元素が存在してい
るからである。
In the structure shown in FIG. 2D, the entire silicon oxide film 202 can be regarded as a lattice defect region.
Further, since the silicon oxide film 202 contains phosphorus which is an element for gettering a metal element which promotes crystallization of silicon, in the heat treatment step for forming the active layer 207, The metal element is a silicon oxide film 20
2 is trapped or gettered by the phosphorus element in the silicon oxide film 202. Then, in a final state, the concentration of the metal element in the silicon oxide film 202 is higher than the concentration of the metal element in the active layer 202. This is because traps and elements for retaining the metal element exist in the silicon oxide film.

【0025】なお、酸化珪素膜202による当該金属元
素のトラップ作用やゲッタリング作用が極めて効果的に
進行した場合、活性層207中における当該金属元素の
濃度が、1×1016原子/cm3 以下となる場合も考え
られるが、効果的に結晶化を行った場合には、一般に上
記値以上の濃度が活性層中に観察される。
When the trapping or gettering action of the metal element by the silicon oxide film 202 proceeds extremely effectively, the concentration of the metal element in the active layer 207 is 1 × 10 16 atoms / cm 3 or less. However, when the crystallization is performed effectively, a concentration higher than the above value is generally observed in the active layer.

【0026】なお、本明細書中で示す元素の濃度は、S
IMS(2次イオン分析法)で得られる最大値として定
義される。
The concentration of the element shown in this specification is S
It is defined as the maximum value obtained by IMS (secondary ion analysis).

【0027】[0027]

【発明の実施の形態】BEST MODE FOR CARRYING OUT THE INVENTION

【実施例】〔実施例1〕本実施例では、非晶質珪素薄膜
に珪素の結晶を化助する金属元素を導入し、加熱処理に
より前記珪素膜に結晶性を与えると同時に、結晶化後は
不要となる当該金属元素を当該結晶性珪素膜の外に除去
する技術を示す。
[Embodiment 1] In this embodiment, a metal element which promotes the crystallization of silicon is introduced into an amorphous silicon thin film, and the silicon film is given crystallinity by heat treatment. Shows a technique for removing the unnecessary metal element outside the crystalline silicon film.

【0028】ここでは、珪素の結晶化を助長する金属元
素として、Niを用いる。まず、ガラス基板(例えばコ
ーニング7959ガラス基板)101上に下地膜とし
て、酸化珪素膜102を3000Åの厚さに成膜する。
この酸化珪素膜は、TEOSを原料としたプラズマCV
D法により成膜する。
Here, Ni is used as a metal element that promotes crystallization of silicon. First, a silicon oxide film 102 is formed as a base film on a glass substrate (for example, Corning 7959 glass substrate) 101 to a thickness of 3000 °.
This silicon oxide film is formed by plasma CV using TEOS as a raw material.
The film is formed by the method D.

【0029】次に、イオンドーピング法、またはプラズ
マドーピング法により、酸化珪素膜102に酸素もしく
はアルゴンのイオンを打ち込む。ドーズ量は、1016
10 21個/cm2 の間で選ぶ。このようにすると、酸化
珪素膜102中に格子欠陥領域が形成され、酸化珪素膜
102は主に格子欠陥領域で構成されることとなる。こ
の工程において、できる限り、酸化珪素膜102を格子
欠陥領域として構成することが重要である。また、多量
のドーズ量(一般に1018個/cm2 以上)でもってイ
オンを打ち込むことによって、アニールによって修復さ
れにくい格子欠陥領域とすることができる。(図1
(A))
Next, ion doping or plasma
Oxygen or silicon is added to the silicon oxide film 102 by the
Implants argon ions. The dose is 1016~
10 twenty onePieces / cmTwoChoose between In this way, oxidation
A lattice defect region is formed in the silicon film 102, and a silicon oxide film
Reference numeral 102 mainly comprises a lattice defect region. This
In the step, the silicon oxide film 102 is
It is important to configure as a defective area. Also, a large amount
Dose (generally 1018Pieces / cmTwoAbove)
Repaired by annealing, by driving on
It can be a lattice defect region that is difficult to be formed. (Figure 1
(A))

【0030】次にプラズマCVD法によって、非晶質珪
素膜(アモルファスシリコン膜)103の成膜を行う。
ここでは、プラズマCVD法を用いるが、減圧熱CVD
法を用いるのでもよい。また、非晶質珪素膜103の厚
さは、500Åとする。勿論この厚さは、必要とする厚
さとすればよい。しかし、後述するように、レーザー光
の照射を併用し、さらに膜中の金属元素(ここではNi
元素)濃度を低下させ、また同時にその結晶性を向上さ
せる場合には、非晶質珪素膜の膜厚を500Å以下とす
る必要がある。
Next, an amorphous silicon film (amorphous silicon film) 103 is formed by a plasma CVD method.
Here, a plasma CVD method is used.
Method may be used. Further, the thickness of the amorphous silicon film 103 is set to 500 °. Of course, this thickness may be a required thickness. However, as will be described later, laser light irradiation is also used, and a metal element (here, Ni
In order to lower the concentration of the element and simultaneously improve its crystallinity, the thickness of the amorphous silicon film needs to be 500 ° or less.

【0031】次に過水アンモニアに基板を浸し、70℃
に5分間保つことにより、非晶質珪素膜103の表面に
酸化膜(図示せず)を形成する。この酸化膜は、後のニ
ッケル酢酸塩溶液の塗布工程において、その濡れ性を改
善させるために形成される。さらにニッケル酢酸塩溶液
をスピンコート法により非晶質珪素膜の表面に塗布す
る。Ni元素は、非晶質珪素膜が結晶化する際に結晶化
を助長する元素として機能する。
Next, the substrate is immersed in aqueous ammonia at 70 ° C.
For 5 minutes, an oxide film (not shown) is formed on the surface of the amorphous silicon film 103. This oxide film is formed to improve the wettability in a later step of applying a nickel acetate solution. Further, a nickel acetate solution is applied to the surface of the amorphous silicon film by spin coating. The Ni element functions as an element that promotes crystallization when the amorphous silicon film is crystallized.

【0032】次に窒素雰囲気中において、450℃の温
度で1時間保持することにより、非晶質珪素膜中の水素
を離脱させる。これは、非晶質珪素膜中に不対結合手を
意図的に形成することにより、後の結晶化に際してのし
きい値エネルギーを下げるためである。そして窒素雰囲
気中において、550℃、4〜8時間の加熱処理を施す
ことにより、非晶質珪素膜103を結晶化させる。この
結晶化の際の温度を550℃とすることができたのは、
Ni元素の作用によるものである。
Next, by maintaining the temperature at 450 ° C. for one hour in a nitrogen atmosphere, hydrogen in the amorphous silicon film is released. This is because a dangling bond is intentionally formed in the amorphous silicon film to lower the threshold energy at the time of subsequent crystallization. Then, the amorphous silicon film 103 is crystallized by performing a heat treatment at 550 ° C. for 4 to 8 hours in a nitrogen atmosphere. The temperature at the time of this crystallization could be set to 550 ° C.
This is due to the action of the Ni element.

【0033】またこの結晶化された珪素膜中には、水素
が0.001原子%〜5原子%の割合で含まれている。
上記加熱処理中、Ni元素は珪素膜中を移動しながら、
該珪素膜の結晶化を促進する。さらに、該Ni元素は前
記非晶質珪素膜102中に形成された格子損傷領域に向
かって104で示されるように移動していく。
The crystallized silicon film contains hydrogen at a ratio of 0.001 to 5 atomic%.
During the heat treatment, the Ni element moves through the silicon film,
The crystallization of the silicon film is promoted. Further, the Ni element moves toward the lattice damage region formed in the amorphous silicon film 102 as indicated by 104.

【0034】また、550℃程度の温度の加熱処理で
は、酸化珪素膜中に形成された格子欠陥領域は修復され
ない。また、格子欠陥領域が多量に存在している関係
で、最終的な濃度分布は、珪素膜103中よりも酸化珪
素膜102中の方が高いものとなる。
The heat treatment at a temperature of about 550 ° C. does not repair the lattice defect region formed in the silicon oxide film. In addition, due to the large number of lattice defect regions, the final concentration distribution is higher in the silicon oxide film 102 than in the silicon film 103.

【0035】こうして、ガラス基板上に結晶性を有し、
かつNi元素の濃度の少ない結晶性珪素膜を得ることが
できる。(図1(B))
Thus, the glass substrate has crystallinity,
In addition, a crystalline silicon film having a low concentration of Ni element can be obtained. (FIG. 1 (B))

【0036】次にパターニングを行うことにより、薄膜
トランジスタの活性層105を形成する。さらにゲート
絶縁膜として機能する酸化珪素膜106を1000Åの
厚さに成膜する。さらにスカンジウムを微量に含有させ
たアルミニウムの膜を6000Åの厚さに成膜し、パタ
ーニングを施すことにより、ゲート電極107を形成す
る。そしてこのゲート電極107を陽極として電解溶液
中において陽極酸化を行うことにより、アルミニウムの
酸化物層108を2000Åの厚さに形成する。この酸
化物層108は、後の不純物イオンの注入工程におい
て、オフセットゲート領域を形成するためのマスクとし
て機能する。(図1(C))
Next, the active layer 105 of the thin film transistor is formed by patterning. Further, a silicon oxide film 106 functioning as a gate insulating film is formed to a thickness of 1000 °. Further, a gate electrode 107 is formed by forming an aluminum film containing a small amount of scandium to a thickness of 6000 ° and performing patterning. Then, anodization is performed in an electrolytic solution using the gate electrode 107 as an anode to form an aluminum oxide layer 108 to a thickness of 2000 °. This oxide layer 108 functions as a mask for forming an offset gate region in a later step of implanting impurity ions. (Fig. 1 (C))

【0037】この状態において、P(リン)イオンの打
ち込みをプラズマドーピング法またはイオン注入法によ
って行う。すると、ゲート電極107とその周囲の酸化
物層108とがマスクとなって、活性層の109と11
2とにPイオンの注入が行われる。そして、110と1
11との領域には、Pイオンの注入が行われない。この
結果、109と112の領域がソース/ドレイン領域と
して構成される。また110の領域がオフセットゲート
領域として構成される。また、111の領域がチャネル
形成領域として構成される。(図1(D))
In this state, P (phosphorus) ions are implanted by a plasma doping method or an ion implantation method. Then, the gate electrode 107 and the surrounding oxide layer 108 serve as a mask, and the active layers 109 and 11 are used as masks.
2 and P ions are implanted. And 110 and 1
No P ions are implanted into the region 11. As a result, the regions 109 and 112 are configured as source / drain regions. The region 110 is configured as an offset gate region. The region 111 is configured as a channel formation region. (Fig. 1 (D))

【0038】図1(D)に示す工程を経た後、層間絶縁
膜を形成し、さらにコンタクトホールを形成する。そし
て、ソース/ドレイン領域へのコンタクト電極、さらに
はゲート電極へのコンタクト電極を形成する。最後に、
350℃の水素雰囲気中において、1時間の加熱処理を
行うことにより、薄膜トランジスタを完成させる。
After the step shown in FIG. 1D, an interlayer insulating film is formed, and further, a contact hole is formed. Then, a contact electrode to the source / drain region and a contact electrode to the gate electrode are formed. Finally,
By performing heat treatment for one hour in a hydrogen atmosphere at 350 ° C., a thin film transistor is completed.

【0039】本実施例で作製した薄膜トランジスタで
は、低温(ガラス基板が耐え得ると意味で)の加熱処理
で結晶性珪素膜が得ることができる。さらに加えて、得
られる薄膜トランジスタの活性層中におけるニッケル元
素の濃度を低くすることができる。こうして、生産コス
トが低く、しかも特性の劣化や変化の無い薄膜トランジ
スタを得ることができる。
In the thin film transistor manufactured in this embodiment, a crystalline silicon film can be obtained by heat treatment at a low temperature (meaning that the glass substrate can withstand). In addition, the concentration of the nickel element in the active layer of the obtained thin film transistor can be reduced. In this manner, a thin film transistor with low production cost and without deterioration or change in characteristics can be obtained.

【0040】〔実施例2〕本実施例では、実施例1で作
製した珪素膜をさらに結晶性の良い物とし、さらに珪素
の結晶化を助長するための金属元素の濃度をさらに低い
ものとするための構成に関する。
[Embodiment 2] In this embodiment, the silicon film produced in Embodiment 1 is made to have better crystallinity, and the concentration of a metal element for promoting crystallization of silicon is further reduced. Related to the configuration.

【0041】まず、図1(B)で示される工程で示され
るような加熱処理を行うことにより、結晶性珪素膜を得
る。そして、2段階に渡るレーザー光の照射を行う。こ
こでは、線状に加工されたレーザービームを操作しなが
ら照射することにより、レーザー光の照射を行う。レー
ザー光としては、KrFエキシマレーザーを用いる。レ
ーザー光の照射条件は、まず予備照射として100ー3
00mJ/cm2 、次に本照射として200〜500m
J/cm2 の2段階照射とする。また、パルス数を30パ
ルス/sとする。ここで、2段階照射とするのはレーザー
光の照射による膜表面の均一性悪化を極力抑さえる為で
ある。
First, a crystalline silicon film is obtained by performing a heat treatment as shown in the step shown in FIG. Then, laser light irradiation is performed in two stages. Here, laser light irradiation is performed by irradiating the linearly processed laser beam while operating it. As a laser beam, a KrF excimer laser is used. The irradiation conditions of the laser beam are as follows.
00 mJ / cm 2 , then 200-500 m for main irradiation
J / cm 2 two-stage irradiation. The number of pulses is 30 pulses / s. Here, the two-stage irradiation is performed in order to minimize the deterioration of the film surface uniformity due to the irradiation of the laser beam.

【0042】実施例1で示した加熱処理のみで結晶化し
た結晶性珪素膜においては、その膜中に非晶質成分が多
く残っている。このような場合、膜の全体において均一
なレーザーエネルギーの吸収が行われれず、レーザー光
の照射に従って、膜の表面が荒れたものとなってしま
う。そこで、1回目の照射で膜に残っている非晶質部分
を結晶化して、さらに2回目の照射では全体的な結晶化
を促進させる。こうすることで、全体の結晶性が高く、
また膜表面の荒れの少ない結晶性珪素膜を得ることがで
きる。
In the crystalline silicon film crystallized only by the heat treatment shown in the first embodiment, many amorphous components remain in the film. In such a case, uniform laser energy is not absorbed in the entire film, and the surface of the film becomes rough due to the irradiation of the laser light. Therefore, the amorphous portion remaining in the film is crystallized by the first irradiation, and the entire crystallization is promoted by the second irradiation. By doing so, the overall crystallinity is high,
In addition, a crystalline silicon film with less roughness on the film surface can be obtained.

【0043】この2段階照射の効果は大変高く、完成す
る半導体デバイスの特性を著しく向上させることができ
る。特に1000Å以下というような薄膜デバイスを作
製する場合は、利用する薄膜半導体の表面の状態が、デ
バイスの特性に非常に大きく影響するので、上記2段階
照射によって表面の荒れの生じない処理を行えることは
非常に有効である。
The effect of the two-step irradiation is very high, and the characteristics of the completed semiconductor device can be remarkably improved. In particular, in the case of manufacturing a thin film device having a thickness of 1000 ° or less, the surface condition of the thin film semiconductor to be used greatly affects the characteristics of the device. Is very effective.

【0044】また、このレーザー光の照射は、基板温度
を500℃に保って行う。これは、レーザー光の照射に
よる基板表面温度の上昇と下降の速度を和らげるために
行われる。一般に環境の急激な変化は、物質の均一性を
損なわれることが知られている。そこで、基板温度を高
く保つことでレーザー光の照射による基板表面の均一性
の劣化を極力抑えることができる。この実施例では基板
温度を500℃に設定しているが、この温度は、450
℃から基板の歪み点までの間で選択することができる。
例えばコーニング7059ガラス基板を用いた場合に
は、その歪み点が593℃であるので、この温度以下で
あってかつ450℃以上の温度から選択することができ
る。
The laser beam irradiation is performed while maintaining the substrate temperature at 500.degree. This is performed in order to moderate the rate of rise and fall of the substrate surface temperature due to the irradiation of the laser beam. Generally, it is known that a sudden change in the environment impairs the uniformity of a substance. Therefore, by keeping the substrate temperature high, it is possible to minimize deterioration of the uniformity of the substrate surface due to the irradiation of the laser beam. In this embodiment, the substrate temperature is set to 500 ° C.
The temperature can be selected from ℃ to the strain point of the substrate.
For example, when a Corning 7059 glass substrate is used, its strain point is 593 ° C., so that the temperature can be selected from a temperature lower than this temperature and higher than 450 ° C.

【0045】珪素膜の厚さが500Å程度以下である場
合において、上記のレーザー光の照射を行うと、ニッケ
ル元素が下地の酸化珪素膜102中にさらに拡散するこ
とになるので、さらに珪素膜中のニッケル元素濃度を下
げることが可能となる。珪素膜の厚さが薄い方がこの効
果が大きいが、100Å以下となると、一般のCVD方
ではその成膜が困難となるので、注意が必要である。従
って、一般的には、珪素膜の膜厚を100〜500Å程
度とすることが適当である。また、レーザー光の照射
は、膜の結晶性を高めることになるので、その意味にお
いても非常に有用なものとなる。
In the case where the thickness of the silicon film is about 500 ° or less, when the above laser light irradiation is performed, the nickel element is further diffused into the underlying silicon oxide film 102, so that the silicon film Can be reduced. This effect is greater when the thickness of the silicon film is thinner, but care must be taken when the thickness is less than 100 ° C., since it becomes difficult to form the film by a general CVD method. Therefore, it is generally appropriate to set the thickness of the silicon film to about 100 to 500 °. In addition, irradiation with laser light increases the crystallinity of the film, and thus is very useful in that sense.

【0046】〔実施例3〕本実施例は、薄膜トランジス
タの活性層(素子領域ということもできる)を構成する
領域に隣接して、格子欠陥領域を人為的に形成すること
により、この格子欠陥領域に活性層中の金属元素をトラ
ップさせ、活性層中における金属元素の濃度を下げるこ
とを特徴とする。
[Embodiment 3] In this embodiment, a lattice defect region is artificially formed adjacent to a region constituting an active layer (also referred to as an element region) of a thin film transistor. And trapping the metal element in the active layer to reduce the concentration of the metal element in the active layer.

【0047】図2に本実施例に示す半導体装置の作製工
程の一部を示す。まずガラス基板201上に下地膜とし
て酸化珪素膜202を3000Åの厚さにプラズマCV
D法またはスパッタ法で成膜する。
FIG. 2 shows a part of the manufacturing process of the semiconductor device shown in this embodiment. First, a silicon oxide film 202 as a base film is formed on a glass substrate 201 to a thickness of 3000 ° by plasma CV.
The film is formed by the D method or the sputtering method.

【0048】そしてリンイオンをプラズマドーピング
法、またはイオン注入法で酸化珪素膜202中に注入す
る。ドーズ量は、1016〜1021個/cm2 とする。この
工程で酸化珪素膜202はPSG膜のようなリンガラス
の状態となる。またその膜全体が格子欠陥領域として形
成される。この工程では、酸化珪素膜全体において、高
い密度で欠陥が形成されるように工夫する必要がある。
(図2(A))
Then, phosphorus ions are implanted into the silicon oxide film 202 by a plasma doping method or an ion implantation method. The dose is 10 16 to 10 21 / cm 2 . In this step, the silicon oxide film 202 becomes a phosphorus glass state like a PSG film. The entire film is formed as a lattice defect region. In this step, it is necessary to devise such that defects are formed at a high density in the entire silicon oxide film.
(Fig. 2 (A))

【0049】なお、上記イオンの注入を行った結果、酸
化珪素膜202の表面が荒れてしまう。そこで、バッフ
ァフッ酸を用いたウエットエッチングを行い、その表面
を数十〜数百Å程度の厚さで除去し、平坦化する。
The surface of the silicon oxide film 202 becomes rough as a result of the ion implantation. Therefore, wet etching using buffered hydrofluoric acid is performed, and the surface is removed with a thickness of about several tens to several hundreds of mm, and the surface is planarized.

【0050】次に非晶質珪素膜203をプラズマCVD
法または減圧熱CVD法で500Åの厚さに成膜する。
(図2(B))
Next, the amorphous silicon film 203 is formed by plasma CVD.
The film is formed to a thickness of 500 ° by a low pressure method or a low pressure thermal CVD method.
(FIG. 2 (B))

【0051】次に非晶質珪素膜203を所定のパターン
にパターニングすることにより、薄膜トランジスタの活
性層204を形成する。そして、珪素の結晶化を助長す
る金属元素であるNiを導入する。ここでは、スピナー
206上に試料を配置し、所定のNi濃度に調整された
ニッケル酢酸塩溶液をまず塗布する。この状態で、図2
(C)に示されるように水膜205が形成される。(図
2(C))
Next, the active layer 204 of the thin film transistor is formed by patterning the amorphous silicon film 203 into a predetermined pattern. Then, Ni, which is a metal element that promotes crystallization of silicon, is introduced. Here, a sample is placed on the spinner 206, and a nickel acetate solution adjusted to a predetermined Ni concentration is first applied. In this state, FIG.
A water film 205 is formed as shown in FIG. (Fig. 2 (C))

【0052】そしてスピナー206を回転させてスピン
ドライを行うことにより、余分やニッケル酢酸塩溶液を
吹き飛ばす。こうして、ニッケル元素が活性層の形状に
パターニングされた非晶質珪素膜204上に接して保持
された状態が実現される。
Then, by spinning the spinner 206 to perform spin drying, excess nickel acetate solution is blown off. Thus, a state where the nickel element is held in contact with the amorphous silicon film 204 patterned into the shape of the active layer is realized.

【0053】ここでは、ニッケル元素を含んだ溶液を用
いて、ニッケル元素を導入する例を示したが、例えば、
蒸着法やスパッタ法、さらにはプラズマCVD法でニッ
ケルの薄膜、またはニッケル元素を含む薄膜を非晶質珪
素膜の表面に形成するのでもよい。
Here, an example of introducing a nickel element using a solution containing a nickel element has been described.
A nickel thin film or a thin film containing a nickel element may be formed on the surface of the amorphous silicon film by an evaporation method, a sputtering method, or a plasma CVD method.

【0054】次に図2(D)に示すように、550℃、
4時間の加熱処理を行うことにより、非晶質珪素膜でな
る活性層204を結晶化させる。この結果、結晶性珪素
膜でなる活性層207が形成される。この際、矢印20
8で示されるように、全体が格子欠陥領域となっている
酸化珪素膜202中に活性層中からニッケル元素が拡散
していく。(図2(D))
Next, as shown in FIG.
By performing the heat treatment for 4 hours, the active layer 204 made of an amorphous silicon film is crystallized. As a result, an active layer 207 made of a crystalline silicon film is formed. At this time, arrow 20
As shown by 8, the nickel element diffuses from the active layer into the silicon oxide film 202 which is entirely a lattice defect region. (FIG. 2 (D))

【0055】一般にガラス基板の歪点は、600℃程度
であるので、550℃、4時間の加熱処理によって、そ
の変形や歪みが問題となることはない。また、本実施例
に示す構成においては、酸化珪素膜202中にニッケル
が拡散し、トラップされるので、活性層中におけるニッ
ケル元素の濃度を下げることができる。特に、本実施例
においては、酸化珪素膜中にニッケル元素トラップさせ
るための格子欠陥領域に加えて、ニッケルをゲッタリン
グする作用を有するリンが含まれているので、効果的に
ニッケル元素を酸化珪素膜202中に移動させることが
できる。
Generally, the strain point of a glass substrate is about 600 ° C., so that the heat treatment at 550 ° C. for 4 hours does not cause any problem of deformation or distortion. In the structure shown in this embodiment, nickel is diffused and trapped in the silicon oxide film 202, so that the concentration of nickel element in the active layer can be reduced. In particular, in this embodiment, in addition to the lattice defect region for trapping the nickel element in the silicon oxide film, phosphorus having an action of gettering nickel is contained, so that the nickel element can be effectively converted to silicon oxide. It can be moved into the membrane 202.

【0056】また実施例2に示したように、加熱処理の
後にさらにレーザー光を照射するこは、活性層207の
結晶化を向上させ、さらに活性層207中に含まれてい
るニッケル元素の濃度を下げることができる。
Further, as shown in the second embodiment, further irradiating a laser beam after the heat treatment improves the crystallization of the active layer 207 and further increases the concentration of the nickel element contained in the active layer 207. Can be lowered.

【0057】[0057]

【発明の効果】本明細書で開示する技術を利用すること
によって、ガラス基板が利用できるような温度における
加熱処理において、結晶性珪素膜を得ることができる。
さらに加えて、当該結晶性珪素膜中における金属元素の
濃度を下げることができるので、得られる薄膜半導体デ
バイスにおいて、特性の劣化や特性の変化のないものを
得ることができる。
According to the technology disclosed in this specification, a crystalline silicon film can be obtained in a heat treatment at a temperature at which a glass substrate can be used.
In addition, since the concentration of the metal element in the crystalline silicon film can be reduced, a thin-film semiconductor device obtained without deterioration or change in characteristics can be obtained.

【0058】特に本明細書で開示する発明を利用して、
アクティブマトリクス型の液晶表示装置に利用される薄
膜トランジスタアレイを作製した場合、各薄膜トランジ
スタの特性のバラツキを抑えることができるので、表示
特性の高いTFT液晶パネルを得ることができる。
In particular, utilizing the invention disclosed herein,
When a thin film transistor array used for an active matrix type liquid crystal display device is manufactured, variation in characteristics of each thin film transistor can be suppressed, so that a TFT liquid crystal panel having high display characteristics can be obtained.

【図面の簡単な説明】[Brief description of the drawings]

【図1】 実施例で示す薄膜トランジスタの作製工程を
示す。
FIG. 1 illustrates a manufacturing process of a thin film transistor described in an example.

【図2】 実施例で示す薄膜トランジスタの作製工程を
示す。
FIG. 2 illustrates a manufacturing process of a thin film transistor described in an example.

【符号の説明】[Explanation of symbols]

101、201 ガラス基板 102、202 酸化珪素膜 103、203 非晶質珪素膜 105、207 活性層 106 ゲート絶縁膜(酸化珪
素膜) 107 アルミニウムを主成分
とするゲート絶縁膜 108 アルミニウムの陽極酸
化物層 109 ソース領域 110 オフセットゲート領域 111 チャネル形成領域 112 ドレイン領域 205 ニッケル酢酸塩溶液の
水膜 206 スピナー
Reference Signs List 101, 201 glass substrate 102, 202 silicon oxide film 103, 203 amorphous silicon film 105, 207 active layer 106 gate insulating film (silicon oxide film) 107 gate insulating film containing aluminum as a main component 108 aluminum anodic oxide layer Reference Signs List 109 Source region 110 Offset gate region 111 Channel forming region 112 Drain region 205 Water film of nickel acetate solution 206 Spinner

Claims (4)

【特許請求の範囲】[Claims] 【請求項1】絶縁膜上の結晶性半導体膜からなる活性層
を有した薄膜半導体デバイスであって、前記絶縁膜中に
酸素、アルゴン、ハロゲン元素もしくはリンを含み、前
記結晶性半導体膜中に含まれる珪素の結晶化を助長する
金属元素の濃度は、前記絶縁膜中の当該金属元素の濃度
よりも低いことを特徴とする薄膜半導体デバイス。
1. A thin-film semiconductor device having an active layer made of a crystalline semiconductor film on an insulating film, wherein the insulating film contains oxygen, argon, a halogen element or phosphorus, and is contained in the crystalline semiconductor film. A thin-film semiconductor device, wherein a concentration of a metal element that promotes crystallization of silicon contained therein is lower than a concentration of the metal element in the insulating film.
【請求項2】請求項1において、前記珪素の結晶化を助
長する金属元素は、Fe、Co、Ni、Pd、Ir、P
t、CuもしくはAuであることを特徴とする薄膜半導
体デバイス。
2. The method according to claim 1, wherein the metal element for promoting crystallization of silicon is Fe, Co, Ni, Pd, Ir, P
A thin-film semiconductor device comprising t, Cu or Au.
【請求項3】請求項1または請求項2において、前記薄
膜半導体デバイスは、薄膜トランジスタであることを特
徴とする薄膜半導体デバイス。
3. The thin film semiconductor device according to claim 1, wherein said thin film semiconductor device is a thin film transistor.
【請求項4】請求項1乃至請求項3のいずれか一に記載
の薄膜半導体デバイスを用いたことを特徴とする液晶表
示装置。
4. A liquid crystal display device using the thin-film semiconductor device according to claim 1.
JP2001086855A 2001-03-26 2001-03-26 Thin film semiconductor device and method for manufacturing thin film semiconductor device Expired - Fee Related JP3907957B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2001086855A JP3907957B2 (en) 2001-03-26 2001-03-26 Thin film semiconductor device and method for manufacturing thin film semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2001086855A JP3907957B2 (en) 2001-03-26 2001-03-26 Thin film semiconductor device and method for manufacturing thin film semiconductor device

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
JP06675095A Division JP3522381B2 (en) 1995-03-01 1995-03-01 Thin film semiconductor device and method of manufacturing thin film semiconductor device

Publications (2)

Publication Number Publication Date
JP2001319879A true JP2001319879A (en) 2001-11-16
JP3907957B2 JP3907957B2 (en) 2007-04-18

Family

ID=18942172

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2001086855A Expired - Fee Related JP3907957B2 (en) 2001-03-26 2001-03-26 Thin film semiconductor device and method for manufacturing thin film semiconductor device

Country Status (1)

Country Link
JP (1) JP3907957B2 (en)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005103339A (en) * 2003-09-26 2005-04-21 Semiconductor Energy Lab Co Ltd Manufacturing method of insulating layer and membrane manufacturing method
JP2008047872A (en) * 2006-08-11 2008-02-28 Toppoly Optoelectronics Corp Image display system including thin film transistor device and its fabrication process
JP2021048409A (en) * 2009-09-04 2021-03-25 株式会社半導体エネルギー研究所 Method for manufacturing semiconductor device

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005103339A (en) * 2003-09-26 2005-04-21 Semiconductor Energy Lab Co Ltd Manufacturing method of insulating layer and membrane manufacturing method
JP4498715B2 (en) * 2003-09-26 2010-07-07 株式会社半導体エネルギー研究所 Method for manufacturing semiconductor device
JP2008047872A (en) * 2006-08-11 2008-02-28 Toppoly Optoelectronics Corp Image display system including thin film transistor device and its fabrication process
JP2021048409A (en) * 2009-09-04 2021-03-25 株式会社半導体エネルギー研究所 Method for manufacturing semiconductor device

Also Published As

Publication number Publication date
JP3907957B2 (en) 2007-04-18

Similar Documents

Publication Publication Date Title
US5843833A (en) Method for producing semiconductor device
US7374978B2 (en) Method of manufacturing semiconductor device
US7557377B2 (en) Semiconductor device having thin film transistor
US5789284A (en) Method for fabricating semiconductor thin film
JPH07130652A (en) Manufacture of semiconductor
JP3522381B2 (en) Thin film semiconductor device and method of manufacturing thin film semiconductor device
JPH0869967A (en) Manufacturing method of semiconductor device
JP3910229B2 (en) Method for producing semiconductor thin film
JP4162727B2 (en) Method for manufacturing semiconductor device
JP3326020B2 (en) Method for manufacturing thin film transistor
JPH10242475A (en) Semiconductor device and its manufacture
JP3907957B2 (en) Thin film semiconductor device and method for manufacturing thin film semiconductor device
JP3894969B2 (en) Method for manufacturing semiconductor device
JP3512550B2 (en) Method for manufacturing semiconductor device
JP3545104B2 (en) Manufacturing method of thin film semiconductor
JP2006287245A (en) Display
JP2003007716A (en) Semiconductor device and its manufacturing method
JPH11261077A (en) Semiconductor device
JP3857130B2 (en) Thin film transistor
JP2006108136A (en) Method of manufacturing crystalline semiconductor film and crystalline semiconductor film
JP2001338877A (en) Manufacturing method of semiconductor device
JP4176797B2 (en) Method for producing semiconductor thin film
KR100531556B1 (en) Semiconductor device manufacturing method
JP2001332496A (en) Method of manufacturing semiconductor device
JP2001319880A (en) Method for fabricating device

Legal Events

Date Code Title Description
A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20060328

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20060517

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20070116

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20070117

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100126

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100126

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110126

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110126

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120126

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120126

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130126

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130126

Year of fee payment: 6

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees