JP2000197370A - スイッチングレギュレータ装置 - Google Patents
スイッチングレギュレータ装置Info
- Publication number
- JP2000197370A JP2000197370A JP10367317A JP36731798A JP2000197370A JP 2000197370 A JP2000197370 A JP 2000197370A JP 10367317 A JP10367317 A JP 10367317A JP 36731798 A JP36731798 A JP 36731798A JP 2000197370 A JP2000197370 A JP 2000197370A
- Authority
- JP
- Japan
- Prior art keywords
- transformer
- capacitor
- switching element
- circuit
- diode
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Abstract
(57)【要約】
【課題】 トランスとその一次側のスイッチングを行う
スイッチング素子を有したスイッチングレギュレータ装
置において、安価、簡易な構成で、損失の少ないスナバ
回路として回路が機能し、また不要な輻射や伝導ノイズ
の発生を防止する。 【解決手段】 トランスＴ１の一次巻線Ｎｐに流れる直
流電流をスイッチング素子Ｑ１により断続し、該トラン
スＴ１の二次巻線Ｎｓに発生した交流をダイオードＤ２
により整流して出力する。また、スイッチング素子Ｑ１
の正端子から直流入力電源の正極側に電流が流れるよう
にダイオードＤ１とコンデンサＣ１の直列回路をトラン
スＴ１の一次巻線Ｎｐと並列に接続し、且つダイオード
Ｄ１と並列に抵抗Ｒ１を接続して、スナバ回路として機
能させる。
スイッチング素子を有したスイッチングレギュレータ装
置において、安価、簡易な構成で、損失の少ないスナバ
回路として回路が機能し、また不要な輻射や伝導ノイズ
の発生を防止する。 【解決手段】 トランスＴ１の一次巻線Ｎｐに流れる直
流電流をスイッチング素子Ｑ１により断続し、該トラン
スＴ１の二次巻線Ｎｓに発生した交流をダイオードＤ２
により整流して出力する。また、スイッチング素子Ｑ１
の正端子から直流入力電源の正極側に電流が流れるよう
にダイオードＤ１とコンデンサＣ１の直列回路をトラン
スＴ１の一次巻線Ｎｐと並列に接続し、且つダイオード
Ｄ１と並列に抵抗Ｒ１を接続して、スナバ回路として機
能させる。
Description
【０００１】
【発明の属する技術分野】本発明は、特に待機時におけ
る消費電力の削減を図ることが可能なスナバ回路を有し
たスイッチングレギュレータ装置に関するものである。
る消費電力の削減を図ることが可能なスナバ回路を有し
たスイッチングレギュレータ装置に関するものである。
【０００２】
【従来の技術】スイッチングレギュレータを用いた装置
の待機時における消費電力は、米国や欧州では法規制さ
れてきており、また装置の種類により待機電力が異なる
が、その法規制値も機種毎に異なっている。このような
装置に使用されているスイッチングレギュレータに要求
されることは、電力の変換効率を上げることであるが、
その変換効率を低下させている原因として、小電力のも
のでは使用部品の損失の割合が大きいことである。ま
た、変換効率を上げるだけで良いというものではなく、
部品点数及びその実装面積やコスト、不要な輻射や伝導
ノイズの発生等を考慮しなければならない。
の待機時における消費電力は、米国や欧州では法規制さ
れてきており、また装置の種類により待機電力が異なる
が、その法規制値も機種毎に異なっている。このような
装置に使用されているスイッチングレギュレータに要求
されることは、電力の変換効率を上げることであるが、
その変換効率を低下させている原因として、小電力のも
のでは使用部品の損失の割合が大きいことである。ま
た、変換効率を上げるだけで良いというものではなく、
部品点数及びその実装面積やコスト、不要な輻射や伝導
ノイズの発生等を考慮しなければならない。
【０００３】ここで、上記の損失割合が大きいものを挙
げると、例えばスイッチング素子ではスイッチング損失
やドライブ損失があり、トランス二次側の整流用ダイオ
ードでは順方向電圧損失、トランスや平滑用チョークコ
イルでは鉄損や銅損があり、またスナバ回路、例えばＣ
Ｒスナバ回路であれば抵抗損などがある。
げると、例えばスイッチング素子ではスイッチング損失
やドライブ損失があり、トランス二次側の整流用ダイオ
ードでは順方向電圧損失、トランスや平滑用チョークコ
イルでは鉄損や銅損があり、またスナバ回路、例えばＣ
Ｒスナバ回路であれば抵抗損などがある。
【０００４】図３は上記のスナバ回路を有した従来のス
イッチングレギュレータ装置の概略構成を示す回路図で
あり、ここではＣＲスナバ回路を示している。同図にお
いて、Ｔ１は直流入力電源からの直流電圧が供給される
トランスで、一次巻線Ｎｐと直列にＦＥＴ等のスイッチ
ング素子Ｑ１が接続され、また二次巻線Ｎｓには整流用
のダイオードＤ２が接続されている。また、トランスＴ
１の一次巻線Ｎｐとスイッチング素子Ｑ１の接続点から
上記直流電圧の正側入力端子に向けてダイオードＤ１と
コンデンサＣ１の直列回路が一次巻線Ｎｐと並列に接続
され、コンデンサＣ１と並列に抵抗Ｒ１が接続されてい
る。
イッチングレギュレータ装置の概略構成を示す回路図で
あり、ここではＣＲスナバ回路を示している。同図にお
いて、Ｔ１は直流入力電源からの直流電圧が供給される
トランスで、一次巻線Ｎｐと直列にＦＥＴ等のスイッチ
ング素子Ｑ１が接続され、また二次巻線Ｎｓには整流用
のダイオードＤ２が接続されている。また、トランスＴ
１の一次巻線Ｎｐとスイッチング素子Ｑ１の接続点から
上記直流電圧の正側入力端子に向けてダイオードＤ１と
コンデンサＣ１の直列回路が一次巻線Ｎｐと並列に接続
され、コンデンサＣ１と並列に抵抗Ｒ１が接続されてい
る。
【０００５】上記の回路構成において、トランスＴ１の
二次側の出力電圧に応じてスイッチング素子Ｑ１をオン
（ＯＮ），オフ（ＯＦＦ）する際に、スイッチング素子
Ｑ１のターン（Ｔｕｒｎ）オフ時に該スイッチング素子
Ｑ１のＤ−Ｓ（ＭＯＳＦＥＴの場合ドレイン−ソース）
間に過大な電圧が発生する。このときダイオードＤ１に
電流が流れ、抵抗Ｒ１とコンデンサＣ１によってその過
大な電圧を抑制（抑圧）する。
二次側の出力電圧に応じてスイッチング素子Ｑ１をオン
（ＯＮ），オフ（ＯＦＦ）する際に、スイッチング素子
Ｑ１のターン（Ｔｕｒｎ）オフ時に該スイッチング素子
Ｑ１のＤ−Ｓ（ＭＯＳＦＥＴの場合ドレイン−ソース）
間に過大な電圧が発生する。このときダイオードＤ１に
電流が流れ、抵抗Ｒ１とコンデンサＣ１によってその過
大な電圧を抑制（抑圧）する。
【０００６】上記の過大電圧を抑制する際、コンデンサ
Ｃ１によってその一部は入力電圧Ｖｉｎに帰還される
が、大部分は抵抗Ｒ１により熱に変換される。これが上
述の損失となり、スイッチングレギュレータ装置の変換
効率を低下させる原因となる。
Ｃ１によってその一部は入力電圧Ｖｉｎに帰還される
が、大部分は抵抗Ｒ１により熱に変換される。これが上
述の損失となり、スイッチングレギュレータ装置の変換
効率を低下させる原因となる。
【０００７】図４は他の従来例の構成を示す回路図であ
り、ここでは原理的には無損失タイプのＬＣスナバ回路
を示している。同図中、Ｌ１はインダクタ、Ｄ３はダイ
オードであり、他は図３の回路と同一の構成要素から構
成されている。
り、ここでは原理的には無損失タイプのＬＣスナバ回路
を示している。同図中、Ｌ１はインダクタ、Ｄ３はダイ
オードであり、他は図３の回路と同一の構成要素から構
成されている。
【０００８】このような回路構成においても、上記と同
様スイッチング素子Ｑ１のターンオフ時に該スイッチン
グ素子Ｑ１のＤ−Ｓ間に過大な電圧が発生する。このと
き、電荷が空の状態のコンデンサＣ１が充電されて過大
電圧が抑制されるとともに、その一部はダイオードＤ１
を通って入力電圧Ｖｉｎに帰還される。その際、原理的
には損失がない。
様スイッチング素子Ｑ１のターンオフ時に該スイッチン
グ素子Ｑ１のＤ−Ｓ間に過大な電圧が発生する。このと
き、電荷が空の状態のコンデンサＣ１が充電されて過大
電圧が抑制されるとともに、その一部はダイオードＤ１
を通って入力電圧Ｖｉｎに帰還される。その際、原理的
には損失がない。
【０００９】上記コンデンサＣ１の放電は、スイッチン
グ素子Ｑ１のオン期間にインダクタＬ１、コンデンサＣ
１、スイッチング素子Ｑ１、ダイオードＤ３の順に循環
電流（インダクタＬ１とコンデンサＣ１の共振電流）が
流れることにより行われる。このため、次のスイッチン
グ素子Ｑ１のターンオフ時には、コンデンサＣ１は空の
状態になっている。このように、スナバ回路によれば損
失は原理的になく、スイッチングレギュレータ装置の変
換効率を向上させる場合には適している。
グ素子Ｑ１のオン期間にインダクタＬ１、コンデンサＣ
１、スイッチング素子Ｑ１、ダイオードＤ３の順に循環
電流（インダクタＬ１とコンデンサＣ１の共振電流）が
流れることにより行われる。このため、次のスイッチン
グ素子Ｑ１のターンオフ時には、コンデンサＣ１は空の
状態になっている。このように、スナバ回路によれば損
失は原理的になく、スイッチングレギュレータ装置の変
換効率を向上させる場合には適している。
【００１０】また、スナバ回路としては、例えばトラン
スの一次側にリセット巻線を設けた無損失タイプのもの
もあるが、これは電源投入時の急激な過負荷状態時のみ
作用するものであり、通常使用時にはほとんどスナバ回
路として動作しないものである。また、トランスの巻線
構成において、一次巻線とリセット巻線の磁気結合が良
くないと効果がなく、トランスの大型化、コスト上昇に
つながる。更に、スイッチング素子の保護機能として必
ずしも動作することはなく、信頼性の向上につながらな
いとともに、通常時のリンギングの発生や基板上でのル
ープ増加により不要輻射及び伝導ノイズの発生の大きな
原因ともなっている。
スの一次側にリセット巻線を設けた無損失タイプのもの
もあるが、これは電源投入時の急激な過負荷状態時のみ
作用するものであり、通常使用時にはほとんどスナバ回
路として動作しないものである。また、トランスの巻線
構成において、一次巻線とリセット巻線の磁気結合が良
くないと効果がなく、トランスの大型化、コスト上昇に
つながる。更に、スイッチング素子の保護機能として必
ずしも動作することはなく、信頼性の向上につながらな
いとともに、通常時のリンギングの発生や基板上でのル
ープ増加により不要輻射及び伝導ノイズの発生の大きな
原因ともなっている。
【００１１】
【発明が解決しようとする課題】従来のスナバ回路を有
したスイッチングレギュレータ装置は上記のように構成
されており、ＬＣスナバ回路により原理的には損失をな
くすことができるが、部品点数が多く、その実装面積も
大きくなるので、大型化、コスト高となり、特に小電力
（２０Ｗ程度）の装置では過剰品質となってしまうとい
う問題点があった。
したスイッチングレギュレータ装置は上記のように構成
されており、ＬＣスナバ回路により原理的には損失をな
くすことができるが、部品点数が多く、その実装面積も
大きくなるので、大型化、コスト高となり、特に小電力
（２０Ｗ程度）の装置では過剰品質となってしまうとい
う問題点があった。
【００１２】またスナバ回路では、インダクタＬ１の両
端電圧が不要輻射や伝導ノイズの発生の原因となり易
く、このため、インダクタＬ１は容量が十分小さくて
（１μＨ以下）良いが、ダイオードＤ１，Ｄ３は最大電
流の大きいものが必要になるとともに、コンデンサＣ１
に流せる許容電流に制限が生じる。この許容電流が大き
いコンデンサＣ１は容量が大きく、過剰品質となる。
端電圧が不要輻射や伝導ノイズの発生の原因となり易
く、このため、インダクタＬ１は容量が十分小さくて
（１μＨ以下）良いが、ダイオードＤ１，Ｄ３は最大電
流の大きいものが必要になるとともに、コンデンサＣ１
に流せる許容電流に制限が生じる。この許容電流が大き
いコンデンサＣ１は容量が大きく、過剰品質となる。
【００１３】またＣＲスナバ回路では、スナバ回路とし
ての応答がコンデンサＣ１の過充電により遅くなり十分
に機能せず、コンデンサＣ１の放電も抵抗Ｒ１の熱変換
に頼っているので、機能動作が遅れ易くなる。更に損失
も大きく、スナバ回路として不十分である。このため、
装置の待機時における電力削減を図ることができない。
ての応答がコンデンサＣ１の過充電により遅くなり十分
に機能せず、コンデンサＣ１の放電も抵抗Ｒ１の熱変換
に頼っているので、機能動作が遅れ易くなる。更に損失
も大きく、スナバ回路として不十分である。このため、
装置の待機時における電力削減を図ることができない。
【００１４】本発明は、上記のような問題点に着目して
なされたもので、スナバ回路として十分に機能するとと
もに、スナバ損失が少なく、また不要輻射や伝導ノイズ
の発生が少なく、安価で簡易な回路構成のスイッチング
レギュレータ装置を提供することを目的としている。
なされたもので、スナバ回路として十分に機能するとと
もに、スナバ損失が少なく、また不要輻射や伝導ノイズ
の発生が少なく、安価で簡易な回路構成のスイッチング
レギュレータ装置を提供することを目的としている。
【００１５】
【課題を解決するための手段】本発明に係るスイッチン
グレギュレータ装置は、次のように構成したものであ
る。
グレギュレータ装置は、次のように構成したものであ
る。
【００１６】（１）トランスの一次巻線に流れる直流入
力電源からの電流をスイッチング素子により断続して該
トランスの二次側に交流を発生するスイッチングレギュ
レータ装置において、前記トランスの一次巻線とスイッ
チング素子の接続点から該一次巻線の反対側に接続され
ている直流入力電源端子に電流が流れるようにダイオー
ドとコンデンサの直列回路を前記トランスの一次巻線と
並列に接続し、且つ前記ダイオードと並列に抵抗を接続
した。
力電源からの電流をスイッチング素子により断続して該
トランスの二次側に交流を発生するスイッチングレギュ
レータ装置において、前記トランスの一次巻線とスイッ
チング素子の接続点から該一次巻線の反対側に接続され
ている直流入力電源端子に電流が流れるようにダイオー
ドとコンデンサの直列回路を前記トランスの一次巻線と
並列に接続し、且つ前記ダイオードと並列に抵抗を接続
した。
【００１７】
【発明の実施の形態】図１は本発明の一実施例の構成を
示す回路図である。この回路は、図３及び図４の回路と
同様、トランスＴ１の一次巻線Ｎｐに流れる直流入力電
源からの電流をＦＥＴ等のスイッチング素子Ｑ１により
断続して該トランスＴ１の二次側に交流を発生するもの
で、トランスＴ１の二次巻線Ｎｓに発生した交流はダイ
オードＤ２により整流され、負荷に直流出力Ｖｏｕｔが
供給される。
示す回路図である。この回路は、図３及び図４の回路と
同様、トランスＴ１の一次巻線Ｎｐに流れる直流入力電
源からの電流をＦＥＴ等のスイッチング素子Ｑ１により
断続して該トランスＴ１の二次側に交流を発生するもの
で、トランスＴ１の二次巻線Ｎｓに発生した交流はダイ
オードＤ２により整流され、負荷に直流出力Ｖｏｕｔが
供給される。
【００１８】また、上記トランスＴ１の一次巻線Ｎｐと
スイッチング素子Ｑ１の接続点から該一次巻線Ｎｐの反
対側に接続されている直流入力電源端子に電流が流れる
ようにダイオードＤ１とコンデンサＣ１の直列回路がト
ランスＴ１の一次巻線Ｎｐと並列に接続され、且つダイ
オードＤ１と並列に抵抗Ｒ１が接続されている。
スイッチング素子Ｑ１の接続点から該一次巻線Ｎｐの反
対側に接続されている直流入力電源端子に電流が流れる
ようにダイオードＤ１とコンデンサＣ１の直列回路がト
ランスＴ１の一次巻線Ｎｐと並列に接続され、且つダイ
オードＤ１と並列に抵抗Ｒ１が接続されている。
【００１９】すなわち、直流入力電圧Ｖｉｎが印加され
るトランスＴ１の一次巻線Ｎｐとこの一次巻線Ｎｐに直
列接続されたスイッチング素子Ｑ１を有したスイッチン
グレギュレータ装置において、スイッチング素子Ｑ１の
正端子から直流入力電源の正極に電流が流れるようにダ
イオードＤ１とコンデンサＣ１の直列回路が一次巻線Ｎ
ｐと並列に接続され、またダイオードＤ１の両端子間に
抵抗Ｒ１が接続され、スイッチング素子Ｑ１の負端子か
ら直流入力電源の負極へ電流が流れるように接続されて
いる。
るトランスＴ１の一次巻線Ｎｐとこの一次巻線Ｎｐに直
列接続されたスイッチング素子Ｑ１を有したスイッチン
グレギュレータ装置において、スイッチング素子Ｑ１の
正端子から直流入力電源の正極に電流が流れるようにダ
イオードＤ１とコンデンサＣ１の直列回路が一次巻線Ｎ
ｐと並列に接続され、またダイオードＤ１の両端子間に
抵抗Ｒ１が接続され、スイッチング素子Ｑ１の負端子か
ら直流入力電源の負極へ電流が流れるように接続されて
いる。
【００２０】本実施例におけるスナバ回路の基本動作
は、図４に示すスナバ回路のコンデンサＣ１の働きと同
じである。すなわち、スイッチング素子Ｑ１のターンオ
フ時に、図１のＡ点が＋（正）になり、コンデンサＣ１
によってスイッチング素子Ｑ１に発生した過大電圧が抑
制されると同時に、入力側に電力の一部が帰還される。
は、図４に示すスナバ回路のコンデンサＣ１の働きと同
じである。すなわち、スイッチング素子Ｑ１のターンオ
フ時に、図１のＡ点が＋（正）になり、コンデンサＣ１
によってスイッチング素子Ｑ１に発生した過大電圧が抑
制されると同時に、入力側に電力の一部が帰還される。
【００２１】そして、上記の状態のままだと、コンデン
サＣ１には次のターンオフ時にも電荷が残っていること
になり、コンデンサＣ１によるスナバ回路の効果がなく
なる。そこで、スイッチング素子Ｑ１のオン時に抵抗Ｒ
１を通してコンデンサＣ１の電荷を放電する。その際、
Ｂ点が＋、Ａ点が−（負）となる。図４のスナバ回路は
共振電流で放電するが、本実施例はその点が異なってい
る。
サＣ１には次のターンオフ時にも電荷が残っていること
になり、コンデンサＣ１によるスナバ回路の効果がなく
なる。そこで、スイッチング素子Ｑ１のオン時に抵抗Ｒ
１を通してコンデンサＣ１の電荷を放電する。その際、
Ｂ点が＋、Ａ点が−（負）となる。図４のスナバ回路は
共振電流で放電するが、本実施例はその点が異なってい
る。
【００２２】ここで、抵抗Ｒ１はコンデンサＣ１の放電
電流を制限しているが、これはコンデンサＣ１及びスイ
ッチング素子Ｑ１の許容電流を越えることによる破損を
防止し、保護するためである。またコンデンサＣ１と抵
抗Ｒ１は、スイッチング素子Ｑ１のターンオフ時に該ス
イッチング素子Ｑ１に加わる過大電圧を抑制するだけで
基本的には十分である。これは、通常時ではスイッチン
グ素子Ｑ１が破損するまでの過大電圧が加わることがな
いためである。
電流を制限しているが、これはコンデンサＣ１及びスイ
ッチング素子Ｑ１の許容電流を越えることによる破損を
防止し、保護するためである。またコンデンサＣ１と抵
抗Ｒ１は、スイッチング素子Ｑ１のターンオフ時に該ス
イッチング素子Ｑ１に加わる過大電圧を抑制するだけで
基本的には十分である。これは、通常時ではスイッチン
グ素子Ｑ１が破損するまでの過大電圧が加わることがな
いためである。
【００２３】上記の過大電圧は電源投入時や出力異常時
などに発生し易く、このときでも制御部の保護回路は動
作する。しかし、回路が動作するまでの間は過大電圧は
発生し続け、その間に破損となるが、本実施例では常に
スイッチング駆動の根本で動作しているので、そのよう
な破損に至ることはない。また、通常時においてもサー
ジ、リンギング等の不安定な電圧はコンデンサＣ１によ
って平滑されるため、スイッチング素子Ｑに加わること
はない。
などに発生し易く、このときでも制御部の保護回路は動
作する。しかし、回路が動作するまでの間は過大電圧は
発生し続け、その間に破損となるが、本実施例では常に
スイッチング駆動の根本で動作しているので、そのよう
な破損に至ることはない。また、通常時においてもサー
ジ、リンギング等の不安定な電圧はコンデンサＣ１によ
って平滑されるため、スイッチング素子Ｑに加わること
はない。
【００２４】このように、本実施例ではコンデンサＣ１
が前述の無損失型ＬＣスナバ回路のコンデンサＣの働き
をなし、抵抗Ｒ１がインダクタＬの働きをする。その
際、コンデンサＣ１の放電時における抵抗Ｒ１の抵抗損
は若干あるが、上記のＬＣスナバ回路のインダクタＬに
よる不要輻射や伝導ノイズの発生はない。しかも、図１
に示すような安価な簡易な回路構成で実現可能である。
が前述の無損失型ＬＣスナバ回路のコンデンサＣの働き
をなし、抵抗Ｒ１がインダクタＬの働きをする。その
際、コンデンサＣ１の放電時における抵抗Ｒ１の抵抗損
は若干あるが、上記のＬＣスナバ回路のインダクタＬに
よる不要輻射や伝導ノイズの発生はない。しかも、図１
に示すような安価な簡易な回路構成で実現可能である。
【００２５】次に、図１の各回路素子の値を最適値に設
定することについて説明する。すなわち、抵抗Ｒ１とコ
ンデンサＣ１の値は次のように決定する。
定することについて説明する。すなわち、抵抗Ｒ１とコ
ンデンサＣ１の値は次のように決定する。
【００２６】コンデンサＣ１の電荷量Ｑは、電圧をＶと
すると、Ｑ＝Ｃ１＊Ｖで表され、またコンデンサＣ１の
充放電の時間はかなり短いので、その充放電電流をｉ、
電流ｉの流れている時間をΔｔとすると、近似的にＱ＝
ｉ＊Δｔで表される。また、電流ｉはｉ＝Ｖｉｎ／Ｒ１
で表される。
すると、Ｑ＝Ｃ１＊Ｖで表され、またコンデンサＣ１の
充放電の時間はかなり短いので、その充放電電流をｉ、
電流ｉの流れている時間をΔｔとすると、近似的にＱ＝
ｉ＊Δｔで表される。また、電流ｉはｉ＝Ｖｉｎ／Ｒ１
で表される。
【００２７】今、仮にＶｉｎ＝１４１Ｖ（直流）、Ｒ１
＝２２ＫΩとすると、スイッチング素子Ｑ１のオン時に
おける電流ｉの最大値はｉ＝０．００６４Ａで、抵抗Ｒ
１の最大電力損失Ｐｍａｘ（実際の損失はその数割以
下）は、Ｐｍａｘ＝Ｖｉｎ＊／Ｒ１からＰｍａｘ＝０．
９Ｗとなる。
＝２２ＫΩとすると、スイッチング素子Ｑ１のオン時に
おける電流ｉの最大値はｉ＝０．００６４Ａで、抵抗Ｒ
１の最大電力損失Ｐｍａｘ（実際の損失はその数割以
下）は、Ｐｍａｘ＝Ｖｉｎ＊／Ｒ１からＰｍａｘ＝０．
９Ｗとなる。
【００２８】上記のコンデンサＣ１の電流は、充電、放
電と正逆に電荷が飽和するとその後は実際に流れなくな
る。そのため、従来のＣＲスナバ回路の抵抗値の１／１
０から１／３の損失となる。これは、ＣＲスナバ回路と
しては十分に働かないためで、ＣＲスナバ回路のコンデ
ンサＣの端子間の印加電圧が高くなるためである。
電と正逆に電荷が飽和するとその後は実際に流れなくな
る。そのため、従来のＣＲスナバ回路の抵抗値の１／１
０から１／３の損失となる。これは、ＣＲスナバ回路と
しては十分に働かないためで、ＣＲスナバ回路のコンデ
ンサＣの端子間の印加電圧が高くなるためである。
【００２９】そして、上記の電荷量Ｑは、ＯＮ（Ｄｕｔ
ｙ）を時比率、スイッチング周波数をｆとすると、Ｑ＝
ｉ＊ＯＮ（Ｄｕｔｙ）／ｆ＝３５ｎ（Ｃ）となる。した
がって、コンデンサＣ１の容量は、Ｃ１＝２４９ｐ
（Ｆ）となる。
ｙ）を時比率、スイッチング周波数をｆとすると、Ｑ＝
ｉ＊ＯＮ（Ｄｕｔｙ）／ｆ＝３５ｎ（Ｃ）となる。した
がって、コンデンサＣ１の容量は、Ｃ１＝２４９ｐ
（Ｆ）となる。
【００３０】当然のことながら、上記のコンデンサＣ１
の容量値に関しては、スイッチング素子Ｑ１の耐量、ト
ランスＴ１の結合の度合い、出力電力量、基板の実装パ
ターンなどに左右される。実際には、起動時等の過渡的
な状態でコンデンサＣ１が充放電されれば良い。したが
って、抵抗Ｒ１の損失を加味してコンデンサＣ１の放電
の度合いを決め、抵抗Ｒ１とコンデンサＣ１の値を決定
する。
の容量値に関しては、スイッチング素子Ｑ１の耐量、ト
ランスＴ１の結合の度合い、出力電力量、基板の実装パ
ターンなどに左右される。実際には、起動時等の過渡的
な状態でコンデンサＣ１が充放電されれば良い。したが
って、抵抗Ｒ１の損失を加味してコンデンサＣ１の放電
の度合いを決め、抵抗Ｒ１とコンデンサＣ１の値を決定
する。
【００３１】ここで、全波整流前に２段構成のノイズフ
ィルタを通過した入力電圧がＡＣ１００Ｖ、出力電圧が
ＤＣ５．１Ｖ、出力電流がＤＣ２Ａのときに、抵抗Ｒと
コンデンサＣが同じ、他も同じ条件で、インダクタＬ＝
１５μＨの場合に実験を行って得られた電源効率を表１
に示す。
ィルタを通過した入力電圧がＡＣ１００Ｖ、出力電圧が
ＤＣ５．１Ｖ、出力電流がＤＣ２Ａのときに、抵抗Ｒと
コンデンサＣが同じ、他も同じ条件で、インダクタＬ＝
１５μＨの場合に実験を行って得られた電源効率を表１
に示す。
【００３２】
【表１】
【００３３】上記の実験結果から、入力電力１５Ｗ程度
の小電力において高効率化を達成することができた。
の小電力において高効率化を達成することができた。
【００３４】したがって、装置の待機電力が２０Ｗ程度
の使用器械、例えば複写機のような機器に対して本実施
例の回路は有効なものとなる。
の使用器械、例えば複写機のような機器に対して本実施
例の回路は有効なものとなる。
【００３５】図２は本発明の他の実施例の構成を示す回
路図である。本実施例は、上述の実施例と比べてダイオ
ードＤ１と抵抗Ｒ１とコンデンサＣ１の接続が相違する
のみで、他の構成は同じである。
路図である。本実施例は、上述の実施例と比べてダイオ
ードＤ１と抵抗Ｒ１とコンデンサＣ１の接続が相違する
のみで、他の構成は同じである。
【００３６】本実施例ではコンデンサＣ１がスイッチン
グ素子Ｑ１の正端子に接続されているが、動作的には図
１の回路と同じであるので説明は省略する。したがっ
て、このような構成でも図１の実施例と同様の作用効果
を得ることができる。
グ素子Ｑ１の正端子に接続されているが、動作的には図
１の回路と同じであるので説明は省略する。したがっ
て、このような構成でも図１の実施例と同様の作用効果
を得ることができる。
【００３７】なお、図示していないが、スイッチング素
子Ｑ１の保護のために、スイッチング素子Ｑ１の正端子
から直流入力電源の正端子へ、またスイッチング素子の
負端子から直流入力電源の負端子へ検出素子を設けるこ
とができるが、一般的には直流入力電源の負端子側へ検
出素子が配置される。
子Ｑ１の保護のために、スイッチング素子Ｑ１の正端子
から直流入力電源の正端子へ、またスイッチング素子の
負端子から直流入力電源の負端子へ検出素子を設けるこ
とができるが、一般的には直流入力電源の負端子側へ検
出素子が配置される。
【００３８】また、本発明は、待機時の電力削減を図っ
たＡＣ−ＡＣ，ＡＣ−ＤＣ，ＤＣ−ＡＣ，ＤＣ−ＤＣ変
換を行う各コンバータのトランス一次側のスナバ回路に
応用することができる。
たＡＣ−ＡＣ，ＡＣ−ＤＣ，ＤＣ−ＡＣ，ＤＣ−ＤＣ変
換を行う各コンバータのトランス一次側のスナバ回路に
応用することができる。
【００３９】
【発明の効果】以上のように、本発明によれば、無損失
型のＬＣスナバ回路と同様の動作が得られ、スナバ回路
として十分に機能するとともに、スナバ損失が少なく、
またインダクタを使用していないので不要輻射や伝導ノ
イズの発生も少なく、しかも部品点数の少ない安価で簡
易な回路構成で実現できるという効果が得られる。
型のＬＣスナバ回路と同様の動作が得られ、スナバ回路
として十分に機能するとともに、スナバ損失が少なく、
またインダクタを使用していないので不要輻射や伝導ノ
イズの発生も少なく、しかも部品点数の少ない安価で簡
易な回路構成で実現できるという効果が得られる。
【図１】 本発明の一実施例の構成を示す回路図
【図２】 本発明の他の実施例の構成を示す回路図
【図３】 従来例の構成を示す回路図
【図４】 他の従来例の構成を示す回路図
Ｃ１ コンデンサ Ｄ１ ダイオード Ｄ２ ダイオード Ｎｐ 一次巻線 Ｎｓ 二次巻線 Ｒ１ 抵抗 Ｔ１ トランス Ｑ１ スイッチング素子
Claims (1)
- 【請求項１】 トランスの一次巻線に流れる直流入力電
源からの電流をスイッチング素子により断続して該トラ
ンスの二次側に交流を発生するスイッチングレギュレー
タ装置において、前記トランスの一次巻線とスイッチン
グ素子の接続点から該一次巻線の反対側に接続されてい
る直流入力電源端子に電流が流れるようにダイオードと
コンデンサの直列回路を前記トランスの一次巻線と並列
に接続し、且つ前記ダイオードと並列に抵抗を接続した
ことを特徴とするスイッチングレギュレータ装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP10367317A JP2000197370A (ja) | 1998-12-24 | 1998-12-24 | スイッチングレギュレータ装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP10367317A JP2000197370A (ja) | 1998-12-24 | 1998-12-24 | スイッチングレギュレータ装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2000197370A true JP2000197370A (ja) | 2000-07-14 |
Family
ID=18489022
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP10367317A Pending JP2000197370A (ja) | 1998-12-24 | 1998-12-24 | スイッチングレギュレータ装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2000197370A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN101895197A (zh) * | 2010-07-28 | 2010-11-24 | 汪槱生 | n管串联高频电力电子器件的无源均压软开关电路 |
-
1998
- 1998-12-24 JP JP10367317A patent/JP2000197370A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN101895197A (zh) * | 2010-07-28 | 2010-11-24 | 汪槱生 | n管串联高频电力电子器件的无源均压软开关电路 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6175219B1 (en) | Booster type converter with low power loss | |
| US6344986B1 (en) | Topology and control method for power factor correction | |
| JPH06209574A (ja) | 電源回路 | |
| JP3653075B2 (ja) | スイッチング電力電送装置 | |
| JP3798095B2 (ja) | スイッチング電源装置 | |
| JP3159261B2 (ja) | スナバ回路並びにそれを用いたスイッチング電源装置 | |
| JP3402031B2 (ja) | 直流電源装置 | |
| JP2000197370A (ja) | スイッチングレギュレータ装置 | |
| US6788032B2 (en) | Softing switching DC-to-DC converter with an active power sink circuit | |
| JPH10309078A (ja) | スイッチング型直流電源装置 | |
| JP2005192285A (ja) | スイッチング電源装置 | |
| JP3400132B2 (ja) | スイッチング電源 | |
| JPH08266041A (ja) | 直流電圧変換装置 | |
| JPH07284271A (ja) | スイッチング電源装置 | |
| JPH0715967A (ja) | スイッチング電源 | |
| JP2737066B2 (ja) | Ａｃーｄｃコンバータ | |
| JP3590153B2 (ja) | スイッチング電源装置 | |
| JPH114578A (ja) | 電圧変換装置 | |
| JPH08168256A (ja) | 交流−直流変換回路 | |
| KR100202024B1 (ko) | 스위칭 모드 파워 서플라이의 전력 손실 방지 회로 | |
| JP2003348846A (ja) | 電源回路 | |
| JPH11356045A (ja) | 直流―直流変換装置 | |
| JP3427238B2 (ja) | インバータ装置 | |
| JP2024067828A (ja) | スイッチング電源回路 | |
| JP2903920B2 (ja) | スイッチング電源装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20051108 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20090407 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20090804 |