JP2000197354A - 補助電源回路 - Google Patents
補助電源回路Info
- Publication number
- JP2000197354A JP2000197354A JP10369495A JP36949598A JP2000197354A JP 2000197354 A JP2000197354 A JP 2000197354A JP 10369495 A JP10369495 A JP 10369495A JP 36949598 A JP36949598 A JP 36949598A JP 2000197354 A JP2000197354 A JP 2000197354A
- Authority
- JP
- Japan
- Prior art keywords
- voltage
- power supply
- capacitor
- supply circuit
- circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Dc-Dc Converters (AREA)
Abstract
(57)【要約】
【課題】 電源回路から簡単に補助の電源を取り出すこ
とができる補助電源回路を提供すること。 【解決手段】 直流電圧が入力される入力部と、この入
力部にスイッチング素子，チョークコイル，コンデンサ
を直列に接続し、スイッチング素子の導通時間を制御す
ることにより、コンデンサに充電される直流電圧を制御
している電源回路において、上記チョークコイルに設け
られた２次コイル１２ｂと、この２次コイルに発生する
電圧を平滑する平滑回路Ｃ２，Ｄ２とを具備し、この平
滑回路から出力される直流電圧を補助電源とするように
したことを特徴とする。
とができる補助電源回路を提供すること。 【解決手段】 直流電圧が入力される入力部と、この入
力部にスイッチング素子，チョークコイル，コンデンサ
を直列に接続し、スイッチング素子の導通時間を制御す
ることにより、コンデンサに充電される直流電圧を制御
している電源回路において、上記チョークコイルに設け
られた２次コイル１２ｂと、この２次コイルに発生する
電圧を平滑する平滑回路Ｃ２，Ｄ２とを具備し、この平
滑回路から出力される直流電圧を補助電源とするように
したことを特徴とする。
Description
【０００１】
【発明の属する技術分野】本発明は、電源回路の一部を
使用して任意の電圧を発生させることができる補助電源
回路に関する。
使用して任意の電圧を発生させることができる補助電源
回路に関する。
【０００２】
【従来の技術】例えば、スパッタリング装置に用いる真
空ポンプを駆動する直流モータの電源は図２に示すよう
な電源回路から供給されていた。
空ポンプを駆動する直流モータの電源は図２に示すよう
な電源回路から供給されていた。
【０００３】図２において、入力端子ＩＮ１とＩＮ２間
には直流電圧である入力電圧Ｖinが印加されている。こ
の入力端子ＩＮ１はスイッチング素子として機能するＦ
ＥＴ１１を介してチョークコイル１２の一端に接続され
る。
には直流電圧である入力電圧Ｖinが印加されている。こ
の入力端子ＩＮ１はスイッチング素子として機能するＦ
ＥＴ１１を介してチョークコイル１２の一端に接続され
る。
【０００４】このチョークコイル１２の他端は出力端子
ＯＵＴ１に接続される。
ＯＵＴ１に接続される。
【０００５】また、入力端子ＩＮ１と出力端子ＯＵＴ２
間は接地ラインａで接続されている。
間は接地ラインａで接続されている。
【０００６】前述したチョークコイル１２の出力端子Ｏ
ＵＴ１側と接地ラインａとの間はコンデンサＣ１が接続
されている。
ＵＴ１側と接地ラインａとの間はコンデンサＣ１が接続
されている。
【０００７】ＦＥＴ１１とチョークコイル１２との中間
位置にはダイオードＤ１のカソードが接続され、そのダ
イオードＤ１のアノードは接地ラインａに接続されてい
る。
位置にはダイオードＤ１のカソードが接続され、そのダ
イオードＤ１のアノードは接地ラインａに接続されてい
る。
【０００８】コンデンサＣ１の両端には分圧抵抗Ｒ１及
びＲ２が直列接続された回路が並列に接続されている。
びＲ２が直列接続された回路が並列に接続されている。
【０００９】また、ＦＥＴ１１のソース側と入力電圧Ｖ
in−Ｖｃが供給されるラインｂとの間には、pnpトラン
ジスタＱ１及びnpnトランジスタＱ２が直列に接続され
ている。
in−Ｖｃが供給されるラインｂとの間には、pnpトラン
ジスタＱ１及びnpnトランジスタＱ２が直列に接続され
ている。
【００１０】トランジスタＱ１のコレクタとトランジス
タＱ２のコレクタとの接続点とＦＥＴ１１のゲートとの
間は振動防止抵抗Ｒ３が接続されている。
タＱ２のコレクタとの接続点とＦＥＴ１１のゲートとの
間は振動防止抵抗Ｒ３が接続されている。
【００１１】また、１３はパルス幅可変回路である。こ
のパルス幅可変回路１３には前述した抵抗Ｒ１とＲ２と
の接続点の電圧がフィードバック電圧Ｖｆとして入力さ
れている。このフィードパック電圧Ｖｆは出力端子ＯＵ
Ｔ１とＯＵＴ２間に発生する出力電圧Ｖｏｕｔをフィー
ドバックするための電圧である。
のパルス幅可変回路１３には前述した抵抗Ｒ１とＲ２と
の接続点の電圧がフィードバック電圧Ｖｆとして入力さ
れている。このフィードパック電圧Ｖｆは出力端子ＯＵ
Ｔ１とＯＵＴ２間に発生する出力電圧Ｖｏｕｔをフィー
ドバックするための電圧である。
【００１２】パルス幅可変回路１３の出力はトランジス
タＱ１及びＱ２のベースにそれぞれ接続されている。ま
た、トランジスタＱ１のエミッタとトランジスタＱ１の
ベースとの間にはプルアップ抵抗Ｒ４が接続される。
タＱ１及びＱ２のベースにそれぞれ接続されている。ま
た、トランジスタＱ１のエミッタとトランジスタＱ１の
ベースとの間にはプルアップ抵抗Ｒ４が接続される。
【００１３】ここで、パルス幅可変回路１３は入力され
るフィードバック電圧Ｖｆと基準電圧Ｖrefとを比較
し、出力するパルス電圧のパルス幅を可変制御してい
る。
るフィードバック電圧Ｖｆと基準電圧Ｖrefとを比較
し、出力するパルス電圧のパルス幅を可変制御してい
る。
【００１４】例えば、フィードバック電圧Ｖｆが基準電
圧Ｖrefより小さい場合には、パルス幅を広くする制御
をし、フィードバック電圧Ｖｆが基準電圧Ｖrefより大
きい場合には、パルス幅を狭くする制御を行なってい
る。
圧Ｖrefより小さい場合には、パルス幅を広くする制御
をし、フィードバック電圧Ｖｆが基準電圧Ｖrefより大
きい場合には、パルス幅を狭くする制御を行なってい
る。
【００１５】パルス幅可変回路１３から出力されるパル
ス電圧がオフ状態の場合には、トランジスタＱ１がオン
し、トランジスタＱ２がオフする。このため、ＦＥＴ１
１が非導通される。
ス電圧がオフ状態の場合には、トランジスタＱ１がオン
し、トランジスタＱ２がオフする。このため、ＦＥＴ１
１が非導通される。
【００１６】一方、パルス幅可変回路１３から出力され
るパルス電圧がオン状態の場合には、トランジスタＱ１
がオフし、トランジスタＱ２がオンする。このため、Ｆ
ＥＴ１１が導通される。
るパルス電圧がオン状態の場合には、トランジスタＱ１
がオフし、トランジスタＱ２がオンする。このため、Ｆ
ＥＴ１１が導通される。
【００１７】このように、ＦＥＴ１１はパルス幅可変回
路１３から出力されるパルス電圧がオン状態で導通さ
れ、そのパルス電圧がオフ状態で非導通制御される。
路１３から出力されるパルス電圧がオン状態で導通さ
れ、そのパルス電圧がオフ状態で非導通制御される。
【００１８】つまり、ＦＥＴ１１が導通している間は、
入力電圧Ｖinはチョークコイル１２を介してコンデンサ
Ｃ１に充電される。
入力電圧Ｖinはチョークコイル１２を介してコンデンサ
Ｃ１に充電される。
【００１９】また、ＦＥＴ１１が非導通されている間
は、チョークコイル１２に発生する逆起電力によりダイ
オードＤ１、チョークコイル１２、コンデンサＣ１に電
流が流れて、コンデンサＣ１に充電される。つまり、Ｆ
ＥＴ１１が導通されている間に充電された電圧にさらに
充電されて直流電圧とされる。
は、チョークコイル１２に発生する逆起電力によりダイ
オードＤ１、チョークコイル１２、コンデンサＣ１に電
流が流れて、コンデンサＣ１に充電される。つまり、Ｆ
ＥＴ１１が導通されている間に充電された電圧にさらに
充電されて直流電圧とされる。
【００２０】このようにして、コンデンサＣ１に充電さ
れた直流電圧は出力電圧Ｖoutとして出力端子ＯＵＴ
１，ＯＵＴ２間に発生する。
れた直流電圧は出力電圧Ｖoutとして出力端子ＯＵＴ
１，ＯＵＴ２間に発生する。
【００２１】つまり、入力電圧Ｖinはパルス幅可変回路
１３から出力されるパルス電圧のパルス幅を可変制御す
ることにより、出力電圧Ｖoutを入力電圧Ｖin以下に電
圧になるように制御している。
１３から出力されるパルス電圧のパルス幅を可変制御す
ることにより、出力電圧Ｖoutを入力電圧Ｖin以下に電
圧になるように制御している。
【００２２】例えば、真空パンプを駆動する直流モータ
に出力電圧Ｖoutを供給している電源回路の場合には、
入力電圧Ｖinとして２４Ｖの直流電圧を入力している。
に出力電圧Ｖoutを供給している電源回路の場合には、
入力電圧Ｖinとして２４Ｖの直流電圧を入力している。
【００２３】そして、出力電圧Ｖoutとして２４Ｖを出
力させることにより、直流モータを駆動し、出力電圧Ｖ
outとして１２Ｖを出力させることにより、直流モータ
を停止させるようにしていた。
力させることにより、直流モータを駆動し、出力電圧Ｖ
outとして１２Ｖを出力させることにより、直流モータ
を停止させるようにしていた。
【００２４】
【発明が解決しようとする課題】図２に示した電源回路
において、パルス幅可変回路１３から出力されるパルス
電圧がオフ状態に切り替わると、トランジスタＱ１が導
通してＦＥＴ１１が非導通する。
において、パルス幅可変回路１３から出力されるパルス
電圧がオフ状態に切り替わると、トランジスタＱ１が導
通してＦＥＴ１１が非導通する。
【００２５】このようにＦＥＴ１１が非導通、つまりタ
ーンオフする時間が長くなると、スイッチングロスによ
る発熱により電力損失が発生するという問題が発生す
る。
ーンオフする時間が長くなると、スイッチングロスによ
る発熱により電力損失が発生するという問題が発生す
る。
【００２６】そこで、ＦＥＴ１１がターンオフする時間
を短くするために、トランジスタＱ１が導通すると、Ｆ
ＥＴ１１のソース電位よりゲート電位高くなるようにし
て、ＦＥＴ１１のターンオフ時間を短くなるように制御
することが考えられる。
を短くするために、トランジスタＱ１が導通すると、Ｆ
ＥＴ１１のソース電位よりゲート電位高くなるようにし
て、ＦＥＴ１１のターンオフ時間を短くなるように制御
することが考えられる。
【００２７】そこで、図３に示した電源回路のように、
Ｄ／Ｄコンバータ１４を追加することにより、入力電圧
Ｖinより高い電圧をＤ／Ｄコンバータ１４から発生さ
せ、トランジスタＱ１がオンしてＦＥＴ１１を非導通す
るときに、ＦＥＴ１１のソース電位（つまり、入力電圧
Ｖin）よりゲート電位(つまり、Ｄ／Ｄコンバータ１４
の出力電圧)を高くなるようにして、ＦＥＴ１１のター
ンオフ時間を短くするようにした回路が考えられる。
Ｄ／Ｄコンバータ１４を追加することにより、入力電圧
Ｖinより高い電圧をＤ／Ｄコンバータ１４から発生さ
せ、トランジスタＱ１がオンしてＦＥＴ１１を非導通す
るときに、ＦＥＴ１１のソース電位（つまり、入力電圧
Ｖin）よりゲート電位(つまり、Ｄ／Ｄコンバータ１４
の出力電圧)を高くなるようにして、ＦＥＴ１１のター
ンオフ時間を短くするようにした回路が考えられる。
【００２８】しかし、このような回路では、新たなＤ／
Ｄコンバータ１４が必要となるため、Ｄ／Ｄコンバータ
１４のためのスペースが必要ばかりでなく、そのコスト
がかかるという問題があった。
Ｄコンバータ１４が必要となるため、Ｄ／Ｄコンバータ
１４のためのスペースが必要ばかりでなく、そのコスト
がかかるという問題があった。
【００２９】本発明は上記の点に鑑みてなされたもの
で、その目的は、電源回路から簡単に任意の電圧を取り
出すことができる補助電源回路を提供することにある。
で、その目的は、電源回路から簡単に任意の電圧を取り
出すことができる補助電源回路を提供することにある。
【００３０】
【課題を解決するための手段】請求項１記載の補助電源
回路は、直流電圧が入力される入力部と、この入力部に
スイッチング素子，チョークコイル，コンデンサを直列
に接続し、スイッチング素子の導通時間を制御すること
により、コンデンサに充電される直流電圧を制御してい
る電源回路において、上記チョークコイルに設けられた
２次コイルと、 この２次コイルに発生する電圧を平滑
する平滑回路とを具備し、この平滑回路から出力される
直流電圧を補助電源とするようにしたことを特徴とす
る。
回路は、直流電圧が入力される入力部と、この入力部に
スイッチング素子，チョークコイル，コンデンサを直列
に接続し、スイッチング素子の導通時間を制御すること
により、コンデンサに充電される直流電圧を制御してい
る電源回路において、上記チョークコイルに設けられた
２次コイルと、 この２次コイルに発生する電圧を平滑
する平滑回路とを具備し、この平滑回路から出力される
直流電圧を補助電源とするようにしたことを特徴とす
る。
【００３１】
【発明の実施の形態】以下図面を参照して本発明の一実
施の形態について説明する。
施の形態について説明する。
【００３２】図１において、入力端子ＩＮ１とＩＮ２間
には直流電圧である入力電圧Ｖinが印加されている。こ
の入力電圧ＶinはコンテンサＣ０の両端間に発生してい
る電圧である。この入力端子ＩＮ１はスイッチング素子
として機能するＦＥＴ１１を介１してチョークコイル１
２の一端に接続される。
には直流電圧である入力電圧Ｖinが印加されている。こ
の入力電圧ＶinはコンテンサＣ０の両端間に発生してい
る電圧である。この入力端子ＩＮ１はスイッチング素子
として機能するＦＥＴ１１を介１してチョークコイル１
２の一端に接続される。
【００３３】このチョークコイル１２の他端は出力端子
ＯＵＴ１に接続される。
ＯＵＴ１に接続される。
【００３４】また、入力端子ＩＮ１と出力端子ＯＵＴ２
間は接地ラインａで接続されている。
間は接地ラインａで接続されている。
【００３５】前述したチョークコイル１２の出力端子Ｏ
ＵＴ１側と接地ラインａとの間はコンデンサＣ１が接続
されている。
ＵＴ１側と接地ラインａとの間はコンデンサＣ１が接続
されている。
【００３６】ＦＥＴ１１とチョークコイル１２の一次コ
イル１２ａとの中間位置にはダイオードＤ１のカソード
が接続され、そのダイオードＤ１のアノードは接地ライ
ンａに接続されている。
イル１２ａとの中間位置にはダイオードＤ１のカソード
が接続され、そのダイオードＤ１のアノードは接地ライ
ンａに接続されている。
【００３７】コンデンサＣ１の両端には分圧抵抗Ｒ１及
びＲ２が直列接続された回路が並列に接続されている。
びＲ２が直列接続された回路が並列に接続されている。
【００３８】また、チョークコイル１２の２次コイル１
２ｂの一端と入力電圧Ｖin−Ｖｃが供給されるラインｂ
との間には、ダイオードＤ２、pnpトランジスタＱ１及
びnpnトランジスタＱ２が直列に接続されている。さら
に、この２次コイル１２ｂの他端はＦＥＴ１１のソース
電極に接続されている。
２ｂの一端と入力電圧Ｖin−Ｖｃが供給されるラインｂ
との間には、ダイオードＤ２、pnpトランジスタＱ１及
びnpnトランジスタＱ２が直列に接続されている。さら
に、この２次コイル１２ｂの他端はＦＥＴ１１のソース
電極に接続されている。
【００３９】また、このダイオードＤ２のカソードはコ
ンデンサＣ２を介してＦＥＴ１１のソース電極に接続さ
れている。つまり、ダイオードＤ２とコンデンサＣ２と
の接続点の電位をＶｂとする。
ンデンサＣ２を介してＦＥＴ１１のソース電極に接続さ
れている。つまり、ダイオードＤ２とコンデンサＣ２と
の接続点の電位をＶｂとする。
【００４０】トランジスタＱ１のコレクタとトランジス
タＱ２のコレクタとの接続点とＦＥＴ１１のゲートとの
間は振動防止抵抗Ｒ３が接続されている。
タＱ２のコレクタとの接続点とＦＥＴ１１のゲートとの
間は振動防止抵抗Ｒ３が接続されている。
【００４１】また、１３はパルス幅可変回路である。こ
のパルス幅可変回路１３には前述した抵抗Ｒ１とＲ２と
の接続点の電圧がフィードバック電圧Ｖｆとして入力さ
れている。このフィードパック電圧Ｖｆは出力端子ＯＵ
Ｔ１とＯＵＴ２間に発生する出力電圧Ｖｏｕｔをフィー
ドバックするための電圧である。
のパルス幅可変回路１３には前述した抵抗Ｒ１とＲ２と
の接続点の電圧がフィードバック電圧Ｖｆとして入力さ
れている。このフィードパック電圧Ｖｆは出力端子ＯＵ
Ｔ１とＯＵＴ２間に発生する出力電圧Ｖｏｕｔをフィー
ドバックするための電圧である。
【００４２】パルス幅可変回路１３の出力はトランジス
タＱ１及びＱ２のベースにそれぞれ接続されている。ま
た、トランジスタＱ１のエミッタとトランジスタＱ１の
ベースとの間にはプルアップ抵抗Ｒ４が接続される。
タＱ１及びＱ２のベースにそれぞれ接続されている。ま
た、トランジスタＱ１のエミッタとトランジスタＱ１の
ベースとの間にはプルアップ抵抗Ｒ４が接続される。
【００４３】ここで、パルス幅可変回路１３は入力され
るフィードバック電圧Ｖｆと基準電圧Ｖrefとを比較
し、出力するパルス電圧のパルス幅を可変制御してい
る。
るフィードバック電圧Ｖｆと基準電圧Ｖrefとを比較
し、出力するパルス電圧のパルス幅を可変制御してい
る。
【００４４】例えば、フィードバック電圧Ｖｆが基準電
圧Ｖrefより小さい場合には、パルス幅を広くする制御
をし、フィードバック電圧Ｖｆが基準電圧Ｖrefより大
きい場合には、パルス幅を狭くする制御を行なってい
る。
圧Ｖrefより小さい場合には、パルス幅を広くする制御
をし、フィードバック電圧Ｖｆが基準電圧Ｖrefより大
きい場合には、パルス幅を狭くする制御を行なってい
る。
【００４５】パルス幅可変回路１３から出力されるパル
ス電圧がオフ状態の場合には、トランジスタＱ１がオン
し、トランジスタＱ２がオフする。このため、ＦＥＴ１
１が非導通される。
ス電圧がオフ状態の場合には、トランジスタＱ１がオン
し、トランジスタＱ２がオフする。このため、ＦＥＴ１
１が非導通される。
【００４６】一方、パルス幅可変回路１３から出力され
るパルス電圧がオン状態の場合には、トランジスタＱ１
がオフし、トランジスタＱ２がオンする。このため、Ｆ
ＥＴ１１が導通される。このように、ＦＥＴ１１はパル
ス幅可変回路１３から出力されるパルス電圧がオン状態
で導通され、そのパルス電圧がオフ状態で非導通制御さ
れる。
るパルス電圧がオン状態の場合には、トランジスタＱ１
がオフし、トランジスタＱ２がオンする。このため、Ｆ
ＥＴ１１が導通される。このように、ＦＥＴ１１はパル
ス幅可変回路１３から出力されるパルス電圧がオン状態
で導通され、そのパルス電圧がオフ状態で非導通制御さ
れる。
【００４７】つまり、ＦＥＴ１１が導通している間は、
入力電圧Ｖinはチョークコイル１２を介してコンデンサ
Ｃ１に充電される。
入力電圧Ｖinはチョークコイル１２を介してコンデンサ
Ｃ１に充電される。
【００４８】また、ＦＥＴ１１が非導通されている間
は、チョークコイル１２に発生する逆起電力によりダイ
オードＤ１、チョークコイル１２、コンデンサＣ１に電
流が流れて、コンデンサＣ１に充電される。つまり、Ｆ
ＥＴ１１が非導通されている間に充電された電圧にさら
に充電されて直流電圧とされる。
は、チョークコイル１２に発生する逆起電力によりダイ
オードＤ１、チョークコイル１２、コンデンサＣ１に電
流が流れて、コンデンサＣ１に充電される。つまり、Ｆ
ＥＴ１１が非導通されている間に充電された電圧にさら
に充電されて直流電圧とされる。
【００４９】このようにして、コンデンサＣ１に充電さ
れた直流電圧は出力電圧Ｖoutとして出力端子ＯＵＴ
１，ＯＵＴ２間に発生する。
れた直流電圧は出力電圧Ｖoutとして出力端子ＯＵＴ
１，ＯＵＴ２間に発生する。
【００５０】ところで、前述したようにＦＥＴ１１がオ
ン、オフ制御されると、チョークコイル１２の一次コイ
ル１２ａの両端には入力電圧Ｖinから出力電圧Ｖoutを
引いたパルス状の電圧が印加される。このため、チョー
クコイル１２の二次コイル１２ｂには、一次コイル１２
ａと二次コイル１２ｂとの巻線比に比例したパルス状電
圧が発生する。
ン、オフ制御されると、チョークコイル１２の一次コイ
ル１２ａの両端には入力電圧Ｖinから出力電圧Ｖoutを
引いたパルス状の電圧が印加される。このため、チョー
クコイル１２の二次コイル１２ｂには、一次コイル１２
ａと二次コイル１２ｂとの巻線比に比例したパルス状電
圧が発生する。
【００５１】そして、このパルス状電圧はダイオードＤ
２とコンデンサＣ２とからなる平滑回路により平滑さ
れ、その結果コンデンサＣ２に充電される。このコンデ
ンサＣ２の電位をＶｂとする。この電位Ｖｂは一次コイ
ル１２ａと二次コイル１２ｂとの巻線比を任意に設定す
ることにより任意に得ることができる。
２とコンデンサＣ２とからなる平滑回路により平滑さ
れ、その結果コンデンサＣ２に充電される。このコンデ
ンサＣ２の電位をＶｂとする。この電位Ｖｂは一次コイ
ル１２ａと二次コイル１２ｂとの巻線比を任意に設定す
ることにより任意に得ることができる。
【００５２】従って、パルス幅可変回路１３から出力さ
れるパルス電圧がオフ状態となって、トランジスタＱ１
が導通すると、ＦＥＴ１１のゲート電位はそのソース電
位（つまり、入力電圧Ｖin）よりＶｂだけ高い電位にさ
れるため、ＦＥＴ１１のターンオフ時間を短くすること
ができる。
れるパルス電圧がオフ状態となって、トランジスタＱ１
が導通すると、ＦＥＴ１１のゲート電位はそのソース電
位（つまり、入力電圧Ｖin）よりＶｂだけ高い電位にさ
れるため、ＦＥＴ１１のターンオフ時間を短くすること
ができる。
【００５３】このため、ＦＥＴ１１のスイッチングロス
による発熱による電力損失を極力抑えることができる。
による発熱による電力損失を極力抑えることができる。
【００５４】また、入力電圧Ｖinより高い補助電源とし
ての電圧Ｖin＋Ｖｂをチョークコイル１２に二次コイ
ル、ダイオード、コンデンサを設けることにより発生さ
せることができるので、スペースも取らずに安価に補助
電源を得ることができる。
ての電圧Ｖin＋Ｖｂをチョークコイル１２に二次コイ
ル、ダイオード、コンデンサを設けることにより発生さ
せることができるので、スペースも取らずに安価に補助
電源を得ることができる。
【００５５】また、チョークコイル１２に二次コイル１
２ｂを設けることにより、一次コイル１２ａの電圧変動
に基づいて、二次コイル１２ｂに電圧を発生させるよう
にしたので、コンデンサＣ２に発生する電圧Ｖｂはアイ
ソレーションされた電圧となる。このため、この実施の
形態では電圧ＶｂをＦＥＴ１１をオフするときにゲート
電位をソース電位よりＶｂだけ高くすることにより、Ｆ
ＥＴ１１のターンオフ時間を短くするようにしたが、コ
ンデンサＣ２に発生する電圧を他の電源として使用する
こともできる。
２ｂを設けることにより、一次コイル１２ａの電圧変動
に基づいて、二次コイル１２ｂに電圧を発生させるよう
にしたので、コンデンサＣ２に発生する電圧Ｖｂはアイ
ソレーションされた電圧となる。このため、この実施の
形態では電圧ＶｂをＦＥＴ１１をオフするときにゲート
電位をソース電位よりＶｂだけ高くすることにより、Ｆ
ＥＴ１１のターンオフ時間を短くするようにしたが、コ
ンデンサＣ２に発生する電圧を他の電源として使用する
こともできる。
【００５６】さらに、ダイオードＤ２の極性を逆にする
ことにより、入力電圧Ｖinより低い電圧（Ｖin−Ｖｂ）
を補助電源として発生させることができる。
ことにより、入力電圧Ｖinより低い電圧（Ｖin−Ｖｂ）
を補助電源として発生させることができる。
【００５７】
【発明の効果】請求項１記載の発明によれば、直流電圧
が入力される入力部と、この入力部にスイッチング素
子，チョークコイル，コンデンサを直列に接続し、スイ
ッチング素子の導通時間を制御することにより、コンデ
ンサに充電される直流電圧を制御している電源回路にお
いて、チョークコイルに設けられた２次コイルに発生す
る電圧を平滑する平滑回路を設け、この平滑回路と出力
される直流電圧を補助電源とするようにしたので、スペ
ースを取らず、コストもかからないで、入力電圧より異
なった任意の電圧を補助電源として取り出すことができ
る。
が入力される入力部と、この入力部にスイッチング素
子，チョークコイル，コンデンサを直列に接続し、スイ
ッチング素子の導通時間を制御することにより、コンデ
ンサに充電される直流電圧を制御している電源回路にお
いて、チョークコイルに設けられた２次コイルに発生す
る電圧を平滑する平滑回路を設け、この平滑回路と出力
される直流電圧を補助電源とするようにしたので、スペ
ースを取らず、コストもかからないで、入力電圧より異
なった任意の電圧を補助電源として取り出すことができ
る。
【図１】本発明の一実施の形態に係わる補助電源回路を
示す回路図。
示す回路図。
【図２】従来の電源回路を示す回路図。
【図３】従来の電源回路を示す図。
１１…ＦＥＴ、 １２…チョークコイル、 １３…パルス幅可変回路。
Claims (1)
- 【請求項１】 直流電圧が入力される入力部と、この入
力部にスイッチング素子，チョークコイル，コンデンサ
を直列に接続し、スイッチング素子の導通時間を制御す
ることにより、コンデンサに充電される直流電圧を制御
している電源回路において、 上記チョークコイルに設けられた２次コイルと、 この２次コイルに発生する電圧を平滑する平滑回路とを
具備し、この平滑回路から出力される直流電圧を補助電
源とするようにしたことを特徴とする補助電源回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP10369495A JP2000197354A (ja) | 1998-12-25 | 1998-12-25 | 補助電源回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP10369495A JP2000197354A (ja) | 1998-12-25 | 1998-12-25 | 補助電源回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2000197354A true JP2000197354A (ja) | 2000-07-14 |
Family
ID=18494569
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP10369495A Pending JP2000197354A (ja) | 1998-12-25 | 1998-12-25 | 補助電源回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2000197354A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US8890498B2 (en) | 2009-06-23 | 2014-11-18 | Canon Kabushiki Kaisha | Driving circuit to turn off switching element by voltage from voltage storage unit and converter including driving circuit |
-
1998
- 1998-12-25 JP JP10369495A patent/JP2000197354A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US8890498B2 (en) | 2009-06-23 | 2014-11-18 | Canon Kabushiki Kaisha | Driving circuit to turn off switching element by voltage from voltage storage unit and converter including driving circuit |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7692474B2 (en) | Control circuit for a high-side semiconductor switch for switching a supply voltage | |
| US4302807A (en) | Controlled current base drive circuit | |
| JP2835299B2 (ja) | 自励式ｄｃ−ｄｃコンバータ | |
| JPH07245940A (ja) | 切り替え型電力供給装置 | |
| JPH0795765A (ja) | 直流安定化電源装置 | |
| JP3130443B2 (ja) | スイッチングレギュレータ | |
| EP1451931B1 (en) | Switch mode power supply and driving method for efficient rf amplification | |
| US4899065A (en) | Pre-drive circuit | |
| JP2000197354A (ja) | 補助電源回路 | |
| JPH06237161A (ja) | パワートランジスタのターンオフ時間を短縮する回路 | |
| JPS61500347A (ja) | 直列トランジスタ・チヨツパ | |
| JP3379556B2 (ja) | スイッチング素子を有する回路装置 | |
| JP3227048B2 (ja) | 双方向接続トランジスタの駆動回路 | |
| JPH1094255A (ja) | 自励式スイッチング電源 | |
| JP2002111463A (ja) | Ｆｅｔの駆動回路およびスイッチング装置 | |
| JPH0522988Y2 (ja) | ||
| CN217037053U (zh) | 一种多只串联场效应管等效单只场效应管的电路 | |
| EP0533354A1 (en) | Driver circuit | |
| JP2002136108A (ja) | 昇圧回路 | |
| JP6965817B2 (ja) | 車載ｄｃ−ａｃインバータ | |
| JP2977442B2 (ja) | スイッチング電源 | |
| JPH0619325Y2 (ja) | スイッチング電源回路 | |
| JPH03870Y2 (ja) | ||
| JP2576639B2 (ja) | スイッチ素子の駆動回路 | |
| JPH09266681A (ja) | インバータ用ゲート電源回路 |