JP2000195982A - Compact semiconductor device, its packaging structure, and manufacture of ceramic substrate - Google Patents

Compact semiconductor device, its packaging structure, and manufacture of ceramic substrate

Info

Publication number
JP2000195982A
JP2000195982A JP10374102A JP37410298A JP2000195982A JP 2000195982 A JP2000195982 A JP 2000195982A JP 10374102 A JP10374102 A JP 10374102A JP 37410298 A JP37410298 A JP 37410298A JP 2000195982 A JP2000195982 A JP 2000195982A
Authority
JP
Japan
Prior art keywords
semiconductor device
small semiconductor
land
carrier
lands
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP10374102A
Other languages
Japanese (ja)
Inventor
Yasuhide Senkawa
康秀 千川
Ippei Fujiyama
一平 藤山
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
PFU Ltd
Original Assignee
PFU Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by PFU Ltd filed Critical PFU Ltd
Priority to JP10374102A priority Critical patent/JP2000195982A/en
Publication of JP2000195982A publication Critical patent/JP2000195982A/en
Pending legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10Bump connectors; Manufacturing methods related thereto
    • H01L2224/15Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161Disposition
    • H01L2224/16151Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321Disposition
    • H01L2224/32151Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732Location after the connecting process
    • H01L2224/73201Location after the connecting process on the same surface
    • H01L2224/73203Bump and layer connectors
    • H01L2224/73204Bump and layer connectors the bump connector being embedded into the layer connector
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30Technical effects
    • H01L2924/35Mechanical effects
    • H01L2924/351Thermal stress
    • H01L2924/3511Warping

Landscapes

  • Electric Connection Of Electric Components To Printed Circuits (AREA)
  • Structures For Mounting Electric Components On Printed Circuit Boards (AREA)

Abstract

PROBLEM TO BE SOLVED: To provide a compact semiconductor device, its packaging structure, and a method for manufacturing a ceramic substrate used for the compact semiconductor device for improving the connection reliability at the connection part between a printed wiring board and the compact semiconductor device that changes due to usage environment or the like, in the compact semiconductor device that is surface-mounted on a printed wiring board. SOLUTION: In a compact semiconductor device 1 where a plurality of lands 5 are arranged, the lands 5 formed at a position, where the distance from the central part of the compact semiconductor device 1 is farthest, are extended to the end face of a carrier 3. Also the lands which are arranged at an outer periphery are extended to the end face of the carrier. Furthermore, in the packaging structure of the compact semiconductor device, a footprint 11, that faces opposite the land extending to the end face of the carrier, is extended to the outside from the projection surface of the compact semiconductor device 1.

Description

【発明の詳細な説明】DETAILED DESCRIPTION OF THE INVENTION

【0001】[0001]

【発明の属する技術分野】この発明は、プリント配線板
に表面実装する小型半導体装置において、使用環境など
によって変化するプリント配線板と小型半導体装置との
接続部における接続信頼性を高める小型半導体装置およ
び小型半導体装置の実装構造ならびに小型半導体装置に
使用するセラミック基板の製造方法に関するものであ
る。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a small semiconductor device which is surface-mounted on a printed wiring board, and which improves the connection reliability of a connection portion between the printed wiring board and the small semiconductor device which changes depending on the use environment and the like. The present invention relates to a mounting structure of a small semiconductor device and a method of manufacturing a ceramic substrate used for the small semiconductor device.

【0002】[0002]

【従来の技術】プリント配線板のフットプリントにリフ
ローはんだ付けされる小型半導体装置は、CSP(Ch
ip Size Package)、BGA(Ball
Grid Array)パッケージなどがある。
2. Description of the Related Art A small semiconductor device to be reflow soldered to a footprint of a printed wiring board is a CSP (Ch).
ip Size Package), BGA (Ball
Grid Array) package.

【0003】図6は従来技術の図を示すものである。同
図(a)において、小型半導体装置は、セラミック基板
あるいは樹脂基板からなるキャリア53に円形状のラン
ド55を格子状に所定の間隔で複数個数配置している。
同図(b)において、小型半導体装置をプリント配線板
60に電気的接合するには、プリント配線板60に形成
した前記のランド55に対応する形状のフットプリント
61にクリームはんだを塗布した後、ランド55が所定
のフットプリント61に対向するように小型半導体装置
をプリント配線板60にマウントし、リフローはんだ付
けを行いはんだ付け部65を形成する。
FIG. 6 shows a diagram of the prior art. In FIG. 1A, in a small semiconductor device, a plurality of circular lands 55 are arranged at predetermined intervals in a grid pattern on a carrier 53 made of a ceramic substrate or a resin substrate.
In FIG. 2B, in order to electrically connect the small semiconductor device to the printed wiring board 60, after applying cream solder to a footprint 61 having a shape corresponding to the land 55 formed on the printed wiring board 60, The small semiconductor device is mounted on the printed wiring board 60 so that the land 55 faces the predetermined footprint 61, and reflow soldering is performed to form a soldered portion 65.

【0004】小型半導体装置をプリント配線板60に実
装する場合、高温雰囲気でリフローはんだ付けを行う。
このため、小型半導体装置とプリント配線板60との熱
膨張係数の差により、はんだ付けされる接続部には大き
なストレスが発生する。特に、セラミック基板で形成す
るキャリア53を使用した小型半導体装置を樹脂基板で
形成するプリント配線板60に実装する場合は、熱膨張
係数の差が大きいため、その影響は顕著である。
When mounting a small semiconductor device on a printed wiring board 60, reflow soldering is performed in a high-temperature atmosphere.
For this reason, a large stress is generated in a connection portion to be soldered due to a difference in thermal expansion coefficient between the small semiconductor device and the printed wiring board 60. In particular, when a small semiconductor device using a carrier 53 formed of a ceramic substrate is mounted on a printed wiring board 60 formed of a resin substrate, the effect is remarkable because of a large difference in thermal expansion coefficient.

【0005】また、小型半導体装置を実装したプリント
配線板60は、電子機器に格納されて、様々な環境で使
用される。近年、小型半導体装置の高性能化、高機能化
にともない電子機器は小型化され、携帯型電子機器が広
く使用されている。したがって、ユーザはあらゆる環境
で電子機器を使用している。
[0005] A printed wiring board 60 on which a small semiconductor device is mounted is stored in electronic equipment and used in various environments. 2. Description of the Related Art In recent years, electronic devices have been reduced in size with higher performance and higher functionality of small semiconductor devices, and portable electronic devices have been widely used. Therefore, users use electronic devices in all environments.

【0006】小型半導体装置をプリント配線板に実装す
る場合、あるいは、あらゆる環境で電子機器を使用する
場合において、小型半導体装置とプリント配線板との電
気的接合部は、様々な熱的ストレス、機械的ストレスを
受けることにより変化することは一般に知られている。
[0006] When a small semiconductor device is mounted on a printed wiring board, or when electronic equipment is used in any environment, the electrical connection between the small semiconductor device and the printed wiring board is subject to various thermal stresses and mechanical stresses. It is generally known that changes occur when subject to sexual stress.

【0007】すなわち、小型半導体装置とプリント配線
板との熱膨張係数には差があり、プリント配線板60の
熱膨張係数は小型半導体装置の熱膨張係数に比較して大
きい。このため、例えば、図7(a)に示すように、高
温雰囲気の環境で電子機器を使用した場合は、プリント
配線板60の膨張が大きくなり、小型半導体装置51の
両端部に形成するはんだ付け部65は剪断力を受ける。
また、図7(b)に示すように、低温雰囲気の環境で電
子機器を使用した場合は、プリント配線板60の収縮が
大きくなり、小型半導体装置51の両端部に形成するは
んだ付け部65は剪断力を受ける。
That is, there is a difference in the thermal expansion coefficient between the small semiconductor device and the printed wiring board, and the thermal expansion coefficient of the printed wiring board 60 is larger than that of the small semiconductor device. For this reason, for example, as shown in FIG. 7A, when the electronic device is used in an environment of a high-temperature atmosphere, the expansion of the printed wiring board 60 increases, and soldering formed on both ends of the small semiconductor device 51 is performed. Portion 65 is subjected to shear forces.
Further, as shown in FIG. 7B, when the electronic device is used in a low-temperature atmosphere environment, the shrinkage of the printed wiring board 60 increases, and the soldering portions 65 formed at both ends of the small semiconductor device 51 Subject to shear forces.

【0008】さらに、図7(c)に示すように、プリン
ト配線板60に熱的ストレスや機械的ストレスにより凸
型のソリが発生した場合は、小型半導体装置51の両端
部に形成するはんだ付け部65は引張力を受け、小型半
導体装置51の中央部に形成するはんだ付け部は圧縮力
を受ける。また、図7(d)に示すように、プリント配
線板60に熱的ストレスや機械的ストレスにより凹型の
ソリが発生した場合は、小型半導体装置51の中央部に
形成するはんだ付け部65は引張力を受け、小型半導体
装置51の両端部に形成するはんだ付け部は圧縮力を受
ける。
[0008] Further, as shown in FIG. 7 (c), when a convex warp is generated on the printed wiring board 60 due to thermal stress or mechanical stress, soldering is performed on both ends of the small semiconductor device 51. The portion 65 receives a tensile force, and the soldered portion formed at the center of the small semiconductor device 51 receives a compressive force. Further, as shown in FIG. 7D, when a concave warp is generated in the printed wiring board 60 due to thermal stress or mechanical stress, the soldering portion 65 formed at the center of the small semiconductor device 51 is pulled. Upon receiving the force, the soldered portions formed at both ends of the small semiconductor device 51 receive a compressive force.

【0009】図8(a)に示すように、小型半導体装置
51の両端部に形成するはんだ付け部65は、前記の剪
断力や引張力を受けることで剪断応力や引張応力を発生
するが、剪断応力や引張応力がはんだ付け部65の強度
の限界を越えるとクラックが発生し、接続不良となる。
また、小型半導体装置51の中央部に形成するはんだ付
け部65が引張力を受けた場合においても、引張応力が
はんだ付け部65の強度の限界を越えるとクラックが発
生し、接続不良となる。また、これらの応力を長期間に
わたって繰り返し受けると、クリープ現象によってクラ
ックが発生し、接続不良となる。
As shown in FIG. 8A, the soldering portions 65 formed at both ends of the small semiconductor device 51 generate shear stress and tensile stress by receiving the aforementioned shearing force and tensile force. If the shear stress or the tensile stress exceeds the limit of the strength of the soldered portion 65, cracks occur, resulting in poor connection.
Further, even when the soldering portion 65 formed at the center of the small semiconductor device 51 receives a tensile force, if the tensile stress exceeds the strength limit of the soldering portion 65, cracks occur, resulting in poor connection. When these stresses are repeatedly applied for a long period of time, cracks occur due to the creep phenomenon, resulting in poor connection.

【0010】小型半導体装置51の接続信頼性を高める
ために、図8(b)に示すように、はんだ付け部65の
高さを高くしたり、はんだ付け部65の組成を変えた
り、図8(c)に示すように、樹脂によってはんだ付け
部65を包みこむ樹脂封止部66を形成するなどの手法
が検討されているが、工程が煩雑であり、効果が少ない
といったように、どれも接続信頼性を高めるための決定
的な手法ではない。
In order to improve the connection reliability of the small semiconductor device 51, as shown in FIG. 8B, the height of the soldered portion 65 is increased, the composition of the soldered portion 65 is changed, or as shown in FIG. As shown in (c), a method of forming a resin sealing portion 66 that wraps the soldering portion 65 with a resin has been studied. However, any of these methods is complicated and the effect is small. It is not a definitive method for improving connection reliability.

【0011】[0011]

【発明が解決しようとする課題】前記のごとく、従来の
技術では次のような問題点がある。
As described above, the prior art has the following problems.

【0012】1)環境などによって変化する小型半導体
装置とプリント配線板との接続部における接続信頼性を
高める手法が確立していない。
1) There is no established method for improving the connection reliability at the connection between a small semiconductor device and a printed wiring board which changes depending on the environment or the like.

【0013】2)プリント配線板の表面に実装する小型
半導体装置のはんだ付け部は、熱的ストレスや機械的ス
トレスを受けると剪断応力や引張応力を発生し、応力が
はんだ付け部の強度の限界を越えるとクラックが発生し
接続不良になることが多い。
2) A soldering portion of a small semiconductor device mounted on the surface of a printed wiring board generates shear stress or tensile stress when subjected to thermal stress or mechanical stress, and the stress is limited to the strength of the soldering portion. If it exceeds, cracks often occur, resulting in poor connection.

【0014】3)プリント配線板の表面に実装する小型
半導体装置の複数個数のはんだ付け部は、全て同等の強
度を有している。このため、小型半導体装置の中心部か
ら遠い距離に形成するはんだ付け部は、熱的ストレスや
機械的ストレスを最も受けることになり、応力に対して
弱く接続信頼性が低い。
3) The plurality of soldered portions of the small semiconductor device mounted on the surface of the printed wiring board all have the same strength. For this reason, a soldered portion formed at a distance far from the center of the small semiconductor device is most likely to be subjected to thermal stress or mechanical stress, and is weak against stress and has low connection reliability.

【0015】[0015]

【課題を解決するための手段】前記の問題点を解決する
ために、この発明では次のような手段を取る。
In order to solve the above problems, the present invention takes the following measures.

【0016】熱的ストレスや機械的ストレスを最も受け
る小型半導体装置の中心部から遠い距離に形成するはん
だ付け部のはんだを大量にし、応力に対して強くなるよ
うなランド形状にする。
A large amount of solder is formed in a soldering portion formed at a distance far from the center of the small semiconductor device which is most subjected to thermal stress and mechanical stress, and a land shape is formed so as to be strong against the stress.

【0017】また、熱的ストレスや機械的ストレスを最
も受ける小型半導体装置の中心部から遠い距離に形成す
るはんだ付け部のはんだを大量にするとともに、はんだ
付け部を応力に対して強いフィレット形状になるような
フットプリント形状にする。
In addition, a large amount of solder is formed in a soldering portion formed at a distance far from the center of a small semiconductor device which is most subjected to thermal stress and mechanical stress, and the soldering portion is formed into a fillet shape which is strong against stress. Make it a footprint shape.

【0018】また、キャリアをセラミック基板で形成で
きるように、キャリアのカッティングライン上にVIA
を設け、VIAを切断することによりセラミック基板の
側面にランドを形成する。
Further, VIA is provided on a cutting line of the carrier so that the carrier can be formed on a ceramic substrate.
Is formed, and VIAs are cut to form lands on the side surfaces of the ceramic substrate.

【0019】上記の手段を取ることにより、以下に示す
作用が働く。
By taking the above-described means, the following operation works.

【0020】熱的ストレスや機械的ストレスを最も受け
る小型半導体装置の中心部から遠い距離に形成するはん
だ付け部を応力に対して強くするので、熱的ストレスや
機械的ストレスを受けても小型半導体装置とプリント配
線板との接続部における接続信頼性を高める。また、は
んだ付け部をフィレット形状にすることで、さらに接続
信頼性を高める。さらに、側面にランドを形成するキャ
リアをセラミック基板で形成することができる。
Since the soldered portion formed at a distance far from the center of the small semiconductor device which is most subjected to thermal stress and mechanical stress is made strong against stress, the small semiconductor device can be subjected to thermal stress and mechanical stress. The connection reliability at the connection between the device and the printed wiring board is improved. Further, the connection reliability is further enhanced by forming the soldered portion into a fillet shape. Further, the carrier that forms the land on the side surface can be formed of a ceramic substrate.

【0021】[0021]

【発明の実施の形態】この発明は、次に示したような実
施の形態をとる。
DESCRIPTION OF THE PREFERRED EMBODIMENTS The present invention adopts the following embodiments.

【0022】図1に示すように、複数個数のランドを配
置する小型半導体装置において、小型半導体装置の中心
部から距離が最も遠い位置に形成するランド5をキャリ
ア3の端面まで延長して備える。
As shown in FIG. 1, a small semiconductor device in which a plurality of lands are arranged is provided with a land 5 formed at a position farthest from the center of the small semiconductor device to the end face of the carrier 3.

【0023】さらに、図1に示すように、前記小型半導
体装置は、外周に配置されるランド5をキャリア3の端
面まで延長して備える。
Further, as shown in FIG. 1, the small-sized semiconductor device includes a land 5 arranged on the outer periphery and extending to the end face of the carrier 3.

【0024】さらに、図2および図3に示すように、前
記ランド5は、キャリア3の側面方向に延長して備え
る。
Further, as shown in FIGS. 2 and 3, the lands 5 are provided so as to extend in the lateral direction of the carrier 3.

【0025】なお、前記キャリア3は、セラミック基板
4で形成する。
The carrier 3 is formed of a ceramic substrate 4.

【0026】また、図4に示すように、複数個数のラン
ドを配置する小型半導体装置の実装構造において、小型
半導体装置1の中心部から距離が最も遠い位置に形成す
るランド20に対向するフットプリント11を前記ラン
ド20よりも外側に延長して備える。
As shown in FIG. 4, in a small semiconductor device mounting structure in which a plurality of lands are arranged, a footprint opposed to a land 20 formed at a position farthest from the center of the small semiconductor device 1 is formed. 11 is provided to extend outside the land 20.

【0027】また、図1ないし図3に示すように、複数
個数のランドを配置する小型半導体装置の実装構造にお
いて、小型半導体装置1の中心部から距離が最も遠い位
置に形成するランド5をキャリア3の端面または側面ま
で延長するとともに、前記ランド5に対向するフットプ
リント11を小型半導体装置1の投影面積よりも外側に
延長して備える。
As shown in FIGS. 1 to 3, in a mounting structure of a small semiconductor device in which a plurality of lands are arranged, a land 5 formed at a position farthest from the center of the small semiconductor device 1 is a carrier. 3 and a footprint 11 facing the land 5 is provided to extend outside the projected area of the small semiconductor device 1.

【0028】さらに、小型半導体装置の実装構造におい
て、外周に配置されるランド5をキャリア3の端面また
は側面まで延長するとともに、前記ランド5に対向する
フットプリント11を小型半導体装置1の投影面積より
も外側に延長して備える。
Further, in the mounting structure of the small semiconductor device, the land 5 arranged on the outer periphery is extended to the end face or the side surface of the carrier 3 and the footprint 11 facing the land 5 is made smaller than the projected area of the small semiconductor device 1. Also extends outward.

【0029】さらに、図1ないし図4に示すように、前
記ランド5,20と当該ランド5,20に対向するフッ
トプリント11との接続部は、フィレット形状を形成す
るはんだ付け部15を備える。
Further, as shown in FIGS. 1 to 4, the connection between the lands 5 and 20 and the footprint 11 facing the lands 5 and 20 has a soldering portion 15 forming a fillet shape.

【0030】また、図5に示すように、小型半導体装置
に使用するセラミック基板の製造方法において、所定位
置に穴加工し、当該穴加工部を導電ペーストで充填し、
所定のランドおよびパターンを印刷して薄板状のセラミ
ック基板4を単層で形成する工程と、単層で形成された
複数の薄板状のセラミック基板4を加圧、加熱によって
焼成することで所定の形状に積層する工程と、積層され
たセラミック基板4を導電ペーストで充填した所定の穴
加工部を基準として切断しランド5を形成する工程とを
備える。
As shown in FIG. 5, in a method of manufacturing a ceramic substrate used for a small semiconductor device, a hole is formed in a predetermined position, and the hole is filled with a conductive paste.
A step of printing a predetermined land and a pattern to form a thin ceramic substrate 4 in a single layer; and a step of firing a plurality of thin ceramic substrates 4 formed in a single layer by applying pressure and heating to sinter them. A step of forming the land 5 by cutting the laminated ceramic substrate 4 with reference to a predetermined hole processed portion filled with a conductive paste;

【0031】上記の実施の形態をとることにより、以下
に示す作用が働く。
By employing the above-described embodiment, the following operation works.

【0032】複数個数のランドを配置する小型半導体装
置において、小型半導体装置の一番外側のランドをキャ
リアの端面あるいは側面方向に延長して備えることによ
り、小型半導体装置が実装される際に、小型半導体装置
の外側のはんだを多量にし、熱的ストレスや機械的スト
レスに対して応力を緩和させる。
In a small semiconductor device in which a plurality of lands are arranged, the outermost lands of the small semiconductor device are provided so as to extend in the direction of the end face or side surface of the carrier. A large amount of solder is used outside the semiconductor device to relieve thermal stress and mechanical stress.

【0033】また、複数個数のランドを配置する小型半
導体装置の実装構造において、小型半導体装置の中心部
から距離が最も遠い位置に形成するランドに対向するフ
ットプリントを前記ランドよりも外側に延長して備える
ことにより、小型半導体装置を実装する際に、小型半導
体装置の外側のはんだを多量にし、熱的ストレスや機械
的ストレスに対して応力を緩和させる。
In a mounting structure of a small semiconductor device in which a plurality of lands are arranged, a footprint opposed to a land formed at a position farthest from the center of the small semiconductor device is extended outward from the land. Accordingly, when the small semiconductor device is mounted, the amount of solder outside the small semiconductor device is increased, and the stress is reduced with respect to thermal stress and mechanical stress.

【0034】また、複数個数のランドを配置する小型半
導体装置の実装構造において、小型半導体装置の中心部
から距離が最も遠い位置に形成するランドあるいは外周
に配置されるランドをキャリアの端面あるいは側面まで
延長するとともに、小型半導体装置の中心部から距離が
最も遠い位置に形成するランドあるいは外周に配置され
るランドに対向するフットプリントを小型半導体装置の
投影面積よりも外側に延長して備えることにより、小型
半導体装置を実装する際に、小型半導体装置の外側のは
んだを多量にし、熱的ストレスや機械的ストレスに対し
て応力を緩和させる。
In the mounting structure of a small semiconductor device in which a plurality of lands are arranged, a land formed at a position farthest from the center of the small semiconductor device or a land arranged on the outer periphery is extended to the end face or side surface of the carrier. Along with extending, by providing a footprint facing a land formed at a position farthest from the center of the small semiconductor device or a land arranged on the outer periphery to extend outside the projected area of the small semiconductor device, When mounting a small semiconductor device, a large amount of solder is used outside the small semiconductor device to relieve thermal stress and mechanical stress.

【0035】さらに、小型半導体装置を実装する際に、
はんだ付け部をフィレット形状に形成することにより、
応力に強いはんだ付け部を形成する。特にキャリアの端
面から側面方向に延長させたランドの場合は、より良質
のフィレット形状を形成することができる。
Further, when mounting a small semiconductor device,
By forming the soldering part into a fillet shape,
Form a soldering part resistant to stress. In particular, in the case of a land extending in the lateral direction from the end face of the carrier, a higher quality fillet shape can be formed.

【0036】また、小型半導体装置に使用するセラミッ
ク基板の製造方法において、キャリアのカッティングラ
イン上にVIAを設けておき、そのVIAをカットする
ことでセラミック基板の側面に電極(ランド)を形成す
る。なお、VIAの層数を変化させることにより、側面
の電極(ランド)の高さを任意に調整することができ
る。
In a method of manufacturing a ceramic substrate used for a small semiconductor device, a VIA is provided on a cutting line of a carrier, and the VIA is cut to form an electrode (land) on a side surface of the ceramic substrate. The height of the side electrodes (lands) can be arbitrarily adjusted by changing the number of VIA layers.

【0037】[0037]

【実施例】この発明による代表的な実施例を図1ないし
図5によって説明する。なお、以下において、同じ箇所
は同一の符号を付して有り、詳細な説明を省略すること
がある。
DETAILED DESCRIPTION OF THE PREFERRED EMBODIMENTS A typical embodiment according to the present invention will be described with reference to FIGS. In the following, the same portions are denoted by the same reference numerals, and detailed description may be omitted.

【0038】図1は本発明の実施例の図を示す。FIG. 1 shows a diagram of an embodiment of the present invention.

【0039】同図(a)において、小型半導体装置は、
セラミック基板4からなるキャリア3に円形状のランド
55を格子状に所定の間隔で複数個数配置している。さ
らに、外周に配置されるランド5をキャリア3の端面ま
で延長して形成する。また、キャリア3の端面まで延長
して形成するランド5は、小型半導体装置の中心部から
距離が最も遠い四隅のみに形成してもよい。なお、キャ
リア3は樹脂基板で形成してもよい。
In FIG. 1A, a small semiconductor device is
A plurality of circular lands 55 are arranged at predetermined intervals in a grid pattern on a carrier 3 made of a ceramic substrate 4. Further, the land 5 arranged on the outer periphery is formed to extend to the end face of the carrier 3. Further, the lands 5 extending to the end face of the carrier 3 may be formed only at the four corners farthest from the center of the small semiconductor device. Note that the carrier 3 may be formed of a resin substrate.

【0040】同図(b)において、前記の小型半導体装
置を実装するプリント配線板10は、前記ランド5に対
向するフットプリント11を小型半導体装置1の投影面
積よりも外側に延長して形成する。前記の小型半導体装
置1をプリント配線板10に電気的接合するには、プリ
ント配線板10に形成した前記のランド55およびラン
ド5に対応するフットプリントにクリームはんだを塗布
した後、ランドが所定のフットプリントに対向するよう
に小型半導体装置1をプリント配線板10にマウント
し、リフローはんだ付けを行いはんだ付け部15を形成
する。
In FIG. 2B, the printed wiring board 10 on which the small semiconductor device is mounted is formed by extending the footprint 11 facing the land 5 outside the projected area of the small semiconductor device 1. . In order to electrically connect the small semiconductor device 1 to the printed wiring board 10, cream solder is applied to the lands 55 and the footprints corresponding to the lands 5 formed on the printed wiring board 10, and then the lands are fixed to predetermined positions. The small semiconductor device 1 is mounted on the printed wiring board 10 so as to face the footprint, and reflow soldering is performed to form a soldered portion 15.

【0041】小型半導体装置1とプリント配線板10と
の接続部において、前記のキャリア3の端面まで延長し
て形成するランド5と当該ランド5に対向するフットプ
リント11との接続部は、フィレット形状16を形成す
るはんだ付け部15を形成することができる。
At the connection between the small semiconductor device 1 and the printed wiring board 10, the connection between the land 5 formed extending to the end face of the carrier 3 and the footprint 11 facing the land 5 has a fillet shape. 16 can be formed.

【0042】図2は本発明の実施例の図を示す。FIG. 2 shows a diagram of an embodiment of the present invention.

【0043】同図(a)において、小型半導体装置は、
セラミック基板4からなるキャリア3に円形状のランド
55を格子状に所定の間隔で複数個数配置している。さ
らに、外周に配置されるランド5をキャリア3の端面か
ら側面方向の途中まで延長して形成する。また、キャリ
ア3の端面から側面方向の途中まで延長して形成するラ
ンド5は、小型半導体装置の中心部から距離が最も遠い
四隅のみに形成してもよい。
In FIG. 3A, a small semiconductor device is
A plurality of circular lands 55 are arranged at predetermined intervals in a grid pattern on a carrier 3 made of a ceramic substrate 4. Further, the land 5 arranged on the outer periphery is formed to extend from the end face of the carrier 3 to a point in the side direction. Further, the lands 5 extending from the end face of the carrier 3 to the middle in the lateral direction may be formed only at the four corners farthest from the center of the small semiconductor device.

【0044】同図(b)において、前記の小型半導体装
置を実装するプリント配線板10、および、前記の小型
半導体装置1をプリント配線板10に電気的接合する場
合は、前述の図1(b)の説明と同様であり詳細な説明
を省略する。なお、小型半導体装置1とプリント配線板
10との接続部において、前述の図1(b)で説明した
フィレット形状に比較して、より良質のフィレット形状
16を形成することができる。
In FIG. 1B, the printed wiring board 10 on which the small semiconductor device is mounted and the case where the small semiconductor device 1 is electrically connected to the printed wiring board 10 are described with reference to FIG. ) Is the same as that described above, and a detailed description is omitted. In the connection portion between the small semiconductor device 1 and the printed wiring board 10, a higher quality fillet shape 16 can be formed as compared with the fillet shape described with reference to FIG.

【0045】図3は本発明の実施例の図を示す。FIG. 3 shows a diagram of an embodiment of the present invention.

【0046】同図(a)において、小型半導体装置は、
セラミック基板4からなるキャリア3に円形状のランド
55を格子状に所定の間隔で複数個数配置している。さ
らに、外周に配置されるランド5をキャリア3の端面か
らキャリアの表裏までつながるように形成する。また、
キャリア3の端面からキャリアの表裏までつながるよう
に形成するランド5は、小型半導体装置の中心部から距
離が最も遠い四隅のみに形成してもよい。
In FIG. 5A, a small semiconductor device is
A plurality of circular lands 55 are arranged at predetermined intervals in a grid pattern on a carrier 3 made of a ceramic substrate 4. Further, lands 5 arranged on the outer periphery are formed so as to extend from the end face of the carrier 3 to the front and back of the carrier. Also,
The lands 5 formed so as to extend from the end face of the carrier 3 to the front and back of the carrier may be formed only at the four corners farthest from the center of the small semiconductor device.

【0047】同図(b)において、前記の小型半導体装
置を実装するプリント配線板10、および、前記の小型
半導体装置1をプリント配線板10に電気的接合する場
合は、前述の図1(b)の説明と同様であり詳細な説明
を省略する。なお、小型半導体装置1とプリント配線板
10との接続部において、前述の図2(b)で説明した
フィレット形状に比較して、より良質のフィレット形状
16を形成することができる。
In FIG. 1B, the printed wiring board 10 on which the small semiconductor device is mounted and the case where the small semiconductor device 1 is electrically connected to the printed wiring board 10 are described with reference to FIG. ) Is the same as that described above, and a detailed description is omitted. At the connection between the small semiconductor device 1 and the printed wiring board 10, a fillet shape 16 of higher quality can be formed as compared with the fillet shape described with reference to FIG.

【0048】図4は本発明の実施例の図を示す。FIG. 4 shows a diagram of an embodiment of the present invention.

【0049】同図において、小型半導体装置1は、セラ
ミック基板あるいは樹脂基板からなるキャリア3に円形
状のランド20を格子状に所定の間隔で複数個数配置し
ている。一方、前記の小型半導体装置1を実装するプリ
ント配線板10は、前記ランド20の内、外周に配置さ
れるランド20、あるいは小型半導体装置1の中心部か
ら距離が最も遠い四隅のみに形成するランド20に対向
するフットプリント11を前記ランド20よりも外側に
延長して形成する。
In the figure, in the small semiconductor device 1, a plurality of circular lands 20 are arranged at predetermined intervals in a grid pattern on a carrier 3 made of a ceramic substrate or a resin substrate. On the other hand, the printed wiring board 10 on which the small semiconductor device 1 is mounted includes lands 20 arranged on the outer periphery of the lands 20 or lands formed only at four corners farthest from the center of the small semiconductor device 1. The footprint 11 opposing the land 20 is formed to extend outside the land 20.

【0050】前記の小型半導体装置1をプリント配線板
10に電気的接合するには、プリント配線板10に形成
した前記のランド20、およびランド20に対応する形
状のフットプリントにクリームはんだを塗布した後、ラ
ンドが所定のフットプリントに対向するように小型半導
体装置1をプリント配線板10にマウントし、リフロー
はんだ付けを行いはんだ付け部15を形成する。
In order to electrically connect the small semiconductor device 1 to the printed wiring board 10, cream solder is applied to the lands 20 formed on the printed wiring board 10 and the footprints corresponding to the lands 20. Thereafter, the small semiconductor device 1 is mounted on the printed wiring board 10 so that the lands face a predetermined footprint, and reflow soldering is performed to form a soldered portion 15.

【0051】小型半導体装置1とプリント配線板10と
の接続部において、前記の外周に配置されるランド2
0、あるいは小型半導体装置1の中心部から距離が最も
遠い四隅のみに形成するランド20に対向するフットプ
リント11との接続部は、フィレット形状16を形成す
るはんだ付け部15を形成することができる。
At the connection between the small semiconductor device 1 and the printed wiring board 10, the land 2
The connection portion with the footprint 11 facing the land 20 formed only at the four corners farthest from the center portion of the small semiconductor device 0 or 0 can form the soldering portion 15 forming the fillet shape 16. .

【0052】図1ないし図4の構成において、熱的スト
レスや機械的ストレスを最も受ける小型半導体装置の中
心部から遠い距離に形成するはんだ付け部は、小型半導
体装置が実装される際に、小型半導体装置の外側のはん
だを多量にし、はんだ付け部の強度を高め、熱的ストレ
スや機械的ストレスに対して応力を緩和させて接続信頼
性を高める。さらに、はんだ付け部をフィレット形状に
形成することにより、応力に強いはんだ付け部を形成す
る。特に、キャリアの端面まで延長させたランド、ある
いはキャリアの端面から側面方向に延長させたランドの
場合は、小型半導体装置の外側のはんだを多量にすると
ともに、良質のフィレット形状を形成することができ、
さらに接続信頼性を高める。
In the configuration shown in FIGS. 1 to 4, the soldering portion formed at a distance far from the center of the small semiconductor device which is most subject to thermal stress and mechanical stress is small when the small semiconductor device is mounted. The amount of solder on the outside of the semiconductor device is increased, the strength of the soldered portion is increased, and stress is relieved against thermal stress and mechanical stress to improve connection reliability. Further, by forming the soldering portion into a fillet shape, a soldering portion resistant to stress is formed. In particular, in the case of a land extending to the end face of the carrier or a land extending in the lateral direction from the end face of the carrier, a large amount of solder outside the small semiconductor device can be formed, and a good-quality fillet shape can be formed. ,
Further increase connection reliability.

【0053】つぎに、小型半導体装置に使用するセラミ
ック基板の製造方法について説明する。
Next, a method of manufacturing a ceramic substrate used for a small semiconductor device will be described.

【0054】図5は本発明の実施例の図を示す。同図は
キャリアを形成するセラミック基板の製造工程を示して
いる。
FIG. 5 shows a diagram of an embodiment of the present invention. This figure shows a manufacturing process of a ceramic substrate for forming a carrier.

【0055】図5(a)において、薄板状のセラミック
基板4を単層で形成する。すなわち、ワークサイズの各
グリーンシート4aの所定位置に穴加工を行い、当該穴
加工部を導電ペーストで充填して後述するランド5を形
成するVIA8と、配線用VIA9とを形成する。その
後、所定のランド5a,25,55およびパターン6を
印刷する。
In FIG. 5A, a thin ceramic substrate 4 is formed as a single layer. That is, a hole is formed in a predetermined position of each green sheet 4a of the work size, and the hole processed portion is filled with a conductive paste to form a VIA 8 for forming a land 5 described later and a VIA 9 for wiring. Thereafter, the predetermined lands 5a, 25, 55 and the pattern 6 are printed.

【0056】図5(b)において、薄板状のグリーンシ
ートを積層する。すなわち、単層で形成された複数の薄
板状のグリーンシート4aを加圧、加熱によって焼成す
る。その後、フットプリント7を所定の位置に印刷す
る。
In FIG. 5B, thin green sheets are laminated. That is, a plurality of thin green sheets 4a formed of a single layer are baked by pressing and heating. Thereafter, the footprint 7 is printed at a predetermined position.

【0057】図5(c)において、セラミック基板を形
成する。すなわち、積層されたセラミック基板4を前記
のVIA8の中心を基準として切断することで、所定の
形状を有するランド5を形成する。
In FIG. 5C, a ceramic substrate is formed. That is, the laminated ceramic substrate 4 is cut with reference to the center of the VIA 8 to form the land 5 having a predetermined shape.

【0058】なお、VIA8の層数を変化させることに
より、側面のランド5の高さを任意に調整することがで
きる。
The height of the land 5 on the side surface can be arbitrarily adjusted by changing the number of VIA 8 layers.

【0059】[0059]

【発明の効果】以上説明したように本発明によれば、次
に示すような効果が期待できる。
As described above, according to the present invention, the following effects can be expected.

【0060】複数個数のランドを配置する小型半導体装
置において、小型半導体装置の中心部から距離が最も遠
い位置に形成するランドあるいは外周に配置されるラン
ドをキャリアの端面あるいは側面まで延長して備えるこ
とにより、小型半導体装置を実装する際に、小型半導体
装置の熱的ストレスや機械的ストレスを最も受けるはん
だ付け部のはんだを多量にすることができ、熱的ストレ
スや機械的ストレスに対して応力を緩和させることがで
きるので、環境などによって変化する小型半導体装置と
プリント配線板との接続部における接続信頼性を高める
ことができる。
In a small semiconductor device in which a plurality of lands are arranged, a land formed at a position furthest from the center of the small semiconductor device or a land arranged on the outer periphery is extended to the end face or side face of the carrier. Therefore, when mounting a small semiconductor device, it is possible to use a large amount of solder in a soldering portion that is most subjected to thermal stress and mechanical stress of the small semiconductor device, and to reduce a stress against thermal stress and mechanical stress. Since this can be alleviated, the connection reliability at the connection portion between the small semiconductor device and the printed wiring board, which changes depending on the environment or the like, can be improved.

【0061】また、複数個数のランドを配置する小型半
導体装置の実装構造において、小型半導体装置の中心部
から距離が最も遠い位置に形成するランドに対向するフ
ットプリントを前記ランドよりも外側に延長して備える
ことにより、小型半導体装置を実装する際に、小型半導
体装置の熱的ストレスや機械的ストレスを最も受けるは
んだ付け部のはんだを多量にすることができ、熱的スト
レスや機械的ストレスに対して応力を緩和させることが
できるので、環境などによって変化する小型半導体装置
とプリント配線板との接続部における接続信頼性を高め
ることができる。
In a mounting structure of a small semiconductor device in which a plurality of lands are arranged, a footprint opposed to a land formed at a position farthest from the center of the small semiconductor device is extended outward from the land. By mounting the small semiconductor device, when mounting the small semiconductor device, it is possible to increase the amount of solder in the soldered part that is most subjected to the thermal stress and the mechanical stress of the small semiconductor device, and to reduce the thermal stress and the mechanical stress. Therefore, the connection reliability at the connection portion between the small semiconductor device and the printed wiring board, which changes depending on the environment or the like, can be improved.

【0062】また、複数個数のランドを配置する小型半
導体装置の実装構造において、小型半導体装置の中心部
から距離が最も遠い位置に形成するランドあるいは外周
に配置されるランドをキャリアの端面あるいは側面まで
延長するとともに、小型半導体装置の中心部から距離が
最も遠い位置に形成するランドあるいは外周に配置され
るランドに対向するフットプリントを小型半導体装置の
投影面積よりも外側に延長して備えることにより、小型
半導体装置を実装する際に、小型半導体装置の熱的スト
レスや機械的ストレスを最も受けるはんだ付け部のはん
だを多量にすることができ、熱的ストレスや機械的スト
レスに対して応力を緩和させることができるので、環境
などによって変化する小型半導体装置とプリント配線板
との接続部における接続信頼性を高めることができる。
In a small semiconductor device mounting structure in which a plurality of lands are arranged, a land formed at a position furthest from the center of the small semiconductor device or a land arranged on the outer periphery is extended to the end face or side surface of the carrier. Along with extending, by providing a footprint facing a land formed at a position farthest from the center of the small semiconductor device or a land arranged on the outer periphery to extend outside the projected area of the small semiconductor device, When mounting a small semiconductor device, it is possible to increase the amount of solder in a soldered portion that is most subjected to thermal stress and mechanical stress of the small semiconductor device, and to reduce stress against thermal stress and mechanical stress At the connection between the small semiconductor device and the printed wiring board, which changes depending on the environment, etc. It is possible to improve the connection reliability.

【0063】さらに、前記ランドと当該ランドに対向す
るフットプリントとの接続部は、フィレット形状を形成
するはんだ付け部を備えることにより、小型半導体装置
を実装する際に、応力に強いはんだ付け部を形成するこ
とができる。特にキャリアの端面から側面方向に延長さ
せたランドの場合は、より良質のフィレット形状を形成
することができるので、環境などによって変化する小型
半導体装置とプリント配線板との接続部における接続信
頼性を高めることができる。
Further, the connecting portion between the land and the footprint facing the land is provided with a soldering portion forming a fillet shape, so that a soldering portion resistant to stress when mounting a small semiconductor device is provided. Can be formed. In particular, in the case of a land extending in the lateral direction from the end face of the carrier, a higher quality fillet shape can be formed, so that the connection reliability at the connection between the small semiconductor device and the printed wiring board, which changes depending on the environment, can be improved. Can be enhanced.

【0064】また、小型半導体装置に使用するセラミッ
ク基板の製造方法において、所定位置に穴加工し、当該
穴加工部を導電ペーストで充填し、所定のランドおよび
パターンを印刷して薄板状のセラミック基板を単層で形
成する工程と、単層で形成された複数の薄板状のセラミ
ック基板を加圧、加熱によって焼成することで所定の形
状に積層する工程と、積層されたセラミック基板を導電
ペーストで充填した所定の穴加工部を基準として切断し
ランドを形成する工程とを備えることにより、キャリア
のカッティングライン上にVIAを設けておき、そのV
IAをカットすることでセラミック基板の側面に電極
(ランド)を形成することができるので、側面にランド
を形成するキャリアをセラミック基板で形成することが
できる。なお、VIAの層数を変化させることにより、
側面の電極(ランド)の高さを任意に調整することもで
きる。
In a method of manufacturing a ceramic substrate used for a small semiconductor device, a hole is formed at a predetermined position, the hole is filled with a conductive paste, a predetermined land and a pattern are printed, and a thin ceramic substrate is formed. Forming a single layer, pressing a plurality of thin plate-shaped ceramic substrates formed in a single layer, baking by heating, laminating in a predetermined shape, and laminating the laminated ceramic substrates with conductive paste Forming a land by cutting with reference to the filled predetermined hole processing portion, so that a VIA is provided on the cutting line of the carrier.
Since the electrodes (lands) can be formed on the side surfaces of the ceramic substrate by cutting the IA, the carrier that forms the lands on the side surfaces can be formed of the ceramic substrate. By changing the number of VIA layers,
The height of the electrode (land) on the side surface can be arbitrarily adjusted.

【図面の簡単な説明】[Brief description of the drawings]

【図1】本発明の実施例の図である。FIG. 1 is a diagram of an embodiment of the present invention.

【図2】本発明の実施例の図である。FIG. 2 is a diagram of an embodiment of the present invention.

【図3】本発明の実施例の図である。FIG. 3 is a diagram of an embodiment of the present invention.

【図4】本発明の実施例の図である。FIG. 4 is a diagram of an embodiment of the present invention.

【図5】本発明の実施例の図である。FIG. 5 is a diagram of an embodiment of the present invention.

【図6】従来技術の図である。FIG. 6 is a diagram of the prior art.

【図7】従来技術の図である。FIG. 7 is a diagram of the prior art.

【図8】従来技術の図である。FIG. 8 is a diagram of the prior art.

【符号の説明】[Explanation of symbols]

1:小型半導体装置 3:キャリア 4:セラミック基板 5,5a:ランド 8:VIA 10:プリント配線板 11:フットプリント 15:はんだ付け部 16:フィレット形状 20:ランド 1: Small semiconductor device 3: Carrier 4: Ceramic substrate 5, 5a: Land 8: VIA 10: Printed wiring board 11: Footprint 15: Soldering part 16: Fillet shape 20: Land

Claims (9)

【特許請求の範囲】[Claims] 【請求項1】複数個数のランドを配置する小型半導体装
置において、 小型半導体装置の中心部から距離が最も遠い位置に形成
するランド(5)をキャリア(3)の端面まで延長して
備える、 ことを特徴とする小型半導体装置。
1. A small semiconductor device in which a plurality of lands are arranged, wherein a land (5) formed at a position farthest from the center of the small semiconductor device is provided extending to an end face of the carrier (3). A small semiconductor device characterized by the above-mentioned.
【請求項2】前記小型半導体装置は、 外周に配置されるランド(5)をキャリア(3)の端面
まで延長して備える、 ことを特徴とする請求項1記載の小型半導体装置。
2. The small semiconductor device according to claim 1, wherein the small semiconductor device includes a land (5) disposed on an outer periphery and extending to an end face of the carrier (3).
【請求項3】前記ランド(5)は、 キャリア(3)の側面方向に延長して備える、 ことを特徴とする請求項1または請求項2記載の小型半
導体装置。
3. The small semiconductor device according to claim 1, wherein the land is provided so as to extend in a lateral direction of the carrier.
【請求項4】前記キャリア(3)は、 セラミック基板(4)で形成する、 ことを特徴とする請求項1,2または3記載の小型半導
体装置。
4. The small semiconductor device according to claim 1, wherein said carrier is formed of a ceramic substrate.
【請求項5】複数個数のランドを配置する小型半導体装
置の実装構造において、 小型半導体装置の中心部から距離が最も遠い位置に形成
するランド(20)に対向するフットプリント(11)
を前記ランド(20)よりも外側に延長して備える、 ことを特徴とする小型半導体装置の実装構造。
5. A mounting structure for a small semiconductor device in which a plurality of lands are arranged, wherein a footprint (11) opposing a land (20) formed at a position farthest from a center of the small semiconductor device.
And extending outside the land (20).
【請求項6】複数個数のランドを配置する小型半導体装
置の実装構造において、 小型半導体装置の中心部から距離が最も遠い位置に形成
するランド(5)をキャリア(3)の端面または側面ま
で延長するとともに、 前記ランド(5)に対向するフットプリント(11)を
小型半導体装置(1)の投影面積よりも外側に延長して
備える、 ことを特徴とする小型半導体装置の実装構造。
6. A mounting structure for a small semiconductor device in which a plurality of lands are arranged, wherein a land (5) formed at a position farthest from the center of the small semiconductor device is extended to an end surface or a side surface of the carrier (3). And a footprint (11) facing the land (5) extending outside the projected area of the small semiconductor device (1).
【請求項7】前記小型半導体装置の実装構造は、 外周に配置されるランド(5)をキャリア(3)の端面
または側面まで延長するとともに、 前記ランド(5)に対向するフットプリント(11)を
小型半導体装置(1)の投影面積よりも外側に延長して
備える、 ことを特徴とする請求項6記載の小型半導体装置の実装
構造。
7. The mounting structure of the small-sized semiconductor device, wherein a land (5) arranged on the outer periphery is extended to an end surface or a side surface of the carrier (3), and a footprint (11) facing the land (5). 7. The mounting structure of the small semiconductor device according to claim 6, further comprising: extending outside a projection area of the small semiconductor device (1).
【請求項8】前記ランド(5,20)と当該ランド
(5,20)に対向するフットプリント(11)との接
続部は、 フィレット形状を形成するはんだ付け部(15)を備え
る、 ことを特徴とする請求項5,6または7記載の小型半導
体装置の実装構造。
8. A connection portion between the land (5, 20) and a footprint (11) facing the land (5, 20) includes a soldering portion (15) forming a fillet shape. A mounting structure for a small semiconductor device according to claim 5, 6 or 7.
【請求項9】小型半導体装置に使用するセラミック基板
の製造方法において、 所定位置に穴加工し、当該穴加工部を導電ペーストで充
填し、所定のランドおよびパターンを印刷して薄板状の
セラミック基板(4)を単層で形成する工程と、 単層で形成された複数の薄板状のセラミック基板(4)
を加圧、加熱によって焼成することで所定の形状に積層
する工程と、 積層されたセラミック基板(4)を導電ペーストで充填
した所定の穴加工部を基準として切断しランド(5)を
形成する工程とを備える、 ことを特徴とするセラミック基板の製造方法。
9. A method of manufacturing a ceramic substrate used for a small semiconductor device, comprising: forming a hole in a predetermined position; filling the hole processing portion with a conductive paste; and printing a predetermined land and pattern; Forming a single layer of (4), and a plurality of thin ceramic substrates (4) formed of a single layer
Are laminated by pressing and heating to form a predetermined shape, and a land (5) is formed by cutting the laminated ceramic substrate (4) with reference to a predetermined hole processed portion filled with a conductive paste. And a process for producing a ceramic substrate.
JP10374102A 1998-12-28 1998-12-28 Compact semiconductor device, its packaging structure, and manufacture of ceramic substrate Pending JP2000195982A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP10374102A JP2000195982A (en) 1998-12-28 1998-12-28 Compact semiconductor device, its packaging structure, and manufacture of ceramic substrate

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP10374102A JP2000195982A (en) 1998-12-28 1998-12-28 Compact semiconductor device, its packaging structure, and manufacture of ceramic substrate

Publications (1)

Publication Number Publication Date
JP2000195982A true JP2000195982A (en) 2000-07-14

Family

ID=18503267

Family Applications (1)

Application Number Title Priority Date Filing Date
JP10374102A Pending JP2000195982A (en) 1998-12-28 1998-12-28 Compact semiconductor device, its packaging structure, and manufacture of ceramic substrate

Country Status (1)

Country Link
JP (1) JP2000195982A (en)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9929067B2 (en) 2016-04-26 2018-03-27 Canon Kabushiki Kaisha Ceramic package, method of manufacturing the same, electronic component, and module
WO2019073734A1 (en) * 2017-10-10 2019-04-18 日立オートモティブシステムズ株式会社 Electronic control device

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9929067B2 (en) 2016-04-26 2018-03-27 Canon Kabushiki Kaisha Ceramic package, method of manufacturing the same, electronic component, and module
WO2019073734A1 (en) * 2017-10-10 2019-04-18 日立オートモティブシステムズ株式会社 Electronic control device
JP2019071345A (en) * 2017-10-10 2019-05-09 日立オートモティブシステムズ株式会社 Electronic control device
CN111194478A (en) * 2017-10-10 2020-05-22 日立汽车系统株式会社 Electronic control device

Similar Documents

Publication Publication Date Title
JP4310467B2 (en) Composite multilayer substrate and manufacturing method thereof
JP3173410B2 (en) Package substrate and method of manufacturing the same
JP5278149B2 (en) Circuit board and circuit module
JP4111222B2 (en) Surface mount parts
US8279618B2 (en) Circuit substrate and circuit substrate manufacturing method
JP2000195982A (en) Compact semiconductor device, its packaging structure, and manufacture of ceramic substrate
JP5409236B2 (en) Wiring board
JP2005322659A (en) Wiring board, its manufacturing method and semiconductor device
JP4329253B2 (en) Manufacturing method of ceramic multilayer substrate for flip chip
JP2000208557A (en) Small semiconductor device and mounting structure of the same
JP2000323806A (en) Ceramic circuit board with bump and manufacture thereof
JP2002076193A (en) Semiconductor element storing package and package mounting board
JP4038611B2 (en) Ceramic substrate
JP2932964B2 (en) Chip carrier and its mounting
JPH11298142A (en) Mounting structure for multilayered ceramic substrate and mounting thereof
JP3140439B1 (en) Electronic component storage package
JP2004288661A (en) Wiring board
JPH09260529A (en) Substrate for semiconductor device, and semiconductor device
JP2005032787A (en) Ceramic wiring board and its manufacturing method
JPH09260540A (en) Manufacture of package substrate for semiconductor
JP3872402B2 (en) Wiring board
JPH10209639A (en) Manufacture of ceramic multilayer substrate
JP2004014649A (en) Ceramic substrate and its producing process
JPH0736428B2 (en) Ceramic substrate
JP2005129818A (en) Wiring board, and mounting structure thereof