JPH0736428B2 - Ceramic substrate - Google Patents
Ceramic substrateInfo
- Publication number
- JPH0736428B2 JPH0736428B2 JP1069597A JP6959789A JPH0736428B2 JP H0736428 B2 JPH0736428 B2 JP H0736428B2 JP 1069597 A JP1069597 A JP 1069597A JP 6959789 A JP6959789 A JP 6959789A JP H0736428 B2 JPH0736428 B2 JP H0736428B2
- Authority
- JP
- Japan
- Prior art keywords
- conductive particles
- ceramic substrate
- recesses
- recess
- ceramic
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Description
【発明の詳細な説明】 〔産業上の利用分野〕 本発明は、ICのような半導体チップを含む電子部品が搭
載されるセラミック基板の改良に関し、特に、基板外と
の電気接続のための構造が改良されたものに関する。Description: TECHNICAL FIELD The present invention relates to improvement of a ceramic substrate on which an electronic component such as an IC including a semiconductor chip is mounted, and particularly to a structure for electrical connection to the outside of the substrate. Regarding the improved one.
半導体チップを搭載するためのセラミック基板として
は、従来よりアルミナ磁器からなるものが一般的に用い
られている。そして、その入出力端構造、すなわち外部
との接続構造としては、ピン・グリッドアレイ（以下、
PGA）やリードレス・チップ・キャリア（LCC）方式が用
いられている。As a ceramic substrate on which a semiconductor chip is mounted, a ceramic substrate made of alumina porcelain has been generally used. And as the input / output terminal structure, that is, the connection structure with the outside, a pin grid array (hereinafter,
PGA) and leadless chip carrier (LCC) methods are used.
第２図は、PGA構造のセラミック基板を説明するための
断面図である。アルミナ磁器からなるセラミック基板１
には、想像線２で示す半導体チップが搭載される。この
半導体チップ２の入出力端が、ワイヤ３によりセラミッ
ク基板１の一方主面に形成された接続用電極ランド４に
電気的に接続されている。接続用電極ランド４から、セ
ラミック基板１の他方主面側に延びるバイアホール５が
形成されている。このバイアホール５の他方主面側には
凹部６が形成されている。凹部６の内面はMoやＷ等の金
属材料によりメタライズされている。そして、凹部６
に、ピン端子７がろう付け等により固定される。FIG. 2 is a sectional view for explaining a PGA structure ceramic substrate. Ceramic substrate 1 made of alumina porcelain
The semiconductor chip shown by the imaginary line 2 is mounted on. The input / output ends of the semiconductor chip 2 are electrically connected to the connection electrode lands 4 formed on the one main surface of the ceramic substrate 1 by the wires 3. A via hole 5 extending from the connecting electrode land 4 to the other main surface side of the ceramic substrate 1 is formed. A recess 6 is formed on the other main surface side of the via hole 5. The inner surface of the recess 6 is metallized with a metal material such as Mo or W. And the recess 6
Then, the pin terminal 7 is fixed by brazing or the like.
ピン端子７としては、0.5mm径程度のものが用いられ、
平面形状が円形の凹部６の径は2mm前後とされており、
この場合ピン間隔を狭めても約2.5mm（100ミル）程度が
限界であった。The pin terminal 7 having a diameter of about 0.5 mm is used.
The diameter of the recess 6 having a circular planar shape is about 2 mm,
In this case, about 2.5 mm (100 mils) was the limit even if the pin interval was narrowed.
他方、LCC方式は、セラミック基板の側面に凹凸部を形
成し、凹部に電極を形成した構造を有するものである。
この場合においても、隣合う凹部間の間隔としては、2.
5mm（100ミル）程度が限界であった。On the other hand, the LCC method has a structure in which an uneven portion is formed on the side surface of a ceramic substrate and an electrode is formed in the concave portion.
Even in this case, the distance between the adjacent recesses is 2.
The limit was about 5 mm (100 mils).
上記のように、PGA方式及びLCC方式の何れにおいても、
隣接する入出力端子部間の間隔は約2.5mm（100ミル）程
度が限界であった。従って、半導体チップ２の端子数が
増大するにつれて、セラミック基板１の大きさも大きく
しなければならず、小型化・高密度化の点で大きな制約
があった。As mentioned above, in both the PGA method and the LCC method,
The space between adjacent input / output terminals was about 2.5 mm (100 mils). Therefore, as the number of terminals of the semiconductor chip 2 increases, the size of the ceramic substrate 1 also has to be increased, which is a major limitation in terms of miniaturization and high density.
また、PGA方式では、ピン端子７を凹部６に挿入し、ろ
う付け等により固定する作業自体も煩雑であった。Further, in the PGA method, the work itself of inserting the pin terminal 7 into the recess 6 and fixing it by brazing or the like is complicated.
よって、本発明の目的は、基板外との入出力部の構造を
高密度に形成することができ、かつ効率よく入出力部を
形成し得る電子部品搭載用セラミック基板を提供するこ
とにある。Therefore, it is an object of the present invention to provide a ceramic substrate for mounting electronic components, which can form the structure of the input / output unit with the outside of the substrate at a high density and can efficiently form the input / output unit.
本発明の電子部品搭載用のセラミック基板には、電子部
品が搭載される面から、電子部品搭載面と反対側の面に
延びる導電路となる複数個のバイアホールと、電子部品
搭載面と反対側の面において上記バイアホールが底面に
露出される複数個の凹部とが設けられており、各凹部
に、少なくとも表面が導電性の粒子が埋められており、
かつ該粒子が電子部品搭載面と反対側の面外に突出され
ていることを特徴とするものである。In the ceramic substrate for mounting electronic components of the present invention, a plurality of via holes serving as conductive paths extending from a surface on which electronic components are mounted to a surface opposite to the surface on which electronic components are mounted, and a surface opposite to the surface on which electronic components are mounted. A plurality of recesses where the via holes are exposed on the bottom surface are provided on the side surface, and each recess is filled with at least a surface of conductive particles,
In addition, the particles are projected out of the surface opposite to the electronic component mounting surface.
入出力端部分が、バイアホールが露出する凹部に表面が
導電性の粒子を埋めることにより構成されているので、
凹部が形成されている側の面を上にして、粒子をその上
に散乱させるだけで凹部に粒子を位置決めすることがで
き、かつその状態で粒子を凹部内に圧入することにより
取付けることができる。従って、凹部の間隔をかなり狭
めたとしても、各凹部に確実に粒子を埋めることができ
るので、高密度の入出力端構造を構成することができ
る。Since the input and output end portions are formed by filling the conductive particles in the recesses where the via holes are exposed,
The particle can be positioned in the recess simply by scattering the particle on the surface on which the recess is formed, and can be mounted by pressing the particle into the recess in that state. . Therefore, even if the interval between the recesses is considerably narrowed, the particles can be reliably filled in each recess, so that a high-density input / output end structure can be constructed.
第１図及び第３図は、本発明の一実施例を説明するため
の各断面図である。第３図を参照して、セラミック板を
構成する材料として、例えばBaO−Al2O3−SiO2を主体と
し、1000℃程度の温度で焼成し得る材料よりなるセラミ
ックグリーンシート11を用意する。このセラミックグリ
ーンシート11の上面には、接続用電極ランドを構成する
ために電極ペースト12,12が塗布されている。さらに、
電極ペースト12,12からセラミックグリーンシート11の
他方面側に延びるバイアホール13,13が形成されてい
る。バイアホール13,13内には導電性ペーストが塗布さ
れている。この塗布は導電性ペーストをグリーンシート
11の一方面側から付与し、他方面側から吸引することに
より行い得る。1 and 3 are cross-sectional views for explaining an embodiment of the present invention. With reference to FIG. 3, as a material for forming the ceramic plate, for example, a ceramic green sheet 11 mainly made of BaO—Al 2 O 3 —SiO 2 and made of a material that can be fired at a temperature of about 1000 ° C. is prepared. Electrode pastes 12, 12 are applied on the upper surface of the ceramic green sheet 11 to form connection electrode lands. further,
Via holes 13, 13 extending from the electrode pastes 12, 12 to the other surface side of the ceramic green sheet 11 are formed. A conductive paste is applied in the via holes 13, 13. This application is a conductive paste green sheet
It can be performed by applying from one surface side of 11 and sucking from the other surface side.
バイアホール13,13の他方面側は、セラミックグリーン
シート11に形成された凹部14,14の底面に露出してい
る。凹部14,14は、平面形状が円形であり、後述する導
電性粒子15の径に応じた径を有するように形成されてい
る。The other surface side of the via holes 13, 13 is exposed at the bottom surface of the recesses 14, 14 formed in the ceramic green sheet 11. The recesses 14 and 14 have a circular planar shape and are formed so as to have a diameter corresponding to the diameter of the conductive particles 15 described later.
セラミックグリーンシート11の上面側には、焼成後に想
像線16で示すICチップが搭載される。An IC chip shown by an imaginary line 16 is mounted on the upper surface side of the ceramic green sheet 11 after firing.
このICチップ16を搭載する部分を構成するために、その
周囲を取囲むように枠状のセラミックグリーンシート17
が貼付けられている。A frame-shaped ceramic green sheet 17 is formed so as to surround the periphery of the IC chip 16 so as to form a portion on which the IC chip 16 is mounted.
Is attached.
次に、上記凹部14,14の内面に、銅ペーストのような導
電性ペースト（図示せず）を塗布し、球状の導電性粒子
15,15を圧入する。この導電性粒子15,15としては、銅の
ような金属からなるものを用いてもよく、あるいはセラ
ミック粒子の表面に導電膜を形成したものを用いてもよ
い。Next, a conductive paste (not shown) such as a copper paste is applied to the inner surfaces of the recesses 14, 14 to form spherical conductive particles.
Press in 15,15. As the conductive particles 15, 15, particles made of a metal such as copper may be used, or particles having a conductive film formed on the surface of ceramic particles may be used.
導電性粒子15,15の圧入に先立つ位置決めは、セラミッ
クグリーンシート11を第３図の状態から逆転して凹部14
が形成されている面11aを上面とし、その上に球状の導
電性粒子15,15を分散させ、凹部14、14内に嵌込めばよ
い。そして、凹部14への導電性粒子15の位置決めが行わ
れた後に、導電性粒子15,15を凹部14,14に押込むことに
より、導電性粒子15,15の凹部14,14への仮固定を行うこ
とができる。The positioning prior to the press-fitting of the conductive particles 15, 15 is performed by reversing the ceramic green sheet 11 from the state shown in FIG.
The surface 11a on which is formed is the upper surface, and the spherical conductive particles 15, 15 are dispersed on the surface 11a, and the spherical conductive particles 15, 15 may be fitted into the recesses 14, 14. Then, after the conductive particles 15 are positioned in the recesses 14, by pushing the conductive particles 15,15 into the recesses 14,14, the conductive particles 15,15 are temporarily fixed to the recesses 14,14. It can be performed.
上記の仮固定は、凹部14の内面に付与されている導電性
ペーストの粘着性を利用してもよく、あるいは凹部14,1
4の径を導電性粒子15,15の径より小さくして押込んだ時
にその状態で導電性粒子15,15が保持されるようにして
行ってもよい。The above-mentioned temporary fixing may utilize the adhesiveness of the conductive paste applied to the inner surface of the recess 14, or the recess 14,1
The diameter of 4 may be smaller than the diameter of the conductive particles 15 and 15 so that the conductive particles 15 and 15 are retained in that state when pushed.
次に、導電性粒子15,15が仮固定されたセラミックグリ
ーンシート11を1000℃の温度で焼成することにより、第
１図に示す本実施例のセラミック基板10を得ることがで
きる。Next, the ceramic green sheet 11 on which the conductive particles 15, 15 are temporarily fixed is fired at a temperature of 1000 ° C., whereby the ceramic substrate 10 of this embodiment shown in FIG. 1 can be obtained.
なお、焼成後の各部を示す参照番号としては、焼成前の
第３図に付した番号と同一番号を用いることにすること
を指摘しておく。It should be pointed out that the same reference numerals as those shown in FIG. 3 before firing are used as the reference numerals indicating the respective portions after firing.
焼成により凹部14内に塗布されていた導電性ペーストが
焼付けられ、かつ導電性粒子15の周囲のセラミックグリ
ーンシート部分も焼締められるので、導電性粒子15,15
は焼結体22と強固に一体化される。Since the conductive paste applied in the recesses 14 is baked by firing, and the ceramic green sheet portion around the conductive particles 15 is also baked, the conductive particles 15, 15
Is firmly integrated with the sintered body 22.
従って、第１図のセラミック多層基板10の半導体チップ
収納凹部10a内にICチップ16を配置し、ワイヤ20を用い
て接続用電極ランド12と電気的に接続することにより、
ICチップ16を搭載することができる。Therefore, by arranging the IC chip 16 in the semiconductor chip housing recess 10a of the ceramic multilayer substrate 10 of FIG. 1 and electrically connecting it to the connecting electrode land 12 using the wire 20,
An IC chip 16 can be mounted.
使用に際しては、第１図の状態でプリント回路基板等の
実装部分に導電性粒子15をはんだ付けすることにより簡
単に実装することができる。この場合、基板に反りが生
じている場合には、導電性粒子15のプリント回路基板へ
の接着面を若干研磨すればよい。In use, it can be easily mounted by soldering the conductive particles 15 to a mounting portion such as a printed circuit board in the state shown in FIG. In this case, when the substrate is warped, the adhesive surface of the conductive particles 15 to the printed circuit board may be slightly polished.
また、プリント回路基板にはんだ付けするまで長時間か
かる場合には、予め導電性粒子の表面にNiやSn等の易は
んだ付け性材料をめっきしておいてもよい。Further, when it takes a long time to solder the printed circuit board, the surface of the conductive particles may be plated with an easily solderable material such as Ni or Sn in advance.
本実施例では、入出力端を凹部14に埋込まれる導電性粒
子15で構成するため、凹部14間の間隔を狭めても該導電
性粒子を各凹部に確実に圧入・固定することができる。
従って、入出力端の高密度化を果たすことができ、半導
体チップ搭載用基板の形状を小型化することができる。In this embodiment, since the input / output ends are composed of the conductive particles 15 embedded in the recesses 14, the conductive particles can be reliably press-fitted / fixed in each recess even if the interval between the recesses 14 is narrowed. .
Therefore, the density of the input / output terminals can be increased, and the shape of the semiconductor chip mounting substrate can be reduced.
なお、導電性粒子15の大きさとしては、0.5〜1mm程度の
ものが好ましいが、この大きさに限定されず、また形状
についても真球のものに限らず、転がして凹部14に嵌込
め得る限り、その形状は特に問わない。The size of the conductive particles 15 is preferably about 0.5 to 1 mm, but is not limited to this size, and the shape is not limited to a true sphere, and can be rolled into the recess 14. As long as the shape is not particularly limited.
さらに、セラミック板の材料及び導電性粒子を構成する
材料についても、焼成温度に応じて適宜変更することが
できる。Further, the material of the ceramic plate and the material of the conductive particles can be appropriately changed according to the firing temperature.
また、セラミック基板内にコンデンサ等の受動部品や内
部配線パターンが形成されたものにも、本発明を適用す
ることができる。Further, the present invention can be applied to a ceramic substrate on which passive components such as capacitors and internal wiring patterns are formed.
本発明によれば、入出力端を凹部に嵌込まれた導電性粒
子で構成するため、該凹部を上にして導電性粒子を転が
すことにより導電性粒子の位置決めを行い得るので、凹
部の間隔を効果的に狭めることができる。従って、入出
力端の高密度化を容易に実現でき、電子部品搭載用基板
の小型化に大きく寄与することが可能となる。According to the present invention, since the input / output ends are composed of the conductive particles fitted in the recesses, the conductive particles can be positioned by rolling the conductive particles with the recesses facing upward. Can be effectively narrowed. Therefore, high density of the input / output terminals can be easily realized, and it is possible to greatly contribute to downsizing of the electronic component mounting board.
また、外部との接続が導電性粒子を用いて行われるの
で、安定な電気的接続を実現することも可能である。Further, since the connection with the outside is made using the conductive particles, it is possible to realize stable electrical connection.
第１図は本発明の一実施例のセラミック基板の断面図、
第２図は従来例を説明するための断面図、第３図は第１
図実施例を得る工程を説明するための断面図である。 図において、10はセラミック基板、11はセラミック基板
を構成するためのセラミックグリーンシート、12は接続
用電極ランド、13はバイアホール、14は凹部、15は導電
性粒子を示す。FIG. 1 is a sectional view of a ceramic substrate according to an embodiment of the present invention,
FIG. 2 is a sectional view for explaining a conventional example, and FIG.
It is sectional drawing for demonstrating the process of obtaining the Example of a figure. In the figure, 10 is a ceramic substrate, 11 is a ceramic green sheet for forming the ceramic substrate, 12 is a connecting electrode land, 13 is a via hole, 14 is a recess, and 15 is a conductive particle.
Claims (1)
って、 前記電子部品が搭載される面から、電子部品の搭載面と
反対側の面に延びる導電路となる複数個のバイアホール
と、電子部品搭載面と反対側の面において前記バイアホ
ールが底面に露出される複数個の凹部とが設けられてお
り、 前記各凹部に、少なくとも表面が導電性の粒子が埋めら
れており、かつ前記粒子が前記電子部品の搭載面と反対
側の面外に突出されていることを特徴とする、セラミッ
ク基板。1. A ceramic substrate on which electronic components are mounted, comprising: a plurality of via holes serving as conductive paths extending from the surface on which the electronic components are mounted to the surface opposite to the mounting surface of the electronic components. A plurality of recesses where the via hole is exposed on the bottom surface are provided on the surface opposite to the electronic component mounting surface, and in each of the recesses, at least the surface is filled with conductive particles, and A ceramic substrate, wherein particles are projected out of a surface opposite to a mounting surface of the electronic component.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1069597A JPH0736428B2 (en) | 1989-03-22 | 1989-03-22 | Ceramic substrate |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1069597A JPH0736428B2 (en) | 1989-03-22 | 1989-03-22 | Ceramic substrate |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH02248066A JPH02248066A (en) | 1990-10-03 |
| JPH0736428B2 true JPH0736428B2 (en) | 1995-04-19 |
Family
ID=13407404
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1069597A Expired - Lifetime JPH0736428B2 (en) | 1989-03-22 | 1989-03-22 | Ceramic substrate |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0736428B2 (en) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5861663A (en) * | 1994-12-27 | 1999-01-19 | International Business Machines Corporation | Column grid array or ball grid array pad on via |
| KR100481216B1 (en) * | 2002-06-07 | 2005-04-08 | 엘지전자 주식회사 | Ball Grid Array Package And Method Of Fabricating The Same |
Family Cites Families (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5972189A (en) * | 1983-09-12 | 1984-04-24 | 株式会社日立製作所 | Ceramic substrate |
| JPS62266857A (en) * | 1986-05-15 | 1987-11-19 | Oki Electric Ind Co Ltd | Semiconductor device |
-
1989
- 1989-03-22 JP JP1069597A patent/JPH0736428B2/en not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPH02248066A (en) | 1990-10-03 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6639311B2 (en) | Multilayer ceramic electronic component, electronic component aggregate, and method for producing multilayer ceramic electronic component | |
| JP2000022071A (en) | Electronic component with bump | |
| JPH0736428B2 (en) | Ceramic substrate | |
| JP4013339B2 (en) | Manufacturing method of electronic component having bump | |
| JPS60196910A (en) | Hybrid integrated circuit and manufacture thereof | |
| JP2004172260A (en) | Wiring board | |
| JP2002076193A (en) | Semiconductor element storing package and package mounting board | |
| JPH1154367A (en) | Composite electronic component, its manufacture and chip-like electronic component | |
| JP3466398B2 (en) | Wiring board and its manufacturing method | |
| JP2698517B2 (en) | Substrate with bump | |
| JP2932964B2 (en) | Chip carrier and its mounting | |
| JP2004356527A (en) | Circuit board, electronic device employing the same, and its manufacturing process | |
| JPS6035243Y2 (en) | Semiconductor leadless package | |
| JP2004281470A (en) | Wiring board | |
| JP2001044068A (en) | Compact surface-mounting part and manufacture thereof | |
| JPS60180151A (en) | Substrate with bump and manufacture thereof | |
| JP2004281471A (en) | Wiring board | |
| JP3692215B2 (en) | Wiring board mounting structure | |
| JPS609146A (en) | Forming method of leadless chip carrier substrate | |
| JPH1140918A (en) | Ceramics element, component-mounting board and wiring board | |
| JPS60187046A (en) | Semiconductor device and manufacture thereof | |
| JP2743524B2 (en) | Hybrid integrated circuit device | |
| JP2000223814A (en) | Mounting board for wiring board | |
| US20020023766A1 (en) | Method and apparatus for polygonal heat slug | |
| JP2001044327A (en) | Wiring board and mounting structure of the same |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090419 Year of fee payment: 14 |
|
| EXPY | Cancellation because of completion of term |