JP2004356527A

JP2004356527A - Circuit board, electronic device employing the same, and its manufacturing process

Info

Publication number: JP2004356527A
Application number: JP2003154787A
Authority: JP
Inventors: Makoto Abe; 誠阿部
Original assignee: Mitsumi Electric Co Ltd
Current assignee: Mitsumi Electric Co Ltd
Priority date: 2003-05-30
Filing date: 2003-05-30
Publication date: 2004-12-16

Abstract

<P>PROBLEM TO BE SOLVED: To provide a circuit board for mounting electronic components at high density, an electronic device employing it in which the size and profile can be reduced while enhancing manufacturing efficiency and connection stability, and to provide its manufacturing process. <P>SOLUTION: A plurality of unburned substrate sheets 61-1 to 61-n provided with vias and a wiring pattern are laid in layers and then burned while being pressed by means of pressure plates 62 and 63 where recesses 101 formed at a depth corresponding to the height of bump electrodes being formed in a pattern corresponding to that of the bump electrodes is filled with a conductive material thus integrating the plurality of substrate sheets 61-1 to 61-n. The pressure plates 62 and 63 are then stripped from the plurality of integrated substrate sheets 61-1 to 61-n thus producing a circuit board having bump electrodes projecting at least more than the thickness of a conductive film from the surface of the substrate. <P>COPYRIGHT: (C)2005,JPO&NCIPI

Description

【０００１】
【発明の属する技術分野】
本発明は回路基板及びそれを用いた電子装置並びにその製造方法に係り、特に、電子部品を高密度に搭載するための回路基板及びそれを用いた電子装置並びにその製造方法に関する。
【０００２】
【従来の技術】
ＩＣチップを搭載した電子装置では、高密度化するために基板やパッケージには多層セラミック基板が用いられている。このような電子装置では、複数個のＩＣチップを搭載したり、端子数の増加により、パターンや端子の狭ピッチ化、端子形状の縮小化が進んでいる。このような電子装置の端子構造としては半田ボールを用いて接続を行うＢＧＡ（ｂａｌｌｇｒｉｄａｒｒａｙ）が主流となっている。
【０００３】
図３３は端子構造がＢＧＡ構造とされた電子装置の一例の構成図を示す。
【０００４】
ＢＧＡ構造の電子装置１０００は、多層セラミック基板１０１０、ＩＣチップ１０２０、チップ部品１０３０、シールドケース１０４０から構成されている。
【０００５】
多層セラミック基板１０１０は、ビア、配線パターンが印刷されたセラミックシートを積層して焼成したもので、下面にＩＣチップ１０２０が半田バンプ１０５０を介して接続されている。また、多層セラミック基板１０１０の上面には、チップ抵抗、チップコンデンサなどのチップ部品１０３０が半田付けされている。さらに、多層セラミック基板１０１０の上面は、シールドケース１０４０によりシールドされている。電子装置１０００は、多層セラミック基板１０１０の下面側で、半田ボール１０６０により他の回路基板に接続される。このとき、ＩＣチップ１０２０が他の回路基板と接触しないようにするために、半田ボール１０６０の径をＩＣチップ１０２０の厚さより大きくなるように設定していた。このため、半田ボール１０６０の径を大きくしなければならず、狭ピッチ化すると半田ボール１０６０が接触する恐れがあるので、狭ピッチ化が困難であった。
【０００６】
また、小型化、狭ピッチ化を行うために、電子装置を他の回路基板に接続する方法としてランドに直接半田付けを行うＬＧＡ（ｌａｎｄｇｒｉｄａｒｒａｙ）という方法がある。
【０００７】
図３４は端子構造がＬＧＡ構造とされた電子装置の一例の構成図を示す。
【０００８】
ＬＧＡ構造の電子装置２０００は、多層セラミック基板２０１０、ＩＣチップ２０２０、チップ部品２０３０、シールドケース２０４０から構成されている。
【０００９】
多層セラミック基板２０１０の上面には、ＩＣチップ２０２０がＡｕバンプ２０５０により接続されるとともに、チップ部品２０３０が半田付けされている。また、多層セラミック基板２０１０の上面は、シールドケース２０４０によりシールドされている。
【００１０】
多層セラミック基板２０１０の下面には、ランド２０６０が形成されており、このランド２０６０を他の回路基板に半田付けすることにより、電子装置２０００が他の回路基板に接続される構成とされていた。
【００１１】
一方、多層セラミック基板２０１０は、セラミックシートを焼成することにより成形されており、焼成時に収縮し、歪みが発生し易い。このため、多層セラミック基板２０１０と他の回路基板との接続状態を目視により確認したいという要求があった。しかし、ランド２０６０を他の回路基板に半田付けすると、多層セラミック基板２０１０と他の回路基板とが密着して半田付けされる。このため、多層セラミック基板２０１０と他の回路基板との接続状態を目視することができなかった。
【００１２】
このため、図３４に示すよな電子装置２０００の場合、ランド２０６０を多層セラミック基板２０１０の側面に延長させる、いわゆる、キャスタレーションを付けて側面で半田付けの確認を行うようにしていた。
【００１３】
ここで、キャスタレーション付きの多層セラミック基板の作成方法について説明する。
【００１４】
図３５はキャスタレーション付き多層セラミック基板の作成方法を説明するための図を示す。図３５（Ａ）は単体検査を行わない場合、図３５（Ｂ）は単体検査を行う場合の集合基板の平面図を示す。
【００１５】
多層セラミック基板は、通常、図３５に示すように集合基板３０１０として作成される。このとき、効率よく多層セラミック基板を切り出す場合、図３５（Ａ）に示すように隣接する多層セラミック基板３１１０の間に切断線３１３０を設定し、切断線３１３０上に隣接する多層セラミック基板３１１０で共通にキャスタレーション３１２０を形成していた。図３５（Ａ）に示すようにキャスタレーション３１２０を形成すると、集合基板３０１０の状態で配線の接続検査を行おうとする場合、キャスタレーション３１２０により隣接する多層セラミック基板３１１０の電極が接続された状態であるので、単体検査が行えない。
【００１６】
また、集合基板３０１０の状態で単体検査を行おうとすると、図３５（Ｂ）に示すように隣接する多層セラミック基板３１１０の間に捨て基板３１４０が形成され、各キャスタレーション３１２０が一つの電極に対応するように切断線３１３０を設定していた。図３５（Ｂ）のように構成することにより、集合基板３０１０の状態で各多層セラミック基板３１１０の単体検査は可能となるが、捨て基板３１４０が発生するため、製造効率が悪かった。
【００１７】
このため、多層セラミック基板に突起を形成して電極とすることにより、キャスタレーションを形成しないで、接続を目視でできる構成が検討されている。
【００１８】
多層セラミック基板に突起を形成する方法としては、従来、複数の未焼成のセラミックシートを積層し、積層された未焼成のセラミックシートに、所望の位置に穴が形成された収縮抑制用グリーンシートを積層して、圧力をかけながら焼成することにより穴が形成された位置に突起を形成する方法が提案されていた（特許文献１）。
【００１９】
【特許文献１】
特開２００１−１１１２２３号公報
【００２０】
【発明が解決しようとする課題】
しかるに、多層セラミック基板にＩＣチップを接続するときに半田バンプを用いる場合には、あるいは、多層セラミック基板を、半田ボールを用いて他の回路基板に接続する場合には、端子が狭ピッチ化されると、半田ボールを小径とする必要がある。半田ボールの小径化には限界があり、接続に半田ボールを用いると、小型化に限界があった。また、図３３に示すように多層セラミック基板の外部回路基板と対向する面にＩＣチップを搭載しようとすると、半田ボールの径をＩＣチップの厚さ以上に厚くする必要がある。この場合、半田ボールの径が大きいので、半田ボールの溶着が不安定となり、多層セラミック基板が傾いて実装され、実装状態が不安定になるなどの恐れがあった。
【００２１】
また、多層セラミック基板は複数枚のセラミックシートを積層して焼成するため、反りうねりが発生する。多層セラミック基板をＬＧＡにより他の回路基板に接続しようとすると、多層セラミック基板の端子と他の回路基板の端子との間の接続が不安定になり、オープン不良が生じやすい。また、この場合、研磨などを行うことで接続を安定させることはできるが、コスト的に実用的ではなかった。
【００２２】
また、焼成時に穴を用いて変形させて、バンプに変わる突起を形成する多層セラミック基板では、焼成時に穴によりセラミックシートを歪ませているので、焼成後も歪んだ状態となり、安定した接触が得られない。また、突起部分は歪んだ状態で焼成されているので、衝撃などにより容易に破損する恐れがある。
【００２３】
本発明は上記の点に鑑みてなされたもので、小型化、低背化が可能であるとともに、製造効率及び接続安定性が良好な回路基板及びそれを用いた電子装置並びにその製造方法を提供することを目的とする。
【００２４】
【課題を解決するための手段】
本発明は、ビア及び配線パターンが形成された未焼成の複数の基板シートを積層し、形成する突出導電部の高さに応じた深さで、かつ、該突出導電部のパターンに応じたパターンで形成された凹部に、導電材が埋め込まれた押え板により前記積層された複数の基板シートに押圧し、焼成することにより、複数の基板シートを一体化し、一体化された複数の基板シートから押え板を剥離することにより基板表面から、少なくとも導電膜の膜厚より大きく突出して、形成された突出導電部を有する回路基板を製造し、これによって、電子装置を構成することを特徴とする。
【００２５】
本発明によれば、突出導電部によりＩＣなどの電子部品を、半田バンプを設けることなく回路基板に接続することができ、よって、電子部品と回路基板との間隙の精度を確保でき、これによって、電子部品と回路基板との間隙を狭く設定できるので、低背化が可能となる。
【００２６】
【発明の実施の形態】
図１は本発明の電子装置の第１実施例の斜視図、図２は本発明の電子装置の第１実施例の断面図を示す。
【００２７】
本実施例の電子装置１は、例えば、Ｂｌｕｅｔｏｏｔｈ、無線ＬＡＮ（ｌｏｃａｌａｒｅａｎｅｔｗｏｒｋ）などの無線通信を行うための送受信ユニットであり、パーソナルコンピュータなどの情報処理装置に搭載されて、装置間のデータ通信に用いられる。なお、本発明の電子装置は、送受信ユニットに限定されるものではなく、積層基板を用いた電子装置一般に適用可能である。
【００２８】
電子装置１は、プリント配線板１１上に、アンテナ１２、高周波モジュール１３、電子部品１４などを半田付けなどによって、搭載した構成とされている。
【００２９】
アンテナ１２で受信した信号は、プリント配線板１１の配線を介して高周波モジュール１３に供給される。高周波モジュール１３は、受信時にはアンテナ１２で受信した信号に復調して、元のデータを復元する。高周波モジュール１３で復元されたデータは、プリント配線板１１を介して情報処理装置に供給される。また、高周波モジュール１３は、送信時には情報処理装置からプリント配線板１１を介して供給された送信データにより送信用搬送波を変調する。高周波モジュール１３で変調された送信信号は、プリント配線板１１を介してアンテナ１２に供給され、中空に放射される。
【００３０】
ここで、高周波モジュール１３の構成について説明する。
【００３１】
図３は高周波モジュール１３の分解斜視図、図４は高周波モジュール１３の断面図を示す。
【００３２】
高周波モジュール１３は、多層セラミック基板２１、ＩＣ（ｉｎｔｅｇｒａｔｅｄｃｉｒｃｕｉｔ）チップ２２、電子部品２３、シールドケース２４から構成されている。
【００３３】
多層セラミック基板２１は、各々に配線及びビアのパターンが形成された５〜１０層のセラミック板が一体に焼成された構成とされている。なお、多層セラミック基板２１の製造方法について後で図面を用いて説明する。
【００３４】
多層セラミック基板２１の上面には、突起電極３１、接続パッド３２、配線パターン３３が形成されている。突起電極３１は、ＩＣチップ２２を搭載するための端子であり、多層セラミック基板２１の上面から上方、矢印Ｚ１方向に、数十μｍ〜数百μｍ程度、突出して形成されている。なお、突起電極３１は、少なくとも接続パッド３２、配線パターン３３などの導電膜の膜厚より厚く形成される。
【００３５】
また、突起電極３１は、ＩＣチップ２２の接続パッドに対応した位置、及び、パターンに応じた位置及びパターンで高精度に配置されている。突起電極３１は、ＩＣチップ２２の接続パッドが半田付け、あるいは、溶着される。突起電極３１によりＩＣチップ２２には、半田ボールなどを設ける必要がなくなる。よって、ＩＣチップ２２は、接続パッドの配置を半田ボールの径を考慮することなく設定できるため、半田ボールで接続する場合に比べて狭ピッチ化することができる。
【００３６】
また、突起電極３１により多層セラミック基板２１とＩＣチップ２２との間に間隙により、多層セラミック基板２１とＩＣチップ２２との接続の状態を目視し、確認することができる。
【００３７】
また、多層セラミック基板２１の上面に設けられた接続パッド３２は、チップ抵抗、チップコンデンサなどの電子部品２３を接続するための導電パターンである。さらに、配線パターン３３は、突起電極３１及び接続パッド３２を接続するための導電膜からなる配線パターンである。
【００３８】
多層セラミック基板２１の下面には、プリント配線板１１との接続を行うための突起電極４１が形成されている。突起電極４１は、多層セラミック基板２１の多層セラミック基板２１の下面から下方、矢印Ｚ２方向に、数十μｍ〜数百μｍ突出した構成とされ、ビア５１及び多層セラミック基板２１の内部配線パターン５２を介して上面の配線パターン３３あるいは上面突起電極３１に接続されている。なお、突起電極４１は、突起電極３１と同様に少なくとも接続パッド３２、配線パターン３３などの導電膜の膜厚より厚く形成される。なお、突起電極４１は、プリント配線板１１との接続に用いられる。
【００３９】
多層セラミック基板２１の上面に搭載されるＩＣチップ２２は、高周波の信号を処理するために、多層セラミック基板２１の上面はシールドケース２４により閉蓋される。シールドケース２４は、例えば、金属板を凹状にプレス加工したものであり、その平面形状は略四角形であり、各角部に切欠面２４ａを有する。この切欠面２４ａは多層セラミック基板２１の上面の接地パターンに半田付けされ、シールドケース２４が固定される。
【００４０】
次に、多層セラミック基板２１の製造方法について説明する。
【００４１】
図５は多層セラミック基板２１の焼成時の分解斜視図、図６は多層セラミック基板２１の焼成時の断面図である。
【００４２】
多層セラミック基板２１は、ＬＴＣＣ（ｌｏｗｔｅｍｐｅｒａｔｕｒｅｃｏ−ｆｉｒｅｄｃｅｒａｍｉｃ）と呼ばれる焼成方法により形成される。
【００４３】
ＬＴＣＣでは、まず、ｎ層の未焼成のセラミックシート６１−１〜６１−ｎを積層する。積層される未焼成のセラミックシート６１−１〜６１−ｎは、いわゆる、グリーンシートと呼ばれるものであり、１０００℃以下で焼成可能な材料から構成される。このため、材料には、絶縁材として８００℃以下の軟化点を有するガラスを含むことが望ましい。
【００４４】
このとき、未焼成のセラミックシート６１−１〜６１−ｎには、ビア５１用の穴が形成されるとともに、接続パッド３２、ビア５１、配線パターン３３、５２に対応する導電パターンが銅、銀などからなる導体ペーストにより印刷されている。
【００４５】
上記、未焼成のセラミックシート６１−１〜６１−ｎを積層し、収縮抑制用セラミックシート６２、６３で挟持して、焼成を行う。
【００４６】
収縮抑制用セラミックシート６２、６３は、多層セラミック基板２１を構成するセラミックシート６１−１〜６１−ｎの焼成温度より高い焼成温度を有する材料が用いられる。例えば、アルミナに代表される１０００℃では焼成しない材料が用いられる。アルミナなどの１０００℃で焼成しない材料が１０００℃以下で焼かれると、その有機バインダが飛散し、アルミナ多孔質状態となり、容易に除去可能な状態となる。
【００４７】
ここで、収縮抑制用セラミックシート６２について説明する。
【００４８】
図７は収縮抑制用セラミックシート６２の斜視図、図８は収縮抑制用セラミックシート６２の断面図を示す。
【００４９】
収縮抑制用セラミックシート６２は、基板シート７１、突起電極形成用シート７２の２層構造となっている。基板シート７１は、略１ｃｍ程度の平板状のセラミックシートから構成され、セラミックシート６１−１〜６１−ｎに均一に押圧力を印加するためのシートである。また、突起電極形成用シート７２は、突起電極３１の高さ程度の厚さを有するセラミックシートから構成され、図７（Ａ）、図８（Ａ）に示すように突起電極３１の位置及び形状に対応した穴部１０１が形成されている。穴部１０１には、図７（Ｂ）、図８（Ｂ）に示すようにスキージなどにより導体ペースト１１１が埋め込まれる。導体ペースト１１１は、例えば、銀Ａｇ、銅Ｃｕ、金Ａｕ、プラチナＰｔ、鉛Ｐｂ、タングステンＷ、モリブデンＭｏ、及び、その合金から構成される。この穴部１０１に埋め込まれた導体ペーストが焼成後、突起電極３１を形成する。
【００５０】
収縮抑制用セラミックシート６３は、収縮抑制用セラミックシート６２と同様な構成とされており、基板シート９１、突起電極形成用シート９２の２層構造とされている。基板シート９１は、略１ｃｍ程度の平板状のセラミックシートから構成され、セラミックシート６１−１〜６１−ｎの下面側に均一に押圧力を印加するためのシートである。また、突起電極形成用シート９２は、突起電極４１の高さ程度の厚さを有するセラミックシートから構成され、突起電極４１の位置及び形状に対応した穴部１０１が形成されている。穴部１０１には、スキージ１１２などにより導体ペースト１１１が埋め込まれる。導体ペースト１１１は、例えば、銀Ａｇ、銅Ｃｕ、金Ａｕ、プラチナＰｔ、鉛Ｐｂ、タングステンＷ、モリブデンＭｏ、及び、その合金から構成される。この穴部１０１に埋め込まれた導体ペーストが焼成後、突起電極４１を形成する。
【００５１】
上記構成の収縮抑制用セラミックシート６２、６３によりセラミックシート６１−１〜６１−ｎを挟持して焼成が行われる。なお、焼成は、１０００℃以下の温度で行われる。焼成時には、収縮抑制用セラミックシート６２、６３によりセラミックシート６１−１、６１−ｎの収縮ストレスが抑制され、突起電極３１、４１は位置、高さ、大きさが管理された状態で焼成できる。
【００５２】
収縮抑制用セラミックシート６２、６３は、焼成温度が１０００℃以上であるので、焼成後、収縮抑制用セラミックシート６２、６３は、焼成されておらず、容易に除去可能となる。焼成後の収縮抑制用セラミックシート６２、６３の状態は、前述した通り、１０００℃程度の温度で焼成され、有機バインダが飛散し、未焼成の状態でアルミナ多孔質状態となっている。一方、セラミックシート６１−１〜６１−ｎは、焼成され、互いに溶着し、収縮抑制用セラミックシート６２、６３に比べて硬質になっている。また、収縮抑制用セラミックシート６２、６３に埋め込まれた導体ペースト１１１は、溶融し、穴部１０１の形状で固化され、突起電極３１、４１を形成している。この突起電極３１、４１も収縮抑制用セラミックシート６２、６３に比べて硬質になっている。このように、セラミックシート６１−１〜６１−ｎ、突起電極３１、４１より軟質の収縮抑制用セラミックシート６２、６３だけを選択的に除去することが可能である。収縮抑制用セラミックシート６２、６３を除去する方法としては、例えば、湿式ホーニング法、サンドブラスト法、超音波振動法などがある。湿式ホーニング法は、収縮抑制用セラミックシート６２、６３にブラシなどの除去用部材を接触させ、接触部に水や有機溶媒を供給しつつ、除去用部材に回転と往復運動を与えることにより、収縮抑制用セラミックシート６２、６３を除去する方法である。また、サンドブラスト法は、硬質の小粒子を収縮抑制用セラミックシート６２、６３に高速度で衝突させて、収縮抑制用セラミックシート６２、６３を除去する方法である。また、超音波振動法は、焼成されたセラミックシート６１−１〜６１−ｎに超音波振動を与えることにより収縮抑制用セラミックシート６２、６３を除去する方法である。
【００５３】
このとき、以上のような方法により収縮抑制用セラミックシート６２、６３が除去される。
【００５４】
図９は収縮抑制用セラミックシート６２、６３が除去された後の多層セラミック基板２１の斜視図、図１０は収縮抑制用セラミックシート６２、６３が除去された後の多層セラミック基板２１の断面図を示す。
【００５５】
図９、図１０に示すように収縮抑制用セラミックシート６２、６３が除去されることにより、図９、図１０に示すように突起電極３１が多層セラミック基板２１の上面から上方、矢印Ｚ１方向に突出し、突起電極４１が多層セラミック基板２１の下面から下方、矢印Ｚ２方向に突出した構造の多層セラミック基板２１が得られる。
【００５６】
なお、本実施例では、突起電極３１、４１は、ＩＣチップ２２、プリント配線板１１を接続するための端子として用いたが、シールドケース２４の位置決めに用いることもできる。
【００５７】
図１１は多層セラミック基板２１の第１変形例の斜視図、図１２は多層セラミック基板２１の第１変形例の要部の構成図を示す。同図中、図９、図１０と同一構成部分には同一符号を付し、その説明は省略する。
【００５８】
本変形例の多層セラミック基板１２１は、その四隅にシールドケース２４を位置決めするための突起導電部１３１、１３２を有する。突起導電部１３１、１３２は、突起電極３１、４１と同様な工程により作成される。
【００５９】
突起導電部１３１は図１２に示すようにシールドケース２４を装着したときに、シールドケース２４の切欠面２４ａの外面側に当接する位置に形成され、突起導電部１３２は図１２に示すようにシールドケース２４を装着したときに、シールドケース２４の切欠面２４ａの内面側に当接する位置に形成されている。また、突起導電部１３１、１３２は、多層セラミック基板１２１の配線パターン３２又はビア５１により接地ラインに接続されている。
【００６０】
シールドケース２４を突起導電部１３１と突起導電部１３２との間に挿入することにより、シールドケース２４の四隅が多層セラミック基板１２１に対して位置決めされる。シールドケース２４を位置決めした後、突起導電部１３１とシールドケース２４とを半田１３３により半田付けすることによりシールドケース２４は、多層セラミック基板１２１に固定されるとともに、接地ラインに接続される。
【００６１】
本変形例によれば、シールドケース２４を多層セラミック基板１２１に対して容易に位置決めできるため、その後の半田付けなどを容易に行え、製造効率を向上させることができる。
【００６２】
また、シールドケース２４を位置決めするための突起導電部の配置は、第１変形例の構成に限定されるものではなく、シールドケース２４の内側にのみ植設するようにしてもよい。
【００６３】
図１３は多層セラミック基板２１の第２変形例の斜視図、図１４は多層セラミック基板２１の第２変形例の要部の構成図を示す。同図中、図９、図１０と同一構成部分には同一符号を付し、その説明は省略する。
【００６４】
本実施例の多層セラミック基板１４１は、その四隅にシールドケース２４を位置決めするための突起導電部１５１、１５２を有する。突起導電部１５１、１５２は、突起電極３１、４１と同様な工程により作成される。
【００６５】
突起導電部１５１は図１４に示すようにシールドケース２４を装着したときに、シールドケース２４の角部の切欠面２４ａの一方の角部に当接する位置に形成され、突起導電部１５２は図１４に示すようにシールドケース２４を装着したときに、シールドケース２４の角部の切欠面２４ａの他方の角部に当接する位置に形成されている。また、突起導電部１５１、１５２は、多層セラミック基板２１の配線パターン３２又はビア５１により接地ラインに接続されている。なお、突起導電部１５１、１５２は、接地ラインに接続されなくてもよい。
【００６６】
シールドケース２４を突起導電部１３１と突起導電部１３２との間に挿入することにより、シールドケース２４の四隅が多層セラミック基板１４１に対して位置決めされる。シールドケース２４を位置決めした後、シールドケース２４を接地ラインに接続された配線パターン１５４に半田１５３により半田付けすることにより、シールドケース２４は多層セラミック基板１４１に固定されるとともに、接地ラインに接続される。
【００６７】
本変形例によれば、シールドケース２４を多層セラミック基板２１に対して容易に位置決めできるため、その後の半田付けなどを容易に行え、製造効率を向上させることができる。
【００６８】
また、シールドケース２４を位置決めするための突起導電部の形状は、第１、第２変形例の形状に限定されるものではなく、楕円形状としてもよい。
【００６９】
図１５は多層セラミック基板２１の第３変形例の斜視図、図１６は多層セラミック基板２１の第３変形例の要部の構成図を示す。同図中、図９、図１０と同一構成部分には同一符号を付し、その説明は省略する。
【００７０】
本実施例の多層セラミック基板１６１は、その四隅にシールドケース２４を位置決めするための突起導電部１７１を有する。突起導電部１７１は、その横断面形状が略楕円形状をなし、その横軸がシールドケース２４の切欠面２４ａに長軸が略平行となるように配置されており、突起電極３１、４１と同様な工程により作成される。
【００７１】
突起導電部１７１は図１４に示すようにシールドケース２４を装着したときに、シールドケース２４の角部の切欠面２４ａにその側面が当接する位置に形成されている。突起導電部１７１は、多層セラミック基板１６１の配線パターン３２又はビア５１により接地ラインに接続されている。なお、突起導電部１７１は、接地ラインに接続されている必要はない。
【００７２】
シールドケース２４をその切欠面２４ａの内面に突起導電部１７１が位置するように装着することにより、シールドケース２４の四隅が多層セラミック基板１６１に対して位置決めされる。シールドケース２４を位置決めした後、シールドケース２４を接地ラインに接続された配線パターン１７３に半田１７２により半田付けすることによりシールドケース２４は、多層セラミック基板１６１に固定されるとともに、接地ラインに接続される。
【００７３】
また、突起導電部を多層セラミック基板の周縁部に板状に連続して形成することにより、突起導電部により多層セラミック基板上にシールドケースの側板を一体に形成するようにしてもよい。
【００７４】
図１７は多層セラミック基板２１の第４変形例の斜視図、図１８は多層セラミック基板２１の第４変形例の要部の構成図を示す。同図中、図９、図１０と同一構成部分には同一符号を付し、その説明は省略する。
【００７５】
本実施例の多層セラミック基板１８１は、その周縁部に突起導電部１９１が板状に連続して形成されている。突起導電部１９１は、突起電極３１、４１と同様な工程により作成されるが、突起電極３１、４１より高く形成され、シールドケースの側板を形成している。突起導電部１９１の上には、略平板状の導電板２１３が載置され、半田付けすることによりシールドケースとする。なお、突起導電部１９１は、ビアなどにより接地ラインに接続されている。
【００７６】
ここで、突起導電部１９１を形成するための収縮抑制用セラミックシート２０１の構造について説明する。
【００７７】
図１９は収縮抑制用セラミックシート２０１の構成図を示す。
【００７８】
収縮抑制用セラミックシート２０１は、突起導電部１９１の高さｈ２より厚いセラミックシートから構成され、未焼成セラミックシート６１−１〜６１−ｎと対向する面に高さｈ１程度の突起電極３１を形成するための深さｄ１程度の穴部２１１及び高さｈ２程度の突起導電部１９１を形成するための深さｄ２（＞ｄ１）程度の溝部２１２が切削加工、あるいは、エッチングなどにより形成される。穴部２１１及び溝部２１２には、導体ペースト１１１が埋め込まれる。なお、図７、図８に示すようにセラミックシートを積層して形成するようにしてもよい。
【００７９】
図２０に穴部２１１及び溝部２１２を複数のセラミックシートを積層して形成する収縮抑制用セラミックシート２０１の分解斜視図を示す。
【００８０】
収縮抑制用セラミックシート２０１は、基板シート２２１、中間シート２２２、対向面シート２２３から構成される。基板シート２２１は、平板状をなし、セラミックシート６１−１〜６１−ｎに均一に力を印加するために設けられる。中間シート２２２は、突起導電部１９１の高さｈ２と突起電極３１の高さｈ１との差（ｈ２−ｈ１）程度の厚さであり、溝部２１２ａが形成され、基板シート２２１の上に積層される。溝部２１２ａは、中間シート２２２を矢印Ｚ方向に貫通して形成されており、突起導電部１９１の上部を形成するためのものである。
【００８１】
また、対向面シート２２３は、穴部２１１の深さｄ１程度の厚さであり、溝部２１２ｂ及び穴部２１１が形成され、中間シート２２２の上に積層される。溝部２１２ｂは、対向面シート２２３を矢印Ｚ方向に貫通して形成されており、突起電極部１９１の下部を形成するためのものである。さらに、穴部２１１は、対向面シート２２３を矢印Ｚ方向に貫通して形成されており、突起電極部３１を形成するものである。
【００８２】
上記構成の収縮抑制用セラミックシート２０１を未焼成セラミックシート６１−１〜６１−ｎに積層して焼成することにより、穴部２１１に埋め込まれた導電ペース１１１及び溝部２１２に埋め込まれた導電ペースト１１１が固化して、図１７に示すように突起電極３１、及び、突起導電部１９１が形成された多層セラミック基板１８１が成形される。
【００８３】
多層セラミック基板１８１の接続パッド３２上に電子部品２３が搭載され、突起電極３１にＩＣチップ２２が搭載された後、導電板２１３により突起導電部１９１の上部開口部１９１ａが閉蓋される。導電板２１３は、その周囲が突起導電部１９１と半田付けされる。以上により、突起導電部１９１と導電板２１３とによりシールドケースが構成される。
【００８４】
また、本実施例では、突起電極３１をＩＣチップ２２の接続電極として用いているが、チップ抵抗やチップコンデンサ、チップインダクタなどの電子部品を積層して搭載する際の端子として用いるようにしてもよい。
【００８５】
図２１は高周波モジュール１３の第１変形例の斜視図、図２２は高周波モジュール１３の第１変形例の構成図を示す。同図中、図３、図４と同一構成部分には同一符号を付し、その説明は省略する。
【００８６】
本変形例の高周波モジュール３０１は、突起電極３１１、３１２を含む構成とされている。突起電極３１１、３１２は、多層セラミック基板２１の上面側に突起電極３１に隣接して、突起電極３１より高く形成されている。なお、突起電極３１１、３１２は、突起電極３１と同じ方法により形成される。
【００８７】
まず、チップ抵抗、チップコンデンサ、チップインダクタなどの電子部品からなるチップ部品３２１が接続パッド３３１、３３２に半田３４１により半田付けされる。チップ部品３２２は、チップ抵抗、チップコンデンサ、チップインダクタなどの電子部品からなり、チップ部品３２１の上に直交して積み重ねて、半田３４１により突起電極３１１、３１２に半田付けされる。
【００８８】
本変形例によれば、チップ抵抗、チップコンデンサ、チップインダクタなどの電子部品を積み重ねて搭載することができるため、小型化が可能となる。
【００８９】
また、チップ抵抗やチップコンデンサ、チップインダクタなどの電子部品を積み重ねて抵抗値、容量値などを調整するようにしてもよい。
【００９０】
図２３は高周波モジュール１３の第２変形例の斜視図、図２４は高周波モジュール１３の第２変形例の構成図を示す。同図中、図３、図４と同一構成部分には同一符号を付し、その説明は省略する。
【００９１】
本変形例の高周波モジュール４０１は、突起電極４１１、４１２を含む構成とされている。突起電極４１１、４１２は、多層セラミック基板２１の上面側に突起電極３１に隣接して、突起電極３１より高く形成されている。なお、突起電極４１１、４１２は、突起電極３１と同じ方法により形成される。
【００９２】
チップ抵抗、チップコンデンサ、チップインダクタなどの電子部品からなるチップ部品４２１は突起電極４１１、４１２の間に配置され、チップ部品４２１と突起電極４１１、４１２とが半田４４１により半田付けされる。
【００９３】
回路測定の結果、調整が必要な場合には、チップ部品４２２をチップ部品４２１に積層して、突起電極４１１、４１２の間に配置し、半田４４１により半田付けすることによりチップ部品４２１とチップ部品４２２との並列回路が構成され、抵抗、キャパシタンス、インダクタンスを変更できるため、回路の調整が可能となる。
【００９４】
図２５は突起電極４１１と突起電極４１２との間の等価回路図を示す。図２５（Ａ）は抵抗を調整する場合、図２５（Ｂ）はキャパシタンスを調整する場合、図２５（Ｃ）はインダクタンスを調整する場合の等価回路を示す。
【００９５】
まず、突起電極４１１と突起電極４１２との間に抵抗を介在させる場合について説明する。このとき、チップ部品４２１、４２２はチップ抵抗であり、図２５（Ｂ）においてチップ部品４２１が抵抗Ｒ１、チップ部品４２２が抵抗Ｒ２とすると、チップ部品４２１を搭載した場合には、突起電極４１１と突起電極４１２との間の抵抗はＲ１となる。また、チップ部品４２１の上にチップ部品４２２を追加して搭載することにより突起電極４１１と突起電極４１２との間の抵抗は抵抗Ｒ１と抵抗Ｒ２との並列合成抵抗となる。
【００９６】
また、突起電極４１１と突起電極４１２との間にキャパシタンスを介在させる場合について説明する。このとき、チップ部品４２１、４２２はチップコンデンサであり、図２５（Ｂ）においてチップ部品４２１がキャパシタンスＣ１、チップ部品４２２がキャパシタンスＣ２とすると、チップ部品４２１を搭載した場合には、突起電極４１１と突起電極４１２との間のキャパシタンスはＣ１となる。チップ部品４２１の上にチップ部品４２２を追加して搭載することにより突起電極４１１と突起電極４１２との間のキャパシタンスはキャパシタンスＣ１とキャパシタンスＣ２との並列合成キャパシタンスとなる。
【００９７】
さらに、突起電極４１１と突起電極４１２との間にインダクタンスを介在させる場合について説明する。このとき、チップ部品４２１、４２２はチップインダクタであり、図２５（Ｃ）においてチップ部品４２１がインダクタンスＬ１、チップ部品４２２がインダクタンスＬ２とすると、チップ部品４２１を搭載した場合には、突起電極４１１と突起電極４１２との間のインダクタンスはＬ１となる。また、チップ部品４２１の上にチップ部品４２２を追加して搭載することにより突起電極４１１と突起電極４１２との間のインダクタンスはインダクタンスＬ１とインダクタンスＬ２との並列合成インダクタンスとなる。
【００９８】
本変形例によれば、小さいスペースで突起電極間の抵抗、キャパシタンス、インダクタンスなどの値を調整することができる。これによって、チップ部品の増減により、電圧レベルの調整や、発振回路の発振周波数やフィルタの周波数特性などの微調整が可能となる。
【００９９】
なお、突起電極を用いて平板状の電子部品を立てて配置するようにしてもよい。
【０１００】
図２６は高周波モジュール１３の第３変形例の斜視図、図２７は高周波モジュール１３の第３変形例の構成図を示す。同図中、図３、図４と同一構成部分には同一符号を付し、その説明は省略する。
【０１０１】
本変形例の高周波モジュール５０１は、突起電極５１１、５１２を含む構成とされている。突起電極５１１、５１２は、多層セラミック基板２１の上面側に突起電極３１に隣接して形成されている。なお、突起電極５１１、５１２は、突起電極３１と同じ方法により形成される。
【０１０２】
チップ部品５２１は略平板状をなし、その表面及び裏面に電極が形成されている。チップ部品５２１はその表裏面が突起電極５１１、５１２により挟持され、半田５４１により半田付けされる。
【０１０３】
なお、突起電極を複数設け、ＩＣチップを縦型に配置するようにしてもよい。
【０１０４】
図２８は高周波モジュール１３の第４変形例の斜視図、図２９は高周波モジュール１３の第４変形例の構成図を示す。同図中、図３、図４と同一構成部分には同一符号を付し、その説明は省略する。
【０１０５】
本変形例の高周波モジュール６０１は、突起電極６１１−１〜６１１−ｎ、６１２−１〜６１２−ｎを含む構成とされている。突起電極６１１−１〜６１１−ｎ、６１２−１〜６１２−ｎは、多層セラミック基板２１の上面側に突起電極３１に隣接して形成されている。なお、突起電極６１１−１〜６１１−ｎ、６１２−１〜６１２−ｎは、突起電極３１と同じ方法により形成される。
【０１０６】
突起電極６１１−１〜６１１−ｎと突起電極６１２−１〜６１２−ｎとの間にはＩＣチップ６２１が垂直方向に立てて搭載される。ＩＣチップ６２１には、その表面に電極６３１−１〜６３１−ｎが形成され、裏面に電極６３２−１〜６３２−ｎが形成されている。ＩＣチップ６２１は電極６３１−１〜６３１−ｎが突起電極６１１−１〜６１１−ｎに対向して配置され、電極６３２−１〜６３２−ｎが突起電極６１２−１〜６１２−ｎに対向して配置され、半田６４１により半田付けされる。
【０１０７】
図３０は高周波モジュール１３の第５変形例の斜視図、図３１は高周波モジュール１３の第５変形例の構成図を示す。同図中、図３、図４と同一構成部分には同一符号を付し、その説明は省略する。
【０１０８】
本変形例の高周波モジュール７０１は、突起電極３１により多層セラミック基板２１とＩＣチップ２２との間に生じた間隙に、チップ部品７１１を搭載した構成とされている。チップ部品７１１は、多層セラミック基板２１のＩＣチップ２２の下部に形成された接続パッド７２１に半田付けされる。また、高周波モジュール７０１には、突起電極３１を囲むように突起部７１２が形成されている。この突起部７１２は、チップ部品７１１の封止やＩＣチップ２２を固定するための接着剤７１３が周囲に流れ出るのを防止するための障壁として用いられている。突起部７１２は、突起電極３１と同じ工程で作成される。
【０１０９】
突起電極３１により、多層セラミック基板２１とＩＣチップ２２との間に生じた間隙にチップ部品７１１を搭載することにより多層セラミック基板２１に高密度に部品を搭載できるため、多層セラミック基板２１の平面サイズを小型化できる。これによって高周波モジュール１３を小型化できる。さらに、高周波モジュール１３の小型化により、電子装置１を小型化できる。
【０１１０】
図３２は高周波モジュール１３の第６変形例の構成図を示す。同図中、図４と同一構成部分には同一符号を付し、その説明は省略する。
【０１１１】
本変形例の高周波モジュール８０１は、突起電極４１と多層セラミック基板２１との間の間隙に、ＩＣチップ８１１を搭載した構成とされている。ＩＣチップ８１１は、多層セラミック基板２１の下面に形成された接続パッド８１２にＡｕバンプにより接続される。本変形例によれば、多層セラミック基板２１の下面にＩＣチップ８１１を搭載できるため、高密度に電子部品を実装できる。
【０１１２】
なお、本実施例では、突起電極及び突起導電部の断面形状を円形あるいは楕円形状にしたが、これに限定されるものではなく、四角形、三角形など多角形にしてもよい。
【０１１３】
なお、上記実施例では、説明を簡単にするために、多層セラミック基板２１を単体で製造する場合について説明したが、通常は図３５（Ａ）を用いて説明したように集合基板で作成され、後で切り出されるものである。なお、本実施例の場合、図３５（Ｂ）に示すような捨て基板は不要であり、図３５（Ａ）に示すように切り出しが可能である。また、各多層セラミック基板２１の突起電極４１は互いに独立して形成されるため、各多層セラミック基板２１単独で検査が可能となる。
【０１１４】
【発明の効果】
上述の如く、本発明によれば、突出導電部によりＩＣなどの電子部品を、半田バンプを設けることなく回路基板に接続することができ、よって、電子部品と回路基板との間隙の精度を確保でき、これによって、電子部品と回路基板との間隙を狭く設定できるので、低背化が可能となる等の特長を有する。
【図面の簡単な説明】
【図１】本発明の電子装置の第１実施例の斜視図である。
【図２】本発明の電子装置の第１実施例の断面図である。
【図３】高周波モジュール１３の分解斜視図である。
【図４】高周波モジュール１３の断面図である。
【図５】多層セラミック基板２１の焼成時の分解斜視図である。
【図６】多層セラミック基板２１の焼成時の断面図である。
【図７】収縮抑制用セラミックシート６２の斜視図である。
【図８】収縮抑制用セラミックシート６２の断面図である。
【図９】収縮抑制用セラミックシート６２、６３が除去された後の多層セラミック基板２１の斜視図である。
【図１０】収縮抑制用セラミックシート６２、６３が除去された後の多層セラミック基板２１の断面図である。
【図１１】多層セラミック基板２１の第１変形例の斜視図である。
【図１２】多層セラミック基板２１の第１変形例の要部の構成図である。
【図１３】多層セラミック基板２１の第２変形例の斜視図である。
【図１４】多層セラミック基板２１の第２変形例の要部の構成図である。
【図１５】多層セラミック基板２１の第３変形例の要部の構成図である。
【図１６】多層セラミック基板２１の第３変形例の斜視図である。
【図１７】多層セラミック基板２１の第４変形例の斜視図である。
【図１８】多層セラミック基板２１の第４変形例の要部の構成図である。
【図１９】収縮抑制用セラミックシート２０１の構成図である。
【図２０】穴部２１１及び溝部２１２を複数のセラミックシートを積層して形成する収縮抑制用セラミックシート２０１の分解斜視図である。
【図２１】高周波モジュール１３の第１変形例の斜視図である。
【図２２】高周波モジュール１３の第１変形例の構成図である。
【図２３】高周波モジュール１３の第２変形例の斜視図である。
【図２４】高周波モジュール１３の第２変形例の構成図である。
【図２５】突起電極４１１と突起電極４１２との間の等価回路図である。
【図２６】高周波モジュール１３の第３変形例の斜視図である。
【図２７】高周波モジュール１３の第３変形例の構成図である。
【図２８】高周波モジュール１３の第４変形例の斜視図である。
【図２９】高周波モジュール１３の第４変形例の構成図である。
【図３０】高周波モジュール１３の第５変形例の斜視図である。
【図３１】高周波モジュール１３の第５変形例の構成図である。
【図３２】高周波モジュール１３の第６変形例の構成図である。
【図３３】端子構造がＢＧＡ構造とされた電子装置の一例の構成図である。
【図３４】端子構造がＬＧＡ構造とされた電子装置の一例の構成図である。
【図３５】キャスタレーション付き多層セラミック基板の作成方法を説明するための図である。
【符号の説明】
１電子装置
１１回路基板、１２アンテナ、１３高周波モジュール
１４電子部品
２１多層セラミック基板、２２ＩＣチップ、２３チップ部品
２４シールドケース
３１、４１突起電極、３２接続パッド、３３配線パターン
６１−１〜６１−ｎセラミックシート
６２、６３収縮抑制用セラミックシート
７１、９１基板シート、７２、９２突起電極形成用シート
１０１穴部、１１１導電ペースト[0001]
TECHNICAL FIELD OF THE INVENTION
The present invention relates to a circuit board, an electronic device using the same, and a method of manufacturing the same, and more particularly, to a circuit board for mounting electronic components at high density, an electronic device using the same, and a method of manufacturing the same.
[0002]
[Prior art]
2. Description of the Related Art In an electronic device on which an IC chip is mounted, a multilayer ceramic substrate is used for a substrate or a package in order to increase the density. In such an electronic device, a plurality of IC chips are mounted, or the number of terminals is increased, so that the pitch of patterns and terminals is reduced and the shape of terminals is reduced. As a terminal structure of such an electronic device, a ball grid array (BGA) in which connection is performed using solder balls is mainly used.
[0003]
FIG. 33 shows a configuration diagram of an example of an electronic device having a terminal structure of a BGA structure.
[0004]
The electronic device 1000 having the BGA structure includes a multilayer ceramic substrate 1010, an IC chip 1020, a chip component 1030, and a shield case 1040.
[0005]
The multilayer ceramic substrate 1010 is formed by laminating and firing ceramic sheets on which vias and wiring patterns are printed, and has an IC chip 1020 connected to the lower surface thereof via solder bumps 1050. A chip component 1030 such as a chip resistor and a chip capacitor is soldered to the upper surface of the multilayer ceramic substrate 1010. Further, the upper surface of the multilayer ceramic substrate 1010 is shielded by a shield case 1040. The electronic device 1000 is connected to another circuit board by solder balls 1060 on the lower surface side of the multilayer ceramic substrate 1010. At this time, in order to prevent the IC chip 1020 from contacting another circuit board, the diameter of the solder ball 1060 is set to be larger than the thickness of the IC chip 1020. For this reason, the diameter of the solder ball 1060 must be increased, and if the pitch is reduced, the solder ball 1060 may come into contact with the solder ball 1060, so that it has been difficult to reduce the pitch.
[0006]
As a method of connecting an electronic device to another circuit board in order to reduce the size and the pitch, there is a method called LGA (land grid array) in which soldering is performed directly on a land.
[0007]
FIG. 34 shows a configuration diagram of an example of an electronic device having a terminal structure of an LGA structure.
[0008]
The electronic device 2000 having the LGA structure includes a multilayer ceramic substrate 2010, an IC chip 2020, a chip component 2030, and a shield case 2040.
[0009]
On the upper surface of the multilayer ceramic substrate 2010, an IC chip 2020 is connected by an Au bump 2050, and a chip component 2030 is soldered. The upper surface of the multilayer ceramic substrate 2010 is shielded by a shield case 2040.
[0010]
A land 2060 is formed on the lower surface of the multilayer ceramic substrate 2010, and the electronic device 2000 is connected to another circuit board by soldering the land 2060 to another circuit board.
[0011]
On the other hand, the multilayer ceramic substrate 2010 is formed by firing a ceramic sheet, and contracts during firing to easily generate distortion. For this reason, there has been a demand for visually confirming the connection state between the multilayer ceramic substrate 2010 and another circuit board. However, when the land 2060 is soldered to another circuit board, the multilayer ceramic board 2010 and the other circuit board are soldered in close contact. For this reason, the connection state between the multilayer ceramic substrate 2010 and another circuit board could not be visually observed.
[0012]
For this reason, in the case of the electronic device 2000 as shown in FIG. 34, the lands 2060 are extended to the side surfaces of the multilayer ceramic substrate 2010, that is, so-called castellations are applied to confirm soldering on the side surfaces.
[0013]
Here, a method for producing a multilayer ceramic substrate with castellations will be described.
[0014]
FIG. 35 is a view for explaining a method for producing a multilayer ceramic substrate with castellations. FIG. 35A is a plan view of the collective substrate in a case where the unit inspection is not performed, and FIG. 35B is a plan view of the collective substrate in a case where the unit inspection is performed.
[0015]
The multilayer ceramic substrate is usually produced as an aggregate substrate 3010 as shown in FIG. At this time, when cutting the multilayer ceramic substrate efficiently, a cutting line 3130 is set between the adjacent multilayer ceramic substrates 3110 as shown in FIG. The castellation 3120 was formed. When the castellations 3120 are formed as shown in FIG. 35A, when the wiring connection inspection is to be performed in the state of the collective substrate 3010, the electrodes of the adjacent multilayer ceramic substrate 3110 are connected by the castellations 3120. Because there is, unit inspection cannot be performed.
[0016]
In addition, when performing a unit inspection in the state of the collective substrate 3010, as shown in FIG. 35B, a discard substrate 3140 is formed between the adjacent multilayer ceramic substrates 3110, and each castellation 3120 corresponds to one electrode. The cutting line 3130 is set so as to perform the cutting. With the configuration as shown in FIG. 35B, the individual inspection of each of the multilayer ceramic substrates 3110 can be performed in the state of the collective substrate 3010, but the production efficiency is poor because a waste substrate 3140 is generated.
[0017]
For this reason, a configuration has been studied in which the projections are formed on the multilayer ceramic substrate to form electrodes, so that the connection can be visually checked without forming castellations.
[0018]
Conventionally, as a method of forming protrusions on a multilayer ceramic substrate, a plurality of unfired ceramic sheets are laminated, and a green sheet for shrinkage suppression having holes formed at desired positions is formed on the laminated unfired ceramic sheets. There has been proposed a method of forming protrusions at positions where holes are formed by stacking and firing while applying pressure (Patent Document 1).
[0019]
[Patent Document 1]
JP 2001-111223 A
[0020]
[Problems to be solved by the invention]
However, when solder bumps are used when connecting an IC chip to a multilayer ceramic substrate, or when a multilayer ceramic substrate is connected to another circuit board using solder balls, the terminals are narrowed. Then, it is necessary to reduce the diameter of the solder ball. There is a limit in reducing the diameter of the solder ball, and when a solder ball is used for connection, there is a limit in reducing the size. In addition, as shown in FIG. 33, when an IC chip is to be mounted on the surface of the multilayer ceramic substrate facing the external circuit board, the diameter of the solder ball needs to be greater than the thickness of the IC chip. In this case, since the diameter of the solder ball is large, there is a possibility that the welding of the solder ball becomes unstable, the multilayer ceramic substrate is mounted inclined, and the mounting state becomes unstable.
[0021]
In addition, since the multilayer ceramic substrate is formed by laminating a plurality of ceramic sheets and firing, a warp and undulation is generated. If an attempt is made to connect the multilayer ceramic substrate to another circuit board by LGA, the connection between the terminal of the multilayer ceramic substrate and the terminal of the other circuit board becomes unstable, and an open failure is likely to occur. In this case, the connection can be stabilized by performing polishing or the like, but it is not practical in terms of cost.
[0022]
In addition, in the case of a multilayer ceramic substrate in which holes are deformed at the time of firing to form protrusions that become bumps, the ceramic sheet is distorted by the holes at the time of firing, so that the ceramic sheet is in a distorted state even after firing and stable contact is obtained. I can't. In addition, since the protrusion is fired in a distorted state, the protrusion may be easily damaged by impact or the like.
[0023]
The present invention has been made in view of the above points, and provides a circuit board that can be reduced in size and height and has good manufacturing efficiency and connection stability, an electronic device using the same, and a method of manufacturing the same. The purpose is to do.
[0024]
[Means for Solving the Problems]
The present invention provides a method of stacking a plurality of unfired substrate sheets on which vias and wiring patterns are formed, a depth corresponding to the height of the protruding conductive portion to be formed, and a pattern corresponding to the pattern of the protruding conductive portion. By pressing a plurality of the laminated substrate sheets with a pressing plate in which a conductive material is embedded in the concave portion formed by baking and baking, the multiple substrate sheets are integrated, and the integrated multiple substrate sheets are removed. By peeling off the pressing plate, a circuit board having a projecting conductive portion formed so as to protrude from the substrate surface by at least larger than the film thickness of the conductive film is manufactured, thereby constituting an electronic device.
[0025]
ADVANTAGE OF THE INVENTION According to this invention, an electronic component, such as IC, can be connected to a circuit board without providing a solder bump by a protrusion conductive part, Therefore, the precision of the clearance gap between an electronic component and a circuit board can be ensured, Since the gap between the electronic component and the circuit board can be set narrow, the height can be reduced.
[0026]
BEST MODE FOR CARRYING OUT THE INVENTION
FIG. 1 is a perspective view of a first embodiment of the electronic device of the present invention, and FIG. 2 is a sectional view of the first embodiment of the electronic device of the present invention.
[0027]
The electronic device 1 of the present embodiment is a transmission / reception unit for performing wireless communication such as Bluetooth and wireless LAN (local area network), and is mounted on an information processing device such as a personal computer, and performs data communication between the devices. Used for Note that the electronic device of the present invention is not limited to the transmission / reception unit, but can be generally applied to an electronic device using a laminated substrate.
[0028]
The electronic device 1 has a configuration in which an antenna 12, a high-frequency module 13, an electronic component 14, and the like are mounted on a printed wiring board 11 by soldering or the like.
[0029]
The signal received by the antenna 12 is supplied to the high-frequency module 13 via the wiring of the printed wiring board 11. At the time of reception, the high-frequency module 13 demodulates the signal into a signal received by the antenna 12 to restore the original data. The data restored by the high-frequency module 13 is supplied to the information processing device via the printed wiring board 11. Further, at the time of transmission, the high-frequency module 13 modulates the transmission carrier with the transmission data supplied from the information processing apparatus via the printed wiring board 11. The transmission signal modulated by the high-frequency module 13 is supplied to the antenna 12 via the printed wiring board 11 and radiated to the air.
[0030]
Here, the configuration of the high-frequency module 13 will be described.
[0031]
FIG. 3 is an exploded perspective view of the high-frequency module 13, and FIG. 4 is a cross-sectional view of the high-frequency module 13.
[0032]
The high-frequency module 13 includes a multilayer ceramic substrate 21, an IC (integrated circuit) chip 22, an electronic component 23, and a shield case 24.
[0033]
The multilayer ceramic substrate 21 has a structure in which 5 to 10 layers of ceramic plates on which wiring and via patterns are formed are integrally fired. The method for manufacturing the multilayer ceramic substrate 21 will be described later with reference to the drawings.
[0034]
On the upper surface of the multilayer ceramic substrate 21, a bump electrode 31, a connection pad 32, and a wiring pattern 33 are formed. The protruding electrode 31 is a terminal for mounting the IC chip 22, and is formed so as to protrude from the upper surface of the multilayer ceramic substrate 21 by about several tens μm to several hundred μm in the direction of arrow Z1. The protruding electrode 31 is formed to be thicker than at least the conductive films such as the connection pad 32 and the wiring pattern 33.
[0035]
Further, the protruding electrodes 31 are arranged with high accuracy at positions corresponding to the connection pads of the IC chip 22 and at positions and patterns corresponding to the patterns. The connection pads of the IC chip 22 are soldered or welded to the protruding electrodes 31. With the protruding electrodes 31, it is not necessary to provide solder balls or the like on the IC chip 22. Therefore, in the IC chip 22, since the arrangement of the connection pads can be set without considering the diameter of the solder ball, the pitch can be narrowed as compared with the case where the connection is made by the solder ball.
[0036]
Further, the connection state between the multilayer ceramic substrate 21 and the IC chip 22 can be visually confirmed by the gap between the multilayer ceramic substrate 21 and the IC chip 22 by the protruding electrodes 31.
[0037]
The connection pads 32 provided on the upper surface of the multilayer ceramic substrate 21 are conductive patterns for connecting electronic components 23 such as chip resistors and chip capacitors. Further, the wiring pattern 33 is a wiring pattern made of a conductive film for connecting the bump electrode 31 and the connection pad 32.
[0038]
On the lower surface of the multilayer ceramic substrate 21, a protruding electrode 41 for connection with the printed wiring board 11 is formed. The projecting electrode 41 is configured to protrude from the lower surface of the multilayer ceramic substrate 21 of the multilayer ceramic substrate 21 in the direction of arrow Z2 by several tens μm to several hundred μm, and the via electrode 51 and the internal wiring pattern 52 of the multilayer ceramic substrate 21 are formed. It is connected to the wiring pattern 33 on the upper surface or the upper surface protruding electrode 31 via. Note that, like the bump electrode 31, the bump electrode 41 is formed to be thicker than at least the thickness of the conductive film such as the connection pad 32 and the wiring pattern 33. The protruding electrodes 41 are used for connection to the printed wiring board 11.
[0039]
The IC chip 22 mounted on the upper surface of the multilayer ceramic substrate 21 has its upper surface closed by a shield case 24 in order to process high-frequency signals. The shield case 24 is formed, for example, by pressing a metal plate into a concave shape, has a substantially square planar shape, and has a cutout surface 24a at each corner. The cutout surface 24a is soldered to a ground pattern on the upper surface of the multilayer ceramic substrate 21, and the shield case 24 is fixed.
[0040]
Next, a method for manufacturing the multilayer ceramic substrate 21 will be described.
[0041]
FIG. 5 is an exploded perspective view of the multilayer ceramic substrate 21 during firing, and FIG. 6 is a cross-sectional view of the multilayer ceramic substrate 21 during firing.
[0042]
The multilayer ceramic substrate 21 is formed by a firing method called LTCC (low temperature co-fired ceramic).
[0043]
In LTCC, first, unfired n-layer ceramic sheets 61-1 to 61-n are stacked. The unfired ceramic sheets 61-1 to 61-n to be laminated are so-called green sheets, and are made of a material that can be fired at 1000 ° C. or lower. For this reason, it is desirable that the material include glass having a softening point of 800 ° C. or lower as an insulating material.
[0044]
At this time, holes for the vias 51 are formed in the unsintered ceramic sheets 61-1 to 61-n, and conductive patterns corresponding to the connection pads 32, the vias 51, and the wiring patterns 33 and 52 are made of copper or silver. Printed with a conductor paste made of such as.
[0045]
The above unfired ceramic sheets 61-1 to 61-n are laminated, sandwiched between shrinkage suppressing ceramic sheets 62 and 63, and fired.
[0046]
For the shrinkage suppressing ceramic sheets 62 and 63, a material having a firing temperature higher than the firing temperature of the ceramic sheets 61-1 to 61-n constituting the multilayer ceramic substrate 21 is used. For example, a material that is not fired at 1000 ° C., such as alumina, is used. When a material that is not fired at 1000 ° C., such as alumina, is burned at 1000 ° C. or less, the organic binder is scattered, and becomes an alumina porous state, which can be easily removed.
[0047]
Here, the shrinkage suppressing ceramic sheet 62 will be described.
[0048]
FIG. 7 is a perspective view of the ceramic sheet 62 for suppressing shrinkage, and FIG. 8 is a sectional view of the ceramic sheet 62 for suppressing shrinkage.
[0049]
The shrinkage suppressing ceramic sheet 62 has a two-layer structure including a substrate sheet 71 and a protruding electrode forming sheet 72. The substrate sheet 71 is a flat ceramic sheet of about 1 cm, and is a sheet for uniformly applying a pressing force to the ceramic sheets 61-1 to 61-n. The protruding electrode forming sheet 72 is formed of a ceramic sheet having a thickness approximately equal to the height of the protruding electrodes 31, and as shown in FIGS. 7A and 8A, the position and shape of the protruding electrodes 31. Are formed. As shown in FIGS. 7B and 8B, the conductive paste 111 is embedded in the hole 101 with a squeegee or the like. The conductive paste 111 is made of, for example, silver Ag, copper Cu, gold Au, platinum Pt, lead Pb, tungsten W, molybdenum Mo, and an alloy thereof. After the conductive paste embedded in the holes 101 is fired, the bump electrodes 31 are formed.
[0050]
The shrinkage suppression ceramic sheet 63 has the same configuration as the shrinkage suppression ceramic sheet 62, and has a two-layer structure of a substrate sheet 91 and a bump electrode formation sheet 92. The substrate sheet 91 is a flat ceramic sheet of about 1 cm, and is a sheet for uniformly applying a pressing force to the lower surface side of the ceramic sheets 61-1 to 61-n. The projecting electrode forming sheet 92 is formed of a ceramic sheet having a thickness about the height of the projecting electrodes 41, and has holes 101 corresponding to the positions and shapes of the projecting electrodes 41. The conductor paste 111 is embedded in the hole 101 with a squeegee 112 or the like. The conductive paste 111 is made of, for example, silver Ag, copper Cu, gold Au, platinum Pt, lead Pb, tungsten W, molybdenum Mo, and an alloy thereof. After the conductive paste embedded in the holes 101 is fired, the bump electrodes 41 are formed.
[0051]
Firing is performed with the ceramic sheets 61-1 to 61-n sandwiched by the shrinkage-preventing ceramic sheets 62 and 63 having the above configuration. The firing is performed at a temperature of 1000 ° C. or less. During firing, the shrinkage stress of the ceramic sheets 61-1 and 61-n is suppressed by the shrinkage suppressing ceramic sheets 62 and 63, and the protruding electrodes 31, 41 can be fired in a state where the position, height, and size are controlled.
[0052]
Since the firing temperature of the shrinkage suppressing ceramic sheets 62 and 63 is 1000 ° C. or higher, the shrinkage suppressing ceramic sheets 62 and 63 are not fired after firing and can be easily removed. As described above, the state of the shrinkage suppressing ceramic sheets 62 and 63 after firing is fired at a temperature of about 1000 ° C., the organic binder is scattered, and the unfired state is an alumina porous state. On the other hand, the ceramic sheets 61-1 to 61-n are fired, welded to each other, and are harder than the shrinkage suppressing ceramic sheets 62 and 63. In addition, the conductive paste 111 embedded in the shrinkage suppressing ceramic sheets 62 and 63 is melted and solidified in the shape of the hole 101 to form the protruding electrodes 31 and 41. The projecting electrodes 31 and 41 are also harder than the shrinkage suppressing ceramic sheets 62 and 63. In this way, it is possible to selectively remove only the shrinkage suppressing ceramic sheets 62 and 63 which are softer than the ceramic sheets 61-1 to 61-n and the protruding electrodes 31 and 41. Examples of a method for removing the shrinkage suppressing ceramic sheets 62 and 63 include a wet honing method, a sand blast method, and an ultrasonic vibration method. In the wet honing method, a removing member such as a brush is brought into contact with the shrinkage-suppressing ceramic sheets 62 and 63, and water and an organic solvent are supplied to the contact portion, while the removing member is rotated and reciprocated to provide shrinkage. In this method, the suppression ceramic sheets 62 and 63 are removed. The sandblasting method is a method in which hard small particles collide with the shrinkage-suppressing ceramic sheets 62 and 63 at a high speed to remove the shrinkage-suppressing ceramic sheets 62 and 63. The ultrasonic vibration method is a method of removing the shrinkage suppressing ceramic sheets 62 and 63 by applying ultrasonic vibration to the fired ceramic sheets 61-1 to 61-n.
[0053]
At this time, the shrinkage suppressing ceramic sheets 62 and 63 are removed by the above method.
[0054]
9 is a perspective view of the multilayer ceramic substrate 21 after the shrinkage suppressing ceramic sheets 62 and 63 have been removed, and FIG. 10 is a cross-sectional view of the multilayer ceramic substrate 21 after the shrinkage suppression ceramic sheets 62 and 63 have been removed. Show.
[0055]
By removing the shrinkage suppressing ceramic sheets 62 and 63 as shown in FIGS. 9 and 10, the protruding electrodes 31 are moved upward from the upper surface of the multilayer ceramic substrate 21 in the arrow Z1 direction as shown in FIGS. A multilayer ceramic substrate 21 having a structure in which the projecting and projecting electrodes 41 project downward from the lower surface of the multilayer ceramic substrate 21 in the direction of arrow Z2 is obtained.
[0056]
In the present embodiment, the protruding electrodes 31 and 41 are used as terminals for connecting the IC chip 22 and the printed wiring board 11, but they can also be used for positioning the shield case 24.
[0057]
FIG. 11 is a perspective view of a first modification of the multilayer ceramic substrate 21, and FIG. 12 is a configuration diagram of a main part of the first modification of the multilayer ceramic substrate 21. In the figure, the same components as those in FIGS. 9 and 10 are denoted by the same reference numerals, and description thereof will be omitted.
[0058]
The multilayer ceramic substrate 121 of this modification has projecting conductive portions 131 and 132 for positioning the shield case 24 at the four corners. The projecting conductive portions 131 and 132 are formed by the same process as that of the projecting electrodes 31 and 41.
[0059]
When the shield case 24 is mounted as shown in FIG. 12, the projecting conductive portion 131 is formed at a position in contact with the outer surface of the cutout surface 24a of the shield case 24, and the projecting conductive portion 132 is shielded as shown in FIG. When the case 24 is mounted, the shield case 24 is formed at a position where it comes into contact with the inner side of the cutout surface 24a. The projecting conductive portions 131 and 132 are connected to the ground line by the wiring pattern 32 or the via 51 of the multilayer ceramic substrate 121.
[0060]
The four corners of the shield case 24 are positioned with respect to the multilayer ceramic substrate 121 by inserting the shield case 24 between the conductive protrusions 131 and 132. After positioning the shield case 24, the projection case 131 and the shield case 24 are soldered to each other with the solder 133, so that the shield case 24 is fixed to the multilayer ceramic substrate 121 and connected to the ground line.
[0061]
According to this modification, the shield case 24 can be easily positioned with respect to the multilayer ceramic substrate 121, so that subsequent soldering or the like can be easily performed, and the manufacturing efficiency can be improved.
[0062]
In addition, the arrangement of the protruding conductive portions for positioning the shield case 24 is not limited to the configuration of the first modification, and may be implanted only inside the shield case 24.
[0063]
FIG. 13 is a perspective view of a second modification of the multilayer ceramic substrate 21, and FIG. 14 is a configuration diagram of a main part of the second modification of the multilayer ceramic substrate 21. In the figure, the same components as those in FIGS. 9 and 10 are denoted by the same reference numerals, and description thereof will be omitted.
[0064]
The multilayer ceramic substrate 141 of this embodiment has conductive conductive portions 151 and 152 for positioning the shield case 24 at the four corners. The projecting conductive portions 151 and 152 are formed by the same process as that of the projecting electrodes 31 and 41.
[0065]
As shown in FIG. 14, the projection conductive portion 151 is formed at a position in contact with one corner of the cutout surface 24a of the corner of the shield case 24 when the shield case 24 is mounted. As shown in (2), when the shield case 24 is mounted, it is formed at a position in contact with the other corner of the cutout surface 24a at the corner of the shield case 24. Further, the protruding conductive portions 151 and 152 are connected to the ground line by the wiring pattern 32 or the via 51 of the multilayer ceramic substrate 21. Note that the projection conductive portions 151 and 152 need not be connected to the ground line.
[0066]
The four corners of the shield case 24 are positioned with respect to the multilayer ceramic substrate 141 by inserting the shield case 24 between the projecting conductive portions 131 and 132. After positioning the shield case 24, the shield case 24 is soldered to the wiring pattern 154 connected to the ground line with solder 153, so that the shield case 24 is fixed to the multilayer ceramic substrate 141 and connected to the ground line. You.
[0067]
According to the present modification, since the shield case 24 can be easily positioned with respect to the multilayer ceramic substrate 21, subsequent soldering or the like can be easily performed, and the manufacturing efficiency can be improved.
[0068]
Further, the shape of the projection conductive portion for positioning the shield case 24 is not limited to the shapes of the first and second modifications, but may be an elliptical shape.
[0069]
FIG. 15 is a perspective view of a third modification of the multilayer ceramic substrate 21, and FIG. 16 is a configuration diagram of a main part of the third modification of the multilayer ceramic substrate 21. In the figure, the same components as those in FIGS. 9 and 10 are denoted by the same reference numerals, and description thereof will be omitted.
[0070]
The multilayer ceramic substrate 161 of the present embodiment has conductive protrusions 171 for positioning the shield case 24 at the four corners. The projecting conductive portion 171 has a substantially elliptical cross-sectional shape, and is arranged such that the horizontal axis is substantially parallel to the cutout surface 24 a of the shield case 24, and is similar to the projecting electrodes 31 and 41. It is created by various processes.
[0071]
As shown in FIG. 14, the protruding conductive portion 171 is formed at a position where the side surface thereof comes into contact with a cutout surface 24a at a corner of the shield case 24 when the shield case 24 is mounted. The protruding conductive portion 171 is connected to the ground line by the wiring pattern 32 or the via 51 of the multilayer ceramic substrate 161. Note that the projection conductive portion 171 does not need to be connected to the ground line.
[0072]
The four corners of the shield case 24 are positioned with respect to the multilayer ceramic substrate 161 by mounting the shield case 24 so that the protruding conductive portions 171 are positioned on the inner surface of the cutout surface 24a. After positioning the shield case 24, the shield case 24 is soldered to the wiring pattern 173 connected to the ground line with solder 172, so that the shield case 24 is fixed to the multilayer ceramic substrate 161 and connected to the ground line. You.
[0073]
Further, by forming the projecting conductive portion continuously in a plate shape on the periphery of the multilayer ceramic substrate, the side plate of the shield case may be integrally formed on the multilayer ceramic substrate by the projecting conductive portion.
[0074]
FIG. 17 is a perspective view of a fourth modification of the multilayer ceramic substrate 21, and FIG. 18 is a configuration diagram of a main part of the fourth modification of the multilayer ceramic substrate 21. In the figure, the same components as those in FIGS. 9 and 10 are denoted by the same reference numerals, and description thereof will be omitted.
[0075]
In the multilayer ceramic substrate 181 of the present embodiment, the protruding conductive portions 191 are continuously formed in a plate shape on the peripheral portion. The projecting conductive portion 191 is formed by the same process as the projecting electrodes 31 and 41, but is formed higher than the projecting electrodes 31 and 41, and forms a side plate of the shield case. A substantially flat conductive plate 213 is placed on the projecting conductive portion 191 and is formed into a shield case by soldering. Note that the projection conductive portion 191 is connected to a ground line by a via or the like.
[0076]
Here, the structure of the shrinkage suppressing ceramic sheet 201 for forming the projection conductive portion 191 will be described.
[0077]
FIG. 19 shows a configuration diagram of the shrinkage suppressing ceramic sheet 201.
[0078]
The shrinkage-suppressing ceramic sheet 201 is formed of a ceramic sheet thicker than the height h2 of the protruding conductive portion 191. The protruding electrode 31 having a height of about h1 is formed on a surface facing the unfired ceramic sheets 61-1 to 61-n. A hole 211 having a depth of about d1 and a groove 212 having a depth of about d2 (> d1) for forming a projection conductive section 191 having a height of about h2 are formed by cutting or etching. The conductive paste 111 is embedded in the hole 211 and the groove 212. In addition, as shown in FIGS. 7 and 8, the ceramic sheets may be laminated and formed.
[0079]
FIG. 20 is an exploded perspective view of a shrinkage-suppressing ceramic sheet 201 in which a hole 211 and a groove 212 are formed by laminating a plurality of ceramic sheets.
[0080]
The shrinkage suppressing ceramic sheet 201 includes a substrate sheet 221, an intermediate sheet 222, and a facing sheet 223. The substrate sheet 221 has a flat plate shape and is provided for uniformly applying a force to the ceramic sheets 61-1 to 61-n. The intermediate sheet 222 has a thickness of about the difference (h2−h1) between the height h2 of the projecting conductive portion 191 and the height h1 of the projecting electrode 31, has a groove 212a formed thereon, and is stacked on the substrate sheet 221. You. The groove portion 212a is formed so as to penetrate the intermediate sheet 222 in the direction of the arrow Z, and is for forming an upper portion of the protruding conductive portion 191.
[0081]
In addition, the facing sheet 223 has a thickness of about the depth d1 of the hole 211, has a groove 212 b and a hole 211 formed thereon, and is stacked on the intermediate sheet 222. The groove portion 212b is formed to penetrate the facing sheet 223 in the direction of the arrow Z, and is to form a lower portion of the protruding electrode portion 191. Further, the hole 211 is formed so as to penetrate the facing sheet 223 in the arrow Z direction, and forms the protruding electrode portion 31.
[0082]
By laminating the shrinkage-suppressing ceramic sheet 201 having the above configuration on the unfired ceramic sheets 61-1 to 61-n and firing, the conductive paste 111 embedded in the hole 211 and the conductive paste 111 embedded in the groove 212 Is solidified to form a multilayer ceramic substrate 181 on which the protruding electrodes 31 and the protruding conductive portions 191 are formed as shown in FIG.
[0083]
After the electronic component 23 is mounted on the connection pad 32 of the multilayer ceramic substrate 181 and the IC chip 22 is mounted on the protruding electrode 31, the upper opening 191 a of the protruding conductive portion 191 is closed by the conductive plate 213. The periphery of the conductive plate 213 is soldered to the projecting conductive portion 191. As described above, a shield case is configured by the projection conductive portion 191 and the conductive plate 213.
[0084]
Further, in the present embodiment, the protruding electrodes 31 are used as connection electrodes of the IC chip 22, but they may be used as terminals when electronic components such as chip resistors, chip capacitors, and chip inductors are stacked and mounted. Good.
[0085]
FIG. 21 is a perspective view of a first modification of the high-frequency module 13, and FIG. 22 is a configuration diagram of a first modification of the high-frequency module 13. 3, the same components as those in FIGS. 3 and 4 are denoted by the same reference numerals, and description thereof will be omitted.
[0086]
The high-frequency module 301 of the present modification is configured to include protruding electrodes 311 and 312. The projecting electrodes 311 and 312 are formed on the upper surface side of the multilayer ceramic substrate 21 so as to be adjacent to the projecting electrodes 31 and higher than the projecting electrodes 31. The protruding electrodes 311 and 312 are formed by the same method as the protruding electrode 31.
[0087]
First, a chip component 321 made of an electronic component such as a chip resistor, a chip capacitor, and a chip inductor is soldered to the connection pads 331 and 332 by solder 341. The chip component 322 is made of an electronic component such as a chip resistor, a chip capacitor, and a chip inductor. The chip component 322 is stacked orthogonally on the chip component 321 and soldered to the protruding electrodes 311 and 312 by the solder 341.
[0088]
According to this modification, since electronic components such as a chip resistor, a chip capacitor, and a chip inductor can be stacked and mounted, downsizing can be achieved.
[0089]
Electronic components such as chip resistors, chip capacitors, and chip inductors may be stacked to adjust the resistance value, the capacitance value, and the like.
[0090]
FIG. 23 is a perspective view of a second modification of the high-frequency module 13, and FIG. 24 is a configuration diagram of a second modification of the high-frequency module 13. 3, the same components as those in FIGS. 3 and 4 are denoted by the same reference numerals, and description thereof will be omitted.
[0091]
The high-frequency module 401 of the present modified example is configured to include protruding electrodes 411 and 412. The projecting electrodes 411 and 412 are formed on the upper surface side of the multilayer ceramic substrate 21 so as to be adjacent to the projecting electrodes 31 and higher than the projecting electrodes 31. Note that the protruding electrodes 411 and 412 are formed by the same method as that of the protruding electrode 31.
[0092]
A chip component 421 composed of an electronic component such as a chip resistor, a chip capacitor, and a chip inductor is arranged between the protruding electrodes 411 and 412, and the chip component 421 and the protruding electrodes 411 and 412 are soldered by solder 441.
[0093]
As a result of the circuit measurement, when adjustment is necessary, the chip component 422 is stacked on the chip component 421, placed between the protruding electrodes 411 and 412, and soldered with the solder 441 to connect the chip component 421 to the chip component 421. Since a parallel circuit with 422 is formed and the resistance, capacitance, and inductance can be changed, the circuit can be adjusted.
[0094]
FIG. 25 is an equivalent circuit diagram between the protruding electrodes 411 and 412. FIG. 25A shows an equivalent circuit for adjusting the resistance, FIG. 25B shows an equivalent circuit for adjusting the capacitance, and FIG. 25C shows an equivalent circuit for adjusting the inductance.
[0095]
First, a case where a resistance is interposed between the protruding electrodes 411 and 412 will be described. At this time, the chip components 421 and 422 are chip resistors. Assuming that the chip component 421 is a resistor R1 and the chip component 422 is a resistor R2 in FIG. The resistance between the protruding electrode 412 is R1. Further, by additionally mounting the chip component 422 on the chip component 421, the resistance between the protruding electrodes 411 and 412 becomes a parallel combined resistance of the resistors R1 and R2.
[0096]
The case where a capacitance is interposed between the protruding electrodes 411 and 412 will be described. At this time, the chip components 421 and 422 are chip capacitors, and assuming that the chip component 421 has a capacitance C1 and the chip component 422 has a capacitance C2 in FIG. The capacitance between the protruding electrodes 412 is C1. By additionally mounting the chip component 422 on the chip component 421, the capacitance between the protruding electrodes 411 and 412 becomes a parallel combined capacitance of the capacitances C1 and C2.
[0097]
Further, a case where an inductance is interposed between the protruding electrodes 411 and 412 will be described. At this time, the chip components 421 and 422 are chip inductors. If the chip component 421 has an inductance L1 and the chip component 422 has an inductance L2 in FIG. The inductance between the protruding electrode 412 is L1. Further, by additionally mounting the chip component 422 on the chip component 421, the inductance between the protruding electrodes 411 and 412 becomes a parallel combined inductance of the inductances L1 and L2.
[0098]
According to the present modification, the values of the resistance, capacitance, inductance, and the like between the protruding electrodes can be adjusted in a small space. This makes it possible to adjust the voltage level and fine-tune the oscillation frequency of the oscillation circuit and the frequency characteristics of the filter by increasing or decreasing the number of chip components.
[0099]
In addition, you may make it arrange | position a flat plate-shaped electronic component using a protruding electrode.
[0100]
FIG. 26 is a perspective view of a third modification of the high-frequency module 13, and FIG. 27 is a configuration diagram of a third modification of the high-frequency module 13. 3, the same components as those in FIGS. 3 and 4 are denoted by the same reference numerals, and description thereof will be omitted.
[0101]
The high-frequency module 501 of the present modification is configured to include protruding electrodes 511 and 512. The protruding electrodes 511 and 512 are formed on the upper surface side of the multilayer ceramic substrate 21 adjacent to the protruding electrodes 31. Note that the protruding electrodes 511 and 512 are formed by the same method as that of the protruding electrode 31.
[0102]
The chip component 521 has a substantially flat plate shape, and electrodes are formed on the front and back surfaces thereof. The chip component 521 has its front and back surfaces sandwiched by the protruding electrodes 511 and 512 and is soldered by the solder 541.
[0103]
Note that a plurality of projecting electrodes may be provided, and the IC chip may be arranged vertically.
[0104]
FIG. 28 is a perspective view of a fourth modification of the high-frequency module 13, and FIG. 29 is a configuration diagram of a fourth modification of the high-frequency module 13. 3, the same components as those in FIGS. 3 and 4 are denoted by the same reference numerals, and description thereof will be omitted.
[0105]
The high-frequency module 601 of the present modification has a configuration including protruding electrodes 611-1 to 611-n and 612-1 to 612-n. The protruding electrodes 611-1 to 611-n and 612-1 to 612-n are formed adjacent to the protruding electrodes 31 on the upper surface side of the multilayer ceramic substrate 21. The protruding electrodes 611-1 to 611-n and 612-1 to 612-n are formed by the same method as the protruding electrode 31.
[0106]
An IC chip 621 is mounted vertically between the protruding electrodes 611-1 to 611-n and the protruding electrodes 612-1 to 612-n. The electrodes 631-1 to 631-n are formed on the front surface of the IC chip 621, and the electrodes 632-1 to 632-n are formed on the back surface. In the IC chip 621, the electrodes 631-1 to 631-n are disposed so as to face the protruding electrodes 611-1 to 611-n, and the electrodes 632-1 to 632-n face the protruding electrodes 612-1 to 612-n. And soldered by solder 641.
[0107]
FIG. 30 is a perspective view of a fifth modification of the high-frequency module 13, and FIG. 31 is a configuration diagram of a fifth modification of the high-frequency module 13. 3, the same components as those in FIGS. 3 and 4 are denoted by the same reference numerals, and description thereof will be omitted.
[0108]
The high-frequency module 701 of this modification has a configuration in which a chip component 711 is mounted in a gap created between the multilayer ceramic substrate 21 and the IC chip 22 by the protruding electrodes 31. The chip component 711 is soldered to a connection pad 721 formed below the IC chip 22 of the multilayer ceramic substrate 21. Further, the high-frequency module 701 has a projection 712 so as to surround the projection electrode 31. The protrusion 712 is used as a barrier for preventing the adhesive 713 for sealing the chip component 711 and fixing the IC chip 22 from flowing out to the surroundings. The protruding portion 712 is formed in the same process as the protruding electrode 31.
[0109]
By mounting the chip component 711 in the gap generated between the multilayer ceramic substrate 21 and the IC chip 22 by the protruding electrodes 31, components can be mounted on the multilayer ceramic substrate 21 with high density. Can be reduced in size. Thereby, the high-frequency module 13 can be downsized. Further, the downsizing of the high-frequency module 13 allows the electronic device 1 to be downsized.
[0110]
FIG. 32 shows a configuration diagram of a sixth modification of the high-frequency module 13. 4, the same components as those of FIG. 4 are denoted by the same reference numerals, and the description thereof will be omitted.
[0111]
The high-frequency module 801 of this modification has a configuration in which an IC chip 811 is mounted in a gap between the bump electrode 41 and the multilayer ceramic substrate 21. The IC chip 811 is connected to a connection pad 812 formed on the lower surface of the multilayer ceramic substrate 21 by an Au bump. According to this modification, since the IC chip 811 can be mounted on the lower surface of the multilayer ceramic substrate 21, electronic components can be mounted at a high density.
[0112]
In the present embodiment, the cross-sectional shape of the protruding electrode and the protruding conductive portion is circular or elliptical. However, the present invention is not limited to this, and may be a polygon such as a square or a triangle.
[0113]
Note that, in the above-described embodiment, for the sake of simplicity, the case where the multilayer ceramic substrate 21 is manufactured as a single unit has been described. It is cut out later. Note that in the case of this embodiment, a discarded substrate as shown in FIG. 35B is unnecessary, and cutting can be performed as shown in FIG. 35A. In addition, since the protruding electrodes 41 of each multilayer ceramic substrate 21 are formed independently of each other, the inspection can be performed using each multilayer ceramic substrate 21 alone.
[0114]
【The invention's effect】
As described above, according to the present invention, it is possible to connect an electronic component such as an IC to a circuit board without providing a solder bump by using a protruding conductive portion, and thus ensure the accuracy of the gap between the electronic component and the circuit board. With this, the gap between the electronic component and the circuit board can be set to be narrow, so that there is an advantage that the height can be reduced.
[Brief description of the drawings]
FIG. 1 is a perspective view of a first embodiment of an electronic device of the present invention.
FIG. 2 is a sectional view of a first embodiment of the electronic device of the present invention.
FIG. 3 is an exploded perspective view of the high-frequency module 13.
FIG. 4 is a cross-sectional view of the high-frequency module 13.
FIG. 5 is an exploded perspective view of the multilayer ceramic substrate 21 during firing.
FIG. 6 is a cross-sectional view of the multilayer ceramic substrate 21 during firing.
FIG. 7 is a perspective view of a shrinkage-suppressing ceramic sheet 62.
FIG. 8 is a cross-sectional view of a shrinkage suppressing ceramic sheet 62.
FIG. 9 is a perspective view of the multilayer ceramic substrate 21 after the shrinkage suppressing ceramic sheets 62 and 63 have been removed.
FIG. 10 is a cross-sectional view of the multilayer ceramic substrate 21 after the shrinkage suppressing ceramic sheets 62 and 63 have been removed.
FIG. 11 is a perspective view of a first modification of the multilayer ceramic substrate 21;
FIG. 12 is a configuration diagram of a main part of a first modification of the multilayer ceramic substrate 21;
FIG. 13 is a perspective view of a second modification of the multilayer ceramic substrate 21.
FIG. 14 is a configuration diagram of a main part of a second modification of the multilayer ceramic substrate 21;
FIG. 15 is a configuration diagram of a main part of a third modification of the multilayer ceramic substrate 21;
FIG. 16 is a perspective view of a third modification of the multilayer ceramic substrate 21.
FIG. 17 is a perspective view of a fourth modification of the multilayer ceramic substrate 21.
FIG. 18 is a configuration diagram of a main part of a fourth modification of the multilayer ceramic substrate 21;
FIG. 19 is a configuration diagram of a shrinkage suppressing ceramic sheet 201.
FIG. 20 is an exploded perspective view of a shrinkage suppressing ceramic sheet 201 in which a hole 211 and a groove 212 are formed by laminating a plurality of ceramic sheets.
FIG. 21 is a perspective view of a first modification of the high-frequency module 13.
FIG. 22 is a configuration diagram of a first modification of the high-frequency module 13.
FIG. 23 is a perspective view of a second modification of the high-frequency module 13.
FIG. 24 is a configuration diagram of a second modification of the high-frequency module 13.
FIG. 25 is an equivalent circuit diagram between a protruding electrode 411 and a protruding electrode 412.
FIG. 26 is a perspective view of a third modification of the high-frequency module 13.
FIG. 27 is a configuration diagram of a third modification of the high-frequency module 13.
FIG. 28 is a perspective view of a fourth modification of the high-frequency module 13.
FIG. 29 is a configuration diagram of a fourth modification of the high-frequency module 13.
FIG. 30 is a perspective view of a fifth modification of the high-frequency module 13.
FIG. 31 is a configuration diagram of a fifth modification of the high-frequency module 13.
FIG. 32 is a configuration diagram of a sixth modification of the high-frequency module 13.
FIG. 33 is a configuration diagram of an example of an electronic device having a terminal structure of a BGA structure.
FIG. 34 is a configuration diagram of an example of an electronic device having a terminal structure of an LGA structure.
FIG. 35 is a diagram for explaining a method of producing a multilayer ceramic substrate with castellations.
[Explanation of symbols]
1 Electronic device
11 circuit board, 12 antenna, 13 high frequency module
14 Electronic components
21 multilayer ceramic substrate, 22 IC chip, 23 chip parts
24 Shield Case
31, 41 projecting electrode, 32 connection pad, 33 wiring pattern
61-1 to 61-n ceramic sheet
62, 63 Shrinkage control ceramic sheet
71, 91 substrate sheet, 72, 92 projecting electrode forming sheet
101 hole, 111 conductive paste

Claims

A circuit board having a conductive film formed on a substrate surface,
A circuit board, comprising: a projecting conductive portion formed so as to protrude from the substrate surface by at least larger than the thickness of the conductive film.

The circuit board according to claim 1, wherein the protruding conductive part is an electrode for connecting an electronic component mounted on a surface of the board.

The circuit board according to claim 1, wherein the protruding conductive portion is an electrode for connecting to an external circuit.

4. The circuit board according to claim 1, wherein the projecting conductive portion is a positioning member that positions a shield case mounted on a surface of the board. 5.

The circuit board according to claim 1, wherein the protruding conductive portion is a shield plate.

An electronic device comprising the circuit board according to claim 1.

Laminating a plurality of unfired substrate sheets on which vias and wiring patterns are formed,
The plurality of substrates stacked by a pressing plate in which a conductive material is embedded at a depth corresponding to the height of the projecting conductive portion to be formed, and in a recess formed by a pattern according to the pattern of the projecting conductive portion. Pressing on the sheet;
Baking the plurality of substrate sheets pressed by the pressing plate, a procedure of integrating,
Peeling the presser plate from the plurality of integrated substrate sheets.

The pressing plate is provided between the first pressing plate and the plurality of substrate sheets, and has a thickness corresponding to a depth of the concave portion, 8. The method for manufacturing a circuit board according to claim 7, wherein the circuit board is formed by laminating a second holding plate having a hole corresponding to the pattern, and then embedding the conductive material in the hole. .

9. The method for manufacturing a circuit board according to claim 7, wherein a sintering temperature of a material forming the holding plate is higher than a sintering temperature of a material forming the plurality of substrate sheets.