JP4329253B2 - Manufacturing method of ceramic multilayer substrate for flip chip - Google Patents
Manufacturing method of ceramic multilayer substrate for flip chip Download PDFInfo
- Publication number
- JP4329253B2 JP4329253B2 JP2000309466A JP2000309466A JP4329253B2 JP 4329253 B2 JP4329253 B2 JP 4329253B2 JP 2000309466 A JP2000309466 A JP 2000309466A JP 2000309466 A JP2000309466 A JP 2000309466A JP 4329253 B2 JP4329253 B2 JP 4329253B2
- Authority
- JP
- Japan
- Prior art keywords
- ceramic green
- green sheet
- sheet
- outer layer
- flip chip
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Images
Landscapes
- Production Of Multi-Layered Print Wiring Board (AREA)
Description
【0001】
【発明の属する技術分野】
本発明は、半導体チップを収納するためのセラミック多層基板に係り、より詳細には半導体チップがフリップチップ方式で実装されるフリップチップ用セラミック多層基板の製造方法に関する。
【0002】
【従来の技術】
従来より、セラミック多層基板は、電子部品を実装するための配線パターンを形成した回路基板として用いられている。通常、セラミック多層基板に半導体チップをフリップチップ方式で実装する場合、セラミックグリーンシートに導体パターンや上下の導通用のビアを形成し、複数枚のセラミックグリーンシートを積層して積層体を形成して焼成し、この積層体の焼成後の表面に露出したビアの表面をフリップチップ実装用の受けパッドに利用している。あるいは、セラミックグリーンシートの積層体の焼成後の表面に配線導体パターンをスクリーン印刷で形成し、焼成することでフリップチップ実装用の受けパッドを形成している。また、このセラミック多層基板は、焼成におけるセラミックグリーンシートの収縮率を一定にするために、セラミックグリーンシートの上下にこのセラミックグリーンシートの焼結温度では焼結しないセラミックからなる未焼結シートを載置し、加熱圧着して積層体を形成し、加圧しながら焼成した後に、この未焼結シートを除去することで作成している。この方法によって、積層されたセラミックグリーンシートは上下から未焼結シートで拘束された状態で焼成されるので収縮による縦、横方向の寸法誤差は0.1%以下に抑えることができる。このようなセラミック多層基板として、例えば、1000℃以下の焼結温度の低温焼成基板材料からなるセラミックグリーンシートを焼結したガラスセラミック基板がある。また、未焼結シートとしては、このガラスセラミック基板の焼結温度では焼結しない、例えば、ガラス分等の焼結助剤を含まないアルミナ等のみからなるセラミックグリーンシートがある。
【0003】
【発明が解決しようとする課題】
しかしながら、前述したような従来のフリップチップ用セラミック多層基板の製造方法においては、次のような問題がある。
(1)ビアの露出した表面をフリップチップ実装用の受けパッドに利用する場合においては、図5に示すように、ビア51の形成段階でセラミックグリーンシートに穿設されたスルーホール52に導体ペースト53を充填する時に印刷ずれ等により孔部の周囲のセラミックグリーンシート表面に導体ペーストが付着して受けパッドとしての寸法精度を悪くしている。また、充填した導体ペースト53を乾燥すると溶剤の蒸発と共に表面が凹状のへこみ54が生じて、フリップチップ実装の信頼性が低下する。
(2)セラミックグリーンシートの積層体の焼成後の表面にフリップチップ実装用の受けパッドとなる配線パターンを印刷し、焼成して形成する場合においては、スクリーン印刷版の伸び縮みにより形状やピッチ寸法を満足させることができない。また、印刷膜厚みのばらつきにより平坦性が確保できなくて、フリップチップ実装時の作業効率を低下させている。
本発明は、かかる事情に鑑みてなされたものであって、ビアの露出した表面をフリップチップ実装用の受けパッドとして利用できるようにして半導体素子の高密度化に対応でき、基板及びフリップチップ実装用の受けパッドの表面が平坦で実装作業効率を上げることができるフリップチップ用セラミック多層基板の製造方法を提供することを目的とする。
【0004】
【課題を解決するための手段】
前記目的に沿う第1の発明に係るフリップチップ用セラミック多層基板の製造方法は、セラミック多層基板の表面に形成され、フリップチップと接続するためのパッドを有するフリップチップ用セラミック多層基板の製造方法において、焼結温度が800〜1000℃である複数枚のセラミックグリーンシートの内のフリップチップが実装される第1の外層用セラミックグリーンシートに外層配線導体パターンを形成する第1工程と、外層配線導体パターンが形成された側の表面上にセラミックグリーンシートの焼結温度では焼結しない第1の未焼結シート及び第1の未焼結シート上に樹脂シートを有する接合体を形成する第2工程と、接合体にスルーホールを穿設し、スルーホール内に樹脂シート側から導体ペーストを充填し、ビアを形成する第3工程と、接合体から樹脂シートを剥離する第4工程と、樹脂シートを剥離した接合体と、内層配線導体パターン及びビアを有する内層用セラミックグリーンシートと、内層用セラミックグリーンシートを挟んで第1の外層用セラミックグリーンシートに対向する位置に第2の外層用セラミックグリーンシートを配設し、しかも第2の外層用セラミックグリーンシートの外表面には第2の未焼結シートを重ね合わせ、加熱圧着して積層し、積層体を形成する第5工程と、セラミックグリーンシートの焼結温度で積層体を加圧しながら焼成し、焼結体を形成し、焼結体から第1及び第2の未焼結シートを剥離する第6工程と、焼結体の表面をブラスト処理する第7工程とを有する。
これにより、接合体に形成されたスルーホールに導体ペーストを充填した後、樹脂シートを剥離するので、導体ペーストのスルーホールへの充填時に発生する印刷ずれによる導体ペーストの付着はなく、ビアの表面のへこみの発生も起こらず、ビアをフリップチップ実装用の受けパッドに利用することが可能となる。また、フリップチップ実装用の受けパッドをビアで形成するので基板焼成後の印刷時に発生するスクリーン印刷版の伸び縮みや印刷厚みのばらつきは起こらず、高密度化されたフリップチップを容易に実装できる。
【0005】
前記目的に沿う第2の発明に係るフリップチップ用セラミック多層基板の製造方法は、セラミック多層基板の表面に形成され、フリップチップと接続するためのパッドを有するフリップチップ用セラミック多層基板の製造方法において、焼結温度が800〜1000℃である複数枚のセラミックグリーンシートの内のフリップチップが実装される第1の外層用セラミックグリーンシートに外層配線導体パターンを形成する第1工程と、外層配線導体パターンが形成された側の表面上にセラミックグリーンシートの焼結温度では焼結しない第1の未焼結シートを積層し、結合体を形成する第2工程と、結合体にスルーホールを穿設し、スルーホール内に第1の未焼結シート側から導体ペーストを充填し、ビアを形成する第3工程と、第1の未焼結シートの表面上に第3の未焼結シートを配設する結合体と、内層配線導体パターン及びビアを有する内層用セラミックグリーンシートと、内層用セラミックグリーンシートを挟んで第1の外層用セラミックグリーンシートに対向する位置に第2の外層用セラミックグリーンシートを配設し、しかも第2の外層用セラミックグリーンシートの外表面には第2の未焼結シートを重ね合わせ、加熱圧着して積層し、積層体を形成する第4工程と、セラミックグリーンシートの焼結温度で積層体を加圧しながら焼成し、焼結体を形成し、焼結体から第1、第2及び第3の未焼結シートを剥離する第5工程と、焼結体の表面をブラスト処理する第6工程とを有する。
これにより、導体ペースト充填時に発生する印刷ずれによる導体ペースト付着はなく、ビアの表面のへこみの発生も起こらないので、ビアをフリップチップ実装用の受けパッドに利用することが可能となる。また、フリップチップ実装用の受けパッドをビアで形成するので基板焼成後の印刷時に発生するスクリーン印刷版の伸び縮みや印刷厚みのばらつきは起こらず、受けパッドの表面が平坦化されると共に、高密度化されたフリップチップを容易に実装することができる。更に、未焼結シートの厚みのコントロールによって、フリップチップ実装用の受けパッドの高さを精度よく容易に形成することができる。
【0006】
【発明の実施の形態】
続いて、添付した図面を参照しつつ、本発明を具体化した実施の形態について説明し、本発明の理解に供する。
ここに、図1は本発明の第1の実施の形態に係るフリップチップ用セラミック多層基板の製造方法で形成したフリップチップ用セラミック多層基板の断面図、図2(A)〜(G)は第1の実施の形態に係るフリップチップ用セラミック多層基板の製造方法の説明図、図3(A)〜(F)は第2の実施の形態に係るフリップチップ用セラミック多層基板の製造方法の説明図、図4は同フリップチップ用セラミック多層基板の受けパッドの説明図である。
【0007】
図1に示すように、本発明の第1の実施の形態に係るフリップチップ用セラミック多層基板の製造方法を適用して製造したフリップチップ用セラミック多層基板10は、複数のセラミックグリーンシートからなる第1の外層用セラミックグリーンシート21、内層用セラミックグリーンシート22、第2の外層用セラミックグリーンシート23(図2、図3参照)の積層体30が形成され、その積層体30を焼成して成形された焼結体40の上下の外表面には外層配線パターン11が形成されている。また、最外層の第1の外層用セラミックグリーンシート21に形成されたビア導体13の外表面にはフリップチップ実装用の受けパッド14が形成されている。焼成前の各セラミックグリーンシートの第1の外層用セラミックグリーンシート21、内層用セラミックグリーンシート22、第2の外層用セラミックグリーンシート23間には内層配線パターン12が形成されていて、各層の内層配線パターン12及び外層配線パターン11は、ビア導体13で接続されている。
【0008】
次いで、図2(A)〜(G)を参照して第1の実施の形態に係るフリップチップ用セラミック多層基板の製造方法について説明する。
先ず、図2(A)に示すように、第1工程において、800〜1000℃で焼結可能な複数枚のセラミックグリーンシートの内の第1の外層用セラミックグリーンシート21を準備する。その前に、このセラミックグリーンシートは、CaO−Al2 O3 −SiO2 −B2 O3 系ガラス50〜65重量%(好ましくは60重量%)とAl2 O3 50〜35重量%(好ましくは40重量%)からなるセラミック粉末にバインダー、溶剤及び可塑材を添加して混合し、ドクターブレード法等で所望の厚みのシート状にし、所望の大きさに切断して形成している。そして、第1の外層用セラミックグリーンシート21には表面に回路を形成するためのAg系の導体ペーストで外層配線導体パターン24をスクリーン印刷で形成している。
【0009】
次に、図2(B)に示すように、第2工程において、セラミックグリーンシートの焼結温度である800〜1000℃では焼結しない未焼結シートを準備する。この未焼結シートは、ガラス分を含まないアルミナ粉末のみにバインダー、溶剤及び可塑材を添加して混合し、ドクターブレード法等で所望の厚みのシート状にし、所望の大きさに切断して第1の未焼結シート25を形成している。この第1の未焼結シート25を外層配線導体パターン24が形成された第1の外層用セラミックグリーンシート21の表面に重ね合わせ、温度100℃、圧力50kg/cm2 で加熱圧着して積層している。
【0010】
この第1の未焼結シート25の表面には、樹脂シート26が貼着しており、第1の外層用セラミックグリーンシート21と第1の未焼結シート25及び樹脂シート26からなる接合体20を形成する。樹脂シート26は、例えば、未焼結シートをドクターブレード法で形成する時に使用されるポリエステルフィルム等からなるシートをそのまま樹脂シート26に利用したり、未焼結シートの上に改めて接着剤付きポリエステルフィルム等の樹脂フィルムをローラー等を用いて第1の未焼結シート25の表面に貼着される。
【0011】
次に、図2(C)に示すように、第3工程において、接合体20に金型プレスやNCマシーン等を使用してスルーホール27を穿設する。好ましくは樹脂シート26の側からスルーホール27を穿設することで樹脂シート26が第1の未焼結シート25から剥がれるのを防止できる。このスルーホール27内には、樹脂シート26の側からAg系の導体ペーストをスクリーン印刷機等で充填してビア28を形成している。
【0012】
次に、図2(D)に示すように、第4工程において、接合体20から樹脂シート26を剥離する。
【0013】
次に、図2(E)に示すように、第5工程において、樹脂シート26を除去した接合体20と、内層配線導体パターン29及びビア28が形成されている内層用セラミックグリーンシート22と、この内層用セラミックグリーンシート22を挟んで第1の外層用セラミックグリーンシート21に対向する位置に内層配線導体パターン29、外層配線導体パターン24やビア28が形成されている第2の外層用セラミックグリーンシート23を重ね合わせ、更に、この第2の外層用セラミックグリーンシート23の外表面には、第2の未焼結シート31を重ね合わせ、温度100℃、圧力50kg/cm2 で加熱圧着し、積層体30を形成している。
【0014】
次に、図2(F)に示すように、第6工程において、積層体30の上、下面に金属や耐火物からなる押え治具をあてがい、荷重10Kg/cm2 を掛けながら、温度1000℃以下で加圧焼成する。これによって、セラミックグリーンシートが焼結し、バインダー、溶剤及び可塑材が無くなった第1及び第2の未焼結シート25、31を上下面に有する焼結体40が形成される。この加圧焼成によって、第1の外層用セラミックグリーンシート21、第2の外層用セラミックグリーンシート23のそれぞれの表面に設けられた外層配線導体パターン24が焼成されて外層配線パターン11を形成し、内層用セラミックグリーンシート22、第2の外層用セラミックグリーンシート23に設けられた内層配線導体パターン29が焼成されて内層配線パターン12が形成されても、第1及び第2の未焼結シート25、31の拘束により焼結体40の上下の外表面の平坦性を維持することができる。なお、フリップチップ接続端子用や上下層導通用のビア28も焼成されてビア導体13を形成する。また、第1及び第2の未焼結シート25、31の拘束により焼結体40は、平面方向の収縮は発生しないが、厚み方向の収縮は発生する。そして、焼結体40から第1及び第2の未焼結シート25、31を除去する。焼成された第1及び第2の未焼結シート25、31はバインダー、溶剤及び可塑材が無くなった状態であるので、アルミナ紛のみであり、焼結体40の外表面に若干のアルミナ紛の付着を残して、殆どは簡単に剥離除去できる。
【0015】
次に、図2(G)に示すように、第7工程において、焼結体40の外表面にガラスビーズ等のブラスト材を使用してブラスト処理を施し、外表面に付着しているアルミナ紛を除去し、また、ブラスト処理によって外表面に露出しているビア導体13の表面を研削して平坦に形成してフリップチップ接合用の受けパッド14を形成し、フリップチップ用セラミック多層基板10を得ている。
【0016】
なお、本実施の形態では、フリップチップ用セラミック多層基板10を3層のセラミックグリーンシート21〜23で形成したが、この層数は限定されるものではなく、2層又は4層以上であってもよい。
また、第1の外層用セラミックグリーンシート21、第2の外層用セラミックグリーンシート23のそれぞれの表面に設けられた外層配線導体パターン24はセラミックグリーンシートと同時焼結して外層配線パターン11を形成しているが、セラミックグリーンシートを焼結後に外層配線パターン24をスクリーン印刷で形成し、焼成して外層配線パターン11を形成してもよい。
更に、セラミックグリーンシートの材料として、CaO−Al2 O3 −SiO2 −B2 O3 系ガラスとAl2 O3 との混合物以外に、MgO−Al2 O3 −SiO2 −B2 O3 系ガラスとAl2 O3 との混合物、SiO2 −B2 O3 系ガラスとAl2 O3 との混合物、PbO−SiO2 −B2 O3 系ガラスとAl2 O3 との混合物、コージェライト系結晶化ガラス等のセラミック材料を用いてもよい。
【0017】
次いで、図3(A)〜(F)を参照して第2の実施の形態に係るフリップチップ用セラミック多層基板の製造方法について説明する。なお、前述の第1の実施の形態に係るフリップチップ用セラミック多層基板の製造方法の説明に使用した図の符号と同じ箇所については、同じ符号を用いる。
先ず、図3(A)に示すように、第1工程において、前述の第1の実施の形態に係るフリップチップ用セラミック多層基板の製造方法の場合と同様に、800〜1000℃で焼結可能な複数枚のセラミックグリーンシート21〜23の内の第1の外層用セラミックグリーンシート21を準備し、その表面に回路を形成するためのAg系の導体ペーストで外層配線導体パターン24をスクリーン印刷で形成している。
【0018】
次に、図3(B)に示すように、第2工程において、800〜1000℃で焼結するセラミックグリーンシート21〜23の焼結温度では焼結しない第1の未焼結シート25を準備し、この第1の未焼結シート25を外層配線導体パターン24が形成された第1の外層用セラミックグリーンシート21の表面に重ね合わせ、温度100℃、圧力50kg/cm2 で加熱圧着して積層し、結合体20Aを形成している。
【0019】
次に、図3(C)に示すように、第3工程において、結合体20Aに金型プレスやNCマシーン等を使用してスルーホール27を穿設する。このスルーホール27内には、第1の未焼結シート25の側からAg系の導体ペーストをスクリーン印刷機等で充填してビア28を形成している。
【0020】
次に、図3(D)に示すように、第4工程において、結合体20Aと、内層配線導体パターン29及びビア28が形成されている内層用セラミックグリーンシート22と、この内層用セラミックグリーンシート22を挟んで第1の外層用セラミックグリーンシート21に対向する位置にある内層配線導体パターン29やビア28が形成されている第2の外層用セラミックグリーンシート23と、この第2の外層用セラミックグリーンシート23の外表面に第2の未焼結シート31を重ね合わせ、更に、結合体20Aの第1の未焼結シート25の表面側に第3の未焼結シート32を重ね合わせ、温度100℃、圧力50kg/cm2 で加熱圧着し、積層体30Aを形成している。
【0021】
次に、図3(E)に示すように、第5工程において、前述の第1の実施の形態に係るフリップチップ用セラミック多層基板の製造方法の場合と同様に、積層体30Aの上面と下面に金属や耐火物からなる押え治具をあてがい、荷重10Kg/cm2 を掛けながら、温度1000℃以下で加圧焼成する。これによって、セラミックグリーンシート21〜23が焼結し、バインダー、溶剤及び可塑材が無くなった第1、第2及び第3の未焼結シート25、31、32を上下面に有する焼結体40Aが形成される。この加圧焼成によって、外層配線導体パターン24が焼成されて外層配線パターン11を、内層配線導体パターン29が焼成されて内層配線パターン12が形成されても、第1、第2及び第3の未焼結シート25、31、32の拘束により焼結体40Aの上下の外表面の平坦性を維持することができる。なお、ビア28も焼成されてビア導体13を形成する。そして、焼結体40Aから第1、第2及び第3の未焼結シート25、31、32を除去する。焼成された第1、第2及び第3の未焼結シート25、31、32はバインダー、溶剤及び可塑材が無くなった状態であるので、アルミナ紛のみであり、焼結体40Aの外表面に若干のアルミナ紛の付着を残して、殆どは簡単に剥離除去することができる。
【0022】
次に、図3(F)に示すように、第6工程において、前述の第1の実施の形態に係るフリップチップ用セラミック多層基板の製造方法の場合と同様に、焼結体40Aの外表面にガラスビーズ等のブラスト材を使用してブラスト処理、及び、バフ研磨等の表面処理を施し、外表面に付着しているアルミナ紛を除去し、フリップチップ用セラミック多層基板10を得ている。また、ブラスト処理によって外表面に露出しているビア導体13の表面を研削して平坦に形成してフリップチップ接合用の受けパッド14を形成している。なお、図4に示すように、受けパッド14の高さは、第1の未焼結シート25の厚みdをコントロールすることで調整することが可能である。すなわち、第1の未焼結シート25の厚みをコントロール(薄く)して受けパッド14の高さを調整(低く)し、受けパッド14の高さを最適な状態にしている。そして、第3の未焼結シート32の厚みDをコントロール(厚く)して焼成収縮を抑えるようにしている。
【0023】
なお、前述の第1の実施の形態に係るフリップチップ用セラミック多層基板の製造方法の場合と同様に、本実施の形態でも、フリップチップ用セラミック多層基板10を3層のセラミックグリーンシート21〜23で形成したが、この層数は限定されるものではなく、2層又は4層以上であってもよい。
また、第1の外層用セラミックグリーンシート21、第2の外層用セラミックグリーンシート23のそれぞれの表面に設けられた外層配線導体パターン24はセラミックグリーンシートと同時焼結して外層配線パターン11を形成しているが、セラミックグリーンシートを焼結後に外層配線パターン24をスクリーン印刷で形成し、焼成して外層配線パターン11を形成してもよい。
更に、セラミックグリーンシートの材料として、CaO−Al2 O3 −SiO2 −B2 O3 系ガラスとAl2 O3 との混合物以外に、MgO−Al2 O3 −SiO2 −B2 O3 系ガラスとAl2 O3 との混合物、SiO2 −B2 O3 系ガラスとAl2 O3 との混合物、PbO−SiO2 −B2 O3 系ガラスとAl2 O3 との混合物、コージェライト系結晶化ガラス等のセラミック材料を用いてもよい。
【0024】
【発明の効果】
請求項1記載のフリップチップ用セラミック多層基板の製造方法においては、焼結温度が800〜1000℃である複数枚のセラミックグリーンシートの内のフリップチップが実装される第1の外層用セラミックグリーンシートに外層配線導体パターンを形成する第1工程と、外層配線導体パターンが形成された側の表面上にセラミックグリーンシートの焼結温度では焼結しない第1の未焼結シート及び第1の未焼結シート上に樹脂シートを有する結合体形成する第2工程と、接合体にスルーホールを穿設し、スルーホール内に樹脂シート側から導体ペーストを充填し、ビアを形成する第3工程と、接合体から樹脂シートを剥離する第4工程と、樹脂シートを剥離した接合体と、内層配線導体パターン及びビアを有する内層用セラミックグリーンシートと、内層用セラミックグリーンシートを挟んで第1の外層用セラミックグリーンシートに対向する位置に第2の外層用セラミックグリーンシートを配設し、しかも第2の外層用セラミックグリーンシートの外表面には第2の未焼結シートを重ね合わせ、加熱圧着して積層し、積層体を形成する第5工程と、セラミックグリーンシートの焼結温度で積層体を加圧しながら焼成し、焼結体を形成し、焼結体から第1及び第2の未焼結シートを剥離する第6工程と、焼結体の表面をブラスト処理する第7工程とを有するので、ビアをフリップチップ実装用の受けパッドに利用することが可能となり、半導体素子の高密度化に対応でき、基板及びフリップチップ実装用の受けパッドの表面が平坦で実装作業効率を上げることができる。また、受けパッドをビアで形成するので基板焼成後に印刷して形成するような場合に発生するスクリーン印刷版の伸び縮みや印刷厚みのばらつきは起こらず、フリップチップが容易に実装できる。
【0025】
請求項2記載のフリップチップ用セラミック多層基板の製造方法においては、焼結温度が800〜1000℃である複数枚のセラミックグリーンシートの内のフリップチップが実装される第1の外層用セラミックグリーンシートに外層配線導体パターンを形成する第1工程と、外層配線導体パターンが形成された側の表面上にセラミックグリーンシートの焼結温度では焼結しない第1の未焼結シートを積層し、結合体を形成する第2工程と、結合体にスルーホールを穿設し、スルーホール内に第1の未焼結シート側から導体ペーストを充填し、ビアホールを形成する第3工程と、第1の未焼結シートの表面上に第3の未焼結シートを配設する結合体と、内層配線導体パターン及びビアホールを有する内層用セラミックグリーンシートと、内層用セラミックグリーンシートを挟んで第1の外層用セラミックグリーンシートに対向する位置に第2の外層用セラミックグリーンシートを配設し、しかも第2の外層用セラミックグリーンシートの外表面には第2の未焼結シートを重ね合わせ、加熱圧着して積層し、積層体を形成する第4工程と、セラミックグリーンシートの焼結温度で積層体を加圧しながら焼成し、焼結体を形成し、焼結体から第1、第2及び第3の未焼結シートを剥離する第5工程と、焼結体の表面をブラスト処理する第6工程とを有するので、ビアをフリップチップ実装用の受けパッドに利用することが可能となり、半導体素子の高密度化に対応でき、ビア形成段階における導体ペースト充填時の印刷ずれによる導体ペースト付着はなく、ビアの表面のへこみの発生も起こらず、実装作業効率を上げることができる。また、フリップチップ実装用の受けパッドをビアで形成するので基板焼成後の印刷時に発生するスクリーン印刷版の伸び縮みや印刷厚みのばらつきは起こらず、受けパッドの表面が平坦化され、高密度化されたフリップチップを容易に実装することができる。更に、未焼結シートの厚みのコントロールによって、フリップチップ実装用の受けパッドの高さを精度よく形成することができる。
【図面の簡単な説明】
【図1】本発明の第1の実施の形態に係るフリップチップ用セラミック多層基板の製造方法で形成したフリップチップ用セラミック多層基板の断面図である。
【図2】(A)〜(G)はそれぞれ同フリップチップ用セラミック多層基板の製造方法の説明図である。
【図3】(A)〜(F)は本発明の第2の実施の形態に係るフリップチップ用セラミック多層基板の製造方法の説明図である。
【図4】同フリップチップ用セラミック多層基板の受けパッドの説明図である。
【図5】従来のフリップチップ用セラミック多層基板の断面図である。
【符号の説明】
10:フリップチップ用セラミック多層基板、11:外層配線パターン、12:内層配線パターン、13:ビア導体、14:受けパッド、20:接合体、20A:結合体、21:第1の外層用セラミックグリーンシート、22:内層用セラミックグリーンシート、23:第2の外層用セラミックグリーンシート、24:外層配線導体パターン、25:第1の未焼結シート、26:樹脂シート、27:スルーホール、28:ビア、29:内層配線導体パターン、30、30A:積層体、31:第2の未焼結シート、32:第3の未焼結シート、40、40A:焼結体、D、d:未焼結シートの厚み[0001]
BACKGROUND OF THE INVENTION
The present invention relates to a ceramic multilayer substrate for housing a semiconductor chip, and more particularly to a method for manufacturing a ceramic multilayer substrate for flip chip on which a semiconductor chip is mounted by a flip chip method.
[0002]
[Prior art]
Conventionally, a ceramic multilayer substrate has been used as a circuit substrate on which a wiring pattern for mounting an electronic component is formed. Usually, when a semiconductor chip is mounted on a ceramic multilayer substrate by flip chip method, a conductive pattern and upper and lower conductive vias are formed on a ceramic green sheet, and a laminate is formed by laminating a plurality of ceramic green sheets. The surface of the via that is baked and exposed on the baked surface of this laminate is used as a receiving pad for flip chip mounting. Alternatively, a wiring conductor pattern is formed by screen printing on the fired surface of the ceramic green sheet laminate, and then fired to form a receiving pad for flip chip mounting. In order to make the ceramic green sheet shrinkage constant during firing, this ceramic multilayer substrate is provided with unsintered sheets made of ceramic that are not sintered at the sintering temperature of the ceramic green sheet above and below the ceramic green sheet. It is prepared by removing the unsintered sheet after placing it, thermocompression-bonding to form a laminate, firing while applying pressure. By this method, the laminated ceramic green sheets are fired while being constrained by the unsintered sheet from above and below, so that the dimensional error in the vertical and horizontal directions due to shrinkage can be suppressed to 0.1% or less. An example of such a ceramic multilayer substrate is a glass ceramic substrate obtained by sintering a ceramic green sheet made of a low-temperature fired substrate material having a sintering temperature of 1000 ° C. or lower. Moreover, as an unsintered sheet, there is a ceramic green sheet which does not sinter at the sintering temperature of the glass ceramic substrate, for example, consists only of alumina or the like which does not contain a sintering aid such as a glass component.
[0003]
[Problems to be solved by the invention]
However, the conventional method for manufacturing a ceramic multilayer substrate for flip chip as described above has the following problems.
(1) When the exposed surface of the via is used as a receiving pad for flip chip mounting, as shown in FIG. 5, the conductive paste is put into the through
(2) In the case where a wiring pattern serving as a receiving pad for flip chip mounting is printed on the fired surface of the ceramic green sheet laminate and then fired to form, the shape and pitch dimensions due to the expansion and contraction of the screen printing plate Can not be satisfied. Further, the flatness cannot be ensured due to the variation in the thickness of the printed film, and the working efficiency at the time of flip chip mounting is lowered.
The present invention has been made in view of the above circumstances, and can cope with the increase in the density of semiconductor elements by using the exposed surface of the via as a receiving pad for flip chip mounting. It is an object of the present invention to provide a method for manufacturing a flip-chip ceramic multilayer substrate that has a flat receiving pad surface and can improve mounting work efficiency.
[0004]
[Means for Solving the Problems]
A method for manufacturing a flip-chip ceramic multilayer substrate according to the first aspect of the present invention is a method for manufacturing a flip-chip ceramic multilayer substrate having a pad formed on the surface of the ceramic multilayer substrate and connected to the flip chip. A first step of forming an outer layer wiring conductor pattern on a first outer layer ceramic green sheet on which a flip chip is mounted among a plurality of ceramic green sheets having a sintering temperature of 800 to 1000 ° C., and an outer layer wiring conductor A second step of forming a first unsintered sheet that is not sintered at the sintering temperature of the ceramic green sheet on the surface on which the pattern is formed, and a joined body having a resin sheet on the first unsintered sheet And through holes are formed in the joined body, and conductive paste is filled into the through holes from the resin sheet side to form vias. A third step, a fourth step of peeling the resin sheet from the bonded body, a bonded body from which the resin sheet has been peeled, an inner layer ceramic green sheet having an inner layer wiring conductor pattern and a via, and an inner layer ceramic green sheet The second ceramic green sheet for the second outer layer is disposed at a position facing the first ceramic green sheet for the outer layer, and the second green sheet is laminated on the outer surface of the second ceramic green sheet for the outer layer. And stacking by thermocompression bonding to form a laminate, and firing the laminate while pressing the laminate at the sintering temperature of the ceramic green sheet to form a sintered body. It has the 6th process which peels the 2nd non-sintered sheet, and the 7th process which carries out blasting of the surface of a sintered compact.
As a result, the resin paste is peeled off after filling the through-hole formed in the joined body with the conductive paste, so there is no adhesion of the conductive paste due to printing misalignment that occurs when filling the through-hole of the conductive paste, and the surface of the via No dent is generated, and the via can be used as a receiving pad for flip chip mounting. In addition, since the receiving pad for flip chip mounting is formed with vias, the screen printing plate does not expand and contract and the printing thickness does not vary when printing after baking the substrate, and it is possible to easily mount a high density flip chip. .
[0005]
According to a second aspect of the present invention, there is provided a method for manufacturing a flip-chip ceramic multilayer substrate, wherein the flip-chip ceramic multilayer substrate has a pad formed on the surface of the ceramic multilayer substrate and connected to the flip chip. A first step of forming an outer layer wiring conductor pattern on a first outer layer ceramic green sheet on which a flip chip is mounted among a plurality of ceramic green sheets having a sintering temperature of 800 to 1000 ° C., and an outer layer wiring conductor A first green sheet that is not sintered at the sintering temperature of the ceramic green sheet is laminated on the surface on which the pattern is formed, and a second step of forming a bonded body, and a through hole is formed in the bonded body And a third step of filling the through hole with the conductive paste from the first green sheet side to form a via, and the first green A combined body in which a third unsintered sheet is disposed on the surface of the sheet, an inner layer ceramic green sheet having an inner layer wiring conductor pattern and a via, and an inner layer ceramic green sheet sandwiched between the first outer layer ceramic green The second ceramic green sheet for the outer layer is disposed at a position facing the sheet, and the second green sheet is laminated on the outer surface of the second ceramic green sheet for the outer layer and laminated by thermocompression bonding. The fourth step of forming the laminate, and firing the laminate at the sintering temperature of the ceramic green sheet while pressing the laminate to form the sintered body, and the first, second and third unfired from the sintered body It has the 5th process of peeling a binding sheet, and the 6th process of blasting the surface of a sintered compact.
Thereby, there is no adhesion of the conductor paste due to printing misalignment that occurs when the conductor paste is filled, and no dent on the surface of the via occurs, so that the via can be used as a receiving pad for flip chip mounting. In addition, since the receiving pad for flip chip mounting is formed with vias, the screen printing plate does not stretch or shrink during printing after baking the substrate, and the thickness of the printing pad does not occur. Densified flip chips can be easily mounted. Furthermore, the height of the receiving pad for flip chip mounting can be easily and accurately formed by controlling the thickness of the green sheet.
[0006]
DETAILED DESCRIPTION OF THE INVENTION
Subsequently, embodiments of the present invention will be described with reference to the accompanying drawings to provide an understanding of the present invention.
FIG. 1 is a cross-sectional view of a flip-chip ceramic multilayer substrate formed by the flip-chip ceramic multilayer substrate manufacturing method according to the first embodiment of the present invention, and FIGS. Explanatory drawing of the manufacturing method of the ceramic multilayer substrate for flip chips which concerns on 1 embodiment, FIG. 3: (A)-(F) is explanatory drawing of the manufacturing method of the ceramic multilayer substrate for flip chips which concerns on 2nd Embodiment. FIG. 4 is an explanatory view of a receiving pad of the ceramic multilayer substrate for flip chip.
[0007]
As shown in FIG. 1, the flip-chip
[0008]
Next, a manufacturing method of the flip-chip ceramic multilayer substrate according to the first embodiment will be described with reference to FIGS.
First, as shown to FIG. 2 (A), in the 1st process, the 1st ceramic
[0009]
Next, as shown in FIG. 2B, in the second step, an unsintered sheet that is not sintered at a sintering temperature of 800 to 1000 ° C., which is the sintering temperature of the ceramic green sheet, is prepared. This unsintered sheet is made by adding a binder, a solvent, and a plasticizer to only the alumina powder not containing glass, and mixing it into a sheet having a desired thickness by the doctor blade method or the like, and cutting it to a desired size. A first
[0010]
A
[0011]
Next, as shown in FIG. 2C, in the third step, a through
[0012]
Next, as shown in FIG. 2D, the
[0013]
Next, as shown in FIG. 2E, in the fifth step, the joined
[0014]
Next, as shown in FIG. 2 (F), in the sixth step, a holding jig made of metal or refractory is applied to the upper and lower surfaces of the laminate 30, and the load is 10 kg / cm. 2 And firing at a temperature of 1000 ° C. or lower. As a result, the ceramic green sheet is sintered, and the
[0015]
Next, as shown in FIG. 2 (G), in the seventh step, the outer surface of the
[0016]
In this embodiment, the flip-chip
The outer layer
Furthermore, as a material for ceramic green sheets, CaO-Al 2 O Three -SiO 2 -B 2 O Three Glass and Al 2 O Three In addition to the mixture with MgO-Al 2 O Three -SiO 2 -B 2 O Three Glass and Al 2 O Three Mixture with SiO 2 -B 2 O Three Glass and Al 2 O Three With PbO-SiO 2 -B 2 O Three Glass and Al 2 O Three A ceramic material such as a mixture thereof and cordierite-based crystallized glass may be used.
[0017]
Next, a method for manufacturing a flip-chip ceramic multilayer substrate according to the second embodiment will be described with reference to FIGS. In addition, the same code | symbol is used about the same location as the code | symbol of the figure used for description of the manufacturing method of the ceramic multilayer substrate for flip chips concerning the above-mentioned 1st Embodiment.
First, as shown in FIG. 3A, in the first step, sintering is possible at 800 to 1000 ° C. as in the case of the method of manufacturing the flip-chip ceramic multilayer substrate according to the first embodiment described above. A first outer layer ceramic
[0018]
Next, as shown in FIG. 3B, in the second step, a first
[0019]
Next, as shown in FIG. 3C, in the third step, a through
[0020]
Next, as shown in FIG. 3D, in the fourth step, the combined
[0021]
Next, as shown in FIG. 3E, in the fifth step, as in the case of the method for manufacturing the flip-chip ceramic multilayer substrate according to the first embodiment described above, the upper surface and the lower surface of the
[0022]
Next, as shown in FIG. 3F, in the sixth step, as in the case of the method of manufacturing the flip-chip ceramic multilayer substrate according to the first embodiment described above, the outer surface of the
[0023]
As in the case of the method for manufacturing a flip chip ceramic multilayer substrate according to the first embodiment described above, in this embodiment as well, the flip chip
The outer layer
Furthermore, as a material for ceramic green sheets, CaO-Al 2 O Three -SiO 2 -B 2 O Three Glass and Al 2 O Three In addition to the mixture with MgO-Al 2 O Three -SiO 2 -B 2 O Three Glass and Al 2 O Three Mixture with SiO 2 -B 2 O Three Glass and Al 2 O Three With PbO-SiO 2 -B 2 O Three Glass and Al 2 O Three A ceramic material such as a mixture thereof and cordierite-based crystallized glass may be used.
[0024]
【The invention's effect】
2. The method for producing a ceramic multilayer substrate for flip chip according to
[0025]
3. The method for manufacturing a flip-chip ceramic multilayer substrate according to claim 2, wherein the first outer-layer ceramic green sheet on which the flip chip is mounted among the plurality of ceramic green sheets having a sintering temperature of 800 to 1000 [deg.] C. A first step of forming an outer layer wiring conductor pattern on the surface, and a first green sheet that is not sintered at the sintering temperature of the ceramic green sheet on the surface on which the outer layer wiring conductor pattern is formed; A second step of forming a via hole, a through-hole is formed in the combined body, a conductive paste is filled into the through-hole from the first green sheet side, and a via hole is formed; A combined body in which a third unsintered sheet is disposed on the surface of the sintered sheet, an inner layer ceramic green sheet having an inner layer wiring conductor pattern and a via hole, and an inner layer A second outer layer ceramic green sheet is disposed at a position facing the first outer layer ceramic green sheet with the ceramic green sheet interposed therebetween, and the second outer layer ceramic green sheet is disposed on the outer surface of the second outer layer ceramic green sheet. Sintered sheets are stacked, heat-pressed and laminated to form a laminate, and then fired while pressing the laminate at the sintering temperature of the ceramic green sheet to form a sintered body and sinter Since the fifth step of peeling the first, second and third unsintered sheets from the body and the sixth step of blasting the surface of the sintered body, the via is used as a receiving pad for flip chip mounting. It is possible to use it, it can cope with high density of semiconductor elements, there is no adhesion of conductor paste due to printing misalignment when filling the conductor paste at the via formation stage, and dent on the surface of the via also occurs Korazu, it is possible to increase the mounting work efficiency. In addition, since the receiving pad for flip chip mounting is formed with vias, the screen printing plate does not stretch or shrink during printing after baking the substrate, and the printing thickness does not vary, and the surface of the receiving pad is flattened and densified. The flip chip can be easily mounted. Furthermore, the height of the receiving pad for flip chip mounting can be accurately formed by controlling the thickness of the green sheet.
[Brief description of the drawings]
FIG. 1 is a cross-sectional view of a flip-chip ceramic multilayer substrate formed by a method for manufacturing a flip-chip ceramic multilayer substrate according to a first embodiment of the present invention.
FIGS. 2A to 2G are explanatory diagrams of a method for manufacturing the flip-chip ceramic multilayer substrate, respectively. FIGS.
FIGS. 3A to 3F are explanatory views of a method for manufacturing a flip-chip ceramic multilayer substrate according to a second embodiment of the present invention. FIGS.
FIG. 4 is an explanatory view of a receiving pad of the ceramic multilayer substrate for flip chip.
FIG. 5 is a cross-sectional view of a conventional ceramic multilayer substrate for flip chip.
[Explanation of symbols]
10: Ceramic multilayer substrate for flip chip, 11: Outer layer wiring pattern, 12: Inner layer wiring pattern, 13: Via conductor, 14: Receiving pad, 20: Bonded body, 20A: Combined body, 21: First ceramic green for outer layer Sheet: 22: Ceramic green sheet for inner layer, 23: Second ceramic green sheet for outer layer, 24: Outer wiring conductor pattern, 25: First unsintered sheet, 26: Resin sheet, 27: Through hole, 28: Via, 29: inner layer wiring conductor pattern, 30, 30A: laminate, 31: second unsintered sheet, 32: third unsintered sheet, 40, 40A: sintered body, D, d: unfired Bonding sheet thickness
Claims (2)
焼結温度が800〜1000℃である複数枚のセラミックグリーンシートの内の前記フリップチップが実装される第1の外層用セラミックグリーンシートに外層配線導体パターンを形成する第1工程と、
前記外層配線導体パターンが形成された側の表面上に前記セラミックグリーンシートの焼結温度では焼結しない第1の未焼結シート及び該第1の未焼結シート上に樹脂シートを有する接合体を形成する第2工程と、
前記接合体にスルーホールを穿設し、該スルーホール内に前記樹脂シート側から導体ペーストを充填し、ビアを形成する第3工程と、
前記接合体から前記樹脂シートを剥離する第4工程と、
前記樹脂シートを剥離した前記接合体と、内層配線導体パターン及びビアを有する内層用セラミックグリーンシートと、該内層用セラミックグリーンシートを挟んで前記第1の外層用セラミックグリーンシートに対向する位置に第2の外層用セラミックグリーンシートを配設し、しかも該第2の外層用セラミックグリーンシートの外表面には第2の未焼結シートを重ね合わせ、加熱圧着して積層し、積層体を形成する第5工程と、
前記セラミックグリーンシートの焼結温度で前記積層体を加圧しながら焼成し、焼結体を形成し、前記焼結体から前記第1及び第2の未焼結シートを剥離する第6工程と、
前記焼結体の表面をブラスト処理する第7工程とを有することを特徴とするフリップチップ用セラミック多層基板の製造方法。In a method of manufacturing a ceramic multilayer substrate for flip chip, which is formed on the surface of the ceramic multilayer substrate and has a pad for connecting to the flip chip,
A first step of forming an outer layer wiring conductor pattern on the first outer layer ceramic green sheet on which the flip chip is mounted among a plurality of ceramic green sheets having a sintering temperature of 800 to 1000 ° C .;
A first unsintered sheet that is not sintered at the sintering temperature of the ceramic green sheet on the surface on which the outer layer wiring conductor pattern is formed, and a joined body having a resin sheet on the first unsintered sheet A second step of forming
A third step of forming a through hole in the joined body, filling the through hole with a conductive paste from the resin sheet side, and forming a via;
A fourth step of peeling the resin sheet from the joined body;
The bonded body from which the resin sheet has been peeled off, an inner layer ceramic green sheet having an inner layer wiring conductor pattern and vias, and a position facing the first outer layer ceramic green sheet across the inner layer ceramic green sheet. Two outer ceramic green sheets are disposed, and a second green sheet is superposed on the outer surface of the second outer ceramic green sheet and laminated by thermocompression bonding to form a laminate. A fifth step;
A sixth step of firing while pressing the laminated body at a sintering temperature of the ceramic green sheet, forming a sintered body, and peeling the first and second unsintered sheets from the sintered body;
And a seventh step of blasting the surface of the sintered body. A method for producing a ceramic multilayer substrate for flip chip.
焼結温度が800〜1000℃である複数枚のセラミックグリーンシートの内の前記フリップチップが実装される第1の外層用セラミックグリーンシートに外層配線導体パターンを形成する第1工程と、
前記外層配線導体パターンが形成された側の表面上に前記セラミックグリーンシートの焼結温度では焼結しない第1の未焼結シートを積層し、結合体を形成する第2工程と、
前記結合体にスルーホールを穿設し、該スルーホール内に前記第1の未焼結シート側から導体ペーストを充填し、ビアを形成する第3工程と、
前記第1の未焼結シートの表面上に第3の未焼結シートを配設する前記結合体と、内層配線導体パターン及びビアホールを有する内層用セラミックグリーンシートと、該内層用セラミックグリーンシートを挟んで前記第1の外層用セラミックグリーンシートに対向する位置に第2の外層用セラミックグリーンシートを配設し、しかも該第2の外層用セラミックグリーンシートの外表面には第2の未焼結シートを重ね合わせ、加熱圧着して積層し、積層体を形成する第4工程と、
前記セラミックグリーンシートの焼結温度で前記積層体を加圧しながら焼成し、焼結体を形成し、該焼結体から前記第1、第2及び第3の未焼結シートを剥離する第5工程と、
前記焼結体の表面をブラスト処理する第6工程とを有することを特徴とするフリップチップ用セラミック多層基板の製造方法。In a method of manufacturing a ceramic multilayer substrate for flip chip, which is formed on the surface of the ceramic multilayer substrate and has a pad for connecting to the flip chip,
A first step of forming an outer layer wiring conductor pattern on the first outer layer ceramic green sheet on which the flip chip is mounted among a plurality of ceramic green sheets having a sintering temperature of 800 to 1000 ° C .;
A second step of laminating a first unsintered sheet that is not sintered at the sintering temperature of the ceramic green sheet on the surface on which the outer layer wiring conductor pattern is formed, and forming a combined body;
A third step of drilling a through hole in the combined body, filling the through hole with a conductive paste from the first green sheet side, and forming a via;
The combined body in which a third unsintered sheet is disposed on the surface of the first unsintered sheet, an inner layer ceramic green sheet having an inner layer wiring conductor pattern and a via hole, and the inner layer ceramic green sheet A second outer layer ceramic green sheet is disposed at a position opposite to the first outer layer ceramic green sheet, and a second unsintered ceramic green sheet is disposed on the outer surface of the second outer layer ceramic green sheet. A fourth step of stacking the sheets, laminating them by thermocompression bonding, and forming a laminate;
The laminated body is fired while being pressed at the sintering temperature of the ceramic green sheet to form a sintered body, and the first, second, and third unsintered sheets are peeled from the sintered body. Process,
And a sixth step of blasting the surface of the sintered body. A method for producing a ceramic multilayer substrate for flip chip.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2000309466A JP4329253B2 (en) | 2000-10-10 | 2000-10-10 | Manufacturing method of ceramic multilayer substrate for flip chip |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2000309466A JP4329253B2 (en) | 2000-10-10 | 2000-10-10 | Manufacturing method of ceramic multilayer substrate for flip chip |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2002118194A JP2002118194A (en) | 2002-04-19 |
JP4329253B2 true JP4329253B2 (en) | 2009-09-09 |
Family
ID=18789621
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2000309466A Expired - Lifetime JP4329253B2 (en) | 2000-10-10 | 2000-10-10 | Manufacturing method of ceramic multilayer substrate for flip chip |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP4329253B2 (en) |
Families Citing this family (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2004311464A (en) * | 2003-04-01 | 2004-11-04 | Renesas Technology Corp | Semiconductor device |
JP4559163B2 (en) | 2004-08-31 | 2010-10-06 | ルネサスエレクトロニクス株式会社 | Package substrate for semiconductor device, method for manufacturing the same, and semiconductor device |
CN107743022A (en) * | 2017-10-19 | 2018-02-27 | 深圳华远微电科技有限公司 | Ceramic CSP package substrate constructions |
WO2021085181A1 (en) * | 2019-10-30 | 2021-05-06 | 株式会社村田製作所 | Laminated substrate, electronic component module, and laminated substrate manufacturing method |
-
2000
- 2000-10-10 JP JP2000309466A patent/JP4329253B2/en not_active Expired - Lifetime
Also Published As
Publication number | Publication date |
---|---|
JP2002118194A (en) | 2002-04-19 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP3173410B2 (en) | Package substrate and method of manufacturing the same | |
JP3511982B2 (en) | Method for manufacturing multilayer wiring board | |
JP2003017851A (en) | Manufacturing method of multilayer ceramic substrate | |
US6942833B2 (en) | Ceramic multilayer substrate manufacturing method and unfired composite multilayer body | |
JPH0697656A (en) | Production of ceramic multilayered board | |
JP4329253B2 (en) | Manufacturing method of ceramic multilayer substrate for flip chip | |
US6776862B2 (en) | Multilayered ceramic board, method for fabricating the same, and electronic device using multilayered ceramic board | |
JPH0653655A (en) | Manufacture of circuit board with bump | |
JP4868196B2 (en) | Manufacturing method of ceramic multilayer substrate | |
JP4089356B2 (en) | Manufacturing method of multilayer ceramic substrate | |
JP4038616B2 (en) | Manufacturing method of multilayer ceramic substrate | |
JP3994795B2 (en) | Multilayer ceramic electronic component and manufacturing method thereof | |
KR100956212B1 (en) | Manufacturing method of multi-layer substrate | |
JP4735016B2 (en) | Multilayer ceramic substrate and manufacturing method thereof | |
JP4038610B2 (en) | Manufacturing method of ceramic substrate | |
JP3104680B2 (en) | Semiconductor device sealing cap and method of manufacturing the same | |
JP2004259714A (en) | Electronic component comprising multilayer ceramic substrate and its producing method | |
JP4501227B2 (en) | Manufacturing method of ceramic multilayer wiring board | |
JP2005045143A (en) | Method for manufacturing ceramic substrate with projection electrode | |
JP4038611B2 (en) | Ceramic substrate | |
JP2002076628A (en) | Manufacturing method of glass ceramic substrate | |
JP2003007367A (en) | Resin sheet for mounting face of composite ceramic member, composite ceramic member and its manufacturing method | |
JPH10200015A (en) | Ceramic board and manufacture thereof | |
JPH07202372A (en) | Ceramic wiring board, its manufacture, and mounting structure | |
JP2005136266A (en) | Ceramic multilayer wiring circuit board, method for manufacturing the same, and semiconductor device |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
RD03 | Notification of appointment of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7423 Effective date: 20040412 |
|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20070725 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20090519 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20090526 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20090608 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 Ref document number: 4329253 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120626 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130626 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130626 Year of fee payment: 4 |