JP2002118194A - Method for manufacturing ceramic multilayer board for flip-chip - Google Patents
Method for manufacturing ceramic multilayer board for flip-chipInfo
- Publication number
- JP2002118194A JP2002118194A JP2000309466A JP2000309466A JP2002118194A JP 2002118194 A JP2002118194 A JP 2002118194A JP 2000309466 A JP2000309466 A JP 2000309466A JP 2000309466 A JP2000309466 A JP 2000309466A JP 2002118194 A JP2002118194 A JP 2002118194A
- Authority
- JP
- Japan
- Prior art keywords
- green sheet
- ceramic green
- sheet
- flip
- ceramic
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Production Of Multi-Layered Print Wiring Board (AREA)
Abstract
Description
【０００１】[0001]
【発明の属する技術分野】本発明は、半導体チップを収
納するためのセラミック多層基板に係り、より詳細には
半導体チップがフリップチップ方式で実装されるフリッ
プチップ用セラミック多層基板の製造方法に関する。BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a ceramic multilayer substrate for accommodating a semiconductor chip, and more particularly, to a method for manufacturing a flip-chip ceramic multilayer substrate in which a semiconductor chip is mounted in a flip-chip manner.
【０００２】[0002]
【従来の技術】従来より、セラミック多層基板は、電子
部品を実装するための配線パターンを形成した回路基板
として用いられている。通常、セラミック多層基板に半
導体チップをフリップチップ方式で実装する場合、セラ
ミックグリーンシートに導体パターンや上下の導通用の
ビアを形成し、複数枚のセラミックグリーンシートを積
層して積層体を形成して焼成し、この積層体の焼成後の
表面に露出したビアの表面をフリップチップ実装用の受
けパッドに利用している。あるいは、セラミックグリー
ンシートの積層体の焼成後の表面に配線導体パターンを
スクリーン印刷で形成し、焼成することでフリップチッ
プ実装用の受けパッドを形成している。また、このセラ
ミック多層基板は、焼成におけるセラミックグリーンシ
ートの収縮率を一定にするために、セラミックグリーン
シートの上下にこのセラミックグリーンシートの焼結温
度では焼結しないセラミックからなる未焼結シートを載
置し、加熱圧着して積層体を形成し、加圧しながら焼成
した後に、この未焼結シートを除去することで作成して
いる。この方法によって、積層されたセラミックグリー
ンシートは上下から未焼結シートで拘束された状態で焼
成されるので収縮による縦、横方向の寸法誤差は０．１
％以下に抑えることができる。このようなセラミック多
層基板として、例えば、１０００℃以下の焼結温度の低
温焼成基板材料からなるセラミックグリーンシートを焼
結したガラスセラミック基板がある。また、未焼結シー
トとしては、このガラスセラミック基板の焼結温度では
焼結しない、例えば、ガラス分等の焼結助剤を含まない
アルミナ等のみからなるセラミックグリーンシートがあ
る。2. Description of the Related Art Conventionally, ceramic multilayer boards have been used as circuit boards on which wiring patterns for mounting electronic components are formed. Normally, when a semiconductor chip is mounted on a ceramic multilayer substrate in a flip-chip manner, a conductor pattern and upper and lower conductive vias are formed on a ceramic green sheet, and a plurality of ceramic green sheets are laminated to form a laminate. After firing, the surface of the via exposed on the fired surface of the laminate is used as a receiving pad for flip chip mounting. Alternatively, a wiring conductor pattern is formed by screen printing on the fired surface of the laminate of ceramic green sheets, and firing is performed to form a flip-chip mounting receiving pad. In order to keep the shrinkage rate of the ceramic green sheet constant during firing, the ceramic multilayer substrate has unsintered sheets made of ceramic that are not sintered at the sintering temperature of the ceramic green sheets, above and below the ceramic green sheets. Then, the laminate is formed by heat-pressing to form a laminate, firing while applying pressure, and then removing the unsintered sheet. According to this method, the laminated ceramic green sheets are fired in a state of being restrained by the unsintered sheets from above and below, so that dimensional errors in the vertical and horizontal directions due to shrinkage are 0.1%.
% Or less. As such a ceramic multilayer substrate, for example, there is a glass ceramic substrate obtained by sintering a ceramic green sheet made of a low-temperature sintering substrate material having a sintering temperature of 1000 ° C. or less. As the unsintered sheet, there is a ceramic green sheet which does not sinter at the sintering temperature of the glass ceramic substrate, for example, is made of only alumina or the like which does not contain a sintering aid such as glass.
【０００３】[0003]
【発明が解決しようとする課題】しかしながら、前述し
たような従来のフリップチップ用セラミック多層基板の
製造方法においては、次のような問題がある。 （１）ビアの露出した表面をフリップチップ実装用の受
けパッドに利用する場合においては、図５に示すよう
に、ビア５１の形成段階でセラミックグリーンシートに
穿設されたスルーホール５２に導体ペースト５３を充填
する時に印刷ずれ等により孔部の周囲のセラミックグリ
ーンシート表面に導体ペーストが付着して受けパッドと
しての寸法精度を悪くしている。また、充填した導体ペ
ースト５３を乾燥すると溶剤の蒸発と共に表面が凹状の
へこみ５４が生じて、フリップチップ実装の信頼性が低
下する。 （２）セラミックグリーンシートの積層体の焼成後の表
面にフリップチップ実装用の受けパッドとなる配線パタ
ーンを印刷し、焼成して形成する場合においては、スク
リーン印刷版の伸び縮みにより形状やピッチ寸法を満足
させることができない。また、印刷膜厚みのばらつきに
より平坦性が確保できなくて、フリップチップ実装時の
作業効率を低下させている。本発明は、かかる事情に鑑
みてなされたものであって、ビアの露出した表面をフリ
ップチップ実装用の受けパッドとして利用できるように
して半導体素子の高密度化に対応でき、基板及びフリッ
プチップ実装用の受けパッドの表面が平坦で実装作業効
率を上げることができるフリップチップ用セラミック多
層基板の製造方法を提供することを目的とする。However, the conventional method for manufacturing a ceramic multilayer substrate for flip chips as described above has the following problems. (1) In the case where the exposed surface of the via is used as a receiving pad for flip-chip mounting, as shown in FIG. 5, conductive paste is applied to the through hole 52 formed in the ceramic green sheet at the stage of forming the via 51. When filling 53, the conductive paste adheres to the surface of the ceramic green sheet around the hole due to printing misregistration or the like, thereby deteriorating the dimensional accuracy as a receiving pad. Further, when the filled conductive paste 53 is dried, a depression 54 having a concave surface is generated with evaporation of the solvent, and the reliability of flip-chip mounting is reduced. (2) In the case where a wiring pattern serving as a receiving pad for flip-chip mounting is printed on the fired surface of the ceramic green sheet laminate and formed by firing, the shape and the pitch dimension due to expansion and contraction of the screen printing plate. Cannot be satisfied. Further, flatness cannot be ensured due to variations in the thickness of the printed film, and the work efficiency at the time of flip chip mounting is reduced. SUMMARY OF THE INVENTION The present invention has been made in view of the above circumstances, and it is possible to use an exposed surface of a via as a receiving pad for flip-chip mounting so as to be able to cope with high density of a semiconductor element, and to provide a substrate and flip-chip mounting. It is an object of the present invention to provide a method for manufacturing a flip-chip ceramic multilayer substrate, which has a flat receiving pad surface and can improve mounting work efficiency.
【０００４】[0004]
【課題を解決するための手段】前記目的に沿う第１の発
明に係るフリップチップ用セラミック多層基板の製造方
法は、セラミック多層基板の表面に形成され、フリップ
チップと接続するためのパッドを有するフリップチップ
用セラミック多層基板の製造方法において、焼結温度が
８００〜１０００℃である複数枚のセラミックグリーン
シートの内のフリップチップが実装される第１の外層用
セラミックグリーンシートに外層配線導体パターンを形
成する第１工程と、外層配線導体パターンが形成された
側の表面上にセラミックグリーンシートの焼結温度では
焼結しない第１の未焼結シート及び第１の未焼結シート
上に樹脂シートを有する接合体を形成する第２工程と、
接合体にスルーホールを穿設し、スルーホール内に樹脂
シート側から導体ペーストを充填し、ビアを形成する第
３工程と、接合体から樹脂シートを剥離する第４工程
と、樹脂シートを剥離した接合体と、内層配線導体パタ
ーン及びビアを有する内層用セラミックグリーンシート
と、内層用セラミックグリーンシートを挟んで第１の外
層用セラミックグリーンシートに対向する位置に第２の
外層用セラミックグリーンシートを配設し、しかも第２
の外層用セラミックグリーンシートの外表面には第２の
未焼結シートを重ね合わせ、加熱圧着して積層し、積層
体を形成する第５工程と、セラミックグリーンシートの
焼結温度で積層体を加圧しながら焼成し、焼結体を形成
し、焼結体から第１及び第２の未焼結シートを剥離する
第６工程と、焼結体の表面をブラスト処理する第７工程
とを有する。これにより、接合体に形成されたスルーホ
ールに導体ペーストを充填した後、樹脂シートを剥離す
るので、導体ペーストのスルーホールへの充填時に発生
する印刷ずれによる導体ペーストの付着はなく、ビアの
表面のへこみの発生も起こらず、ビアをフリップチップ
実装用の受けパッドに利用することが可能となる。ま
た、フリップチップ実装用の受けパッドをビアで形成す
るので基板焼成後の印刷時に発生するスクリーン印刷版
の伸び縮みや印刷厚みのばらつきは起こらず、高密度化
されたフリップチップを容易に実装できる。According to the first aspect of the present invention, there is provided a method of manufacturing a flip-chip ceramic multilayer substrate, the flip-chip having a pad formed on a surface of the ceramic multilayer substrate and connected to the flip chip. In the method for manufacturing a ceramic multilayer substrate for a chip, an outer wiring conductor pattern is formed on a first outer ceramic green sheet on which a flip chip is mounted among a plurality of ceramic green sheets having a sintering temperature of 800 to 1000 ° C. A first unsintering sheet that is not sintered at the sintering temperature of the ceramic green sheet on the surface on the side where the outer layer wiring conductor pattern is formed, and a resin sheet on the first unsintered sheet. A second step of forming a joined body having
A third step in which a through hole is formed in the joined body, a conductive paste is filled in the through hole from the resin sheet side to form a via, a fourth step in which the resin sheet is peeled from the joined body, and a resin sheet is peeled And the inner ceramic green sheet having the inner wiring conductor pattern and the via, and the second outer ceramic green sheet at a position facing the first outer ceramic green sheet with the inner ceramic green sheet interposed therebetween. Arrange and second
A fifth step of laminating a second unsintered sheet on the outer surface of the outer layer ceramic green sheet, heating and pressing and laminating to form a laminate, and forming the laminate at the sintering temperature of the ceramic green sheet. It has a sixth step of sintering under pressure to form a sintered body and separating the first and second green sheets from the sintered body, and a seventh step of blasting the surface of the sintered body. . As a result, the resin sheet is peeled off after filling the through-hole formed in the joined body with the conductive paste, so that there is no adhesion of the conductive paste due to printing misalignment that occurs when the conductive paste is filled into the through-hole, and the surface of the via is not affected. No dents occur, and the vias can be used as receiving pads for flip-chip mounting. Also, since the receiving pads for flip chip mounting are formed by vias, there is no expansion or contraction of the screen printing plate or variation in the printing thickness that occurs at the time of printing after firing the substrate, so that a high density flip chip can be easily mounted. .
【０００５】前記目的に沿う第２の発明に係るフリップ
チップ用セラミック多層基板の製造方法は、セラミック
多層基板の表面に形成され、フリップチップと接続する
ためのパッドを有するフリップチップ用セラミック多層
基板の製造方法において、焼結温度が８００〜１０００
℃である複数枚のセラミックグリーンシートの内のフリ
ップチップが実装される第１の外層用セラミックグリー
ンシートに外層配線導体パターンを形成する第１工程
と、外層配線導体パターンが形成された側の表面上にセ
ラミックグリーンシートの焼結温度では焼結しない第１
の未焼結シートを積層し、結合体を形成する第２工程
と、結合体にスルーホールを穿設し、スルーホール内に
第１の未焼結シート側から導体ペーストを充填し、ビア
を形成する第３工程と、第１の未焼結シートの表面上に
第３の未焼結シートを配設する結合体と、内層配線導体
パターン及びビアを有する内層用セラミックグリーンシ
ートと、内層用セラミックグリーンシートを挟んで第１
の外層用セラミックグリーンシートに対向する位置に第
２の外層用セラミックグリーンシートを配設し、しかも
第２の外層用セラミックグリーンシートの外表面には第
２の未焼結シートを重ね合わせ、加熱圧着して積層し、
積層体を形成する第４工程と、セラミックグリーンシー
トの焼結温度で積層体を加圧しながら焼成し、焼結体を
形成し、焼結体から第１、第２及び第３の未焼結シート
を剥離する第５工程と、焼結体の表面をブラスト処理す
る第６工程とを有する。これにより、導体ペースト充填
時に発生する印刷ずれによる導体ペースト付着はなく、
ビアの表面のへこみの発生も起こらないので、ビアをフ
リップチップ実装用の受けパッドに利用することが可能
となる。また、フリップチップ実装用の受けパッドをビ
アで形成するので基板焼成後の印刷時に発生するスクリ
ーン印刷版の伸び縮みや印刷厚みのばらつきは起こら
ず、受けパッドの表面が平坦化されると共に、高密度化
されたフリップチップを容易に実装することができる。
更に、未焼結シートの厚みのコントロールによって、フ
リップチップ実装用の受けパッドの高さを精度よく容易
に形成することができる。In accordance with a second aspect of the present invention, there is provided a method for manufacturing a flip-chip ceramic multilayer substrate, the method comprising the steps of: forming a flip-chip ceramic multilayer substrate having pads formed on a surface of the ceramic multilayer substrate for connection to the flip chip; In the manufacturing method, the sintering temperature is 800 to 1000
A first step of forming an outer-layer wiring conductor pattern on a first outer-layer ceramic green sheet on which a flip chip is mounted out of a plurality of ceramic green sheets at a temperature of ℃, and a surface on the side on which the outer-layer wiring conductor pattern is formed The first which does not sinter at the sintering temperature of the ceramic green sheet
A second step of laminating the unsintered sheets to form a combined body, forming a through hole in the combined body, filling the through hole with the conductive paste from the first unsintered sheet side, and forming a via. Forming the third green sheet on the surface of the first green sheet; forming a third green sheet on the surface of the first green sheet; First with ceramic green sheet in between
A second outer ceramic green sheet is disposed at a position facing the outer ceramic green sheet, and a second green sheet is superimposed on the outer surface of the second outer ceramic green sheet. Crimping and laminating,
A fourth step of forming a laminate, and sintering while pressing the laminate at the sintering temperature of the ceramic green sheet to form a sintered body; and first, second, and third unsintered parts from the sintered body. It has a fifth step of peeling the sheet and a sixth step of blasting the surface of the sintered body. As a result, there is no conductor paste adhesion due to printing misalignment that occurs when filling the conductor paste,
Since no dent occurs on the surface of the via, the via can be used as a receiving pad for flip-chip mounting. In addition, since the receiving pad for flip-chip mounting is formed with vias, there is no expansion or contraction of the screen printing plate or variation in the printing thickness that occurs during printing after firing the substrate, and the surface of the receiving pad is flattened and the height is high. It is possible to easily mount the flip chip having the increased density.
Further, by controlling the thickness of the unsintered sheet, the height of the receiving pad for flip chip mounting can be easily and accurately formed.
【０００６】[0006]
【発明の実施の形態】続いて、添付した図面を参照しつ
つ、本発明を具体化した実施の形態について説明し、本
発明の理解に供する。ここに、図１は本発明の第１の実
施の形態に係るフリップチップ用セラミック多層基板の
製造方法で形成したフリップチップ用セラミック多層基
板の断面図、図２（Ａ）〜（Ｇ）は第１の実施の形態に
係るフリップチップ用セラミック多層基板の製造方法の
説明図、図３（Ａ）〜（Ｆ）は第２の実施の形態に係る
フリップチップ用セラミック多層基板の製造方法の説明
図、図４は同フリップチップ用セラミック多層基板の受
けパッドの説明図である。DETAILED DESCRIPTION OF THE PREFERRED EMBODIMENTS Next, embodiments of the present invention will be described with reference to the accompanying drawings to provide an understanding of the present invention. FIG. 1 is a cross-sectional view of a flip-chip ceramic multilayer substrate formed by the method for manufacturing a flip-chip ceramic multilayer substrate according to the first embodiment of the present invention, and FIGS. FIGS. 3A to 3F are explanatory diagrams of a method for manufacturing a flip-chip ceramic multilayer substrate according to the first embodiment, and FIGS. 3A to 3F are explanatory diagrams of a method for manufacturing a flip-chip ceramic multilayer substrate according to the second embodiment. FIG. 4 is an explanatory view of a receiving pad of the flip-chip ceramic multilayer substrate.
【０００７】図１に示すように、本発明の第１の実施の
形態に係るフリップチップ用セラミック多層基板の製造
方法を適用して製造したフリップチップ用セラミック多
層基板１０は、複数のセラミックグリーンシートからな
る第１の外層用セラミックグリーンシート２１、内層用
セラミックグリーンシート２２、第２の外層用セラミッ
クグリーンシート２３（図２、図３参照）の積層体３０
が形成され、その積層体３０を焼成して成形された焼結
体４０の上下の外表面には外層配線パターン１１が形成
されている。また、最外層の第１の外層用セラミックグ
リーンシート２１に形成されたビア導体１３の外表面に
はフリップチップ実装用の受けパッド１４が形成されて
いる。焼成前の各セラミックグリーンシートの第１の外
層用セラミックグリーンシート２１、内層用セラミック
グリーンシート２２、第２の外層用セラミックグリーン
シート２３間には内層配線パターン１２が形成されてい
て、各層の内層配線パターン１２及び外層配線パターン
１１は、ビア導体１３で接続されている。As shown in FIG. 1, a flip-chip ceramic multilayer substrate 10 manufactured by applying the method for manufacturing a flip-chip ceramic multilayer substrate according to the first embodiment of the present invention includes a plurality of ceramic green sheets. A laminate 30 of a first outer layer ceramic green sheet 21, an inner layer ceramic green sheet 22, and a second outer layer ceramic green sheet 23 (see FIGS. 2 and 3) made of
Are formed, and outer layer wiring patterns 11 are formed on upper and lower outer surfaces of a sintered body 40 formed by firing the laminated body 30. A receiving pad 14 for flip-chip mounting is formed on the outer surface of the via conductor 13 formed on the first outermost ceramic green sheet 21 for the outermost layer. An inner layer wiring pattern 12 is formed between the first outer ceramic green sheet 21, the inner ceramic green sheet 22, and the second outer ceramic green sheet 23 of each ceramic green sheet before firing, and the inner layer of each layer is formed. The wiring pattern 12 and the outer wiring pattern 11 are connected by a via conductor 13.
【０００８】次いで、図２（Ａ）〜（Ｇ）を参照して第
１の実施の形態に係るフリップチップ用セラミック多層
基板の製造方法について説明する。先ず、図２（Ａ）に
示すように、第１工程において、８００〜１０００℃で
焼結可能な複数枚のセラミックグリーンシートの内の第
１の外層用セラミックグリーンシート２１を準備する。
その前に、このセラミックグリーンシートは、ＣａＯ−
Ａｌ2 Ｏ3 −ＳｉＯ2 −Ｂ2 Ｏ3 系ガラス５０〜６５重
量％（好ましくは６０重量％）とＡｌ2 Ｏ3 ５０〜３５
重量％（好ましくは４０重量％）からなるセラミック粉
末にバインダー、溶剤及び可塑材を添加して混合し、ド
クターブレード法等で所望の厚みのシート状にし、所望
の大きさに切断して形成している。そして、第１の外層
用セラミックグリーンシート２１には表面に回路を形成
するためのＡｇ系の導体ペーストで外層配線導体パター
ン２４をスクリーン印刷で形成している。Next, a method of manufacturing the flip-chip ceramic multilayer substrate according to the first embodiment will be described with reference to FIGS. First, as shown in FIG. 2A, in a first step, a first outer layer ceramic green sheet 21 of a plurality of ceramic green sheets sinterable at 800 to 1000 ° C. is prepared.
Before that, this ceramic green sheet
Al 2 O 3 -SiO 2 -B 2 O 3 based glass 50-65 wt% (preferably 60 wt%) and Al 2 O 3 50~35
A binder, a solvent and a plasticizer are added to a ceramic powder consisting of 50% by weight (preferably 40% by weight), mixed, formed into a sheet having a desired thickness by a doctor blade method or the like, and cut into a desired size to form a sheet. ing. The outer wiring conductor pattern 24 is formed on the first outer layer ceramic green sheet 21 by screen printing using an Ag-based conductor paste for forming a circuit on the surface.
【０００９】次に、図２（Ｂ）に示すように、第２工程
において、セラミックグリーンシートの焼結温度である
８００〜１０００℃では焼結しない未焼結シートを準備
する。この未焼結シートは、ガラス分を含まないアルミ
ナ粉末のみにバインダー、溶剤及び可塑材を添加して混
合し、ドクターブレード法等で所望の厚みのシート状に
し、所望の大きさに切断して第１の未焼結シート２５を
形成している。この第１の未焼結シート２５を外層配線
導体パターン２４が形成された第１の外層用セラミック
グリーンシート２１の表面に重ね合わせ、温度１００
℃、圧力５０ｋｇ／ｃｍ2 で加熱圧着して積層してい
る。Next, as shown in FIG. 2B, in a second step, an unsintered sheet which is not sintered at a sintering temperature of 800 to 1000 ° C. of the ceramic green sheet is prepared. This unsintered sheet is prepared by adding a binder, a solvent and a plasticizer only to alumina powder containing no glass component, mixing the mixture, forming a sheet having a desired thickness by a doctor blade method or the like, and cutting the sheet into a desired size. A first green sheet 25 is formed. The first unsintered sheet 25 is superimposed on the surface of the first outer ceramic green sheet 21 on which the outer wiring conductor pattern 24 is formed.
The layers are laminated by thermocompression bonding at a temperature of 50 ° C. and pressure of 50 kg / cm 2 .
【００１０】この第１の未焼結シート２５の表面には、
樹脂シート２６が貼着しており、第１の外層用セラミッ
クグリーンシート２１と第１の未焼結シート２５及び樹
脂シート２６からなる接合体２０を形成する。樹脂シー
ト２６は、例えば、未焼結シートをドクターブレード法
で形成する時に使用されるポリエステルフィルム等から
なるシートをそのまま樹脂シート２６に利用したり、未
焼結シートの上に改めて接着剤付きポリエステルフィル
ム等の樹脂フィルムをローラー等を用いて第１の未焼結
シート２５の表面に貼着される。On the surface of the first unsintered sheet 25,
The resin sheet 26 is adhered to form a joined body 20 including the first ceramic green sheet 21 for the outer layer, the first green sheet 25 and the resin sheet 26. As the resin sheet 26, for example, a sheet made of a polyester film or the like used when forming an unsintered sheet by the doctor blade method can be used as it is as the resin sheet 26, or a polyester with an adhesive can be newly placed on the unsintered sheet. A resin film such as a film is adhered to the surface of the first green sheet 25 using a roller or the like.
【００１１】次に、図２（Ｃ）に示すように、第３工程
において、接合体２０に金型プレスやＮＣマシーン等を
使用してスルーホール２７を穿設する。好ましくは樹脂
シート２６の側からスルーホール２７を穿設することで
樹脂シート２６が第１の未焼結シート２５から剥がれる
のを防止できる。このスルーホール２７内には、樹脂シ
ート２６の側からＡｇ系の導体ペーストをスクリーン印
刷機等で充填してビア２８を形成している。Next, as shown in FIG. 2C, in a third step, a through hole 27 is formed in the joined body 20 by using a die press or an NC machine. Preferably, the through hole 27 is formed from the side of the resin sheet 26 to prevent the resin sheet 26 from peeling off from the first green sheet 25. The via holes 28 are formed in the through holes 27 by filling an Ag-based conductor paste from the resin sheet 26 side with a screen printing machine or the like.
【００１２】次に、図２（Ｄ）に示すように、第４工程
において、接合体２０から樹脂シート２６を剥離する。Next, as shown in FIG. 2D, in a fourth step, the resin sheet 26 is peeled from the joined body 20.
【００１３】次に、図２（Ｅ）に示すように、第５工程
において、樹脂シート２６を除去した接合体２０と、内
層配線導体パターン２９及びビア２８が形成されている
内層用セラミックグリーンシート２２と、この内層用セ
ラミックグリーンシート２２を挟んで第１の外層用セラ
ミックグリーンシート２１に対向する位置に内層配線導
体パターン２９、外層配線導体パターン２４やビア２８
が形成されている第２の外層用セラミックグリーンシー
ト２３を重ね合わせ、更に、この第２の外層用セラミッ
クグリーンシート２３の外表面には、第２の未焼結シー
ト３１を重ね合わせ、温度１００℃、圧力５０ｋｇ／ｃ
ｍ2 で加熱圧着し、積層体３０を形成している。Next, as shown in FIG. 2E, in a fifth step, the joined body 20 from which the resin sheet 26 has been removed, and the inner-layer ceramic green sheet on which the inner-layer wiring conductor pattern 29 and the via 28 have been formed. 22 and an inner wiring conductor pattern 29, an outer wiring conductor pattern 24 and a via 28 at positions facing the first outer ceramic green sheet 21 with the inner ceramic green sheet 22 therebetween.
Are formed, and a second unsintered sheet 31 is superimposed on the outer surface of the second outer ceramic green sheet 23 at a temperature of 100. ° C, pressure 50kg / c
The laminate 30 is formed by thermocompression bonding at m 2 .
【００１４】次に、図２（Ｆ）に示すように、第６工程
において、積層体３０の上、下面に金属や耐火物からな
る押え治具をあてがい、荷重１０Ｋｇ／ｃｍ2 を掛けな
がら、温度１０００℃以下で加圧焼成する。これによっ
て、セラミックグリーンシートが焼結し、バインダー、
溶剤及び可塑材が無くなった第１及び第２の未焼結シー
ト２５、３１を上下面に有する焼結体４０が形成され
る。この加圧焼成によって、第１の外層用セラミックグ
リーンシート２１、第２の外層用セラミックグリーンシ
ート２３のそれぞれの表面に設けられた外層配線導体パ
ターン２４が焼成されて外層配線パターン１１を形成
し、内層用セラミックグリーンシート２２、第２の外層
用セラミックグリーンシート２３に設けられた内層配線
導体パターン２９が焼成されて内層配線パターン１２が
形成されても、第１及び第２の未焼結シート２５、３１
の拘束により焼結体４０の上下の外表面の平坦性を維持
することができる。なお、フリップチップ接続端子用や
上下層導通用のビア２８も焼成されてビア導体１３を形
成する。また、第１及び第２の未焼結シート２５、３１
の拘束により焼結体４０は、平面方向の収縮は発生しな
いが、厚み方向の収縮は発生する。そして、焼結体４０
から第１及び第２の未焼結シート２５、３１を除去す
る。焼成された第１及び第２の未焼結シート２５、３１
はバインダー、溶剤及び可塑材が無くなった状態である
ので、アルミナ紛のみであり、焼結体４０の外表面に若
干のアルミナ紛の付着を残して、殆どは簡単に剥離除去
できる。Next, as shown in FIG. 2 (F), in a sixth step, a holding jig made of metal or refractory is applied to the upper and lower surfaces of the laminate 30 while applying a load of 10 kg / cm 2 . Pressure baking is performed at a temperature of 1000 ° C. or less. As a result, the ceramic green sheet is sintered, and the binder,
The sintered body 40 having the first and second unsintered sheets 25 and 31 without the solvent and the plasticizer on the upper and lower surfaces is formed. By this firing, the outer wiring conductor pattern 24 provided on each surface of the first outer layer ceramic green sheet 21 and the second outer layer ceramic green sheet 23 is fired to form the outer layer wiring pattern 11. Even if the inner-layer wiring pattern 12 provided on the inner-layer ceramic green sheet 22 and the second outer-layer ceramic green sheet 23 is fired to form the inner-layer wiring pattern 12, the first and second unsintered sheets 25 are formed. , 31
, The flatness of the upper and lower outer surfaces of the sintered body 40 can be maintained. The via 28 for the flip chip connection terminal and the upper and lower layer conduction is also baked to form the via conductor 13. In addition, the first and second green sheets 25, 31
The sintered body 40 does not shrink in the plane direction due to the constraint, but shrinks in the thickness direction. Then, the sintered body 40
The first and second green sheets 25 and 31 are removed from the above. Fired first and second green sheets 25, 31
Is a state in which the binder, the solvent, and the plasticizer have been removed, so that only the alumina powder is used, and most of the sintered body 40 can be easily peeled and removed with some adhesion of the alumina powder to the outer surface.
【００１５】次に、図２（Ｇ）に示すように、第７工程
において、焼結体４０の外表面にガラスビーズ等のブラ
スト材を使用してブラスト処理を施し、外表面に付着し
ているアルミナ紛を除去し、また、ブラスト処理によっ
て外表面に露出しているビア導体１３の表面を研削して
平坦に形成してフリップチップ接合用の受けパッド１４
を形成し、フリップチップ用セラミック多層基板１０を
得ている。Next, as shown in FIG. 2 (G), in a seventh step, the outer surface of the sintered body 40 is subjected to blasting using a blast material such as glass beads, and adhered to the outer surface. Alumina powder is removed, and the surface of the via conductor 13 exposed on the outer surface is blasted to form a flat surface by grinding, and the receiving pad 14 for flip chip bonding is formed.
Is formed to obtain the ceramic multilayer substrate 10 for flip chip.
【００１６】なお、本実施の形態では、フリップチップ
用セラミック多層基板１０を３層のセラミックグリーン
シート２１〜２３で形成したが、この層数は限定される
ものではなく、２層又は４層以上であってもよい。ま
た、第１の外層用セラミックグリーンシート２１、第２
の外層用セラミックグリーンシート２３のそれぞれの表
面に設けられた外層配線導体パターン２４はセラミック
グリーンシートと同時焼結して外層配線パターン１１を
形成しているが、セラミックグリーンシートを焼結後に
外層配線パターン２４をスクリーン印刷で形成し、焼成
して外層配線パターン１１を形成してもよい。更に、セ
ラミックグリーンシートの材料として、ＣａＯ−Ａｌ2
Ｏ3 −ＳｉＯ2−Ｂ2 Ｏ3 系ガラスとＡｌ2 Ｏ3 との混
合物以外に、ＭｇＯ−Ａｌ2 Ｏ3 −ＳｉＯ2 −Ｂ2 Ｏ3
系ガラスとＡｌ2 Ｏ3 との混合物、ＳｉＯ2 −Ｂ2 Ｏ3
系ガラスとＡｌ2 Ｏ3 との混合物、ＰｂＯ−ＳｉＯ2 −
Ｂ2 Ｏ3 系ガラスとＡｌ2 Ｏ3 との混合物、コージェラ
イト系結晶化ガラス等のセラミック材料を用いてもよ
い。In the present embodiment, the ceramic multilayer substrate 10 for flip chips is formed of three ceramic green sheets 21 to 23. However, the number of layers is not limited, and two or four or more ceramic green sheets are used. It may be. The first outer layer ceramic green sheet 21 and the second
The outer-layer wiring conductor pattern 24 provided on each surface of the outer-layer ceramic green sheet 23 is simultaneously sintered with the ceramic green sheet to form the outer-layer wiring pattern 11. The pattern 24 may be formed by screen printing and fired to form the outer wiring pattern 11. Further, as a material for the ceramic green sheet, CaO-Al 2
In addition to the mixture of O 3 —SiO 2 —B 2 O 3 system glass and Al 2 O 3 , MgO—Al 2 O 3 —SiO 2 —B 2 O 3
Mixture of system glass and Al 2 O 3 , SiO 2 -B 2 O 3
Mixture of system glass and Al 2 O 3, PbO-SiO 2 -
A ceramic material such as a mixture of B 2 O 3 -based glass and Al 2 O 3 or a cordierite-based crystallized glass may be used.
【００１７】次いで、図３（Ａ）〜（Ｆ）を参照して第
２の実施の形態に係るフリップチップ用セラミック多層
基板の製造方法について説明する。なお、前述の第１の
実施の形態に係るフリップチップ用セラミック多層基板
の製造方法の説明に使用した図の符号と同じ箇所につい
ては、同じ符号を用いる。先ず、図３（Ａ）に示すよう
に、第１工程において、前述の第１の実施の形態に係る
フリップチップ用セラミック多層基板の製造方法の場合
と同様に、８００〜１０００℃で焼結可能な複数枚のセ
ラミックグリーンシート２１〜２３の内の第１の外層用
セラミックグリーンシート２１を準備し、その表面に回
路を形成するためのＡｇ系の導体ペーストで外層配線導
体パターン２４をスクリーン印刷で形成している。Next, a method of manufacturing a flip-chip ceramic multilayer substrate according to a second embodiment will be described with reference to FIGS. Note that the same reference numerals are used for the same portions as those in the drawings used for describing the method for manufacturing the flip-chip ceramic multilayer substrate according to the first embodiment. First, as shown in FIG. 3A, in the first step, sintering can be performed at 800 to 1000 ° C. in the same manner as in the method of manufacturing the flip-chip ceramic multilayer substrate according to the first embodiment. A first outer layer ceramic green sheet 21 of a plurality of ceramic green sheets 21 to 23 is prepared, and an outer layer wiring conductor pattern 24 is screen-printed with an Ag-based conductor paste for forming a circuit on the surface thereof. Has formed.
【００１８】次に、図３（Ｂ）に示すように、第２工程
において、８００〜１０００℃で焼結するセラミックグ
リーンシート２１〜２３の焼結温度では焼結しない第１
の未焼結シート２５を準備し、この第１の未焼結シート
２５を外層配線導体パターン２４が形成された第１の外
層用セラミックグリーンシート２１の表面に重ね合わ
せ、温度１００℃、圧力５０ｋｇ／ｃｍ2 で加熱圧着し
て積層し、結合体２０Ａを形成している。Next, as shown in FIG. 3 (B), in the second step, the first non-sintered ceramic green sheets 21 to 23 which are sintered at 800 to 1000 ° C.
Is prepared, and the first unsintered sheet 25 is superimposed on the surface of the first outer ceramic green sheet 21 on which the outer wiring conductor pattern 24 is formed, and the temperature is 100 ° C. and the pressure is 50 kg. / Cm 2 to form a bonded body 20A.
【００１９】次に、図３（Ｃ）に示すように、第３工程
において、結合体２０Ａに金型プレスやＮＣマシーン等
を使用してスルーホール２７を穿設する。このスルーホ
ール２７内には、第１の未焼結シート２５の側からＡｇ
系の導体ペーストをスクリーン印刷機等で充填してビア
２８を形成している。Next, as shown in FIG. 3C, in a third step, a through hole 27 is formed in the combined body 20A by using a die press, an NC machine, or the like. In the through hole 27, Ag from the side of the first unsintered sheet 25
The via 28 is formed by filling a conductive paste of a system with a screen printing machine or the like.
【００２０】次に、図３（Ｄ）に示すように、第４工程
において、結合体２０Ａと、内層配線導体パターン２９
及びビア２８が形成されている内層用セラミックグリー
ンシート２２と、この内層用セラミックグリーンシート
２２を挟んで第１の外層用セラミックグリーンシート２
１に対向する位置にある内層配線導体パターン２９やビ
ア２８が形成されている第２の外層用セラミックグリー
ンシート２３と、この第２の外層用セラミックグリーン
シート２３の外表面に第２の未焼結シート３１を重ね合
わせ、更に、結合体２０Ａの第１の未焼結シート２５の
表面側に第３の未焼結シート３２を重ね合わせ、温度１
００℃、圧力５０ｋｇ／ｃｍ2 で加熱圧着し、積層体３
０Ａを形成している。Next, as shown in FIG. 3D, in a fourth step, the combined body 20A and the inner layer wiring conductor pattern 29 are formed.
And an inner ceramic green sheet 22 having vias 28 formed therein, and a first outer ceramic green sheet 2 sandwiching the inner ceramic green sheet 22.
The second ceramic green sheet 23 for the outer layer on which the inner wiring conductor pattern 29 and the via 28 are formed at the position facing the first ceramic green sheet 23, and the second unfired ceramic green sheet 23 on the outer surface of the second ceramic green sheet 23 for the outer layer. The sintering sheet 31 is overlapped, and further, the third unsintered sheet 32 is overlapped on the surface side of the first unsintered sheet 25 of the combined body 20A.
Thermocompression bonding at a temperature of 00 ° C. and a pressure of 50 kg / cm 2 ,
0A is formed.
【００２１】次に、図３（Ｅ）に示すように、第５工程
において、前述の第１の実施の形態に係るフリップチッ
プ用セラミック多層基板の製造方法の場合と同様に、積
層体３０Ａの上面と下面に金属や耐火物からなる押え治
具をあてがい、荷重１０Ｋｇ／ｃｍ2 を掛けながら、温
度１０００℃以下で加圧焼成する。これによって、セラ
ミックグリーンシート２１〜２３が焼結し、バインダ
ー、溶剤及び可塑材が無くなった第１、第２及び第３の
未焼結シート２５、３１、３２を上下面に有する焼結体
４０Ａが形成される。この加圧焼成によって、外層配線
導体パターン２４が焼成されて外層配線パターン１１
を、内層配線導体パターン２９が焼成されて内層配線パ
ターン１２が形成されても、第１、第２及び第３の未焼
結シート２５、３１、３２の拘束により焼結体４０Ａの
上下の外表面の平坦性を維持することができる。なお、
ビア２８も焼成されてビア導体１３を形成する。そし
て、焼結体４０Ａから第１、第２及び第３の未焼結シー
ト２５、３１、３２を除去する。焼成された第１、第２
及び第３の未焼結シート２５、３１、３２はバインダ
ー、溶剤及び可塑材が無くなった状態であるので、アル
ミナ紛のみであり、焼結体４０Ａの外表面に若干のアル
ミナ紛の付着を残して、殆どは簡単に剥離除去すること
ができる。Next, as shown in FIG. 3 (E), in the fifth step, as in the case of the method of manufacturing the flip-chip ceramic multilayer substrate according to the above-described first embodiment, the laminated body 30A is formed. A pressing jig made of a metal or a refractory is applied to the upper and lower surfaces, and pressure baking is performed at a temperature of 1000 ° C. or less while applying a load of 10 kg / cm 2 . Thereby, the ceramic green sheets 21 to 23 are sintered, and the sintered body 40A having the first, second and third unsintered sheets 25, 31, and 32 from which the binder, the solvent, and the plastic material have been removed is provided on the upper and lower surfaces. Is formed. By this pressure baking, the outer layer wiring conductor pattern 24 is baked to form the outer layer wiring pattern 11.
Even when the inner wiring pattern 12 is formed by firing the inner wiring conductor pattern 29, the upper, lower, upper and lower portions of the sintered body 40A are restrained by the first, second and third unsintered sheets 25, 31, 32. The flatness of the surface can be maintained. In addition,
The via 28 is also fired to form the via conductor 13. Then, the first, second and third unsintered sheets 25, 31, 32 are removed from the sintered body 40A. First and second fired
And since the third unsintered sheets 25, 31, 32 are in a state where the binder, the solvent and the plasticizer have been removed, they are only the alumina powder, leaving some adhesion of the alumina powder on the outer surface of the sintered body 40A. Most can be easily peeled off.
【００２２】次に、図３（Ｆ）に示すように、第６工程
において、前述の第１の実施の形態に係るフリップチッ
プ用セラミック多層基板の製造方法の場合と同様に、焼
結体４０Ａの外表面にガラスビーズ等のブラスト材を使
用してブラスト処理、及び、バフ研磨等の表面処理を施
し、外表面に付着しているアルミナ紛を除去し、フリッ
プチップ用セラミック多層基板１０を得ている。また、
ブラスト処理によって外表面に露出しているビア導体１
３の表面を研削して平坦に形成してフリップチップ接合
用の受けパッド１４を形成している。なお、図４に示す
ように、受けパッド１４の高さは、第１の未焼結シート
２５の厚みｄをコントロールすることで調整することが
可能である。すなわち、第１の未焼結シート２５の厚み
をコントロール（薄く）して受けパッド１４の高さを調
整（低く）し、受けパッド１４の高さを最適な状態にし
ている。そして、第３の未焼結シート３２の厚みＤをコ
ントロール（厚く）して焼成収縮を抑えるようにしてい
る。Next, as shown in FIG. 3 (F), in the sixth step, the sintered body 40A is formed in the same manner as in the method of manufacturing the flip-chip ceramic multilayer substrate according to the first embodiment. Blasting using a blasting material such as glass beads on the outer surface and surface treatment such as buffing are performed to remove alumina powder adhering to the outer surface to obtain a ceramic multilayer substrate 10 for flip chip. ing. Also,
Via conductor 1 exposed on the outer surface by blasting
The receiving pad 14 for flip-chip bonding is formed by grinding and flattening the surface of No.3. In addition, as shown in FIG. 4, the height of the receiving pad 14 can be adjusted by controlling the thickness d of the first green sheet 25. That is, the height of the receiving pad 14 is adjusted (lower) by controlling (thinning) the thickness of the first unsintered sheet 25, and the height of the receiving pad 14 is kept in an optimum state. The thickness D of the third unsintered sheet 32 is controlled (increased) to suppress shrinkage during firing.
【００２３】なお、前述の第１の実施の形態に係るフリ
ップチップ用セラミック多層基板の製造方法の場合と同
様に、本実施の形態でも、フリップチップ用セラミック
多層基板１０を３層のセラミックグリーンシート２１〜
２３で形成したが、この層数は限定されるものではな
く、２層又は４層以上であってもよい。また、第１の外
層用セラミックグリーンシート２１、第２の外層用セラ
ミックグリーンシート２３のそれぞれの表面に設けられ
た外層配線導体パターン２４はセラミックグリーンシー
トと同時焼結して外層配線パターン１１を形成している
が、セラミックグリーンシートを焼結後に外層配線パタ
ーン２４をスクリーン印刷で形成し、焼成して外層配線
パターン１１を形成してもよい。更に、セラミックグリ
ーンシートの材料として、ＣａＯ−Ａｌ2 Ｏ3 −ＳｉＯ
2−Ｂ2 Ｏ3 系ガラスとＡｌ2 Ｏ3 との混合物以外に、
ＭｇＯ−Ａｌ2 Ｏ3 −ＳｉＯ2 −Ｂ2 Ｏ3 系ガラスとＡ
ｌ2 Ｏ3 との混合物、ＳｉＯ2 −Ｂ2 Ｏ3 系ガラスとＡ
ｌ2 Ｏ3 との混合物、ＰｂＯ−ＳｉＯ2 −Ｂ2 Ｏ3 系ガ
ラスとＡｌ2 Ｏ3 との混合物、コージェライト系結晶化
ガラス等のセラミック材料を用いてもよい。As in the case of the method of manufacturing the flip-chip ceramic multilayer substrate according to the above-described first embodiment, in the present embodiment, the flip-chip ceramic multilayer substrate 10 is formed of a three-layer ceramic green sheet. 21-
Although formed with 23, the number of layers is not limited and may be two or four or more. The outer wiring conductor patterns 24 provided on the surfaces of the first outer layer ceramic green sheet 21 and the second outer layer ceramic green sheet 23 are simultaneously sintered with the ceramic green sheets to form the outer layer wiring pattern 11. However, the outer layer wiring pattern 24 may be formed by screen printing after sintering the ceramic green sheet and then fired to form the outer layer wiring pattern 11. Further, as a material of the ceramic green sheet, CaO—Al 2 O 3 —SiO
Besides a mixture of 2 -B 2 O 3 -based glass and Al 2 O 3,
MgO-Al 2 O 3 -SiO 2 -B 2 O 3 based glass and A
a mixture of l 2 O 3, SiO 2 -B 2 O 3 based glass and A
a mixture of l 2 O 3, a mixture of PbO-SiO 2 -B 2 O 3 based glass and Al 2 O 3, may be a ceramic material such as cordierite based crystallized glass.
【００２４】[0024]
【発明の効果】請求項１記載のフリップチップ用セラミ
ック多層基板の製造方法においては、焼結温度が８００
〜１０００℃である複数枚のセラミックグリーンシート
の内のフリップチップが実装される第１の外層用セラミ
ックグリーンシートに外層配線導体パターンを形成する
第１工程と、外層配線導体パターンが形成された側の表
面上にセラミックグリーンシートの焼結温度では焼結し
ない第１の未焼結シート及び第１の未焼結シート上に樹
脂シートを有する結合体形成する第２工程と、接合体に
スルーホールを穿設し、スルーホール内に樹脂シート側
から導体ペーストを充填し、ビアを形成する第３工程
と、接合体から樹脂シートを剥離する第４工程と、樹脂
シートを剥離した接合体と、内層配線導体パターン及び
ビアを有する内層用セラミックグリーンシートと、内層
用セラミックグリーンシートを挟んで第１の外層用セラ
ミックグリーンシートに対向する位置に第２の外層用セ
ラミックグリーンシートを配設し、しかも第２の外層用
セラミックグリーンシートの外表面には第２の未焼結シ
ートを重ね合わせ、加熱圧着して積層し、積層体を形成
する第５工程と、セラミックグリーンシートの焼結温度
で積層体を加圧しながら焼成し、焼結体を形成し、焼結
体から第１及び第２の未焼結シートを剥離する第６工程
と、焼結体の表面をブラスト処理する第７工程とを有す
るので、ビアをフリップチップ実装用の受けパッドに利
用することが可能となり、半導体素子の高密度化に対応
でき、基板及びフリップチップ実装用の受けパッドの表
面が平坦で実装作業効率を上げることができる。また、
受けパッドをビアで形成するので基板焼成後に印刷して
形成するような場合に発生するスクリーン印刷版の伸び
縮みや印刷厚みのばらつきは起こらず、フリップチップ
が容易に実装できる。According to the first aspect of the present invention, the sintering temperature is 800.
A first step of forming an outer-layer wiring conductor pattern on a first outer-layer ceramic green sheet on which a flip chip is mounted out of a plurality of ceramic green sheets at a temperature of up to 1000 ° C., and a side on which the outer-layer wiring conductor pattern is formed Forming a first unsintered sheet that does not sinter at the sintering temperature of the ceramic green sheet on the surface of the ceramic sheet and a combined body having a resin sheet on the first unsintered sheet; A third step of forming a via by filling the through hole with a conductive paste from the resin sheet side from the resin sheet side, a fourth step of peeling the resin sheet from the bonded body, and a bonded body peeling the resin sheet, An inner-layer ceramic green sheet having an inner-layer wiring conductor pattern and a via; and a first outer-layer ceramic green sheet sandwiching the inner-layer ceramic green sheet. A second outer-layer ceramic green sheet is disposed at a position facing the second ceramic layer, and a second unsintered sheet is superimposed on the outer surface of the second outer-layer ceramic green sheet and laminated by heating and pressing. A fifth step of forming a laminate, and sintering while pressing the laminate at the sintering temperature of the ceramic green sheet to form a sintered body, and peeling the first and second green sheets from the sintered body And the seventh step of blasting the surface of the sintered body, the via can be used as a receiving pad for flip-chip mounting, and it is possible to cope with a high density of semiconductor elements, The surfaces of the substrate and the receiving pad for flip-chip mounting are flat, and the mounting work efficiency can be increased. Also,
Since the receiving pad is formed by the via, the expansion and contraction of the screen printing plate and the variation in the printing thickness which occur when the printing is performed after the substrate is fired do not occur, and the flip chip can be easily mounted.
【００２５】請求項２記載のフリップチップ用セラミッ
ク多層基板の製造方法においては、焼結温度が８００〜
１０００℃である複数枚のセラミックグリーンシートの
内のフリップチップが実装される第１の外層用セラミッ
クグリーンシートに外層配線導体パターンを形成する第
１工程と、外層配線導体パターンが形成された側の表面
上にセラミックグリーンシートの焼結温度では焼結しな
い第１の未焼結シートを積層し、結合体を形成する第２
工程と、結合体にスルーホールを穿設し、スルーホール
内に第１の未焼結シート側から導体ペーストを充填し、
ビアホールを形成する第３工程と、第１の未焼結シート
の表面上に第３の未焼結シートを配設する結合体と、内
層配線導体パターン及びビアホールを有する内層用セラ
ミックグリーンシートと、内層用セラミックグリーンシ
ートを挟んで第１の外層用セラミックグリーンシートに
対向する位置に第２の外層用セラミックグリーンシート
を配設し、しかも第２の外層用セラミックグリーンシー
トの外表面には第２の未焼結シートを重ね合わせ、加熱
圧着して積層し、積層体を形成する第４工程と、セラミ
ックグリーンシートの焼結温度で積層体を加圧しながら
焼成し、焼結体を形成し、焼結体から第１、第２及び第
３の未焼結シートを剥離する第５工程と、焼結体の表面
をブラスト処理する第６工程とを有するので、ビアをフ
リップチップ実装用の受けパッドに利用することが可能
となり、半導体素子の高密度化に対応でき、ビア形成段
階における導体ペースト充填時の印刷ずれによる導体ペ
ースト付着はなく、ビアの表面のへこみの発生も起こら
ず、実装作業効率を上げることができる。また、フリッ
プチップ実装用の受けパッドをビアで形成するので基板
焼成後の印刷時に発生するスクリーン印刷版の伸び縮み
や印刷厚みのばらつきは起こらず、受けパッドの表面が
平坦化され、高密度化されたフリップチップを容易に実
装することができる。更に、未焼結シートの厚みのコン
トロールによって、フリップチップ実装用の受けパッド
の高さを精度よく形成することができる。According to a second aspect of the present invention, there is provided a method for manufacturing a multilayer ceramic substrate for flip chips, wherein the sintering temperature is 800-800.
A first step of forming an outer-layer wiring conductor pattern on a first outer-layer ceramic green sheet on which a flip chip of a plurality of ceramic green sheets at 1000 ° C. is mounted; A second green sheet, which is not sintered at the sintering temperature of the ceramic green sheet, is laminated on the surface to form a combined body.
Step and drilling a through hole in the combined body, filling the through hole with the conductive paste from the first green sheet side,
A third step of forming a via hole, a combined body having a third green sheet disposed on a surface of the first green sheet, and an inner layer ceramic green sheet having an inner wiring conductor pattern and a via hole; A second outer-layer ceramic green sheet is disposed at a position facing the first outer-layer ceramic green sheet with the inner-layer ceramic green sheet interposed therebetween, and a second outer-layer ceramic green sheet is provided on the outer surface of the second outer-layer ceramic green sheet. The unsintered sheets are stacked and laminated by heating and pressing to form a laminate, and firing while pressing the laminate at the sintering temperature of the ceramic green sheet to form a sintered body, Since the fifth step of separating the first, second and third unsintered sheets from the sintered body and the sixth step of blasting the surface of the sintered body are included, the vias are flip-chip mounted. It can be used for receiving pads of semiconductor devices, it can respond to the high density of semiconductor elements, there is no conductor paste adhesion due to printing misalignment at the time of filling the conductor paste in the via formation stage, no dent on the surface of the via occurs, Mounting work efficiency can be improved. Also, since the receiving pad for flip chip mounting is formed with vias, there is no expansion or contraction of the screen printing plate or variation in printing thickness that occurs during printing after firing the substrate, the surface of the receiving pad is flattened, and the density is increased The flip chip thus mounted can be easily mounted. Further, by controlling the thickness of the green sheet, the height of the receiving pad for flip chip mounting can be accurately formed.
【図１】本発明の第１の実施の形態に係るフリップチッ
プ用セラミック多層基板の製造方法で形成したフリップ
チップ用セラミック多層基板の断面図である。FIG. 1 is a cross-sectional view of a flip-chip ceramic multilayer substrate formed by a method for manufacturing a flip-chip ceramic multilayer substrate according to a first embodiment of the present invention.
【図２】（Ａ）〜（Ｇ）はそれぞれ同フリップチップ用
セラミック多層基板の製造方法の説明図である。FIGS. 2A to 2G are diagrams illustrating a method of manufacturing the flip-chip ceramic multilayer substrate.
【図３】（Ａ）〜（Ｆ）は本発明の第２の実施の形態に
係るフリップチップ用セラミック多層基板の製造方法の
説明図である。FIGS. 3A to 3F are diagrams illustrating a method for manufacturing a flip-chip ceramic multilayer substrate according to a second embodiment of the present invention.
【図４】同フリップチップ用セラミック多層基板の受け
パッドの説明図である。FIG. 4 is an explanatory view of a receiving pad of the flip-chip ceramic multilayer substrate.
【図５】従来のフリップチップ用セラミック多層基板の
断面図である。FIG. 5 is a cross-sectional view of a conventional ceramic multilayer substrate for flip chips.
１０：フリップチップ用セラミック多層基板、１１：外
層配線パターン、１２：内層配線パターン、１３：ビア
導体、１４：受けパッド、２０：接合体、２０Ａ：結合
体、２１：第１の外層用セラミックグリーンシート、２
２：内層用セラミックグリーンシート、２３：第２の外
層用セラミックグリーンシート、２４：外層配線導体パ
ターン、２５：第１の未焼結シート、２６：樹脂シー
ト、２７：スルーホール、２８：ビア、２９：内層配線
導体パターン、３０、３０Ａ：積層体、３１：第２の未
焼結シート、３２：第３の未焼結シート、４０、４０
Ａ：焼結体、Ｄ、ｄ：未焼結シートの厚み10: ceramic multilayer substrate for flip chip, 11: outer wiring pattern, 12: inner wiring pattern, 13: via conductor, 14: receiving pad, 20: joined body, 20A: combined body, 21: first ceramic green for outer layer Seat, 2
2: ceramic green sheet for inner layer, 23: second ceramic green sheet for outer layer, 24: outer layer wiring conductor pattern, 25: first unsintered sheet, 26: resin sheet, 27: through hole, 28: via, 29: inner layer wiring conductor pattern, 30, 30A: laminate, 31: second green sheet, 32: third green sheet, 40, 40
A: sintered body, D, d: thickness of green sheet
Claims (2)
フリップチップと接続するためのパッドを有するフリッ
プチップ用セラミック多層基板の製造方法において、焼
結温度が８００〜１０００℃である複数枚のセラミック
グリーンシートの内の前記フリップチップが実装される
第１の外層用セラミックグリーンシートに外層配線導体
パターンを形成する第１工程と、前記外層配線導体パタ
ーンが形成された側の表面上に前記セラミックグリーン
シートの焼結温度では焼結しない第１の未焼結シート及
び該第１の未焼結シート上に樹脂シートを有する接合体
を形成する第２工程と、前記接合体にスルーホールを穿
設し、該スルーホール内に前記樹脂シート側から導体ペ
ーストを充填し、ビアを形成する第３工程と、前記接合
体から前記樹脂シートを剥離する第４工程と、前記樹脂
シートを剥離した前記接合体と、内層配線導体パターン
及びビアを有する内層用セラミックグリーンシートと、
該内層用セラミックグリーンシートを挟んで前記第１の
外層用セラミックグリーンシートに対向する位置に第２
の外層用セラミックグリーンシートを配設し、しかも該
第２の外層用セラミックグリーンシートの外表面には第
２の未焼結シートを重ね合わせ、加熱圧着して積層し、
積層体を形成する第５工程と、前記セラミックグリーン
シートの焼結温度で前記積層体を加圧しながら焼成し、
焼結体を形成し、前記焼結体から前記第１及び第２の未
焼結シートを剥離する第６工程と、前記焼結体の表面を
ブラスト処理する第７工程とを有することを特徴とする
フリップチップ用セラミック多層基板の製造方法。1. A method comprising: forming on a surface of a ceramic multilayer substrate;
In the method for manufacturing a flip-chip ceramic multilayer substrate having pads for connection with the flip-chip, a first method in which the flip-chip is mounted out of a plurality of ceramic green sheets having a sintering temperature of 800 to 1000 ° C. A first step of forming an outer-layer wiring conductor pattern on the outer-layer ceramic green sheet, and a first non-sintering step on the surface on the side on which the outer-layer wiring conductor pattern is formed, which is not sintered at the sintering temperature of the ceramic green sheet A second step of forming a sheet and a joined body having a resin sheet on the first unsintered sheet; and forming a through-hole in the joined body, and applying a conductive paste into the through-hole from the resin sheet side. A third step of filling and forming a via, a fourth step of peeling the resin sheet from the joined body, and peeling the resin sheet Serial and conjugate, and inner ceramic green sheets having the inner layer conductor patterns and via,
The second ceramic green sheet for the outer layer is sandwiched between the second ceramic green sheet for the outer layer and the second
The ceramic green sheet for the outer layer is disposed, and a second green sheet is laminated on the outer surface of the second ceramic green sheet for the outer layer, and is heat-pressed and laminated.
A fifth step of forming a laminate, and firing the laminate while pressing at a sintering temperature of the ceramic green sheet;
A sixth step of forming a sintered body and separating the first and second green sheets from the sintered body; and a seventh step of blasting the surface of the sintered body. A method for manufacturing a flip-chip ceramic multilayer substrate.
フリップチップと接続するためのパッドを有するフリッ
プチップ用セラミック多層基板の製造方法において、焼
結温度が８００〜１０００℃である複数枚のセラミック
グリーンシートの内の前記フリップチップが実装される
第１の外層用セラミックグリーンシートに外層配線導体
パターンを形成する第１工程と、前記外層配線導体パタ
ーンが形成された側の表面上に前記セラミックグリーン
シートの焼結温度では焼結しない第１の未焼結シートを
積層し、結合体を形成する第２工程と、前記結合体にス
ルーホールを穿設し、該スルーホール内に前記第１の未
焼結シート側から導体ペーストを充填し、ビアを形成す
る第３工程と、前記第１の未焼結シートの表面上に第３
の未焼結シートを配設する前記結合体と、内層配線導体
パターン及びビアホールを有する内層用セラミックグリ
ーンシートと、該内層用セラミックグリーンシートを挟
んで前記第１の外層用セラミックグリーンシートに対向
する位置に第２の外層用セラミックグリーンシートを配
設し、しかも該第２の外層用セラミックグリーンシート
の外表面には第２の未焼結シートを重ね合わせ、加熱圧
着して積層し、積層体を形成する第４工程と、前記セラ
ミックグリーンシートの焼結温度で前記積層体を加圧し
ながら焼成し、焼結体を形成し、該焼結体から前記第
１、第２及び第３の未焼結シートを剥離する第５工程
と、前記焼結体の表面をブラスト処理する第６工程とを
有することを特徴とするフリップチップ用セラミック多
層基板の製造方法。2. The method according to claim 2, wherein the ceramic multilayer substrate is formed on a surface thereof.
In the method for manufacturing a flip-chip ceramic multilayer substrate having pads for connection with the flip-chip, a first method in which the flip-chip is mounted out of a plurality of ceramic green sheets having a sintering temperature of 800 to 1000 ° C. A first step of forming an outer-layer wiring conductor pattern on the outer-layer ceramic green sheet, and a first non-sintering step on the surface on the side on which the outer-layer wiring conductor pattern is formed, which is not sintered at the sintering temperature of the ceramic green sheet A second step of laminating sheets to form a combined body, forming a through hole in the combined body, filling the through hole with a conductive paste from the first green sheet side, and forming a via; Performing a third step on the surface of the first green sheet.
Wherein the unsintered sheet is disposed, an inner-layer ceramic green sheet having an inner-layer wiring conductor pattern and a via hole, and opposed to the first outer-layer ceramic green sheet with the inner-layer ceramic green sheet interposed therebetween. A second ceramic green sheet for an outer layer is disposed at a position, and a second green sheet is superimposed on the outer surface of the second ceramic green sheet for an outer layer, and is laminated by heating and pressing. Forming a sintered body while pressing the laminate at the sintering temperature of the ceramic green sheet to form a sintered body, and forming the first, second, and third green sheets from the sintered body. A method for manufacturing a ceramic multilayer substrate for flip chips, comprising: a fifth step of peeling a sintered sheet; and a sixth step of blasting a surface of the sintered body.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000309466A JP4329253B2 (en) | 2000-10-10 | 2000-10-10 | Manufacturing method of ceramic multilayer substrate for flip chip |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000309466A JP4329253B2 (en) | 2000-10-10 | 2000-10-10 | Manufacturing method of ceramic multilayer substrate for flip chip |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2002118194A true JP2002118194A (en) | 2002-04-19 |
| JP4329253B2 JP4329253B2 (en) | 2009-09-09 |
Family
ID=18789621
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2000309466A Expired - Lifetime JP4329253B2 (en) | 2000-10-10 | 2000-10-10 | Manufacturing method of ceramic multilayer substrate for flip chip |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP4329253B2 (en) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20040086133A (en) * | 2003-04-01 | 2004-10-08 | 가부시끼가이샤 르네사스 테크놀로지 | Semiconductor device |
| US7378745B2 (en) | 2004-08-31 | 2008-05-27 | Nec Electronics Corporation | Package substrate for a semiconductor device having thermoplastic resin layers and conductive patterns |
| CN107743022A (en) * | 2017-10-19 | 2018-02-27 | 深圳华远微电科技有限公司 | Ceramic CSP package substrate constructions |
| WO2021085181A1 (en) * | 2019-10-30 | 2021-05-06 | 株式会社村田製作所 | Laminated substrate, electronic component module, and laminated substrate manufacturing method |
-
2000
- 2000-10-10 JP JP2000309466A patent/JP4329253B2/en not_active Expired - Lifetime
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20040086133A (en) * | 2003-04-01 | 2004-10-08 | 가부시끼가이샤 르네사스 테크놀로지 | Semiconductor device |
| US7378745B2 (en) | 2004-08-31 | 2008-05-27 | Nec Electronics Corporation | Package substrate for a semiconductor device having thermoplastic resin layers and conductive patterns |
| CN107743022A (en) * | 2017-10-19 | 2018-02-27 | 深圳华远微电科技有限公司 | Ceramic CSP package substrate constructions |
| CN107743022B (en) * | 2017-10-19 | 2024-06-11 | 浙江华远微电科技有限公司 | Ceramic CSP packaging substrate structure |
| WO2021085181A1 (en) * | 2019-10-30 | 2021-05-06 | 株式会社村田製作所 | Laminated substrate, electronic component module, and laminated substrate manufacturing method |
Also Published As
| Publication number | Publication date |
|---|---|
| JP4329253B2 (en) | 2009-09-09 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6815046B2 (en) | Method of producing ceramic multilayer substrate | |
| JP3511982B2 (en) | Method for manufacturing multilayer wiring board | |
| WO2006043474A1 (en) | Composite multilayer substrate and its manufacturing method | |
| US6942833B2 (en) | Ceramic multilayer substrate manufacturing method and unfired composite multilayer body | |
| JP2007059863A (en) | Multilayer ceramic substrate and its manufacture | |
| JP2681327B2 (en) | Method for manufacturing bumped circuit board | |
| US6776862B2 (en) | Multilayered ceramic board, method for fabricating the same, and electronic device using multilayered ceramic board | |
| JP4329253B2 (en) | Manufacturing method of ceramic multilayer substrate for flip chip | |
| JP4868196B2 (en) | Manufacturing method of ceramic multilayer substrate | |
| JP3994795B2 (en) | Multilayer ceramic electronic component and manufacturing method thereof | |
| JP4089356B2 (en) | Manufacturing method of multilayer ceramic substrate | |
| US20060182939A1 (en) | Method and arrangement forming a solder mask on a ceramic module | |
| JP2002076628A (en) | Manufacturing method of glass ceramic substrate | |
| JP2004259714A (en) | Electronic component comprising multilayer ceramic substrate and its producing method | |
| JPH06326470A (en) | Manufacture of multilayered ceramic board | |
| JP4517549B2 (en) | Low temperature fired ceramic substrate manufacturing method | |
| JP4501227B2 (en) | Manufacturing method of ceramic multilayer wiring board | |
| JP4196730B2 (en) | Manufacturing method of ceramic multilayer substrate | |
| KR100882100B1 (en) | Manufacture method of multi-layer ceramic substrate using transformation restraint sheet | |
| JP2003007367A (en) | Resin sheet for mounting face of composite ceramic member, composite ceramic member and its manufacturing method | |
| JPH0221157B2 (en) | ||
| JP2515165B2 (en) | Method for manufacturing multilayer wiring board | |
| JP2005045143A (en) | Method for manufacturing ceramic substrate with projection electrode | |
| JP2000269380A (en) | Multilayered ceramic chip-size package and its manufacture | |
| JPH07202372A (en) | Ceramic wiring board, its manufacture, and mounting structure |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| RD03 | Notification of appointment of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7423 Effective date: 20040412 |
|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20070725 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20090519 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20090526 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20090608 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 Ref document number: 4329253 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120626 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130626 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130626 Year of fee payment: 4 |