JP2000194344A - 画像表示装置 - Google Patents
画像表示装置Info
- Publication number
- JP2000194344A JP2000194344A JP10372147A JP37214798A JP2000194344A JP 2000194344 A JP2000194344 A JP 2000194344A JP 10372147 A JP10372147 A JP 10372147A JP 37214798 A JP37214798 A JP 37214798A JP 2000194344 A JP2000194344 A JP 2000194344A
- Authority
- JP
- Japan
- Prior art keywords
- signal
- frequency
- circuit
- dot clock
- divided
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Controls And Circuits For Display Device (AREA)
- Studio Circuits (AREA)
Abstract
(57)【要約】
【課題】 ドットクロック信号をＮ分周するときの水平
同期信号とＮ分周信号との位相のずれを解消して合成画
面を乱れず表示できる画像表示装置を提供。 【解決手段】 分周信号１２はドットクロック信号１１
のパルス数が分周値に達する度に出力される信号であ
る。分周信号１２のパルス幅は分周信号１２の１周期か
らＮ分周信号１６の周期の整数倍で分周信号１２の１周
期を超えない最大値を引いた値である。内部水平同期信
号１３は分周信号１２が入力される度に出力される信号
である。Ｎ分周回路０５は分周信号１２が入力されると
ドットクロック信号１１がＮ回入力される度にパルスを
出力し、ドットクロック信号１１の１／Ｎの周波数の信
号を出力する。Ｎ分周信号１６は内部水平同期信号１３
と同じタイミングでパルスの出力を開始する。分周信号
１２が入力されると、Ｎ分周回路０５は出力をＬｏｗに
する。そのため、分周値がＮの整数倍でない場合のＮ分
周信号１６の１水平同期期間の最後の１パルスは出力さ
れない。
同期信号とＮ分周信号との位相のずれを解消して合成画
面を乱れず表示できる画像表示装置を提供。 【解決手段】 分周信号１２はドットクロック信号１１
のパルス数が分周値に達する度に出力される信号であ
る。分周信号１２のパルス幅は分周信号１２の１周期か
らＮ分周信号１６の周期の整数倍で分周信号１２の１周
期を超えない最大値を引いた値である。内部水平同期信
号１３は分周信号１２が入力される度に出力される信号
である。Ｎ分周回路０５は分周信号１２が入力されると
ドットクロック信号１１がＮ回入力される度にパルスを
出力し、ドットクロック信号１１の１／Ｎの周波数の信
号を出力する。Ｎ分周信号１６は内部水平同期信号１３
と同じタイミングでパルスの出力を開始する。分周信号
１２が入力されると、Ｎ分周回路０５は出力をＬｏｗに
する。そのため、分周値がＮの整数倍でない場合のＮ分
周信号１６の１水平同期期間の最後の１パルスは出力さ
れない。
Description
【０００１】
【発明の属する技術分野】本発明は、ドットクロック信
号に同期した画像信号とドットクロック信号を分周した
信号に同期した画像信号を合成して、１つの画面に表示
する画像表示装置に関する。
号に同期した画像信号とドットクロック信号を分周した
信号に同期した画像信号を合成して、１つの画面に表示
する画像表示装置に関する。
【０００２】
【従来の技術】従来の画像表示装置は、図４に示すよう
に、ＶＣＯ回路と、分周回路と、水平同期信号生成回路
と、位相比較回路と、Ｎ分周回路と、ＯＳＤ回路と、画
像合成回路から構成されている。
に、ＶＣＯ回路と、分周回路と、水平同期信号生成回路
と、位相比較回路と、Ｎ分周回路と、ＯＳＤ回路と、画
像合成回路から構成されている。
【０００３】従来の画像表示装置の動作は、図４に示す
ように、ＶＣＯ回路（０１）はドットクロック信号（１
１）を出力する。ドットクロック信号（１１）は分周回
路（０２）に入力され、分周回路（０２）はドットクロ
ック信号（１１）を分周値によって分周した分周信号
（１２）を出力する。分周信号（１２）は水平同期信号
生成回路（０３）に入力され、水平同期信号生成回路
（０３）は分周信号（１２）が入力される度に内部水平
同期信号（１３）を出力する。内部水平同期信号（１
３）は位相比較回路（０４）に入力され、同時に外部水
平同期信号（１５）が位相比較回路（０４）に入力され
る。位相比較回路（０４）は二つの信号の位相を比較
し、比較結果に応じた位相比較信号（１４）を出力す
る。位相比較信号はＶＣＯ回路（０１）に入力され、Ｖ
ＣＯ回路（０１）はそれに応じて出力するドットクロッ
ク信号（１１）の位相を修正する。
ように、ＶＣＯ回路（０１）はドットクロック信号（１
１）を出力する。ドットクロック信号（１１）は分周回
路（０２）に入力され、分周回路（０２）はドットクロ
ック信号（１１）を分周値によって分周した分周信号
（１２）を出力する。分周信号（１２）は水平同期信号
生成回路（０３）に入力され、水平同期信号生成回路
（０３）は分周信号（１２）が入力される度に内部水平
同期信号（１３）を出力する。内部水平同期信号（１
３）は位相比較回路（０４）に入力され、同時に外部水
平同期信号（１５）が位相比較回路（０４）に入力され
る。位相比較回路（０４）は二つの信号の位相を比較
し、比較結果に応じた位相比較信号（１４）を出力す
る。位相比較信号はＶＣＯ回路（０１）に入力され、Ｖ
ＣＯ回路（０１）はそれに応じて出力するドットクロッ
ク信号（１１）の位相を修正する。
【０００４】一方でドットクロック信号（１１）はＮ分
周回路（０５）に入力される。Ｎ分周回路はドットクロ
ック信号（１１）のパルス数をカウントし、パルスがＮ
回入力される度にパルスを出力し、パルス数をＮ分周し
たＮ分周信号（１６）を出力する。Ｎ分周信号（１６）
はＯＳＤ回路（０６）に入力され、ＯＳＤ回路はＮ分周
信号（１６）に同期したＯＳＤ画像信号（１７）を出力
する。ＯＳＤ画像信号（１７）はドットクロック信号
（１１）に同期した本画像信号（１８）と共に画像合成
回路（０７）に入力され、画像合成回路はそれらを１つ
の画像に合成して合成画像信号（１９）として出力す
る。
周回路（０５）に入力される。Ｎ分周回路はドットクロ
ック信号（１１）のパルス数をカウントし、パルスがＮ
回入力される度にパルスを出力し、パルス数をＮ分周し
たＮ分周信号（１６）を出力する。Ｎ分周信号（１６）
はＯＳＤ回路（０６）に入力され、ＯＳＤ回路はＮ分周
信号（１６）に同期したＯＳＤ画像信号（１７）を出力
する。ＯＳＤ画像信号（１７）はドットクロック信号
（１１）に同期した本画像信号（１８）と共に画像合成
回路（０７）に入力され、画像合成回路はそれらを１つ
の画像に合成して合成画像信号（１９）として出力す
る。
【０００５】また、内部水平同期信号（１３）は、図５
に示すように、ドットクロック信号（１１）のパルス数
が分周値に達する度に出力され、Ｎ分周信号（１６）は
ドットクロック信号（１１）のパルスがＮ回入力される
度にパルスを出力する事により、パルス数をＮ分周した
信号である。
に示すように、ドットクロック信号（１１）のパルス数
が分周値に達する度に出力され、Ｎ分周信号（１６）は
ドットクロック信号（１１）のパルスがＮ回入力される
度にパルスを出力する事により、パルス数をＮ分周した
信号である。
【０００６】
【発明が解決しようとする課題】しかしながら、従来の
画像表示装置は、ドットクロック信号（１１）を２分周
するとき、分周値が偶数であればＮ分周信号（１６）と
内部水平同期信号（１３）との位相は一定である。しか
し分周値が奇数の場合、ドットクロック信号（１１）を
２分周すると、水平同期信号とＮ分周信号（１６）の位
相が一定でなくなる。そのためＮ分周信号（１６）に同
期したＯＳＤ画像信号（１７）と、ドットクロック信号
（１１）に同期した本画像信号（１８）では位相がずれ
る為、２つの画像を合成した場合、合成した画像が乱れ
るという課題があり、この課題は、図５に示すように、
分周値がＮの整数倍でない場合に、ドットクロック信号
（１１）をＮ分周したＮ分周信号（１６）に同期したＯ
ＳＤ画像信号（１７）と、ドットクロック信号（１１）
に同期した本画像信号（１８）を合成する場合に常に生
じる課題である。
画像表示装置は、ドットクロック信号（１１）を２分周
するとき、分周値が偶数であればＮ分周信号（１６）と
内部水平同期信号（１３）との位相は一定である。しか
し分周値が奇数の場合、ドットクロック信号（１１）を
２分周すると、水平同期信号とＮ分周信号（１６）の位
相が一定でなくなる。そのためＮ分周信号（１６）に同
期したＯＳＤ画像信号（１７）と、ドットクロック信号
（１１）に同期した本画像信号（１８）では位相がずれ
る為、２つの画像を合成した場合、合成した画像が乱れ
るという課題があり、この課題は、図５に示すように、
分周値がＮの整数倍でない場合に、ドットクロック信号
（１１）をＮ分周したＮ分周信号（１６）に同期したＯ
ＳＤ画像信号（１７）と、ドットクロック信号（１１）
に同期した本画像信号（１８）を合成する場合に常に生
じる課題である。
【０００７】そこで、本発明の目的は、分周値がＮの整
数倍でないドットクロック信号をＮ分周するときの水平
同期信号とＮ分周信号との位相のずれを解消して合成画
面を乱れず表示できる画像表示装置を提供する。
数倍でないドットクロック信号をＮ分周するときの水平
同期信号とＮ分周信号との位相のずれを解消して合成画
面を乱れず表示できる画像表示装置を提供する。
【０００８】
【課題を解決するための手段】上述の課題を解決するた
めに、本発明の画像表示装置は、ドットクロック信号を
生成するＶＣＯ回路と、このＶＣＯ回路で生成されたド
ットクロック信号をあらかじめ設定された分周値で分周
した分周信号を出力する分周回路と、この分周信号を元
に水平同期信号を生成する水平同期信号生成回路と、こ
の水平同期信号生成回路で生成された水平同期信号と外
部から入力された水平同期信号との位相を比較して上記
ドットクロック信号の位相を調整する位相比較回路と、
上記分周信号の入力タイミングを開始点として上記ドッ
トクロック信号のパルス数をＮ分周したＮ分周信号を出
力するＮ分周回路と、このＮ分周回路から出力されたＮ
分周信号に同期したＯＳＤ画像信号を生成するＯＳＤ回
路と、上記ドットクロック信号に同期した表示画像信号
とＯＳＤ画像信号を合成する画像合成回路を含むことを
特徴とする。
めに、本発明の画像表示装置は、ドットクロック信号を
生成するＶＣＯ回路と、このＶＣＯ回路で生成されたド
ットクロック信号をあらかじめ設定された分周値で分周
した分周信号を出力する分周回路と、この分周信号を元
に水平同期信号を生成する水平同期信号生成回路と、こ
の水平同期信号生成回路で生成された水平同期信号と外
部から入力された水平同期信号との位相を比較して上記
ドットクロック信号の位相を調整する位相比較回路と、
上記分周信号の入力タイミングを開始点として上記ドッ
トクロック信号のパルス数をＮ分周したＮ分周信号を出
力するＮ分周回路と、このＮ分周回路から出力されたＮ
分周信号に同期したＯＳＤ画像信号を生成するＯＳＤ回
路と、上記ドットクロック信号に同期した表示画像信号
とＯＳＤ画像信号を合成する画像合成回路を含むことを
特徴とする。
【０００９】
【発明の実施の形態】次に、本発明の一実施の形態によ
る画像表示装置を図面を参照して説明する。
る画像表示装置を図面を参照して説明する。
【００１０】図１は、本発明の一実施の形態による画像
表示装置のブロック図である。
表示装置のブロック図である。
【００１１】図２は、本発明の一実施の形態による画像
表示装置の波形図１である。
表示装置の波形図１である。
【００１２】図３は、本発明の一実施の形態による画像
表示装置の波形図２である。
表示装置の波形図２である。
【００１３】本発明の一実施の形態による画像表示装置
は、図１に示すように、ＶＣＯ回路（０１）と、分周回
路（０２）と、水平同期信号生成回路（０３）と、位相
比較回路（０４）と、Ｎ分周回路（０２）と、ＯＳＤ回
路（０６）と、画像合成回路（０７）から構成される。
は、図１に示すように、ＶＣＯ回路（０１）と、分周回
路（０２）と、水平同期信号生成回路（０３）と、位相
比較回路（０４）と、Ｎ分周回路（０２）と、ＯＳＤ回
路（０６）と、画像合成回路（０７）から構成される。
【００１４】次に、本発明の一実施の形態による画像表
示装置の動作を図面を参照して説明する。
示装置の動作を図面を参照して説明する。
【００１５】本発明の一実施の形態による画像表示装置
の動作は、図１に示すように、ＶＣＯ回路（０１）はド
ットクロック信号（１１）を出力する。ドットクロック
信号（１１）は分周回路（０２）に入力され、分周回路
（０２）はドットクロック信号（１１）を分周値によっ
て分周した分周信号（１２）を出力する。分周信号（１
２）は水平同期信号生成回路（０３）に入力され、水平
同期信号生成回路（０３）は分周信号（１２）が入力さ
れる度に内部水平同期信号（１３）を出力する。内部水
平同期信号（１３）は位相比較回路（０４）に入力さ
れ、同時に外部水平同期信号（１５）が位相比較回路
（０４）に入力される。位相比較回路（０４）は二つの
信号の位相を比較し、比較結果に応じた位相比較信号
（１４）を出力する。位相比較信号はＶＣＯ回路（０
１）に入力され、ＶＣＯ回路（０１）はそれに応じて出
力するドットクロック信号（１１）の位相を修正する。
の動作は、図１に示すように、ＶＣＯ回路（０１）はド
ットクロック信号（１１）を出力する。ドットクロック
信号（１１）は分周回路（０２）に入力され、分周回路
（０２）はドットクロック信号（１１）を分周値によっ
て分周した分周信号（１２）を出力する。分周信号（１
２）は水平同期信号生成回路（０３）に入力され、水平
同期信号生成回路（０３）は分周信号（１２）が入力さ
れる度に内部水平同期信号（１３）を出力する。内部水
平同期信号（１３）は位相比較回路（０４）に入力さ
れ、同時に外部水平同期信号（１５）が位相比較回路
（０４）に入力される。位相比較回路（０４）は二つの
信号の位相を比較し、比較結果に応じた位相比較信号
（１４）を出力する。位相比較信号はＶＣＯ回路（０
１）に入力され、ＶＣＯ回路（０１）はそれに応じて出
力するドットクロック信号（１１）の位相を修正する。
【００１６】一方でドットクロック信号（１１）と、分
周信号（１２）がＮ分周回路（０５）に入力される。Ｎ
分周回路（０５）は分周信号（１２）が入力された時点
を開始点としてドットクロック信号（１１）がＮ回入力
される度にパルスを出力することによってパルス数をＮ
分周したＮ分周信号（１６）を出力する。次の分周信号
（１２）が入力されるとＮ分周回路（０５）はＬｏｗレ
ベルを出力し、再びその時点を開始点としてＮ分周信号
（１６）を出力する。Ｎ分周信号（１６）はＯＳＤ回路
（０６）に入力され、ＯＳＤ回路（０６）はＮ分周信号
（１６）に同期したＯＳＤ画像信号（１７）を出力す
る。ＯＳＤ画像信号（１７）はドットクロック信号（１
１）に同期した本画像信号（１８）と共に画像合成回路
（０７）に入力され、画像合成回路（０７）はそれらを
１つの画像に合成して合成画像信号（１９）として出力
する。
周信号（１２）がＮ分周回路（０５）に入力される。Ｎ
分周回路（０５）は分周信号（１２）が入力された時点
を開始点としてドットクロック信号（１１）がＮ回入力
される度にパルスを出力することによってパルス数をＮ
分周したＮ分周信号（１６）を出力する。次の分周信号
（１２）が入力されるとＮ分周回路（０５）はＬｏｗレ
ベルを出力し、再びその時点を開始点としてＮ分周信号
（１６）を出力する。Ｎ分周信号（１６）はＯＳＤ回路
（０６）に入力され、ＯＳＤ回路（０６）はＮ分周信号
（１６）に同期したＯＳＤ画像信号（１７）を出力す
る。ＯＳＤ画像信号（１７）はドットクロック信号（１
１）に同期した本画像信号（１８）と共に画像合成回路
（０７）に入力され、画像合成回路（０７）はそれらを
１つの画像に合成して合成画像信号（１９）として出力
する。
【００１７】また、分周信号（１２）は、図２に示すよ
うに、ドットクロック信号（１１）のパルス数が分周値
に達する度に出力される信号である。分周信号（１２）
のパルス幅は分周信号（１２）の１周期からＮ分周信号
（１６）の周期の整数倍で分周信号（１２）の１周期を
超えない最大値を引いた値である。内部水平同期信号
（１３）は分周信号（１２）が入力される度に出力され
る信号である。Ｎ分周回路（０５）は分周信号（１２）
が入力されるとドットクロック信号（１１）がＮ回入力
される度にパルスを出力し、ドットクロック信号（１
１）の１／Ｎの周波数の信号を出力する。 Ｎ分周信号
（１６）は内部水平同期信号（１３）と同じタイミング
でパルスの出力を開始する。分周信号（１２）が入力さ
れると、Ｎ分周回路（０５）は出力をＬｏｗにする。そ
のため、分周値がＮの整数倍でない場合のＮ分周信号
（１６）の１水平同期期間の最後の１パルスは出力され
ない。その後Ｎ分周回路（０５）は内部水平同期信号
（１３）と同じタイミングで、再びドットクロック信号
（１１）をＮ分周したパルスの出力を開始する。そのた
め、ドットクロック信号（１１）のパルス数をＮ分周し
たＮ分周信号（１６）の位相は内部水平同期信号に対し
て常に一定である。
うに、ドットクロック信号（１１）のパルス数が分周値
に達する度に出力される信号である。分周信号（１２）
のパルス幅は分周信号（１２）の１周期からＮ分周信号
（１６）の周期の整数倍で分周信号（１２）の１周期を
超えない最大値を引いた値である。内部水平同期信号
（１３）は分周信号（１２）が入力される度に出力され
る信号である。Ｎ分周回路（０５）は分周信号（１２）
が入力されるとドットクロック信号（１１）がＮ回入力
される度にパルスを出力し、ドットクロック信号（１
１）の１／Ｎの周波数の信号を出力する。 Ｎ分周信号
（１６）は内部水平同期信号（１３）と同じタイミング
でパルスの出力を開始する。分周信号（１２）が入力さ
れると、Ｎ分周回路（０５）は出力をＬｏｗにする。そ
のため、分周値がＮの整数倍でない場合のＮ分周信号
（１６）の１水平同期期間の最後の１パルスは出力され
ない。その後Ｎ分周回路（０５）は内部水平同期信号
（１３）と同じタイミングで、再びドットクロック信号
（１１）をＮ分周したパルスの出力を開始する。そのた
め、ドットクロック信号（１１）のパルス数をＮ分周し
たＮ分周信号（１６）の位相は内部水平同期信号に対し
て常に一定である。
【００１８】次に、分周値＝１６８５のドットクロック
信号に同期する本画像に、ドットクロック信号の２分周
信号に同期するＯＳＤ画像を合成する場合を説明する。
信号に同期する本画像に、ドットクロック信号の２分周
信号に同期するＯＳＤ画像を合成する場合を説明する。
【００１９】まず分周信号（１２）は、図３に示すよう
に、ドットクロック信号（１１）のパルス数が１６８４
に達する度に出力される信号である。分周信号（１２）
のパルス幅は分周信号（１２）の１周期からＮ分周信号
（１６）の周期の整数倍で分周信号（１２）の１周期を
超えない最大値、すなわちＮ分周信号（１６）の８４２
周期分を引いた値で、ドットクロック信号（１１）の１
周期分である。内部水平同期信号（１３）は分周信号
（１２）が入力される度に出力される信号である。Ｎ分
周回路（０５）は分周信号（１２）が入力されるとドッ
トクロック信号（１１）が２回入力される度にパルスを
出力し、ドットクロック信号（１１）の１／２の周波数
の信号を出力する。Ｎ分周信号（１６）は内部水平同期
信号（１３）と同じタイミングでパルスの出力を開始す
る。分周信号（１２）が入力されると、Ｎ分周回路（０
５）は出力をＬｏｗにする。そのため、Ｎ分周信号（１
６）の１水平同期期間の８４３番目のパルスは出力され
ない。その後Ｎ分周回路（０５）は内部水平同期信号
（１３）と同じタイミングで、再びドットクロック信号
（１１）を２分周したパルスの出力を開始する。そのた
め、ドットクロック信号（１１）のパルス数を２分周し
たＮ分周信号（１６）の位相は内部水平同期信号に対し
て常に一定である。
に、ドットクロック信号（１１）のパルス数が１６８４
に達する度に出力される信号である。分周信号（１２）
のパルス幅は分周信号（１２）の１周期からＮ分周信号
（１６）の周期の整数倍で分周信号（１２）の１周期を
超えない最大値、すなわちＮ分周信号（１６）の８４２
周期分を引いた値で、ドットクロック信号（１１）の１
周期分である。内部水平同期信号（１３）は分周信号
（１２）が入力される度に出力される信号である。Ｎ分
周回路（０５）は分周信号（１２）が入力されるとドッ
トクロック信号（１１）が２回入力される度にパルスを
出力し、ドットクロック信号（１１）の１／２の周波数
の信号を出力する。Ｎ分周信号（１６）は内部水平同期
信号（１３）と同じタイミングでパルスの出力を開始す
る。分周信号（１２）が入力されると、Ｎ分周回路（０
５）は出力をＬｏｗにする。そのため、Ｎ分周信号（１
６）の１水平同期期間の８４３番目のパルスは出力され
ない。その後Ｎ分周回路（０５）は内部水平同期信号
（１３）と同じタイミングで、再びドットクロック信号
（１１）を２分周したパルスの出力を開始する。そのた
め、ドットクロック信号（１１）のパルス数を２分周し
たＮ分周信号（１６）の位相は内部水平同期信号に対し
て常に一定である。
【００２０】
【発明の効果】以上説明した通り、本発明の画像表示装
置によれば、分周値がＮの整数倍でないとき、ドットク
ロック信号をＮ分周した信号の位相は水平同期信号に対
して常に一定となるため、それに同期したＯＳＤ画像信
号の位相はドットクロック信号に同期した本画像信号の
位相と一致し、それらの画像を合成した場合、乱れず表
示できる効果がある。
置によれば、分周値がＮの整数倍でないとき、ドットク
ロック信号をＮ分周した信号の位相は水平同期信号に対
して常に一定となるため、それに同期したＯＳＤ画像信
号の位相はドットクロック信号に同期した本画像信号の
位相と一致し、それらの画像を合成した場合、乱れず表
示できる効果がある。
【図１】本発明の一実施の形態による画像表示装置のブ
ロック図である。
ロック図である。
【図２】本発明の一実施の形態による画像表示装置の波
形図１である。
形図１である。
【図３】本発明の一実施の形態による画像表示装置の波
形図２である。
形図２である。
【図４】従来の画像表示装置のブロック図である。
【図５】従来の画像表示装置の波形図１である。
【図６】従来の画像表示装置の波形図２である。
０１ ＶＣＯ回路 ０２ 分周回路 ０３ 水平同期信号生成回路 ０４ 位相比較回路 ０５ Ｎ分周回路 ０６ ＯＳＤ回路 ０７ 画像合成回路 １１ ドットクロック信号 １２ 分周信号 １３ 内部水平同期信号 １４ 外部水平同期信号 １５ 位相比較信号 １６ Ｎ分周信号 １７ ＯＳＤ画像信号 １８ 本画像信号 １９ 合成画像信号
Claims (1)
- 【請求項１】 ドットクロック信号を生成するＶＣＯ回
路と、このＶＣＯ回路で生成されたドットクロック信号
をあらかじめ設定された分周値で分周した分周信号を出
力する分周回路と、この分周信号を元に水平同期信号を
生成する水平同期信号生成回路と、この水平同期信号生
成回路で生成された水平同期信号と外部から入力された
水平同期信号との位相を比較して上記ドットクロック信
号の位相を調整する位相比較回路と、上記分周信号の入
力タイミングを開始点として上記ドットクロック信号の
パルス数をＮ分周したＮ分周信号を出力するＮ分周回路
と、このＮ分周回路から出力されたＮ分周信号に同期し
たＯＳＤ画像信号を生成するＯＳＤ回路と、上記ドット
クロック信号に同期した表示画像信号とＯＳＤ画像信号
を合成する画像合成回路を含むことを特徴とする画像表
示装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP10372147A JP2000194344A (ja) | 1998-12-28 | 1998-12-28 | 画像表示装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP10372147A JP2000194344A (ja) | 1998-12-28 | 1998-12-28 | 画像表示装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2000194344A true JP2000194344A (ja) | 2000-07-14 |
Family
ID=18499934
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP10372147A Pending JP2000194344A (ja) | 1998-12-28 | 1998-12-28 | 画像表示装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2000194344A (ja) |
-
1998
- 1998-12-28 JP JP10372147A patent/JP2000194344A/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP4182124B2 (ja) | 画像表示装置、ドットクロック位相調整回路及びクロック位相調整方法 | |
| US7460113B2 (en) | Digital pixel clock generation circuit and method employing independent clock | |
| JPS581785B2 (ja) | 陰極線管の表示装置 | |
| JP2000194344A (ja) | 画像表示装置 | |
| KR20070078802A (ko) | 수평 수직 동기 신호 생성 회로 | |
| JP3838844B2 (ja) | 基準信号生成装置及びその信号生成方法 | |
| US20080231749A1 (en) | Image data processing apparatus | |
| JP2713063B2 (ja) | デジタル画像生成装置 | |
| JPS6161308B2 (ja) | ||
| JP3538682B2 (ja) | 液晶表示素子の位相差検出回路 | |
| KR100266164B1 (ko) | 분할된 화면 동기 구현 방법 및 장치(Method for Emboding Sync of Divided Picture and Apparatus thereof) | |
| JP3221562B2 (ja) | 擬似映像信号生成回路 | |
| JPS63122366A (ja) | テレビジヨン受信機の水平同期用ｐｌｌ回路 | |
| KR20130015140A (ko) | 타이밍 신호 발생 장치 | |
| JPH01126012A (ja) | 発振出力制御回路 | |
| JP2010119026A (ja) | 画像表示装置および画像表示装置の垂直同期制御方法 | |
| JPH0695638A (ja) | サンプリングスタートパルス発生回路 | |
| JPH0370275A (ja) | 映像表示装置 | |
| KR20010028138A (ko) | 디지털 티브이의 동기신호 보정장치 | |
| JP2002311929A (ja) | 同期周波数の変換回路 | |
| JPH036992A (ja) | 受像装置エージング用簡易信号発生装置 | |
| KR20030030323A (ko) | 평판표시장치의 합성동기신호 분리회로 | |
| JPH06284388A (ja) | テレビジョン方式変換装置の同期処理回路 | |
| JP2001119711A (ja) | 信号生成回路及びカウンタ | |
| JPS585626B2 (ja) | 映像信号の合成方法 |