JP2000188306A - 半導体装置およびその製造方法 - Google Patents

半導体装置およびその製造方法

Info

Publication number
JP2000188306A
JP2000188306A JP10364237A JP36423798A JP2000188306A JP 2000188306 A JP2000188306 A JP 2000188306A JP 10364237 A JP10364237 A JP 10364237A JP 36423798 A JP36423798 A JP 36423798A JP 2000188306 A JP2000188306 A JP 2000188306A
Authority
JP
Japan
Prior art keywords
metal post
metal
layer
film
resin
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP10364237A
Other languages
English (en)
Other versions
JP3723364B2 (ja
Inventor
Nobuyuki Takai
信行 高井
Hiroyuki Shinoki
裕之 篠木
Toshimichi Tokushige
利洋智 徳重
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sanyo Electric Co Ltd
Original Assignee
Sanyo Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sanyo Electric Co Ltd filed Critical Sanyo Electric Co Ltd
Priority to JP36423798A priority Critical patent/JP3723364B2/ja
Priority to US09/468,414 priority patent/US6479900B1/en
Publication of JP2000188306A publication Critical patent/JP2000188306A/ja
Application granted granted Critical
Publication of JP3723364B2 publication Critical patent/JP3723364B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10Bump connectors ; Manufacturing methods related thereto
    • H01L24/11Manufacturing methods
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10Bump connectors; Manufacturing methods related thereto
    • H01L2224/11Manufacturing methods

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

(57)【要約】 【課題】チップサイズパッケージの信頼性を向上させ
る。 【解決手段】 Cuより成る配線層7、メタルポスト8
を被覆する絶縁樹脂層Rは、硬化の際に大幅にその膜厚
が減少する収縮性の樹脂を採用する。この事で、絶縁樹
脂層を研磨してメタルポストの頭出しをする工程が不要
となる。

Description

【発明の詳細な説明】
【0001】
【発明の属する技術分野】本発明は、半導体装置および
その製造方法に関し、特にチップサイズパッケージとそ
の製造方法に関する。チップサイズパッケージ(Chip S
ize Package)は、CSPとも呼ばれ、チップサイズと
同等か、わずかに大きいパッケージの総称であり、高密
度実装を目的としたパッケージである。本発明は、CS
Pに採用されるメタルポスト頭部の露出に関するもので
ある。
【0002】
【従来の技術】従来、この分野では、一般にBGA(Ba
ll Grid Array)と呼ばれ、面状に配列された複数のハ
ンダボールを持つ構造、ファインピッチBGAと呼ば
れ、BGAのボールピッチをさらに狭ピッチにして外形
がチップサイズに近くなった構造等が知られている。
【0003】また、最近では、「日経マイクロデバイ
ス」1998年8月号 44頁〜71頁に記載されたウ
エハーCSPがある。このウエハーCSPは、基本的に
は、チップのダイシング前に配線やアレイ状のパッドを
ウエハープロセス(前工程)で作り込むCSPである。
この技術によって、ウエハープロセスとパッケージ・プ
ロセス(後工程)が一体化され、パッケージ・コストが
大幅に低減できるようになることが期待されている。
【0004】ウエーハCSPの種類には、封止樹脂型と
再配線型がある。封止樹脂型は、従来のパッケージと同
様に表面を封止樹脂で覆った構造であり、チップ表面の
配線層上にメタルポストを形成し、その周囲を封止樹脂
で固める構造である。
【0005】一般にパッケージをプリント基板に搭載す
ると、プリント基板との熱膨張差によって発生した応力
がメタルポストに集中すると言われているが、樹脂封止
型では、メタルポストが長くなるため、応力が分散され
ると考えられている。
【0006】一方、再配線型は、図10に示すように、
封止樹脂を使わず、再配線を形成した構造である。つま
りチップ51の表面にAl電極52、配線層53、絶縁
層54が積層され、配線層53上にはメタルポスト55
が形成され、その上に半田ボール56が形成されてい
る。配線層53は、半田ボール56をチップ上に所定の
アレイ状に配置するための再配線として用いられる。
【0007】封止樹脂型は、メタルポストを100μm
程度と長くし、これを封止樹脂で補強することにより、
高い信頼性が得られる。しかしながら、封止樹脂を形成
するプロセスは、後工程において金型を用いて実施する
必要があり、プロセスが複雑になる。
【0008】一方、再配線型では、プロセスは比較的単
純であり、しかも殆どの工程をウエーハプロセスで実施
できる利点がある。しかし、なんらかの方法で応力を緩
和し信頼性を高めることが必要とされている。
【0009】また図11は、図10の配線層53を省略
したものであり、Al電極52が露出した開口部を形成
し、この開口部には、メタルポスト55とアルミ電極5
2との間にバリアメタル58を少なくとも一層形成し、
このメタルポスト55の上に半田ボール56が形成され
ている。
【0010】
【発明が解決しようとする課題】しかし図10では、メ
タルポスト55を完全に覆うようにポリイミド樹脂を塗
布し、硬化後にその上面を研磨して、前記メタルポスト
の頭部を露出させていた。しかしこの研磨工程は、その
制御が非常に難しく、半田ボール56の半田付け性、半
田ボールの高さの均一性が悪化する問題もあった。
【0011】本発明は、前記問題点を解決するものであ
る。
【0012】
【課題を解決するための手段】本発明は上記の課題に鑑
みてなされ、第1に、配線層を含むチップ表面を被覆
し、前記メタルポストの周囲の主表面が熱硬化により発
生する熱収縮により前記メタルポストの頭部より下端に
位置する熱硬化型の樹脂から成る絶縁層を有することで
解決するものである。
【0013】一般に熱硬化型の樹脂は、硬化することに
より収縮するが、本発明で採用する樹脂は、その収縮率
が大幅に大きく、その膜厚が減少する。従って硬化のた
めのベークをすることで、図8に示すように、その表面
をメタルポストの下端に位置させることができる。従っ
て全てのメタルポストの露出が可能となり、全ての半田
ボールを固着させることができる。
【0014】第2に、その収縮率の大きい材料として、
アミック酸を主材料とする樹脂を塗布、収縮させること
で解決するものである。
【0015】第3に、第1の絶縁層、前記配線層および
前記メタルポストを含むチップ表面に熱硬化により熱収
縮が生じる樹脂から成る絶縁層を被覆し、前記絶縁層を
熱処理して収縮させ、前記メタルポスト周囲の主表面を
前記メタルポストの頭部より下降させ、前記メタルポス
ト上に半田ボールを形成する事で解決するものである。
【0016】第4に、塗布型またはフィルム型で、アミ
ック酸より成る樹脂を採用することで解決するものであ
る。
【0017】第5に、フィルムの表面には、前記絶縁層
と材料を異にするシートが設けられ、前記シートを剥が
す事により前記メタルポストを露呈させることで解決す
るものである。
【0018】
【発明の実施の形態】次に、本発明の実施形態について
説明する。
【0019】図9に於いて、図番1は、通常のワイヤボ
ンディングタイプのICチップに於いて、最上層のメタ
ル(ボンディングパッドとしても機能する部分)の部分
であり、このAl電極1のコンタクトホールCが形成さ
れる層間絶縁膜を図番2で示す。
【0020】またこのコンタクトホールCの下層には、
メタルが複数層で形成され、例えばトランジスタ(MO
S型のトランジスタまたはBIP型のトランジスタ)、
拡散領域、ポリSiゲートまたはポリSi等とコンタク
トしている。
【0021】ここで、本実施例は、MOS型で説明して
いるが、BIPでも実施できる事は言うまでもない。
【0022】また本構造は、一般には一層メタル、2層
メタル…と呼ばれるICである。
【0023】更には、パッシベーション膜を図番3で示
す。ここでパッシベーション膜3は、Si窒化膜、エポ
キシ樹脂またはポリイミド樹脂等でなり、更にこの上に
は、絶縁樹脂層rが被覆されている。この絶縁樹脂層r
は、後述するようにフラット性を実現し、半田ボールの
高さを一定にしている。特にシート付きの収縮樹脂を採
用する場合、硬化前のフィルムを板状の加圧装置で加圧
した際、メタルポスト8の頭部が全てこの加圧部に当接
できるため、精度の高いメタル露出が可能となる。詳細
はプロセスにて説明する。またAl電極1上には、窒化
Ti膜5が形成されている。
【0024】パッシベーション膜3と絶縁樹脂層rは、
窒化Ti膜5を露出する開口部Kが形成され、ここに
は、配線層のメッキ電極(シード層)としてCuの薄膜
層6が形成される。そしてこの上には、Cuメッキによ
り形成される配線層7が形成される。
【0025】そして、配線層7を含むチップ全面には、
樹脂から成る樹脂層Rが形成される。ただし、図面上で
は省略しているが、樹脂層Rと配線層7、樹脂層Rとメ
タルポスト8の界面にはSi3N4膜が設けられても良
い。
【0026】樹脂層Rは、熱硬化性、熱可塑性樹脂であ
れば実施可能であり、特に熱硬化性樹脂として、アミッ
ク酸フィルム、ポリイミド、エポキシ系の樹脂が好まし
い。また熱可塑性樹脂であれば、熱可塑性ポリマー(日
立化成:ハイマル)等が好ましい。またアミック酸フィ
ルムは30〜50%の収縮率である。ここで、 樹脂R
は、液状のアミック酸を主材料として用意され、ウェハ
全面にスピンオンされ、厚さ20〜60μm程度で形成
される。その後、この樹脂Rは、熱硬化反応により重合
される。温度は、300°C以上である。しかし熱硬化
前のアミック酸より成る樹脂は、前記温度の基で非常に
活性に成り、Cuと反応し、その界面を悪化させる問題
がある。しかし、配線層の表面にSi3N4膜を被覆する
事により、このCuとの反応を防止することができる。
ここでSi3N4膜の膜厚は、1000〜3000Å程度
である。
【0027】またSi3N4膜は、バリア性が優れた絶縁
膜で良いが、SiO2膜は、バリア性に劣る。しかしS
iO2膜を採用する場合は、Si3N4膜よりもその膜厚
を厚くする必要がある。またSi3N4膜は、プラズマC
VD法で形成できるので、そのステップカバレージも優
れ、好ましい。更に、メタルポスト8を形成した後、樹
脂層Rを被覆するので、前記Si3N4膜を形成するとC
uから成る配線層7とアミック酸を主材料とする樹脂層
の反応を防止するばかりでなく、Cuから成るメタルポ
スト8とアミック酸を主材料とする樹脂層Rの反応も防
止できる。
【0028】前記樹脂層Rは、本発明の特徴となる膜で
ある。この樹脂Rは、図7の状態の樹脂層Rを硬化する
と、硬化の際中に収縮し、図8の様に大幅にその膜厚が
減少するものである。従って樹脂層Rの表面は、メタル
ポスト8の頭部よりも下端に位置し、メタルポスト8が
露出されることになる。従って、樹脂層Rを削り、頭部
を露出させる必要がない。またこの研磨工程で頭部を均
一に露出させることは、非常に難しい制御を必要とする
が、樹脂の収縮により簡単に露出させることができる。
【0029】従って、配線層7の端部にメタルポスト8
の頭部が顔を出し、メタルポスト8の頭部のNi10、
Au11が露出されている。
【0030】Cuから成るメタルポスト8の上に直接半
田ボールが形成されると、酸化されたCuが原因で半田
ボールとの接続強度が劣化する。また酸化防止のために
Auを直接形成すると、Auが拡散されるため、間にN
iが挿入されている。NiはCuの酸化防止をし、また
AuはNiの酸化防止をしている。従って半田ボールの
劣化および強度の劣化は抑制される。
【0031】ここでNi、Auは、電解メッキで形成さ
れるが無電解メッキでも良い。
【0032】最後には、メタルポスト8の頭部に、半田
ボール12が形成される。
【0033】ここで半田ボールと半田バンプの違いにつ
いて説明する。半田ボールは、予めボール状の半田が別
途用意され、メタルポスト8に固着されるものであり、
半田バンプは、配線層7、メタルポスト8を介して電解
メッキで形成されるものである。半田バンプは、最初は
厚みを有した膜として形成され、後熱処理により球状に
形成されるものである。
【0034】ここでは、図7でシード層が取り除かれる
ので、電解メッキでは形成できず、実際は半田ボールが
用意される。
【0035】続いて図9の構造について図1より簡単に
その製造方法について説明する。
【0036】まず、Al電極1を有するLSIが形成さ
れた半導体基板(ウエーハ)を準備する。ここでは、前
述したように1層メタル、2層メタル・・のICで、例
えばトランジスタのソース電極、ドレイン電極が一層目
のメタルとして形成され、ドレイン電極とコンタクトし
たAl電極1が2層目のメタルとして形成されている。
【0037】ここではドレイン電極が露出する層間絶縁
膜2の開口部Cを形成した後、ウェハ全面にAlを主材
料とする電極材料、窒化Ti膜5を形成し、ホトレジス
トをマスクとして、Al電極1と窒化Ti膜5を所定の
形状にドライエッチングしている。
【0038】ここでは、パシベーション膜3を形成し、
この後開口した開口部Cにバリアメタルを形成するのと
違い、バリアメタルとしての窒化Ti膜も含めてホトレ
ジストで一度に形成でき、工程数の簡略が可能となる。
【0039】また窒化Ti膜5は、後に形成するCuの
薄膜層6のバリアメタルとして機能している。しかも窒
化Ti膜は、反射防止膜として有効であることにも着目
している。つまりパターニングの際に使用されるレジス
トのハレーション防止としても有効である。ハレーショ
ン防止として最低1200Å〜1300Å程度必要であ
り、またこれにバリアメタルの機能を兼ね備えるために
は、2000Å〜3000Å程度が好ましい。これ以上
厚く形成されると、今度は窒化Ti膜が原因で発生する
ストレスが発生する。
【0040】またAl電極1と窒化Ti膜5がパターニ
ングされた後、全面にパッシベーション膜3が被覆され
る。パッシベーション膜として、ここではSi3N4膜が
採用されているが、ポリイミド樹脂等も可能である。
(以上図1参照) 続いて、パッシベーション膜3の表面に絶縁樹脂層rが
被覆される。この絶縁樹脂層は、ここでは、ポジ型の感
光性ポリイミド膜が採用され、約3〜5μm程度が被覆
されている。そして開口部Kが形成される。この感光性
ポリイミド膜を採用することで、図2の開口部Kのパタ
ーニングに於いて、別途ホトレジストを形成して開口部
Kを形成する必要が無くなり、メタルマスクの採用によ
り工程の簡略化が実現できる。もちろんホトレジストで
も可能である。しかもこのポリイミド膜は、平坦化の目
的でも採用されている。つまり半田ボール12の高さが
全ての領域において均一である為には、メタルポスト8
の高さが全て於いて均一である必要があり、配線層7も
フラットに精度良く形成される必要がある。その為にポ
リイミド樹脂を塗布し、ある粘度を有した流動性を有す
る樹脂である故、その表面をフラットにできる。
【0041】ここでAl電極1はLSIの外部接続用の
パッドも兼ね、半田ボール(半田バンプ)から成るチッ
プサイズパッケージとして形成しない時は、ワイヤボン
ディングパッドとして機能する部分である。(以上図2
参照) 続いて全面にCuの薄膜層6を形成する。このCuの薄
膜層6は、後に配線層7のメッキ電極となり、例えばス
パッタリングにより約1000〜2000Å程度の膜厚
で形成される。
【0042】続いて、全面に例えばホトレジスト層PR
1を塗布し、配線層7に対応するホトレジストPR1を
取り除く。(以上図3参照) 続いて、このホトレジストPR1の開口部に露出するC
uの薄膜層6をメッキ電極とし、配線層7を形成する。
この配線層7は機械的強度を確保するために2〜5μm
程度に厚く形成する必要がある。ここでは、メッキ法を
用いて形成したが、蒸着やスパッタリング等で形成して
も良い。
【0043】この後、ホトレジスト層PR2を除去す
る。(以上図4参照) 続いて、メタルポスト8が形成される領域を露出したホ
トレジストPR2が形成され、この露出部に電解メッキ
でCuのメタルポスト8が形成される。これもCuの薄
膜層6がメッキ電極として活用される。
【0044】このメタルポストは、30〜100μm程
度の高さに形成され、更にNi10が電解メッキで約1
μm、Au11が電解メッキで約5000Åで形成され
る。
【0045】Cu8、Ni10、Au11が連続されて
形成されるため、長時間放置されないため、Cuの酸化
防止、Niの酸化防止が実現できる。ここでAuの代わ
りにPt,Pdが用いられても良い。(以上図5参照) 続いて、ホトレジストPR2を除去し、配線層7をマス
クとしてCuの薄膜層6を除去する。
【0046】次に示す工程は、図面では省略したが、配
線層7、メタルポスト8も含めて全表面にプラズマCV
D法でSi3N4膜SNを被着しても良い。
【0047】これは、後の工程で形成される硬化前の樹
脂RとCuが熱により反応する。そのためこの界面が劣
化する問題を有している。従って配線層7、メタルポス
ト8は、全てこのSi3N4膜SNでカバーする必要があ
る。このSi3N4膜は、界面の劣化が発生しない場合
は、もちろん省略が可能である。
【0048】また、Ni10、Au11も含めたメタル
ポスト8を形成した後に、Si3N4膜を形成すれば、配
線層7、メタルポスト8も含めてカバーすることができ
る。またパターニングされて露出している側面Mも一緒
に保護する必要があるが、ここでは、両者をパターニン
グした後にSi3N4膜を被覆するので、側面Mも一緒に
保護される。
【0049】続いて樹脂層Rを全面に塗布する。(以上
図7参照) この樹脂も感光性樹脂で、熱硬化反応で硬化される。
【0050】この感光性樹脂は、流動性があるためフラ
ット性が実現し、また感光性であるため、別途ホトレジ
ストを採用することなくメタルマスクで開口が実現で
き、工程の簡略化が実現できる。
【0051】また絶縁樹脂層R、rは、次のメリットも
ある。一般に粘性のある樹脂をディスペンサで塗布する
と、脱泡してあっても中に気泡を取り込んでしまう問題
がある。気泡を取り込んだまま焼結すると、これからの
工程やユーザー側での高温雰囲気使用で気泡が破裂する
問題がある。
【0052】本工程では、スピンオンで塗布し、一回の
スピンで20〜30μm程度の膜厚に形成できるように
調整してある。この結果、この膜厚よりも大きな気泡
は、膜の厚みが薄い故に弾けて消える。またこの膜厚よ
りも小さい気泡は、スピンオンの遠心力で外部へ飛ばさ
れる樹脂と一緒に外に飛ばされ、気泡無しの膜が形成で
きる。
【0053】また絶縁樹脂層Rは、膜厚として100μ
m程度を必要とし、この場合、前述した原理を採用し、
スピンオンで複数回に分けて塗布し、気泡を取り除きな
がら形成することができる。
【0054】もちろんスピンオンを採用せずに、ディス
ペンサで塗布しても良い。
【0055】更に、本絶縁樹脂層Rは、本発明の特徴と
すべき点がある。それは、硬化の際に収縮することであ
る。一般に樹脂は、硬化後に於いて、ある程度の収縮を
している。しかし本絶縁樹脂層Rは、矢印で示したよう
に、ベークした後に大幅に収縮し、絶縁樹脂層Rのの表
面がメタルポスト8の頭部よりも下端に位置される。従
ってメタルポスト8の頭部が露出されるので、半田ボー
ルの固着が可能となる。
【0056】また半田ボールの強度を高めるためには、
メタルポスト8の側面も含めて露出率を大きくする必要
があるが、これも絶縁樹脂層Rの塗布量をコントロール
することで露出率をコントロールすることができる。
【0057】また硬化した後、メタルポスト8の頭部に
極薄い膜が残存する場合もあるが、この場合は、簡単に
その表面を研磨すればよい。特に前述したようにメタル
ポストの高さが均一になっているので、フラット性のあ
る研磨板を採用すれば、全ての頭部をクリーンにでき
る。
【0058】また絶縁樹脂層Rを被覆した後、研磨でき
る程度に半硬化し、メタルポスト8の頭部近傍まで研磨
してから、完全に硬化しても良い。この場合、メタルポ
スト8の頭部には極薄い膜しか残存しないので、絶縁樹
脂層Rの収縮率が小さくても、絶縁樹脂層の収縮でメタ
ルポストを露出させることができる。つまり樹脂の収縮
率により、メタルポスト8の上に配置できる膜厚が決ま
るため、それに応じて研磨するか、しなくてすむか、ま
たどの程度研磨するかを決定してメタルポストを露出さ
せればよい。(以上図7参照) また前記Si3N4膜が形成される場合は、メタルポスト
の頭部にSi3N4膜が形成されているので、この場合
は、ウエットエッチング、ドライエッチングまたは研磨
で取り除かれる。
【0059】最後に、用意した半田ボール12を位置合
わせして搭載し、リフローする。そして、半導体基板を
ダイシング工程により、スクライブラインに沿ってチッ
プに分割し、チップサイズ・パッケージとして完成す
る。
【0060】ここで半田を溶融するタイミングは、ダイ
シングの前である。
【0061】絶縁樹脂層Rを硬化した後、ウェハ全面に
保護シートを貼り付け、表面を保護しながらバックグラ
インドをする。
【0062】半田ボールを形成した後に保護シートを貼
ると、半田ボールと保護シートとで形成される隙間にバ
ックグラインド時に流れる水が入り保護シールが剥がれ
てしまう問題があるからである。また高温度雰囲気にさ
らされると、バックグラインド時の熱歪みが原因で、傷
を介して割れる恐れがある。そのため、できる限り後の
工程、ここでは、硬化処理の熱処理が終わった後で、保
護シートを貼り合わせてバックグラインドする。従っ
て、水の侵入もなく、更には熱歪みによるクラック等の
防止も実現できる。
【0063】以上、本発明は、再配線型で説明してきた
が、樹脂封止型でも実施できることは言うまでもない。
【0064】また本願では、絶縁樹脂層Rとしてシート
30付きのフィルムFを採用しても良い。
【0065】以下簡単にその説明をする。図12は、メ
タルポスト8がウェハ全体にある様子を示し、図6の構
成を模式的に示している。上層には、例えばテフロンシ
ート30にアミック酸から成る絶縁樹脂層31が塗布さ
れてフィルムFとなっている。図12に於いて太線がシ
ート30である。前記フィルムFをウェハ全面に配置
し、上から平坦なプレス板を当接して押圧すると、絶縁
樹脂層31は、硬化前なので柔らかいため、前記メタル
ポスト全てを前記絶縁樹脂層31で覆うことができる。
(以上図13参照) 更に前記フィルムFを前記プレス板で押圧し、シート3
0がメタルポスト8に当接したら、その押圧をやめる。
この状態では、メタルポストの頭部とシート30との間
は、前記絶縁樹脂層31が押しのけられている。
【0066】そして前実施例と同様に、熱を加えて硬化
させる。この硬化により絶縁樹脂層31は収縮し、その
表面がメタルポスト8の頭部よりも下端に位置すること
になる。ちょうど図8の状態にシート30が付いている
状態である。(以上図14参照) そして図15の様に、シート30を剥がせば、図8の構
造が実現できる。
【0067】ここでのポイントは、二つある。一つは、
図12の状態の時、真空排気することである。つまりフ
ィルムを貼り合わせるので、気泡が混入するからであ
る。二つ目は、前記プレス板で押圧するため、シート3
0とメタルポスト8の間の絶縁樹脂層31を排除できる
ことである。従って硬化後シート30を剥がせば、メタ
ルポスト8の頭部が露出できる。
【0068】この場合でも、メタルポスト8の頭部に薄
く絶縁樹脂層31が残存する可能性があるが、その量は
微量であるため、簡単に研磨すれば完全に除去できる。
しかも絶縁樹脂層r、Rを採用し、ウェハ全体がフラッ
トでありメタルポスト8頭部の高さも均一であるため、
前記研磨でウェハ全域に在るメタルポスト8の頭部を清
浄にできる。
【0069】
【発明の効果】本発明によれば、膜厚が大きく減少する
絶縁樹脂を採用すると、前記メタルポストの周囲の主表
面が前記メタルポストの頭部より下端に位置できる。従
ってメタルポストの頭部を露出でき、実質的に絶縁樹脂
層の研磨をすることでの頭出しは不要となる。
【0070】一般に熱硬化型の樹脂は、硬化することに
より収縮するが、本発明で採用する樹脂は、その収縮率
が大幅に大きく、その膜厚が大きく減少する。従って硬
化のためのベークをすることで、図8、図14に示すよ
うに、その表面をメタルポストの下端に位置させること
ができる。従って全てのメタルポストの露出が可能とな
る。
【0071】またフィルムの表面には、前記絶縁層と材
料を異にするシートが設けられ、硬化の後にシートを剥
がせば、やはりメタルポストの頭部を露出でき、精度の
高い研磨作業が不要となる。
【0072】また配線層とポリイミド樹脂層Rとの界面
に、Si3N4膜が設けられてあるので、硬化前のイミド
樹脂とCuとの反応を防止することができる。またメタ
ルポスト、Cuの薄膜層の側面もSi3N4膜でカバーさ
れ、前記反応を防止することができる。
【0073】従って、Cuの配線層、Cuの薄膜層とポ
リイミド樹脂との界面は、反応もなく安定した状態で形
成されるため、耐湿性、膨れ等を防止することができ、
歩留まりの向上を実現できる。
【図面の簡単な説明】
【図1】 本発明の実施形態に係る半導体装置の製造方
法を説明する図である。
【図2】 本発明の実施形態に係る半導体装置の製造方
法を説明する図である。
【図3】 本発明の実施形態に係る半導体装置の製造方
法を説明する図である。
【図4】 本発明の実施形態に係る半導体装置の製造方
法を説明する図である。
【図5】 本発明の実施形態に係る半導体装置の製造方
法を説明する図である。
【図6】 本発明の実施形態に係る半導体装置の製造方
法を説明する図である。
【図7】 本発明の実施形態に係る半導体装置の製造方
法を説明する図である。
【図8】 本発明の実施形態に係る半導体装置の製造方
法を説明する図である。
【図9】 本発明の実施形態に係る半導体装置の製造方
法を説明する図である。
【図10】 従来のチップサイズパッケージを説明する
図である。
【図11】 従来のチップサイズパッケージを説明する
図である。
【図12】 シート付きの絶縁樹脂層フィルムを採用し
た製造方法を説明する図である。
【図13】 シート付きの絶縁樹脂層フィルムを採用し
た製造方法を説明する図である。
【図14】 シート付きの絶縁樹脂層フィルムを採用し
た製造方法を説明する図である。
【図15】 シート付きの絶縁樹脂層フィルムを採用し
た製造方法を説明する図である。

Claims (5)

    【特許請求の範囲】
  1. 【請求項1】 金属材料から成る金属電極パッドに接続
    され、チップ表面に延在するCuを主材料とする配線層
    と、 前記配線層の一領域に形成されたメタルポストと、 前記配線層を含むチップ表面を被覆し、前記メタルポス
    トの周囲の主表面が熱硬化により発生する熱収縮により
    前記メタルポストの頭部より下端に位置する熱硬化型の
    樹脂から成る絶縁層と、 前記メタルポストに固着された半田バンプとを具備する
    事を特徴とする半導体装置。
  2. 【請求項2】 前記絶縁層は、アミック酸より成る請求
    項1に記載の半導体装置。
  3. 【請求項3】 金属材料からなる金属電極パッドの一部
    を露出する第1の開口部を有した第1の絶縁層を形成
    し、 前記第1の開口部から露出する前記金属電極パッドと接
    続され、チップ表面に延在するCuより成る配線層を形
    成し、 前記配線層上にCuから成るメタルポストを形成し、 前記第1の絶縁層、前記配線層および前記メタルポスト
    を含むチップ表面に熱硬化により熱収縮が生じる樹脂か
    ら成る絶縁層を被覆し、 前記絶縁層を熱処理して収縮させ、前記メタルポスト周
    囲の主表面を前記メタルポストの頭部より下降させ、 前記メタルポスト上に半田ボールを形成する事を特徴と
    する半導体装置の製造方法。
  4. 【請求項4】 前記絶縁層は、塗布型またはフィルム型
    で、アミック酸より成る請求項3に記載の半導体装置の
    製造方法。
  5. 【請求項5】 前記フィルムの表面には、前記絶縁層と
    材料を異にするシートが設けられ、前記シートを剥がす
    事により前記メタルポストを露呈させる請求項4に記載
    の半導体装置の製造方法。
JP36423798A 1998-12-22 1998-12-22 半導体装置の製造方法 Expired - Fee Related JP3723364B2 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP36423798A JP3723364B2 (ja) 1998-12-22 1998-12-22 半導体装置の製造方法
US09/468,414 US6479900B1 (en) 1998-12-22 1999-12-20 Semiconductor device and method of manufacturing the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP36423798A JP3723364B2 (ja) 1998-12-22 1998-12-22 半導体装置の製造方法

Publications (2)

Publication Number Publication Date
JP2000188306A true JP2000188306A (ja) 2000-07-04
JP3723364B2 JP3723364B2 (ja) 2005-12-07

Family

ID=18481324

Family Applications (1)

Application Number Title Priority Date Filing Date
JP36423798A Expired - Fee Related JP3723364B2 (ja) 1998-12-22 1998-12-22 半導体装置の製造方法

Country Status (1)

Country Link
JP (1) JP3723364B2 (ja)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2003049178A2 (en) * 2001-11-30 2003-06-12 Motorola, Inc. Semiconductor power device metal structure and method of formation
WO2005059997A1 (en) * 2003-12-19 2005-06-30 Advanpack Solutions Pte Ltd Various structure/height bumps for wafer level-chip scale package
JP2008502156A (ja) * 2004-06-03 2008-01-24 インターナショナル レクティファイアー コーポレイション 接触抵抗が低減された半導体デバイス
TWI387077B (zh) * 2008-06-12 2013-02-21 Chipmos Technologies Inc 晶粒重新配置之封裝結構及其方法
US11862586B2 (en) 2021-06-16 2024-01-02 Kioxia Corporation Semiconductor device and method of manufacturing the same

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2003049178A2 (en) * 2001-11-30 2003-06-12 Motorola, Inc. Semiconductor power device metal structure and method of formation
WO2003049178A3 (en) * 2001-11-30 2004-05-27 Motorola Inc Semiconductor power device metal structure and method of formation
US6888246B2 (en) 2001-11-30 2005-05-03 Freescale Semiconductor, Inc. Semiconductor power device with shear stress compensation
CN1326221C (zh) * 2001-11-30 2007-07-11 自由度半导体公司 半导体功率器件和形成方法
WO2005059997A1 (en) * 2003-12-19 2005-06-30 Advanpack Solutions Pte Ltd Various structure/height bumps for wafer level-chip scale package
JP2008502156A (ja) * 2004-06-03 2008-01-24 インターナショナル レクティファイアー コーポレイション 接触抵抗が低減された半導体デバイス
TWI387077B (zh) * 2008-06-12 2013-02-21 Chipmos Technologies Inc 晶粒重新配置之封裝結構及其方法
US11862586B2 (en) 2021-06-16 2024-01-02 Kioxia Corporation Semiconductor device and method of manufacturing the same

Also Published As

Publication number Publication date
JP3723364B2 (ja) 2005-12-07

Similar Documents

Publication Publication Date Title
US6479900B1 (en) Semiconductor device and method of manufacturing the same
JP2001176899A (ja) 半導体装置の製造方法
JP3439144B2 (ja) 半導体装置およびその製造方法
US6326701B1 (en) Chip size package and manufacturing method thereof
US6605525B2 (en) Method for forming a wafer level package incorporating a multiplicity of elastomeric blocks and package formed
JP3387083B2 (ja) 半導体装置及びその製造方法
JP4698125B2 (ja) バンプおよびポリマー層を有しない、基板アセンブリのためのフリップチップ
JP3548061B2 (ja) 半導体装置の製造方法
US7122459B2 (en) Semiconductor wafer package and manufacturing method thereof
US6555459B1 (en) Method of manufacturing a semiconductor device
JP2003051580A (ja) 半導体装置及びその製造方法
JP2001320013A (ja) 半導体装置およびその製造方法
JP2000228420A (ja) 半導体装置及びその製造方法
JP3813367B2 (ja) 半導体装置およびその製造方法
JP2000243754A (ja) 半導体装置
JP2000228423A (ja) 半導体装置及びその製造方法
JP2001127095A (ja) 半導体装置及びその製造方法
JP2000183090A (ja) チップサイズパッケージ及びその製造方法
JP3706492B2 (ja) 半導体装置およびその製造方法
US6329288B1 (en) Semiconductor device and manufacturing method thereof
JP2001168126A (ja) 半導体装置とその製造方法
JP3723364B2 (ja) 半導体装置の製造方法
JP2003068738A (ja) 半導体装置及びその製造方法及び半導体チップ及びその実装方法
JP2001110828A (ja) 半導体装置の製造方法
JP4462664B2 (ja) チップサイズパッケージ型の半導体装置

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20040914

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20050516

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20050524

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20050708

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20050906

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20050915

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090922

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100922

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100922

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110922

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120922

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130922

Year of fee payment: 8

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees