JP2000188289A

JP2000188289A - 半導体装置の製造方法

Info

Publication number: JP2000188289A
Application number: JP10362941A
Authority: JP
Inventors: Hidenobu Terajima; 秀信寺島
Original assignee: Sony Corp
Current assignee: Sony Corp
Priority date: 1998-12-21
Filing date: 1998-12-21
Publication date: 2000-07-04

Abstract

(57)【要約】【課題】半導体基板両面において形成される膜厚差を
低減させることにより、配線等に加わる機械的ストレス
を軽減し、品質の安定化を図る。【解決手段】シリコン基板１０の表面に、ＬＯＣＯＳ
酸化膜を形成する際のマスクとなるＬＰシリコン窒化膜
２０Ａをパターン形成する。次に、シリコン基板１０の
表裏両面に対し、ＬＯＣＯＳ酸化を行う。シリコン基板
１０の表面には、シリコン窒化膜２０Ａのない領域でＬ
ＯＣＯＳ酸化膜４０Ａが成長し、素子間分離膜として形
成される。シリコン基板１０の裏面には、全体でＬＯＣ
ＯＳ酸化膜４０Ｂが成長する。これにより、シリコン基
板１０の両面に熱膨張係数の低い、比較的膜厚の大きい
均等なＬＯＣＯＳ酸化膜４０Ａ、４０Ｂが形成されるた
め、高熱処理時の基板の湾曲が抑制される。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、半導体基板の配線
等に加わるストレスを軽減し、品質の安定を図ることが
できる半導体装置の製造方法に関する。

【０００２】

【従来の技術】近年、半導体装置の微細化に伴い、半導
体基板に形成された素子や配線に要求される性能及び品
質について、より高性能、高品質なものが要求されてい
る。一方、半導体製造工程では、高温熱処理が必要な工
程が多く存在し、それらに耐え得る素子の形成が必要で
ある。ところで、このような高温熱処理に際し、半導体
基板上に形成された薄膜材料が半導体基板の表面と裏面
では異なっている場合が多々存在する。そして、半導体
基板の表面と裏面で異なる多層構造となっている場合
に、高温処理にさらされると、個々の素子の熱膨張の差
によって半導体基板自体が微視的に湾曲する。ここで、
一般的に用いられている基板材料であるシリコン（Ｓ
ｉ）の熱膨張率（２Ｅ−０５／°Ｃ）と比較的一般的な
絶縁膜であるシリコン酸化膜（Ｓｉ０₂）の熱膨張率
（６Ｅ−０６／°Ｃ）とでは１桁異なる。

【０００３】

【発明が解決しようとする課題】このため、上述のよう
な半導体基板を高温処理した場合、際立った基板変形が
発生し、内部ストレスの発生につながる。そして、ある
臨海点を超えた湾曲をもった基板上に成膜処理等が行わ
れると、その処理後、常温にまで冷却されたときには、
配線及び素子等に機械的ストレスが印加された状況とな
る。このような場合には、ピエゾ効果による素子特性の
変動やアルミ配線におけるストレスマグレーションの発
生といった問題が発生し、半導体装置の歩留劣化や品質
の劣化につながってしまう。

【０００４】図２は、従来の半導体基板において、高温
熱処理による湾曲を生じた例を示している。図示の例で
は、シリコン（Ｓｉ）基板２上に、シリコン（Ｓｉ
Ｏ₂）酸化膜４が形成され、さらに、この上面にアルミ
（Ａｌ）配線膜６を施したものである。そして、この半
導体基板では、表裏両面のバランスが悪いため、高熱処
理によって大きく湾曲し、この湾曲のためにアルミ配線
膜６にストレスマイグレーションが発生したり、図示の
ようにヒロック８が形成されてしまう。そして、従来
は、これらの問題に対して薄膜の成膜条件等によって対
応しているが、素子の微細化等の影響により、上述のよ
うな問題が回避できない場合が確認されつつある。

【０００５】そこで本発明の目的は、半導体基板両面に
おいて形成される膜厚差を低減させることにより、配線
等に加わる機械的ストレスを軽減し、品質の安定化を図
ることができる半導体装置の製造方法を提供することに
ある。

【０００６】

【課題を解決するための手段】本発明は前記目的を達成
するため、半導体基板に半導体素子を構成する各種の膜
を多層構造で成膜する半導体装置の製造方法において、
前記半導体基板に成膜される膜のうち膜厚の大きい特定
の膜を、前記半導体基板の両面に形成することにより、
半導体装置の製造工程における半導体基板両面の膜厚差
を低減するようにしたことを特徴とする。

【０００７】本発明の半導体装置の製造方法において、
半導体基板の第１面に成膜される膜厚の大きい特定の膜
を、半導体基板の第２面にも形成する。これにより、半
導体基板の両面に、膜厚が大きく熱膨張率が等しい特定
の膜が形成され、半導体基板両面の膜厚差が低減され
る。したがって、これ以後の半導体装置の製造工程で
は、半導体基板両面の膜厚差が低減した状態で、各種の
熱処理等を行うことができ、配線等に加わる機械的スト
レスを低減し、品質の安定化を図ることができる。

【０００８】

【発明の実施の形態】以下、本発明による半導体装置の
製造方法の実施の形態について説明する。図１（Ａ）〜
（Ｅ）は、本発明による半導体装置の製造方法の具体的
製造工程例を示す説明図である。図１に示す例は、ダブ
ルポリシリコンバイポーラトランジスタを製造する場合
の工程例を示したものである。以下、本発明をダブルポ
リシリコンバイポーラトランジスタの製造工程を例に説
明する。このダブルポリシリコンバイポーラトランジス
タでは、素子間分離膜であるＬＯＣＯＳ酸化膜が最も厚
い絶縁膜である。そこで、本例では、このＬＯＣＯＳ酸
化膜をシリコン基板の両面に形成することにより、高温
熱処理に耐え得る構造を提供するものである。

【０００９】以下、図１を用いて、本例の製造工程につ
いて順次説明する。まず、図１（Ａ）に示すように、シ
リコン（Ｓｉ）基板１０の両面に、ＬＯＣＯＳ酸化膜を
形成する際のマスクとなるＬＰ（low pressure）シリコ
ン窒化膜（ＳｉＮ）２０Ａ、２０Ｂを形成する。通常、
このＬＰシリコン窒化膜２０Ａ、２０Ｂは、減圧下のＣ
ＶＤ炉内で形成されるため、シリコン基板１０の両面に
存在する構造となる。そこで、このシリコン基板１０の
裏面（第２面）に存在するＬＰシリコン窒化膜２０Ｂを
リン酸等のエッチングによって一括除去する。

【００１０】一方、シリコン基板１０の表面（第１面）
は、従来と同様の手順によって処理する。すなわち、図
１（Ｂ）に示すように、シリコン基板１０の表面に存在
するＬＰシリコン窒化膜２０Ａを選択的に除去するため
のフォトレジスト層３０を設け、図１（Ｃ）に示すよう
に、ＬＯＣＯＳ酸化膜を形成する領域に対応してフォト
レジスト膜３０を露光、現像した後、この領域のＬＰシ
リコン窒化膜２０Ａをリン酸等のエッチングによって除
去する。さらに、残ったフォトレジスト膜３０を除去す
る。

【００１１】次に、図１（Ｄ）に示すように、シリコン
基板１０の表裏両面に対し、ＬＯＣＯＳ酸化を行う。シ
リコン基板１０の表面には、マスク用のシリコン窒化膜
２０Ａが存在するため、このシリコン窒化膜２０Ａのな
い領域でＬＯＣＯＳ酸化膜４０Ａが成長し、素子間分離
膜として形成される。一方、シリコン基板１０の裏面に
は、マスク用のシリコン窒化膜２０Ｂが既に存在しない
ため、シリコン基板１０の裏面全体でＬＯＣＯＳ酸化膜
４０Ｂが成長する。このようにシリコン基板１０の表裏
両面に形成されたＬＯＣＯＳ酸化膜４０Ａ、４０Ｂは、
互いに同一物質であるため、同一の熱膨張係数を有し、
また、膜厚もほぼ等しいものとなっている。

【００１２】また、シリコン基板１０の表裏両面に同時
に一括してＬＯＣＯＳ酸化を行いＬＯＣＯＳ酸化膜４０
Ａ、４０Ｂを形成することにより、製造工程の複雑化や
長時間化を招くことなく、均質なＬＯＣＯＳ酸化膜４０
Ａ、４０Ｂを容易に形成できる。また、シリコン基板１
０を構成する各膜のうち、最も膜厚の厚いＬＯＣＯＳ酸
化膜を選択してシリコン基板１０の表裏両面に形成する
ので、表裏両面の膜厚を有効にバランスさせることがで
きる。

【００１３】次に、図１（Ｅ）に示すように、ダブルポ
リシリコンバイポーラトランジスタとして必要な構造を
順次形成していく。すなわち、第１のＣＶＤシリコン酸
化膜５０、第１のポリシリコン膜６０Ａ、６０Ｂ、第２
のＣＶＤシリコン酸化膜７０、サイドウォール８０、第
２のポリシリコン膜９０Ａ、９０Ｂ等を形成する。次
に、アルミ（Ａｌ）配線１００を施し、配線層絶縁膜１
１０を形成する。

【００１４】このアルミ配線１００及び配線層絶縁膜１
１０を形成する際には、その後の熱処理の温度と同等の
ものをＰｒｅＨｅａｔとして処理することが必要である
が、このＰｒｅＨｅａｔが４００°Ｃにも達すると、ア
ルミ配線１００においてストレスマイグレーションを発
生する場合がある。しかし、本例の構造では、シリコン
基板１０の両面に熱膨張係数の小さいシリコン酸化膜
（ＳｉＯ₂）によるＬＯＣＯＳ酸化膜４０Ａ、４０Ｂが
形成されているため、構造上の膜厚差が軽減されている
ため、熱処理による基板変形が従来に比べて抑制でき
る。このため、配線間絶縁膜形成における機械的ストレ
スが軽減され、アルミ配線におけるストレスマイグレー
ションの発生が低減され、半導体装置の安定した品質を
得ることができる。

【００１５】なお、本発明は以上の例に限定されず、種
々変形が可能である。例えば、上述の例では、本発明を
ダブルポリシリコンバイポーラトランジスタの製造方法
に適用したが、本発明は他の半導体装置の製造方法とし
て広く適用し得るものである。また、上述の例では、半
導体基板の表裏両面に形成する膜としてＬＯＣＯＳ酸化
膜４０Ａ、４０Ｂを採用したが、できるだけ熱膨張係数
が小さく、また、膜厚の大きい他の膜を用いてもよい。

【００１６】

【発明の効果】以上説明したように本発明の半導体装置
の製造方法では、半導体基板に成膜される膜のうち膜厚
の大きい特定の膜を、前記半導体基板の両面に形成する
ことにより、半導体装置の製造工程における半導体基板
両面の膜厚差を低減するようにした。このため、それ以
後の半導体装置の製造工程において、半導体基板両面の
膜厚差が低減した状態で、各種の熱処理等を行うことが
でき、温度上昇に伴う基板の湾曲を抑制することができ
るので、配線等に加わる機械的ストレスを低減すること
ができる。

【００１７】したがって、ピエゾ効果による素子特性の
変動を抑制でき、またストレスによるシリコン基板の欠
陥を防止できる。さらに、アルミ配線におけるストレス
マイグレーションの発生が低減される。よって、半導体
装置の製造工程における歩留りの改善や品質の向上、安
定化を図ることができる。

【図面の簡単な説明】

【図１】本発明による半導体装置の製造方法の具体的工
程例を示す説明図である。

【図２】従来の半導体基板が湾曲した例を示す断面図で
ある。

【符号の説明】１０……シリコン基板、２０Ａ、２０Ｂ……シリコン窒
化膜、３０……フォトレジスト膜、４０Ａ、４０Ｂ……
ＬＯＣＯＳ酸化膜、５０……第１のＣＶＤシリコン酸化
膜、６０Ａ、６０Ｂ……第１のポリシリコン膜、７０…
…第２のＣＶＤシリコン酸化膜、８０……サイドウォー
ル、９０Ａ、９０Ｂ……第２のポリシリコン膜、１００
……アルミ配線、１１０……配線層絶縁膜。

Claims

【特許請求の範囲】

【請求項１】半導体基板に半導体素子を構成する各種
の膜を多層構造で成膜する半導体装置の製造方法におい
て、前記半導体基板に成膜される膜のうち膜厚の大きい特定
の膜を、前記半導体基板の両面に形成することにより、
半導体装置の製造工程における半導体基板両面の膜厚差
を低減するようにした、ことを特徴とする半導体装置の製造方法。
【請求項２】前記特定の膜は、最も膜厚の大きい膜で
あることを特徴とする請求項１記載の半導体装置の製造
方法。
【請求項３】前記特定の膜は、熱膨張係数の小さい材
料よりなる膜であることを特徴とする請求項１記載の半
導体装置の製造方法。
【請求項４】前記特定の膜は、素子間分離膜であるこ
とを特徴とする請求項１記載の半導体装置の製造方法。
【請求項５】前記素子間分離膜は、前記半導体基板の
第１面に選択的に形成されて素子間を分離するととも
に、前記半導体基板の第２面の全面に形成されることを
特徴とする請求項４記載の半導体装置の製造方法。
【請求項６】前記半導体基板はシリコン基板であり、
前記素子間分離膜はＬＯＣＯＳ法によって形成されるＬ
ＯＣＯＳ酸化膜であることを特徴とする請求項５記載の
半導体装置の製造方法。
【請求項７】前記半導体基板の両面にマスク用シリコ
ン窒化膜を成膜した後、前記半導体基板の第１面のシリ
コン窒化膜を前記素子間分離膜の形成領域に応じて選択
的に除去するとともに、前記半導体基板の第２面のシリ
コン窒化膜を全面除去し、前記半導体基板の両面を酸化
してＬＯＣＯＳ酸化膜を形成することを特徴とする請求
項６記載の半導体装置の製造方法。
【請求項８】前記シリコン窒化膜は、低圧ＣＶＤによ
って前記半導体基板の両面に成膜することを特徴とする
請求項７記載の半導体装置の製造方法。