JP2000183749A - ベ―スバンド伝送システム用のディジタル／アナログ変換電子回路 - Google Patents

ベ―スバンド伝送システム用のディジタル／アナログ変換電子回路

Info

Publication number
JP2000183749A
JP2000183749A JP11351833A JP35183399A JP2000183749A JP 2000183749 A JP2000183749 A JP 2000183749A JP 11351833 A JP11351833 A JP 11351833A JP 35183399 A JP35183399 A JP 35183399A JP 2000183749 A JP2000183749 A JP 2000183749A
Authority
JP
Japan
Prior art keywords
digital
signal
filter
electronic circuit
analog
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP11351833A
Other languages
English (en)
Other versions
JP4395229B2 (ja
Inventor
Fugi Yang
フーチ・ヤン
Arnaud Maecker
アルノー・マエケール
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Alcatel CIT SA
Alcatel Lucent SAS
Original Assignee
Alcatel CIT SA
Alcatel SA
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Alcatel CIT SA, Alcatel SA filed Critical Alcatel CIT SA
Publication of JP2000183749A publication Critical patent/JP2000183749A/ja
Application granted granted Critical
Publication of JP4395229B2 publication Critical patent/JP4395229B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M3/00—Conversion of analogue values to or from differential modulation
    • H03M3/30—Delta-sigma modulation
    • H03M3/50—Digital/analogue converters using delta-sigma modulation as an intermediate step
    • H03M3/502—Details of the final digital/analogue conversion following the digital delta-sigma modulation
    • H03M3/504—Details of the final digital/analogue conversion following the digital delta-sigma modulation the final digital/analogue converter being constituted by a finite impulse response [FIR] filter, i.e. FIRDAC

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Compression, Expansion, Code Conversion, And Decoders (AREA)
  • Analogue/Digital Conversion (AREA)
  • Reduction Or Emphasis Of Bandwidth Of Signals (AREA)
  • Transmission Systems Not Characterized By The Medium Used For Transmission (AREA)

Abstract

(57)【要約】 【課題】 ディジタル／アナログ変換モジュールを経由
して信号を伝送する時に発生する位相の直線性の問題を
解決する電子回路を提供すること。 【解決手段】 補間回路（３１０）、シグマ−デルタ変
調装置（３２０）、１ビットディジタル／アナログ変換
器と多帯域有限インパルス応答フィルタとから構成され
るディジタル／アナログ変換ブロック（３３０）、およ
びアナログフィルタ（３４０）を縦続接続することで、
回路の出力で直線的応答を提供しながら量子化雑音をフ
ィルタリングすることが可能である。

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明はベースバンド伝送シ
ステム用のディジタル／アナログ変換電子回路に関す
る。
【０００２】詳細に言えば、本発明は、位相歪みなしに
ディジタル信号をアナログ信号に変換するディジタル／
アナログ変換電子回路、特にシグマ−デルタタイプの変
調装置および有限インパルス応答を有するフィルタを含
む回路に関する。
【０００３】本発明の好ましい適用分野は移動電話の分
野である。本発明は基本的にこの分野に関して記載され
ている。ただし、本発明の範囲は移動電話の分野に限定
されるべきではなく、変換回路および本発明の変換方法
が適用される他の任意の分野にまで拡張されると理解す
べきである。
【０００４】一般に、移動電話またはコードレス電話
は、構造的にユーザブロックまたはユーザインタフェー
ス、制御ブロック、音声ブロック、および無線周波数ブ
ロックの４つの個別のブロックに細分割される。説明す
る最後の３つのブロックは移動電話の無線装置を構成す
る。
【０００５】図１は移動電話の概略構造１００を示すブ
ロック図である。概略構造１００は上述の４つの主要ブ
ロックを有する。移動電話のユーザはユーザインタフェ
ース１２０にアクセスできる。ユーザインタフェース１
２０は一般にスピーカ１２１、マイクロフォン１２２、
キーパッド１２３、およびディスプレイ手段１２４を含
む。ユーザインタフェース１２０は任意選択としてその
他の要素、例えば、データを転送するためのモデムを含
むことができる。
【０００６】無線装置１３０はベースバンド伝送に必要
なブロック、すなわち、音声符号化手段、情報をデータ
ブロックに圧縮する手段、およびそのようなデータブロ
ックを連続する信号に圧縮解除する手段を含む。これら
の要素、およびその他の要素は制御ブロック１４０、音
声ブロック１５０、および無線周波数ブロック１６０の
間で共用される。
【０００７】制御ブロック１４０は中央処理装置として
の働きをするマイクロプロセッサ１４１を含む。マイク
ロプロセッサ１４１は呼を設定するのに必要な手順を実
行する。マイクロプロセッサ１４１はまた様々なプログ
ラムによって移動電話の様々な動作を制御する。これら
のプログラムは、移動電話の保守を容易にするために、
例えば、ユーザインタフェース１２０を管理するプログ
ラム、監視プログラム（特にバッテリレベルを監視する
ための）、および試験プログラムを含む。その他のプロ
グラムは移動電話とそれに最も近い伝送リレーとの接続
を管理する。ユーザインタフェース１２０に関連するプ
ログラムは、特に、ユーザによってディジタルキーパッ
ド１２３およびリンク１０１を介してマイクロプロセッ
サ１４１に提供された情報を解釈し、またリンク１０２
を介してディスプレイ手段１２４を制御することで、特
に、ユーザとその他のプログラムとの対話を管理する。
【０００８】また制御ブロック１４０は、特に、移動電
話に関連するオペレーティングシステム、シリアル番
号、および電話番号、または実際には様々なサービスを
使用する権限を記憶するために移動電話で使用されるメ
モリ１４２を有する。これらのメモリ１４２は呼を設定
する時にも使用できる。データ情報、メモリアドレス、
およびコマンドは双方向バス１０３を介してメモリ１４
２とマイクロプロセッサ１４１との間で交換される。
【０００９】音声ブロック１５０は、基本的に、多数の
プログラムを利用する信号処理装置１５１によって構成
される。信号処理装置１５１はリンク１０４を介してマ
イクロフォン１２２から情報を受信する。リンク１０５
は信号処理装置１５１とスピーカ１２１との間で信号を
伝送する働きをする。情報は双方向リンク１０６を介し
て信号処理装置１５１とマイクロプロセッサ１４１との
間でも交換される。
【００１０】移動電話の無線装置１３０との通信は、ア
ナログ／ディジタルおよびディジタル／アナログ変換が
実行される特別の無線周波数インタフェース１６０によ
って行われる。無線周波数ブロック１６０は、特に、デ
ュプレクサ（送受信切換器）１６２に接続されたアンテ
ナ１６１、送信機１６３、受信機１６４、および周波数
発生装置１６５を含む。マイクロプロセッサ１４１は、
それぞれの接続１０７、１０８、および１０９を介し
て、送信機１６３、受信機１６４、および周波数発生装
置１６５の動作を管理する。信号処理装置１５１は、そ
れぞれのリンク１１０および１１１を介して、送信機１
６３に信号を送信し、受信機１６４から信号を受信する
ことができる。周波数発生装置１６５はそれぞれの接続
１１２および１１３を介して送信機１６３と受信機１６
４とに接続される。デュプレクサ１６２はリンク１１４
を介して送信機１６３から信号を受信し、リンク１１５
を介して受信機１６４に信号を送信する。
【００１１】送信機１６３内で、通信のための音声情報
およびその他の情報を必要に応じて搬送する信号は、送
信するために無線周波数搬送波によって変調される。変
調動作は通常、所望の送信周波数と混合された中間周波
数で実行される。様々な変調方法が知られている。それ
らの変調方法は信号のタイプと伝送に利用可能な装置に
依存する。アナログ情報を伝送するためには、周波数変
調または周波数偏移キーイング（ＦＳＫ）を使用するこ
とが可能である。ディジタル情報を転送するためには、
例えば、π／４ＰＳＫタイプの位相偏移キーイング（Ｐ
ＳＫ）を使用するか、ガウス最小偏移キーイング（ＧＭ
ＳＫ）を使用することが可能である。
【００１２】
【従来の技術】図２は送信機１６３のための伝送システ
ムの、特に従来技術のディジタル／アナログ変換回路の
簡単化されたブロック図である。信号処理装置１５１か
ら来る信号はディジタルデータの形で送信機１６３のイ
ンタフェース２１０に送信される。送信機１６３によっ
て受信された信号は、インタフェース２１０、ＧＭＳＫ
タイプの変調を実行する変調装置２２０、ディジタル／
アナログ変換器２４０（ＤＡＣ）、サンプルホールド回
路２３０、およびアナログフィルタ２５０によって連続
して処理される。
【００１３】
【発明が解決しようとする課題】従来技術では、エネル
ギー消費に対処し、実施を容易にするために、ＤＡＣ２
４０は通常、スイッチトキャパシタＤＡＣである。した
がって、例えば、変調装置２２０からのｋビットの各グ
ループは、ＤＡＣ２４０の出力において直接ｋビットで
符号化される値に比例する電圧を発生する。この方法は
ＤＡＣ２４０からの信号とＤＡＣ２４０に入力される信
号との間の直線性の問題を生む。これらの直線性の問題
は上述の伝送システム内にサンプルホールド回路２３０
があることによってさらに深刻になる。ＤＡＣ２４０は
スイッチトキャパシタディジタル／アナログ変換器であ
る。このことは、上述の伝送システムに沿ったデータの
転送を制御する周期クロック信号の半周期の間、ＤＡＣ
２４０によって処理されたビットの値が利用できないと
いうことを意味する。したがって、少なくともクロック
信号の半周期の間、処理された各ビットの値を保持する
ためにサンプルホールド回路２３０が必要となる。ただ
し、サンプルホールド回路２３０があることによって信
号の伝送時の非直線性の問題が増大する。ある種の送信
機、特にＧＳＭタイプの移動電話システムで使用される
送信機では、送信された信号の歪みは呼の品質にとって
極めて有害になる可能性がある。
【００１４】従来技術、特に特許ＥＰ Ａ−０６４２２
２１はベースバンド伝送システムのためのディジタル／
アナログ変換電子回路について記載している。この回路
はディジタル信号のサンプリング周波数を増加させる補
間回路、シグマ−デルタタイプの変調装置、有限インパ
ルス応答フィルタ（ＦＩＲ）を含むディジタル／アナロ
グ変換ブロック、および最後に低域フィルタタイプのア
ナログフィルタを含む。
【００１５】ただし、上記文献に記載されたＦＩＲは従
来のＦＩＲ、すなわち、ｈ（ｚ）＝１＋ａ１ｚ−１＋ａ
２ｚ−２＋ａ３ｚ−３＋．．．のタイプの伝達関数を有
するＦＩＲである。そのようなフィルタは多数の係数ａ
１を必要とし、その結果、スロープが急峻なフィルタを
得るために、ＦＩＲは大容積になり消費電力が大きくな
るので、そのようなフィルタはＧＳＭの分野への適用に
は適っていない。
【００１６】本発明は、従来技術のシステムの上記の欠
点を緩和し、特に、従来技術のディジタル／アナログ変
換器のフィルタよりも小形で急峻なスロープを有するフ
ィルタを得ることを可能にする。
【００１７】
【課題を解決するための手段】本発明は、位相歪みなし
にディジタル信号をアナログ信号に変換するベースバン
ド伝送システム用のディジタル／アナログ変換電子回路
であって、ｎビットのグループの形の信号を送達するデ
ィジタル変調装置と、ディジタル信号のサンプリング周
波数を増大させる補間回路と、ｎビット信号を１ビット
信号に変換するシグマ−デルタタイプの変調装置と、デ
ィジタル／アナログ変換器および有限インパルス応答フ
ィルタを含み、特に量子化雑音を急峻な形でフィルタリ
ングするディジタル／アナログ変換ブロックと、低域フ
ィルタタイプのアナログフィルタとを含み、前記電子回
路が有限インパルス応答フィルタが多帯域フィルタであ
ることを特徴とするディジタル／アナログ変換電子回路
を提供する。
【００１８】本発明の様々な態様および利点は、本発明
の非限定的な表示によってのみ与えられた添付図面を参
照する以下の説明を読めばより明らかになろう。
【００１９】
【発明の実施の形態】図３に、信号処理装置１５１から
信号を受信し、図２の従来技術の伝送システムにすでに
存在しているインタフェース２１０が示されている。図
３にはＧＭＳＫタイプの変調装置２２０も示されてい
る。変調装置２２０からの信号は、補間回路３１０、シ
グマ−デルタタイプの変調装置３２０、ディジタル／ア
ナログ変換ブロック３３０、最後にアナログフィルタ３
４０の各要素によって連続して処理される。これらの各
要素の機能について以下に詳述する。
【００２０】変調装置３２０はシグマ−デルタ変調装置
として知られている。図４はそのような変調装置のブロ
ック図である。「シグマ−デルタ」という用語は、従来
ギリシャ文字「Σ」（シグマ）によって記号化されてい
る加算器４１０を第１に使用する変調装置の構成に由来
する。加算器４１０からの出力は信号を積分する積分回
路４２０に接続される。積分回路４２０はペイロード入
力信号のための低域フィルタとしての働きをする。積分
回路４２０の後には、処理されたディジタル信号の２つ
の連続するサンプルの差分を取り出した結果としての量
子化の実行原理に基づいて動作する量子化回路４３０が
配置される。そのような動作の一般的な名称に従って、
この差分から「デルタ」という用語が生まれた。負帰還
ループ４４０は量子化回路４３０によって発生した量子
化雑音の高域フィルタとしての働きをする。シグマ−デ
ルタタイプの変調装置によって、低周波内にペイロード
信号が存在する状態で、量子化雑音を高周波内に排除す
ることが可能である。
【００２１】シグマ−デルタタイプの変調装置を含むデ
ィジタル／アナログ変換システムでは、最初にサンプリ
ング周波数が増加する。この場合、上記動作は補間回路
３１０によって実行される。補間回路によってオーバー
サンプリング動作を実行することが可能になる。
【００２２】本発明の好ましい応用例では、ＧＳＭＫタ
イプの変調装置からのデータがサンプリングされる周波
数は、直線タイプの補間を実行することで２倍にされ
る。すなわち、ＧＭＳＫタイプの変調装置２２０からの
２つの連続するデータグループの間に、時間的に直接隣
接している２つのデータグループの平均に対応する別の
データグループが追加される。次いで、サンプリング周
波数は、各データグループを３回繰り返すことで、シグ
マ−デルタタイプの変調装置への入力で３倍にされる。
【００２３】その結果、補間回路３１０によって、周波
数Ｆｓでサンプリングされたｎビット信号から周波数Ｎ
×Ｆｓ（Ｎは自然整数）でサンプリングされたｎビット
信号への移行が可能になる。好ましい応用例では、Ｎ＝
６、ｎ＝８である。
【００２４】補間回路３１０に結合されたシグマ−デル
タタイプの変調装置３２０によって、周波数Ｎ×Ｆｓで
サンプリングされたｎビット信号から周波数Ｎ×Ｆｓで
サンプリングされた１ビット信号への移行が可能にな
る。
【００２５】シグマ−デルタ変調装置３２０によって送
られる１ビット信号はパルス幅変調（ＰＤＭ）された信
号であってもよい。１ビット信号はディジタル／アナロ
グブロックの入力に供給される。次いでシグマ−デルタ
変調装置からの出力信号は、ビット数が減少しているの
で、ディジタル／アナログ変換ブロック３３０により少
ない情報を供給するが、出力信号はこの動作を、補間回
路３１０によって実行されるオーバーサンプリングのた
めにより高くなった周波数で実行する。
【００２６】シグマ−デルタタイプの変調装置３２０か
らの出力で発生した量子化雑音は、信号が単一のビット
で符号化されているために大きい。ディジタル／アナロ
グ変換ブロック３３０はこの量子化雑音をフィルタリン
グする働きをする。ディジタル／アナログ変換ブロック
３３０は１ビットディジタル／アナログ変換器、すなわ
ち１ビットＤＡＣと、有限インパルス応答を有するフィ
ルタとによって構成される。
【００２７】１ビットＤＡＣからの出力によって、それ
に後置された有限インパルス応答フィルタは活動状態に
される。ＦＩＲは電流源を有する。１ビットＤＡＣに入
力された各ビットは、特にシフトレジスタを使用する処
理の後で電流源を制御する。各電流源は有限インパルス
応答フィルタのそれぞれの係数に関連する。各電流源は
ＦＩＲの対応する係数の１つに比例した電流を送る。
【００２８】本発明の場合のように１ビットＤＡＣを使
用することで、ディジタル／アナログ変換システム内を
伝送されている信号に関連する非直線性の問題を解決す
ることが可能になる。
【００２９】ただし、高レベルの量子化雑音をフィルタ
リングするには、有限インパルス応答フィルタはベース
バンド周波数に近いカットオフ周波数（ＧＳＭで使用す
る場合には通常１００ｋＨｚ）を有しなければならな
い。このことは、グラフ表示した場合、ＦＩＲフィルタ
の伝達関数が１００ｋＨｚ付近で極めて急峻なスロープ
を有しなければならないことを意味する。残念ながら、
このことは、複雑で、したがって、多数の係数を有する
従来のＦＩＲフィルタを使用することでしか達成できな
い。その結果、必要な電流源の数は増加する。そのよう
な解決策は信号伝送中の電気エネルギーの消費量を増大
させ、したがって、より大きな容積を占有する。
【００３０】本発明では、有限インパルス応答フィルタ
は多帯域フィルタである。ＦＩＲの１つの利点は、信号
に隣接する周波数に対して量子化雑音５３０がフィルタ
リングされる図５の第４スペクトラムによって示される
ように、位相を劣化させることなく信号付近のすべての
周波数を除去でき、同時に従来のＦＩＲよりもはるかに
小形であるという利点を有することである。
【００３１】さらに、多帯域ＦＩＲフィルタは、係数が
少なく、したがって必要な電流源の数が少ないために、
容易に実施できる。多帯域ＦＩＲフィルタは、グラフ表
示した場合低周波数で急峻なスロープを有し、それより
高い周波数が周期的に通過できるようにする伝達関数を
有するという特徴を示している。
【００３２】多帯域ＦＩＲフィルタによってフィルタリ
ングされない高周波数は、図３のアナログフィルタ３４
０などの簡単な低域フィルタによってフィルタリングさ
れる。
【００３３】多帯域ＦＩＲフィルタがあることによっ
て、信号伝送システム内で位相歪みが発生する可能性が
ある複雑なアナログフィルタを有することが回避でき
る。
【００３４】図５は本発明の電子回路内の様々なポイン
トでの送信信号の周波数スペクトラムを示す。
【００３５】図５を上から下へ眺めると、５つの周波数
スペクトラムは、補間回路２１０の入力、補間回路２１
０の出力、シグマ−デルタ変調装置３２０の出力、ディ
ジタル／アナログ変換ブロック３３０の出力、およびア
ナログフィルタ３４０の出力でそれぞれ観察された周波
数スペクトラムである。
【００３６】シグマ−デルタ変調装置３２０によって出
力される信号の周波数スペクトラムから、量子化雑音を
表す周波数スペクトラム５１０はペイロード信号の周波
数スペクトラム５２０と比較して高い周波数内に排除さ
れる。ディジタル／アナログ変換ブロックによって出力
される信号の周波数スペクトラムでは、本発明の多帯域
ＦＩＲフィルタによって周波数帯域５３０が通過でき、
したがって、量子化雑音は完全にはフィルタリングされ
ないが、ペイロード信号の周波数に直接隣接する量子化
雑音のすべての周波数は実際にフィルタリングされる。
【００３７】したがって、後置されるアナログフィルタ
３４０は容易に実施できるフィルタであろう。本発明の
電子回路は物理的に実施する場合に必要な容積に関して
経済的である。
【００３８】従来技術では、信号がアナログ信号に変換
された後で補間回路が使用される。ディジタル部分に補
間回路があると、処理すべき信号に数ビットを追加する
必要があり、その結果、信号伝送に関して直線性の問題
がより深刻になる。
【００３９】本発明の好ましい応用例では、シグマ−デ
ルタタイプの変調装置は伝達関数ｈ １（ｚ）＝１−２ｚ
−１＋ｚ−２を有する。
【００４０】本発明の好ましい応用例では、ＦＩＲフィ
ルタの伝達関数は、ｈ２（ｚ）＝−１＋ｚ−１４＋２．
７４ｚ−２１＋４．８５ｚ−２８＋５．７６ｚ−３５＋
４．８５ｚ−４２＋２．７４ｚ−４９＋ｚ−５７−ｚ
−７１である。
【００４１】そのような場合、ＦＩＲフィルタは９つの
係数しか有しない。したがって、このＦＩＲフィルタは
容易に実施できることが明らかである。そのようなフィ
ルタはまた物理的に実施される場合に必要な容積の点で
経済的であるという利点を有する。
【図面の簡単な説明】
【図１】移動電話の概略構造を示すブロック図である。
【図２】従来技術のディジタル／アナログ変換電子回路
のブロック図である。
【図３】本発明の電子回路のブロック図である。
【図４】シグマ−デルタ変調装置のブロック図である。
【図５】信号が本発明の電子回路を通過する際に、搬送
される信号の周波数スペクトラムを前記電子回路の様々
なポイントで示す図である。
【符号の説明】
１００ 移動電話の概略構造 １０１、１０２、１０４、１０５、１１０、１１１、１
１４、１１５ リンク １０３ 双方向バス １０６ 双方向リンク １０７、１０８、１０９、１１２、１１３ 接続 １２０ ユーザインタフェース １２１ スピーカ １２２ マイクロフォン １２３ キーパッド １２４ ディスプレイ手段 １３０ 無線装置 １４０ 制御ブロック １４１ マイクロプロセッサ １４２ メモリ １５０ 音声ブロック １５１ 信号処理装置 １６０ 無線周波数ブロック １６１ アンテナ １６２ デュプレクサ １６３ 送信機 １６４ 受信機 １６５ 周波数発生装置 ２１０ インタフェース ２２０ ＧＭＳＫタイプの変調装置 ２４０ ディジタル／アナログ変換器（ＤＡＣ） ２４０ サンプルホールド回路 ２５０、３４０ アナログフィルタ ３１０ 補間回路 ３２０ シグマ−デルタタイプの変調装置 ３３０ ディジタル／アナログ変換ブロック ４１０ 加算器 ４２０ 積分回路 ４３０ 量子化回路 ４４０ 負帰還ループ ５１０ 量子化雑音を表す周波数スペクトラム ５２０ ペイロード信号の周波数スペクトラム

Claims (7)

    【特許請求の範囲】
  1. 【請求項１】 位相歪みなしにディジタル信号をアナロ
    グ信号に変換するベースバンド伝送システム用のディジ
    タル／アナログ変換電子回路であって、 ｎビットのグループの形の信号を送るディジタル変調装
    置（２２０）と、 ディジタル信号のサンプリング周波数（Ｆｓ）を増大さ
    せる補間回路（３１０）と、 ｎビット信号を１ビット信号に変換するシグマ−デルタ
    タイプの変調装置（３２０）と、 ディジタル／アナログ変換器および有限インパルス応答
    フィルタを含み、特に量子化雑音を急峻な形でフィルタ
    リングするディジタル／アナログ変換ブロック（３３
    ０）と、 低域フィルタタイプのアナログフィルタ（３４０）とを
    含み、有限インパルス応答フィルタが多帯域フィルタで
    あることを特徴とする電子回路。
  2. 【請求項２】 ディジタル／アナログ変換器がパルス幅
    変調信号を送る１ビットディジタル／アナログ変換器で
    あることを特徴とする請求項１に記載の電子回路。
  3. 【請求項３】 有限インパルス応答フィルタが、フィル
    タを定義する係数に比例する電流を送る複数の電流源を
    含むことを特徴とする請求項１または２に記載の電子回
    路。
  4. 【請求項４】 シグマ−デルタタイプの変調装置（３２
    ０）が、伝達関数ｈ １（ｚ）＝１−２ｚ−１＋ｚ−２を
    有することを特徴とする請求項１から３のいずれか一項
    に記載の電子回路。
  5. 【請求項５】 有限インパルス応答フィルタが、伝達関
    数ｈ２（ｚ）＝−１＋ｚ−１４＋２．７４ｚ−２１＋
    ４．８５ｚ−２８＋５．７６ｚ−３５＋４．８５ｚ
    −４２＋２．７４ｚ−４９＋ｚ−５７−ｚ−７１を有す
    ることを特徴とする請求項２から４のいずれか一項に記
    載の電子回路。
  6. 【請求項６】 補間回路（３１０）がサンプリング周波
    数（Ｆｓ）を６倍することを特徴とする請求項１から５
    のいずれか一項に記載の電子回路。
  7. 【請求項７】 請求項１から６のいずれかに記載のディ
    ジタル／アナログ変換回路の移動電話内における使用
    法。
JP35183399A 1998-12-14 1999-12-10 ディジタル／アナログ変換電子回路 Expired - Fee Related JP4395229B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
FR9815743 1998-12-14
FR9815743A FR2787280B1 (fr) 1998-12-14 1998-12-14 Circuit electronique de conversion numerique-analogique pour une chaine de transmission en bande de base

Publications (2)

Publication Number Publication Date
JP2000183749A true JP2000183749A (ja) 2000-06-30
JP4395229B2 JP4395229B2 (ja) 2010-01-06

Family

ID=9533929

Family Applications (1)

Application Number Title Priority Date Filing Date
JP35183399A Expired - Fee Related JP4395229B2 (ja) 1998-12-14 1999-12-10 ディジタル／アナログ変換電子回路

Country Status (11)

Country Link
US (1) US6323795B1 (ja)
EP (1) EP1011200B1 (ja)
JP (1) JP4395229B2 (ja)
CN (1) CN1123975C (ja)
AT (1) ATE253270T1 (ja)
AU (1) AU6448599A (ja)
CA (1) CA2291870A1 (ja)
DE (1) DE69912384T2 (ja)
ES (1) ES2207152T3 (ja)
FR (1) FR2787280B1 (ja)
SG (1) SG82659A1 (ja)

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005006273A (ja) * 2003-06-12 2005-01-06 Northrop Grumman Corp デルタ・シグマ変調を使用した変換
JP2008136202A (ja) * 2002-11-27 2008-06-12 Cirrus Logic Inc デジタルフィルタ処理されたパルス幅変調
US7525455B2 (en) 2002-03-04 2009-04-28 Stmicroelectronics N.V. Coder apparatus for resonant power conversion and method
US7924937B2 (en) 2002-03-04 2011-04-12 Stmicroelectronics N.V. Resonant power converter for radio frequency transmission and method
JP2015027087A (ja) * 2013-07-26 2015-02-05 アトランティック・イナーシャル・システムズ・リミテッドＡｔｌａｎｔｉｃ Ｉｎｅｒｔｉａｌ Ｓｙｓｔｅｍｓ Ｌｉｍｉｔｅｄ 振幅変調されたアナログ信号を処理する方法、およびピックオフ信号処理システム
JP2015519778A (ja) * 2012-03-28 2015-07-09 日本テキサス・インスツルメンツ株式会社 オーディオ信号を再生するための低ノイズ及び低電力配置

Families Citing this family (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4397492B2 (ja) * 1999-12-18 2010-01-13 Ｎｓｃ株式会社 デジタル−アナログ変換器
US6636122B2 (en) * 2001-10-09 2003-10-21 Zilog, Inc. Analog frequency locked loop with digital oversampling feedback control and filter
EP1472791B1 (en) * 2002-01-30 2006-09-06 Koninklijke Philips Electronics N.V. Electronic circuit with a sigma delta a/d converter
US7058371B2 (en) * 2003-03-12 2006-06-06 Via Technologies, Inc. Mechanism for modulating wireless communication signals
US7062340B2 (en) * 2003-03-26 2006-06-13 Cirrus Logic, Inc. Audio data processing systems and methods utilizing high oversampling rates
US7190288B2 (en) * 2003-06-27 2007-03-13 Northrop Grumman Corp. Look-up table delta-sigma conversion
CN100401638C (zh) * 2003-09-29 2008-07-09 苏州顺芯半导体有限公司 数模转换器中的数字软开关及其控制数模转换的方法
US6963297B2 (en) * 2003-11-12 2005-11-08 Northrop Grumman Corporation Delta-sigma digital-to-analog converter assembly
JP3861874B2 (ja) * 2003-12-16 2006-12-27 株式会社デンソー Ａｄ変換器の故障検出装置
US7623826B2 (en) * 2004-07-22 2009-11-24 Frank Pergal Wireless repeater with arbitrary programmable selectivity
US7345608B2 (en) * 2005-12-30 2008-03-18 Mediatek Inc. Delta-Sigma DAC
US7801559B2 (en) * 2007-02-20 2010-09-21 Pine Valley Investments, Inc. Methods and apparatus for baseband digital spectrum translation (BDST)
CN103326721B (zh) * 2012-03-21 2016-12-07 中兴通讯股份有限公司 数模转换器
CN112563842B (zh) * 2019-01-31 2022-07-26 上海微小卫星工程中心 一种导电滑环数据传输的模拟方法
US10680631B1 (en) * 2019-02-25 2020-06-09 Rohde & Schwarz Gmbh & Co. Kg Converter system and method of converting digital input data
DE102021100771A1 (de) 2021-01-15 2022-07-21 Universität Stuttgart, Körperschaft Des Öffentlichen Rechts Mischsignal-Schaltungsanordnung und Verfahren zur effizienten Pulsformung digitaler Signale

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5212659A (en) * 1991-10-08 1993-05-18 Crystal Semiconductor Low precision finite impulse response filter for digital interpolation
US5248970A (en) * 1991-11-08 1993-09-28 Crystal Semiconductor Corp. Offset calibration of a dac using a calibrated adc
US5323157A (en) * 1993-01-15 1994-06-21 Motorola, Inc. Sigma-delta digital-to-analog converter with reduced noise
JPH0774645A (ja) * 1993-09-01 1995-03-17 Nec Corp オーバサンプリングｄ／ａ変換器の出力フィルタ
US5712635A (en) * 1993-09-13 1998-01-27 Analog Devices Inc Digital to analog conversion using nonuniform sample rates
EP0719478B1 (en) * 1993-09-13 1998-07-22 Analog Devices, Inc. Digital to analog conversion using nonuniform sample rates
US5541864A (en) * 1994-04-26 1996-07-30 Crystal Semiconductor Arithmetic-free digital interpolation filter architecture
US6097259A (en) * 1997-02-27 2000-08-01 Matsushita Electric Ind Co Ltd Modulator and modulation method for orthogonally modulating digital baseband signals

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7525455B2 (en) 2002-03-04 2009-04-28 Stmicroelectronics N.V. Coder apparatus for resonant power conversion and method
US7924937B2 (en) 2002-03-04 2011-04-12 Stmicroelectronics N.V. Resonant power converter for radio frequency transmission and method
US8340224B2 (en) 2002-03-04 2012-12-25 Stmicroelectronics N.V. Resonant power converter for radio frequency transmission and method
JP2008136202A (ja) * 2002-11-27 2008-06-12 Cirrus Logic Inc デジタルフィルタ処理されたパルス幅変調
JP2008136203A (ja) * 2002-11-27 2008-06-12 Cirrus Logic Inc デジタルフィルタ処理されたパルス幅変調
JP2005006273A (ja) * 2003-06-12 2005-01-06 Northrop Grumman Corp デルタ・シグマ変調を使用した変換
JP2015519778A (ja) * 2012-03-28 2015-07-09 日本テキサス・インスツルメンツ株式会社 オーディオ信号を再生するための低ノイズ及び低電力配置
JP2015027087A (ja) * 2013-07-26 2015-02-05 アトランティック・イナーシャル・システムズ・リミテッドＡｔｌａｎｔｉｃ Ｉｎｅｒｔｉａｌ Ｓｙｓｔｅｍｓ Ｌｉｍｉｔｅｄ 振幅変調されたアナログ信号を処理する方法、およびピックオフ信号処理システム

Also Published As

Publication number Publication date
EP1011200A1 (fr) 2000-06-21
SG82659A1 (en) 2001-08-21
AU6448599A (en) 2000-06-15
US6323795B1 (en) 2001-11-27
ATE253270T1 (de) 2003-11-15
CN1123975C (zh) 2003-10-08
FR2787280A1 (fr) 2000-06-16
EP1011200B1 (fr) 2003-10-29
CA2291870A1 (fr) 2000-06-14
CN1257351A (zh) 2000-06-21
DE69912384D1 (de) 2003-12-04
ES2207152T3 (es) 2004-05-16
FR2787280B1 (fr) 2001-01-05
DE69912384T2 (de) 2004-12-02
JP4395229B2 (ja) 2010-01-06

Similar Documents

Publication Publication Date Title
JP4395229B2 (ja) ディジタル／アナログ変換電子回路
US5701106A (en) Method and modulator for modulating digital signal to higher frequency analog signal
AU689500B2 (en) Apparatus for and method of speech digitizing
EP2097984B1 (en) Digital linear transmitter architecture
US20050118977A1 (en) Method, apparatus, and systems for digital radio communication systems
EP0757446A2 (en) Analogue to digital and digital to analogue converters
WO2000069085A1 (en) Programmable digital intermediate frequency transceiver
JP4817890B2 (ja) 増幅装置、ポーラ変調送信装置及び無線通信装置
US6518902B2 (en) PC card and WLAN system having high speed, high resolution, digital-to analog converter with off-line sigma delta conversion and storage
US6489908B2 (en) Wireless local loop terminal and system having high speed, high resolution, digital-to-analog converter with off-line sigma-delta conversion and storage
JP2002368680A (ja) オフラインのシグマ・デルタ変換および記憶による高速、高分解能の、ｄａ変換器を有する基地局
US20030147459A1 (en) Interface concept for the exchange of digital signals between an rf ic and a baseband ic
US20060234655A1 (en) Amplifier apparatus, polar modulation transmission apparatus and wireless communication apparatus
DE60210592T2 (de) Drahtloses Teilnehmerendgerät und System mit Hochgeschwindigkeits- und Hochauflösendem analog-digital-Wandler mit off-line sigma-delta Wandlung und Speicherung
US5259001A (en) ADPCM decoder with an integral digital receive gain and method therefor
EP0704978B1 (en) Selection device for selecting electric cells and apparatus using the same
EP1647095B1 (en) Receiver for receiving frequency signals using delta-sigma modulators
JP2973736B2 (ja) ディジタル電話用ｃｏｄｅｃ
AU1490699A (en) Method and arrangement for signal modulation
JPH09298583A (ja) 電話装置

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20061124

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20090518

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20090526

A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A711

Effective date: 20090713

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20090826

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20090918

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20091019

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20121023

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20131023

Year of fee payment: 4

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees