JP2000175477A - ロータ位置検出装置 - Google Patents

Abstract

(57)【要約】 【課題】簡単なセンサで精度の良いロータ位置検出装置
を得る。 【解決手段】 ２極磁力を電気角３６０°としたロータ
に対し等間隔で順次配置された第1〜第３デジタル判別
センサ（３１、３２、３３）と、第１〜第３遅延回路
（４１、４２、４３）と、第１〜第３相（Ｕ、Ｖ、Ｗ）
と遅延第１相〜遅延第３相（ＴＵ、ＴＶ、ＴＷ）から基
準波形相（Ｃｌｏｃｋ）を発生させるプログラムロジッ
ク回路（５）と、正逆転判別相（Ｓ）を発生するフリッ
プフロップ回路（６）とを有し、基準波形相からロータ
の位置を正逆転判別相から回転方向を検出する。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】この発明はモータにおけるマ
グネットを有するロータのロータ位置検出装置に関する
ものである。

【０００２】

【従来の技術】従来のブラシレスモータにおけるマグネ
ットを有するロータのロータ位置検出装置では、巻線を
有するステータにホールＩＣが設けられ、ロータの２極
磁力の変化をホールＩＣがデジタル式に検出し、そのカ
ウント数を制御回路において単位時間当たりで累積カウ
ントし、基準位置に対してロータの位置を検出してい
た。

【０００３】ここで回速度制御の精度を高めるために
は、パルスを発生するロータに設けられたマグネットの
２極磁力の数を多くして２極磁力の角度を細かくし、ロ
ータが１回転する間に多くのパルスを発生させる方法、
もしくは、検出装置であるホールＩＣの数を多くする方
法等が考えられる。

【０００４】

【発明が解決しようとする課題】上記の従来の構成で
は、マグネットの極性を増やしたり、ホールＩＣの数を
増やすと部品点数が増加してしまい製造上好ましくなか
った。また、部品点数を増加した結果、さらに、それら
を結合するための回路が必要となり、装置全体が複雑に
なるという問題があった。よって、本発明は簡単な構成
でモータにおいてロータの位置検出精度を向上させたロ
ータ位置検出装置を得ることを目的とする。

【０００５】

【課題を解決するための手段】請求項１の発明であるロ
ータ位置検出装置（１）は、上記目的を達成するため、
モータ（１）におけるロータ（２）の２極磁力を発生す
る電気角に対して順次等間隔にステータ（３）に配置さ
れた第１相（Ｕ）を発生するデジタル判別センサ（３
１）および第２相（Ｖ）を発生する第２デジタル判別セ
ンサ（３２）および第３相（Ｗ）を発生する第３デジタ
ル判別センサ（３３）と、前記第１相および第２相およ
び第３相に対してそれぞれ同一値で遅延させた遅延第１
相（ＴＵ）を発生させる第１遅延回路（４１）および遅
延第２相（ＴＶ）を発生させる第２遅延回路（４２）お
よび遅延第３相（ＴＷ）を発生させる第３遅延回路（４
３）と、前記第１相と前記遅延第１相の反転との論理積
を上第１相（ＵＵ）とし、前記第１相の反転と前記遅延
第１相との論理積を下第１相（ＤＵ）とし、前記第２相
と前記遅延第２相の反転との論理積を上第２相（ＵＶ）
とし、前記第２相の反転と前記遅延第２相との論理積を
下第２相（ＤＶ）とし、前記第３相と前記遅延第３相の
反転との論理積を上第３相（ＵＷ）とし、前記第３相の
反転と前記遅延第３相との論理積を下第３相（ＤＷ）と
し、前記上第１相と第２相の反転と第３相から得られる
論理積および前記下第１相と第２相と第３相の反転から
得られる論理積および前記上第２相と第１相と第３相の
反転から得られる論理積および前記下第２相と第１相の
反転と第３相から得られる論理積および前記上第３相と
第１相の反転と第２相から得られる論理積および前記下
第３相と第１相と第２相の反転から得られる論理積とし
た６論理積から得られる論理和の反転である上昇波形相
（／Ｕｐ）を発生し、前記上第１相と第２相と第３相の
反転から得られる論理積および前記下第１相と第２相の
反転と第３相から得られる論理積および前記上第２相と
第１相の反転と第３相から得られる論理積および前記下
第２相と第１相と第３相の反転から得られる論理積およ
び前記上第３相と第１相と第２相の反転から得られる論
理積および前記下第３相と第１相の反転と第２相から得
られる論理積とした６論理積から得られる論理和の反転
である下降波形相（／Ｄｏｗｎ）を発生し、上第１相お
よび下第１相および上第２相および下第２相および上第
３相および下第３相の論理和である基準波形相（Ｃｌｏ
ｃｋ）を発生するプログラムロジック回路（５）と、前
記上昇波形相と前記下降波形相を入力し正逆転判別相
（Ｓ）を出力とするフリップフロップ回路（６）と、を
備え、前記正逆転判別相のオンオフ信号で前記ロータの
回転方向を検出し、前記基準波形相のオンオフ信号でロ
ータの位置検出を行うことを特徴とする。

【０００６】

【作用】本発明のロータ位置検出装置における請求項１
の発明では、デジタル判別センサはＮ極もしくはＳ極の
一つの極性を判別するものであり、磁気の大きさを見て
いないので精度は最も低いもので済む。この第1から第
３のデジタル判別センサは２極磁力の電気角を３６０°
とすれば、電気角１２０°間隔になる。そして、第１、
第２、第３遅延回路にて第１相、第２相、、第３相に対
して同一値遅延した遅延第1相（ＴＵ）、遅延第２相
（ＴＶ）、遅延第３相（ＴＷ）が発生する。そして、プ
ログラムロジック回路にて信号が変換される。まず、上
第１相（ＵＵ）は第1相のオンとして立ち上がる部分か
ら遅延した時間分の幅を有するデジタル信号であり、下
第１相（ＤＵ）は第１相からオンからオフに下がる部分
から遅延した時間分の幅を有するデジタル信号である。
同様に上第２相（ＵＶ）、下第２相（ＤＶ）、上第３相
（ＵＷ）、下第３相（ＵＷ）も同様のことが言える。そ
して、上昇波形相（／Ｕｐ）は、上第１相（ＵＵ）、下
第１相（ＤＵ）、上第２相（ＵＶ）、下第２相（Ｄ
Ｖ）、上第３相（ＵＷ）、下第３相（ＤＷ）において、
ロータの正転側の信号のみを残し逆転側の信号を打ち消
した論理和の反転した波形相である。また、下降波形相
（／Ｄｏｗｎ）は、上第１相（ＵＵ）、下第１相（Ｄ
Ｕ）、上第２相（ＵＶ）、下第２相（ＤＶ）、上第３相
（ＵＷ）、下第３相（ＤＷ）において、ロータの逆転側
の信号のみを残し正転側の信号を打ち消した論理和の反
転した波形相である。この上昇波形相（Ｕｐ）と下降波
形相（Ｄｏｗｎ）とをフリップフロップ回路に入力すれ
ば、その出力から正逆転判別相（Ｓ）が、オンオフ信号
で区別された波形が発生する。また、基準波形相（Ｃｌ
ｏｃｋ）は、上第１相（ＵＵ）および下第１相（ＤＵ）
および上第２相（ＵＶ）および下第２相（ＤＶ）および
上第３相（ＤＷ）および下第３相（ＤＷ）の論理和の波
形なので、その波形を把握することにより、ロータの位
置を検出することができる。しかも、基準波形相（Ｃｌ
ｏｃｋ）は、２極磁力を発生する電気角において６本の
オン信号を発生しているので、ロータの２極磁力を発生
する電気角において６０°の精度で位置検出できる。

【０００７】

【発明の実施の形態】次に、本発明を図１から図２に示
す実施例について説明する。図１は本発明のロータ位置
検出装置の実施形態例を示したブロック構成図、図２は
制御回路に入力される第１相から第３相（Ｕ、Ｖ、Ｗ）
と、遅延第１相から遅延第３相（ＴＵ、ＴＶ、ＴＷ）
と、上昇波形相（Ｕｐ）と、下降波形相（Ｄｏｗｎ）
と、正逆転判別相（Ｓ）におけるパルス信号の波形を示
した波形図である。以下図面に従い説明する。

【０００８】まずは図１に従い説明する。本発明である
ロータ位置検出装置１はロータ２とステータ３を備えた
モータに設けられている。ロータ２は２極磁力を電気角
３６０°として発生するマグネットを有するものであ
る。ステータ３には図示しないステータコアに巻線が複
数相に渡って巻装されており、この巻線に順次相を変化
させて電流を供給することにより、マグネットであるロ
ータ２を回転させるものである。さらに、ステータ３に
は全てがＮ極に反応する第１から第３デジタル判別セン
サ３１、３２、３３が設けられている。この第１から第
３デジタル判別センサ３１、３２、３３はＮ極に反応す
るものであるが、Ｓ極に反応するものであっても良く、
簡単な構造が良い。そして、プログラムロジック回路５
は第１デジタル判別センサ３１、第２デジタル判別セン
サ３２、第３デジタル判別センサ３３からの信号を得て
ロータ２の回転位置を検出し、図示しないステータ３の
巻線に供給する電流値を変化させてロータ２を制御して
いる。

【０００９】また、ステータ３には、第１相（Ｕ）を発
生する第１デジタル判別センサ３１と、第２相（Ｖ）を
発生する第２デジタル判別センサ３２と、第３相（Ｗ）
を発生する第３デジタル判別センサ３３とを備え、第１
デジタル判別センサ３１から第３デジタル判別センサ３
３を通り第１デジタル判別センサ３１までの相互間は順
次電気角で１２０°の等間隔で配置されている。

【００１０】そして、第１デジタル判別センサ３１の出
力線と第２デジタル判別センサ３２の出力線と第３デジ
タル判別センサ３３の出力線は、プログラムロジック回
路５に直接結線された線と、第１相を遅延する第１遅延
回路４１と第２相を遅延する第２遅延回路４２と第３相
を遅延する第３遅延回路４３のそれぞれを介してプログ
ラムロジック回路５に結線された線に分かれている。こ
のとき、プログラムロジック回路５に入力される第１相
（Ｕ）と第２相（Ｖ）と第３相（Ｗ）は図２のＵ、Ｖ、
Ｗに示すものである。また、第１遅延回路４１、第２遅
延回路４２、第３遅延回路４３を介して入力される遅延
第１相（ＴＵ）と遅延第２相（ＴＶ）と遅延第３相（Ｔ
Ｗ）は図２のＴＵ、ＴＶ、ＴＷに示すものである。

【００１１】そして、プログラムロジック回路５には、
基準波形相（Ｃｌｏｃｋ）を発生する線と、上昇波形相
（／Ｕｐ）と下降波形相（Ｄｏｗｎ）を発生する線とが
接続されている。そして、上昇波形相（／Ｕｐ）と下降
波形相（Ｄｏｗｎ）を発生する線は、非同期型フリップ
フロップ回路６０に接続され、基準波形相（Ｃｌｏｃ
ｋ）は２つの線に分線され第１同期型フリップフロップ
回路６１、第２同期型フリップフロップ回路６２に接続
されている。非同期型フリップフロップ回路６０の一方
の出力線が正逆転判別信号（Ｓ）を発生する線であり、
他方の出力線は２つの線に分線され第１排他的論理和
（ｅｘｏｒ）回路７１、第２排他的論理和（ｅｘｏｒ）
回路７２と接続されている。そして、第１排他的論理和
（ｅｘｏｒ）回路７１、第２排他的論理和（ｅｘｏｒ）
回路７２のそれぞれの出力線は第１同期型フリップフロ
ップ回路６１、第２同期型フリップフロップ回路６２の
それぞれの入力に接続されている。また、第１同期型フ
リップフロップ回路６１の一方の出力線は図２のＡ相、
第２同期型フリップフロップ回路６２の一方の出力線は
図２のＢ相である。さらに、第１同期型フリップフロッ
プ回路６１の出力線から分線され第２排他的論理和（ｅ
ｘｏｒ）回路７２に入力されており、第２同期型フリッ
プフロップ回路６２の反転である他方の出力線は第１排
他的論理和（ｅｘｏｒ）回路７１に入力されている。

【００１２】次に信号の流れについて図２に従い説明す
る。第１デジタル判別センサ３１、第２デジタル判別セ
ンサ３２、第３デジタル判別センサ３３はＮ極もしくは
Ｓ極の一つの極性を判別するものであり、磁気の大きさ
を見ていないので精度は最も低いもので済む。この第1
デジタル判別センサ３１、第２デジタル判別センサ３
２、第３のデジタル判別センサ３３は２極磁力の電気角
を３６０°とすれば、電気角１２０°間隔になる。これ
が図２の第１相（Ｕ）および第２相（Ｖ）および第３相
（Ｗ）である。そして、第１遅延回路４１、第２遅延回
路４２、第３遅延回路４３にて第１相から第３相に対し
て同一値ｔだけ遅延した遅延第１相（ＴＵ）、遅延第２
相（ＴＶ）、遅延第３相（ＴＷ）が発生する。そして、
プログラムロジック回路５にて信号が変換される。ま
ず、上第１相（ＵＵ）は第1相のオンとして立ち上がる
部分から遅延した時間分のｔ幅を有するデジタル信号で
あり、下第１相（ＤＵ）は第１相からオンからオフに下
がる部分から遅延した時間分のｔ幅を有するデジタル信
号である。同様に上第２相（ＵＶ）、下第２相（Ｄ
Ｖ）、上第３相（ＵＷ）、下第３相（ＵＷ）も同様のこ
とが言える。これが図２の遅延第１相（ＴＵ）および遅
延第２相（ＴＶ）および遅延第３相（ＴＷ）である。そ
して、上昇波形相（／Ｕｐ）は、上第１相（ＵＵ）、下
第１相（ＤＵ）、上第２相（ＵＶ）、下第２相（Ｄ
Ｖ）、上第３相（ＵＷ）、下第３相（ＤＷ）において、
ロータ２の正転側の信号のみを残し逆転側の信号を打ち
消した論理和の反転した波形相である。また、下降波形
相（／Ｄｏｗｎ）は、上第１相（ＵＵ）、下第１相（Ｄ
Ｕ）、上第２相（ＵＶ）、下第２相（ＤＶ）、上第３相
（ＵＷ）、下第３相（ＤＷ）において、ロータ２の逆転
側の信号のみを残し正転側の信号を打ち消した論理和の
反転した波形相である。この上昇波形相（Ｕｐ）と下降
波形相（Ｄｏｗｎ）とを非同期型フリップフロップ回路
６０に入力すれば、その出力から正逆転判別相（Ｓ）
が、オンオフ信号で区別された波形が発生する。また、
基準波形相（Ｃｌｏｃｋ）は、上第１相および下第１相
および上第２相および下第２相および上第３相および下
第３相の論理和の波形なので、その波形を把握すること
により、ロータ２の位置を検出することができる。しか
も、基準波形相（Ｃｌｏｃｋ）は、２極磁力を発生する
電気角において６本のオン信号を発生しているので、ロ
ータの２極磁力を発生する電気角において６０°の精度
で位置検出できる。

【００１３】さらに、基準波形相（Ｃｌｏｃｋ）は、第
１同期型フリップフロップ回路６１、第２同期型フリッ
プフロップ回路６２に入力すれば、それぞれの出力とし
て、第１同期型フリップフロップ回路６１では、図２の
正転波形相であるＡ相が発生し、第２同期型フリップフ
ロップ回路６２では、図２の逆転波形相であるＢ相が発
生する。Ａ相とＢ相は、正転方向ではＡ相がＢ相よりも
９０°進んでおり、逆転方向ではＢ相がＡ相よりも９０
°進んでいる。この９０°位相のずれたデジタル信号を
専用のデジタルＩＣに入力しロータ２の位置検出と回転
方向を検知することができる。

【００１４】以上図１および図２に示した実施形態例
は、ロータの２極磁力の発生がロータ1回転で１回のも
のを示したが、ロータに複数の２極磁力を用いたもので
も良く任意に設定できる。例えば、ロータ１回転に２極
磁力が１０回発生するものを利用すれば、２極磁力する
角度はロータから見れば３６°になり、１２°の間隔で
設けられた第１から第３デジタル判別センサにより、第
1相から第３相を用いれば、６°の精度でロータ位置検
出が行える。さらに、ステータ３６°の範囲に第１から
第３デジタル判別センサを集中して３個配置しても良い
し、ステータの３６°毎の開始位置、（３６°、７２
°、１０８°、１４４°、１８０°、２１６°、２５２
°、２８８°、３２４°、３６０°）から、６°の間隔
でずらした位置に任意に配置しても同じ効果が得られ
る。

【００１５】

【発明の効果】以上の説明より明らかなように、本発明
によれば簡単なデジタル判別センサを用いてロータの位
置検出を精度良く行える。よって、簡単な構造であって
も精度の良いロータ位置検出装置が得られる。

【図面の簡単な説明】

【図１】 本発明であるロータ位置検出装置の実施形態
例を示すブロック構成図である。

【図２】 本発明であるロータ位置検出装置の第1相か
ら第３相および遅延第１相から遅延第３相および上昇波
径相および下降波径相および正逆転判別相および基準波
形相および正転波形相および逆転波形相の波形図であ
る。

【符号の説明】

１…ロータ位置検出装置、２…ロータ、３…ステータ、 ３１…第１デジタル判別センサ、 ３２…第２デジタル判別センサ、 ３３…第３デジタル判別センサ、 ４１…第１遅延回路、 ４２…第２遅延回路、 ４３…第３遅延回路、 ５…プログラムロジック回路 ６０…非同期型フリップフロップ回路（フリップフロッ
プ回路） ６１…第１同期型フリップフロップ回路（フリップフロ
ップ回路） ６２…第２同期型フリップフロップ回路（フリップフロ
ップ回路）

Claims (1)

【特許請求の範囲】
1. 【請求項１】 モータ（１）におけるロータ（２）の２
   極磁力を発生する電気角に対して順次等間隔にステータ
   （３）に配置された第１相（Ｕ）を発生するデジタル判
   別センサ（３１）および第２相（Ｖ）を発生する第２デ
   ジタル判別センサ（３２）および第３相（Ｗ）を発生す
   る第３デジタル判別センサ（３３）と、 前記第１相および第２相および第３相に対してそれぞれ
   同一値で遅延させた遅延第１相（ＴＵ）を発生させる第
   １遅延回路（４１）および遅延第２相（ＴＶ）を発生さ
   せる第２遅延回路（４２）および遅延第３相（ＴＷ）を
   発生させる第３遅延回路（４３）と、 前記第１相と前記遅延第１相の反転との論理積を上第１
   相（ＵＵ）とし、前記第１相の反転と前記遅延第１相と
   の論理積を下第１相（ＤＵ）とし、前記第２相と前記遅
   延第２相の反転との論理積を上第２相（ＵＶ）とし、前
   記第２相の反転と前記遅延第２相との論理積を下第２相
   （ＤＶ）とし、前記第３相と前記遅延第３相の反転との
   論理積を上第３相（ＵＷ）とし、前記第３相の反転と前
   記遅延第３相との論理積を下第３相（ＤＷ）とし、前記
   上第１相と第２相の反転と第３相から得られる論理積お
   よび前記下第１相と第２相と第３相の反転から得られる
   論理積および前記上第２相と第１相と第３相の反転から
   得られる論理積および前記下第２相と第１相の反転と第
   ３相から得られる論理積および前記上第３相と第１相の
   反転と第２相から得られる論理積および前記下第３相と
   第１相と第２相の反転から得られる論理積とした６論理
   積から得られる論理和の反転である上昇波形相（／Ｕ
   ｐ）を発生し、前記上第１相と第２相と第３相の反転か
   ら得られる論理積および前記下第１相と第２相の反転と
   第３相から得られる論理積および前記上第２相と第１相
   の反転と第３相から得られる論理積および前記下第２相
   と第１相と第３相の反転から得られる論理積および前記
   上第３相と第１相と第２相の反転から得られる論理積お
   よび前記下第３相と第１相の反転と第２相から得られる
   論理積とした６論理積から得られる論理和の反転である
   下降波形相（／Ｄｏｗｎ）を発生し、上第１相および下
   第１相および上第２相および下第２相および上第３相お
   よび下第３相の論理和である基準波形相（Ｃｌｏｃｋ）
   を発生するプログラムロジック回路（５）と、 前記上昇波形相と前記下降波形相を入力し正逆転判別相
   （Ｓ）を出力とするフリップフロップ回路（６）と、を
   備え、前記正逆転判別相のオンオフ信号で前記ロータの
   回転方向を検出し、前記基準波形相のオンオフ信号でロ
   ータの位置検出を行うロータ位置検出装置。