JP2000174775A - Ａｔｍ（非同期伝送モ―ド）交換方式におけるセルインタ―リ―ビング方法。 - Google Patents
Ａｔｍ（非同期伝送モ―ド）交換方式におけるセルインタ―リ―ビング方法。Info
- Publication number
- JP2000174775A JP2000174775A JP30781399A JP30781399A JP2000174775A JP 2000174775 A JP2000174775 A JP 2000174775A JP 30781399 A JP30781399 A JP 30781399A JP 30781399 A JP30781399 A JP 30781399A JP 2000174775 A JP2000174775 A JP 2000174775A
- Authority
- JP
- Japan
- Prior art keywords
- bits
- bit
- cell
- transmitted
- atm
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L12/00—Data switching networks
- H04L12/54—Store-and-forward switching systems
- H04L12/56—Packet switching systems
- H04L12/5601—Transfer mode dependent, e.g. ATM
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L12/00—Data switching networks
- H04L12/54—Store-and-forward switching systems
- H04L12/56—Packet switching systems
- H04L12/5601—Transfer mode dependent, e.g. ATM
- H04L2012/5638—Services, e.g. multimedia, GOS, QOS
- H04L2012/5646—Cell characteristics, e.g. loss, delay, jitter, sequence integrity
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L12/00—Data switching networks
- H04L12/54—Store-and-forward switching systems
- H04L12/56—Packet switching systems
- H04L12/5601—Transfer mode dependent, e.g. ATM
- H04L2012/5638—Services, e.g. multimedia, GOS, QOS
- H04L2012/5646—Cell characteristics, e.g. loss, delay, jitter, sequence integrity
- H04L2012/5649—Cell delay or jitter
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L12/00—Data switching networks
- H04L12/54—Store-and-forward switching systems
- H04L12/56—Packet switching systems
- H04L12/5601—Transfer mode dependent, e.g. ATM
- H04L2012/5638—Services, e.g. multimedia, GOS, QOS
- H04L2012/5646—Cell characteristics, e.g. loss, delay, jitter, sequence integrity
- H04L2012/5652—Cell construction, e.g. including header, packetisation, depacketisation, assembly, reassembly
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L12/00—Data switching networks
- H04L12/54—Store-and-forward switching systems
- H04L12/56—Packet switching systems
- H04L12/5601—Transfer mode dependent, e.g. ATM
- H04L2012/5678—Traffic aspects, e.g. arbitration, load balancing, smoothing, buffer management
- H04L2012/5679—Arbitration or scheduling
Landscapes
- Engineering & Computer Science (AREA)
- Computer Networks & Wireless Communication (AREA)
- Signal Processing (AREA)
- Data Exchanges In Wide-Area Networks (AREA)
- Transmission Systems Not Characterized By The Medium Used For Transmission (AREA)
- Synchronisation In Digital Transmission Systems (AREA)
Abstract
(57)【要約】
【課題】 ＡＴＭ交換方式において、セルヘッダのイン
ターリービング方法を改善し、セル伝送の遅延を最小化
するようなＡＴＭ交換方式におけるセルインターリービ
ング方法を提供する。 【解決手段】 本発明のＡＴＭ交換方式におけるセルイ
ンターリービング方法は、a1）ヘッダフィールドと情報
フィールドとを有する一つ以上のＡＴＭセルから成るビ
ットを順にカウントする段階と；b1）カウントの結果が
ＡＴＭセルのヘッダフィールドに対応するとヘッダフィ
ールドを格納する段階と；c1）カウントの結果が情報フ
ィールドに対応すると情報フィールドをｎビット単位で
繰り返して分割する段階と；d1）b1)段階における格納
されたヘッダフィールドのビットとc1)段階における分
割された毎ｎビットのうち１番目ビットからｎ−１番目
のビットまでを順次に結合して受信側に伝送する段階
と；e1）d1)段階における伝送されてないｎ番目ビット
のみを、設定されたデータ単位で受信側に伝送する段階
と；f1）d1)およびe1)段階における伝送されてないビッ
トを受信側に伝送する段階とを含む。
ターリービング方法を改善し、セル伝送の遅延を最小化
するようなＡＴＭ交換方式におけるセルインターリービ
ング方法を提供する。 【解決手段】 本発明のＡＴＭ交換方式におけるセルイ
ンターリービング方法は、a1）ヘッダフィールドと情報
フィールドとを有する一つ以上のＡＴＭセルから成るビ
ットを順にカウントする段階と；b1）カウントの結果が
ＡＴＭセルのヘッダフィールドに対応するとヘッダフィ
ールドを格納する段階と；c1）カウントの結果が情報フ
ィールドに対応すると情報フィールドをｎビット単位で
繰り返して分割する段階と；d1）b1)段階における格納
されたヘッダフィールドのビットとc1)段階における分
割された毎ｎビットのうち１番目ビットからｎ−１番目
のビットまでを順次に結合して受信側に伝送する段階
と；e1）d1)段階における伝送されてないｎ番目ビット
のみを、設定されたデータ単位で受信側に伝送する段階
と；f1）d1)およびe1)段階における伝送されてないビッ
トを受信側に伝送する段階とを含む。
Description
【０００１】
【発明の属する技術分野】本発明はＡＴＭ（Asynchrono
us Transfer Mode:非同期伝送モード）交換方式に関
し、特に、従来のセルインターリービング方法を改善し
て、セル損失および伝送の遅延を最小化するようなＡＴ
Ｍ交換方式におけるセルインターリービング方法に関す
る。
us Transfer Mode:非同期伝送モード）交換方式に関
し、特に、従来のセルインターリービング方法を改善し
て、セル損失および伝送の遅延を最小化するようなＡＴ
Ｍ交換方式におけるセルインターリービング方法に関す
る。
【０００２】
【従来の技術】一般的に通信網の最も基本的な機能は、
多数の加入者の中で相手を選んで回線を接続し、必要な
情報を自由に交換することである。回線を接続するため
の交換方式は″回線交換方式″と″パケット交換方
式″、そして″ＡＴＭ交換方式″とで区分される。
多数の加入者の中で相手を選んで回線を接続し、必要な
情報を自由に交換することである。回線を接続するため
の交換方式は″回線交換方式″と″パケット交換方
式″、そして″ＡＴＭ交換方式″とで区分される。
【０００３】回線交換方式とは、情報を送る前に着信側
の番号に従って交換機のスイッチを設定し、発信側と着
信側との間に物理的な回線を作る方式である。このよう
な回線交換方式は、着信側に伝送する情報があるとき直
ちに伝送することができる。しかし、伝送する情報がな
いときは、回線を使用しないため、回線が浪費される。
このような理由で、回線交換方式は電話やファクシミ
リ、画像を連続的に伝送する装置などに適する。
の番号に従って交換機のスイッチを設定し、発信側と着
信側との間に物理的な回線を作る方式である。このよう
な回線交換方式は、着信側に伝送する情報があるとき直
ちに伝送することができる。しかし、伝送する情報がな
いときは、回線を使用しないため、回線が浪費される。
このような理由で、回線交換方式は電話やファクシミ
リ、画像を連続的に伝送する装置などに適する。
【０００４】また、パケット交換方式は、まず、ディジ
タル情報を決められた大きさ以下に分け、各ブロックに
アドレス番号などを含むヘッダを付けて回線を作る方式
である。このように既に決められている情報にヘッダを
付けた最小単位の情報を″パケット″と言い、情報を伝
送する場合はパケット単位で伝送する。このような交換
方式は情報が発生したときにのみ交換機の空いている回
線を探して伝送するので、データ通信のように間歇的に
発生する情報を伝送するのに適する。
タル情報を決められた大きさ以下に分け、各ブロックに
アドレス番号などを含むヘッダを付けて回線を作る方式
である。このように既に決められている情報にヘッダを
付けた最小単位の情報を″パケット″と言い、情報を伝
送する場合はパケット単位で伝送する。このような交換
方式は情報が発生したときにのみ交換機の空いている回
線を探して伝送するので、データ通信のように間歇的に
発生する情報を伝送するのに適する。
【０００５】また、ＡＴＭ交換方式はパケット交換の原
理を発展させたもので、伝送中のパケット処理を十分に
簡単にして回線交換のような高速動作を可能とする。
したがって、ＡＴＭ交換方式は、いろいろな性質の多様
な情報信号を自由且つ効率的にやり取ることができ、今
後マルチメディア情報を基とする次世代通信システムに
非常に有用である。このようなＡＴＭ交換方式は移動電
話システムで移動端末機と基地局の間の無線区間を除い
た基地局と交換局間または交換局と基地局の制御器間な
どの要求される有線区間に適用させて使用される。
理を発展させたもので、伝送中のパケット処理を十分に
簡単にして回線交換のような高速動作を可能とする。
したがって、ＡＴＭ交換方式は、いろいろな性質の多様
な情報信号を自由且つ効率的にやり取ることができ、今
後マルチメディア情報を基とする次世代通信システムに
非常に有用である。このようなＡＴＭ交換方式は移動電
話システムで移動端末機と基地局の間の無線区間を除い
た基地局と交換局間または交換局と基地局の制御器間な
どの要求される有線区間に適用させて使用される。
【０００６】図１は一般的なＡＴＭ交換方式の原理を説
明するための模式図である。図１を参照すると、ディジ
タル情報は４８バイトの一定の長さの複数のブロックに
分割され、伝送時は分割された各ブロックに５バイトの
ヘッダをそれぞれ付けて伝送する。ＡＴＭ交換方式でこ
のような５３バイトのブロックを″セル″と言う。
明するための模式図である。図１を参照すると、ディジ
タル情報は４８バイトの一定の長さの複数のブロックに
分割され、伝送時は分割された各ブロックに５バイトの
ヘッダをそれぞれ付けて伝送する。ＡＴＭ交換方式でこ
のような５３バイトのブロックを″セル″と言う。
【０００７】このように情報をセルに分解して伝送する
と、設定の時間にいくつのセルを伝送するかを決められ
るので、伝送するセルの数を調節することが容易であ
る。したがって、低速から高速までの伝送速度を必要と
する多様な種類の情報を制限なく送ることができる。さ
らに、ネットワークの伝送速度と情報信号の伝送速度と
を同期しなくてもよい。また、情報の発生時のみ伝送
し、情報のない時には他の端末機が同じ伝送路を用いて
他のセルを伝送することができるので、伝送路の浪費は
ない。
と、設定の時間にいくつのセルを伝送するかを決められ
るので、伝送するセルの数を調節することが容易であ
る。したがって、低速から高速までの伝送速度を必要と
する多様な種類の情報を制限なく送ることができる。さ
らに、ネットワークの伝送速度と情報信号の伝送速度と
を同期しなくてもよい。また、情報の発生時のみ伝送
し、情報のない時には他の端末機が同じ伝送路を用いて
他のセルを伝送することができるので、伝送路の浪費は
ない。
【０００８】このようなＡＴＭ交換方式では情報の伝送
時、特定部分に集中的にエラーが発生することを防止す
るためにインターリービングを実施する。すなわち、図
２のように、伝送するデータが１から２０まで表示され
る時、入力は縦方向に書かれ、出力は横方向に書かれ
る。したがって、インターリービングされた最終的デー
タは１，６，１１，１６と表示される横方向のデータが
順に出力される。
時、特定部分に集中的にエラーが発生することを防止す
るためにインターリービングを実施する。すなわち、図
２のように、伝送するデータが１から２０まで表示され
る時、入力は縦方向に書かれ、出力は横方向に書かれ
る。したがって、インターリービングされた最終的デー
タは１，６，１１，１６と表示される横方向のデータが
順に出力される。
【０００９】このようにデータをインターリービングし
て伝送するため、２，７，１２，１７と表示される二番
目の横方向のデータが全部割れても、受信する全体デー
タは１，＊,３，４，５，６，＊,８，９，１０....１
９，２０のようにエラーが分散した形態となるため、い
ろんなエラー復旧方法を通して全体データを容易に復元
することができる。
て伝送するため、２，７，１２，１７と表示される二番
目の横方向のデータが全部割れても、受信する全体デー
タは１，＊,３，４，５，６，＊,８，９，１０....１
９，２０のようにエラーが分散した形態となるため、い
ろんなエラー復旧方法を通して全体データを容易に復元
することができる。
【００１０】図３は背景技術におけるＡＴＭ交換方式に
おいて、セルヘッダをセル単位でインターリービングす
る動作を説明するためのブロック図である。図３を参照
すると、従来の技術によるＡＴＭ交換方式でセル単位の
インターリービング方式は、４０ビット（５バイト）の
セルヘッダを３８４ビット（４８バイト）の情報フィー
ルドのうち毎１０ビットごとに挿入してインターリービ
ングを行う。このようにセルヘッダをインターリービン
グする理由は、セルを受信する受信側でセルの実際デー
タと関係なくセルヘッダが割れていれば、全体セルを捨
ててセルの再伝送を要求するためである。
おいて、セルヘッダをセル単位でインターリービングす
る動作を説明するためのブロック図である。図３を参照
すると、従来の技術によるＡＴＭ交換方式でセル単位の
インターリービング方式は、４０ビット（５バイト）の
セルヘッダを３８４ビット（４８バイト）の情報フィー
ルドのうち毎１０ビットごとに挿入してインターリービ
ングを行う。このようにセルヘッダをインターリービン
グする理由は、セルを受信する受信側でセルの実際デー
タと関係なくセルヘッダが割れていれば、全体セルを捨
ててセルの再伝送を要求するためである。
【００１１】したがって、４０ビットのセルヘッダと３
８４ビットの情報フィールドとから成る単位セル１をバ
ッファ２に格納させた後、コンバータ３を介して３８４
ビットの情報フィールドの毎１０ビットごとに１ビット
のヘッダを順次に挿入して出力させる。その後、このよ
うにインターリングされたセルは多くのセルと多重化処
理され伝送される。受信側ではインターリービングされ
たセルを受信し、ディインターリービング(deinterleav
ing)して元の伝送データを復元する。この際、受信側は
５バイトのセルヘッダが割れていれば、全体セルを全部
捨てて発信側にセルの再伝送を要求する。
８４ビットの情報フィールドとから成る単位セル１をバ
ッファ２に格納させた後、コンバータ３を介して３８４
ビットの情報フィールドの毎１０ビットごとに１ビット
のヘッダを順次に挿入して出力させる。その後、このよ
うにインターリングされたセルは多くのセルと多重化処
理され伝送される。受信側ではインターリービングされ
たセルを受信し、ディインターリービング(deinterleav
ing)して元の伝送データを復元する。この際、受信側は
５バイトのセルヘッダが割れていれば、全体セルを全部
捨てて発信側にセルの再伝送を要求する。
【００１２】しかし、このような背景技術によると、５
３バイトのセルを一つのバッファに全て格納した後、５
バイトのヘッダのうち毎１ビットを全体３８４ビットの
情報フィールドのうち毎１０ビットごとに挿入する方式
でインターリービングを行う。したがって、全体データ
が伝送される場合、最小５３バイト、すなわち一つのセ
ルがインターリービングされる時間だけの伝送遅延が起
こる。このような伝送の遅れは実時間（リアルタイム）
を基にサービスを提供する音声サービスまたは映像サー
ビス面で通話の質を落とす原因となる。
３バイトのセルを一つのバッファに全て格納した後、５
バイトのヘッダのうち毎１ビットを全体３８４ビットの
情報フィールドのうち毎１０ビットごとに挿入する方式
でインターリービングを行う。したがって、全体データ
が伝送される場合、最小５３バイト、すなわち一つのセ
ルがインターリービングされる時間だけの伝送遅延が起
こる。このような伝送の遅れは実時間（リアルタイム）
を基にサービスを提供する音声サービスまたは映像サー
ビス面で通話の質を落とす原因となる。
【００１３】
【発明が解決しようとする課題】本発明は上記のような
関連技術の問題点を解決するために成されたもので、Ａ
ＴＭ交換方式においてセルヘッダのインターリービング
方法を改選し、セル伝送の遅延を最小化するようなＡＴ
Ｍ交換方式におけるセルインターリービング方法および
システムを提供することにその目的がある。
関連技術の問題点を解決するために成されたもので、Ａ
ＴＭ交換方式においてセルヘッダのインターリービング
方法を改選し、セル伝送の遅延を最小化するようなＡＴ
Ｍ交換方式におけるセルインターリービング方法および
システムを提供することにその目的がある。
【００１４】本発明のＡＴＭ交換方式におけるセルイン
ターリービング方法は、 a1）ヘッダフィールドと情報フィールドとを有する一つ
以上のＡＴＭセルから成るビットを順にカウントする段
階と； b1）カウントの結果がＡＴＭセルのヘッダフィールドに
対応するとヘッダフィールドを格納する段階と； c1）カウントの結果が情報フィールドに対応すると情報
フィールドをｎビット単位で繰り返して分割する段階
と； d1）b1)段階における格納されたヘッダフィールドのビ
ットとc1)段階における分割された毎ｎビットのうち１
番目ビットからｎ−１番目のビットまでを順次に結合し
て受信側に伝送する段階と； e1）d1)段階における伝送されてないｎ番目ビットのみ
を、設定されたデータ単位で受信側に伝送する段階と； f1）d1)およびe1)段階における伝送されてないビットを
受信側に伝送する段階とからなり、それにより上記目的
が達成される。 a1)段階におけるカウント動作はソフトウェア的に又は
プログラムの可能なハードウェアを用いて実施してもよ
い。 b1)段階における各ＡＴＭセルのヘッダフィールドに対
応するビットは並列データで格納された後、直列データ
に変換されてもよい。 c1)段階におけるｎビットは８ビットであってもよい。 d1)段階におけるヘッダフィールドに対応する１ビット
は分割された毎ｎビットのうち、ｎ番目ビットの位置に
結合されてもよい。 e1)段階における毎ｎビットのうち、伝送されてないｎ
番目のビットは並列データに変換して格納した後、ｎビ
ットの並列データ単位で伝送されてもよい。 伝送する情報は、b1)段階を行う間には伝送されず、c1)
段階ないしf1)段階を連続的に行ってもよい。b1)ないし
f1)段階は、a1)段階のＡＴＭセルが一つ以上である場
合、伝送する情報が全て伝送されるまでに繰り返して行
われてもよい。本発明のＡＴＭ交換方式におけるセルイ
ンターリービング方法は、ヘッダフィールドと情報フィ
ールドとを有するＡＴＭセルから成るビットを順にカウ
ントするために、ソフトウェア的に又はハードウェア的
にプログラムの可能なＦＰＪと、ＦＰＪのカウント結果
がヘッダフィールドに対応するとヘッダフィールドを格
納する第１のバッファと、第１のバッファから出力され
るデータを直列データに変換する並列／直列変換器と、
カウント結果が情報フィールドに対応し、情報フィール
ドをｎビット単位で分割する場合、ｎビット単位の毎ｎ
番目のビットを並列データに変換する直列／並列変換器
と、直列／並列変換器から出力されるビットを格納し
て、ｎビット単位の並列データで出力する第２のバッフ
ァと、第１のバッファに格納中のヘッダフィールドを形
成するそれぞれのビットと毎ｎビットのうち１番目ビッ
トからｎ−１番目ビットまでを順次に結合して受信側に
伝送し、次いで、伝送されてないｎ番目ビットのみを設
定されたデータ単位で受信側に伝送し、情報フィールド
に対応する伝送されてないビットを受信側に伝送する出
力制御部とから構成され、それにより上記目的が達成さ
れる。ｎビットは８ビットであってもよい。上記の目的
を達成するための本発明のＡＴＭ交換方式におけるセル
インターリービング方法は、a1）ヘッダフィールドと情
報フィールドとで構成された一つ以上のＡＴＭセルから
成るビットを順にカウントする段階と；b1）前記カウン
トの結果が前記ＡＴＭセルのヘッダフィールドに対応す
ると前記ヘッダフィールドを格納する段階と；c1）前記
カウントの結果が前記ＡＴＭセルの前記情報フィールド
に対応すると前記情報フィールドをｎビット単位で繰り
返して分割する段階と；d1）前記b1)段階における格納
されたヘッダフィールドのビットと前記c1)段階におけ
る分割された前記毎ｎビットのうち１番目ビットからｎ
−１番目のビットまでを順次に結合して受信側に伝送す
る段階と；e1）前記d1)段階において伝送されてないｎ
番目ビットのみを、設定されたデータ単位で前記受信側
に伝送する段階と；f1）前記d1)およびe1)段階において
伝送されてないビットを前記受信側に伝送する段階とか
らなることを特徴とする。
ターリービング方法は、 a1）ヘッダフィールドと情報フィールドとを有する一つ
以上のＡＴＭセルから成るビットを順にカウントする段
階と； b1）カウントの結果がＡＴＭセルのヘッダフィールドに
対応するとヘッダフィールドを格納する段階と； c1）カウントの結果が情報フィールドに対応すると情報
フィールドをｎビット単位で繰り返して分割する段階
と； d1）b1)段階における格納されたヘッダフィールドのビ
ットとc1)段階における分割された毎ｎビットのうち１
番目ビットからｎ−１番目のビットまでを順次に結合し
て受信側に伝送する段階と； e1）d1)段階における伝送されてないｎ番目ビットのみ
を、設定されたデータ単位で受信側に伝送する段階と； f1）d1)およびe1)段階における伝送されてないビットを
受信側に伝送する段階とからなり、それにより上記目的
が達成される。 a1)段階におけるカウント動作はソフトウェア的に又は
プログラムの可能なハードウェアを用いて実施してもよ
い。 b1)段階における各ＡＴＭセルのヘッダフィールドに対
応するビットは並列データで格納された後、直列データ
に変換されてもよい。 c1)段階におけるｎビットは８ビットであってもよい。 d1)段階におけるヘッダフィールドに対応する１ビット
は分割された毎ｎビットのうち、ｎ番目ビットの位置に
結合されてもよい。 e1)段階における毎ｎビットのうち、伝送されてないｎ
番目のビットは並列データに変換して格納した後、ｎビ
ットの並列データ単位で伝送されてもよい。 伝送する情報は、b1)段階を行う間には伝送されず、c1)
段階ないしf1)段階を連続的に行ってもよい。b1)ないし
f1)段階は、a1)段階のＡＴＭセルが一つ以上である場
合、伝送する情報が全て伝送されるまでに繰り返して行
われてもよい。本発明のＡＴＭ交換方式におけるセルイ
ンターリービング方法は、ヘッダフィールドと情報フィ
ールドとを有するＡＴＭセルから成るビットを順にカウ
ントするために、ソフトウェア的に又はハードウェア的
にプログラムの可能なＦＰＪと、ＦＰＪのカウント結果
がヘッダフィールドに対応するとヘッダフィールドを格
納する第１のバッファと、第１のバッファから出力され
るデータを直列データに変換する並列／直列変換器と、
カウント結果が情報フィールドに対応し、情報フィール
ドをｎビット単位で分割する場合、ｎビット単位の毎ｎ
番目のビットを並列データに変換する直列／並列変換器
と、直列／並列変換器から出力されるビットを格納し
て、ｎビット単位の並列データで出力する第２のバッフ
ァと、第１のバッファに格納中のヘッダフィールドを形
成するそれぞれのビットと毎ｎビットのうち１番目ビッ
トからｎ−１番目ビットまでを順次に結合して受信側に
伝送し、次いで、伝送されてないｎ番目ビットのみを設
定されたデータ単位で受信側に伝送し、情報フィールド
に対応する伝送されてないビットを受信側に伝送する出
力制御部とから構成され、それにより上記目的が達成さ
れる。ｎビットは８ビットであってもよい。上記の目的
を達成するための本発明のＡＴＭ交換方式におけるセル
インターリービング方法は、a1）ヘッダフィールドと情
報フィールドとで構成された一つ以上のＡＴＭセルから
成るビットを順にカウントする段階と；b1）前記カウン
トの結果が前記ＡＴＭセルのヘッダフィールドに対応す
ると前記ヘッダフィールドを格納する段階と；c1）前記
カウントの結果が前記ＡＴＭセルの前記情報フィールド
に対応すると前記情報フィールドをｎビット単位で繰り
返して分割する段階と；d1）前記b1)段階における格納
されたヘッダフィールドのビットと前記c1)段階におけ
る分割された前記毎ｎビットのうち１番目ビットからｎ
−１番目のビットまでを順次に結合して受信側に伝送す
る段階と；e1）前記d1)段階において伝送されてないｎ
番目ビットのみを、設定されたデータ単位で前記受信側
に伝送する段階と；f1）前記d1)およびe1)段階において
伝送されてないビットを前記受信側に伝送する段階とか
らなることを特徴とする。
【００１５】本発明の他の特徴は、ＡＴＭ交換方式にお
けるセルインターリングシステムが、ヘッダフィールド
と情報フィールドとで構成されたＡＴＭセルから成るビ
ットを順にカウントするために、ソフトウェア的に又は
ハードウェア的にプログラムの可能なＦＰＪ（Field Pr
ogramable Gatearray)と；前記ＦＰＪのカウント結果が
前記ヘッダフィールドに対応すると前記ヘッダフィーダ
を格納する第１のバッファと；前記第１のバッファから
出力されるデータを直列データに変換する並列／直列変
換器と；前記カウント結果が前記情報フィールドに対応
すると、前記情報フィールドをｎビット単位で分割する
場合、前記ｎビット単位の毎ｎ番目のビットを並列状態
に変換する直列／並列変換器と；前記直列／並列変換器
から出力されるビットを格納して、ｎビット単位の並列
データで出力する第２のバッファと；前記第１のバッフ
ァに格納中のヘッダフィールドを形成するそれぞれのビ
ットと前記毎ｎビットのうち１番目ビットからｎ−１番
目ビットまでを順次に結合して受信側に伝送し、次い
で、前記伝送されてないｎ番目ビットのみを設定された
データ単位で前記受信側に伝送し、次いで、前記情報フ
ィールドに対応する伝送されてないビットを前記受信側
に伝送する出力制御部とから構成されることにある。
けるセルインターリングシステムが、ヘッダフィールド
と情報フィールドとで構成されたＡＴＭセルから成るビ
ットを順にカウントするために、ソフトウェア的に又は
ハードウェア的にプログラムの可能なＦＰＪ（Field Pr
ogramable Gatearray)と；前記ＦＰＪのカウント結果が
前記ヘッダフィールドに対応すると前記ヘッダフィーダ
を格納する第１のバッファと；前記第１のバッファから
出力されるデータを直列データに変換する並列／直列変
換器と；前記カウント結果が前記情報フィールドに対応
すると、前記情報フィールドをｎビット単位で分割する
場合、前記ｎビット単位の毎ｎ番目のビットを並列状態
に変換する直列／並列変換器と；前記直列／並列変換器
から出力されるビットを格納して、ｎビット単位の並列
データで出力する第２のバッファと；前記第１のバッフ
ァに格納中のヘッダフィールドを形成するそれぞれのビ
ットと前記毎ｎビットのうち１番目ビットからｎ−１番
目ビットまでを順次に結合して受信側に伝送し、次い
で、前記伝送されてないｎ番目ビットのみを設定された
データ単位で前記受信側に伝送し、次いで、前記情報フ
ィールドに対応する伝送されてないビットを前記受信側
に伝送する出力制御部とから構成されることにある。
【００１６】上記のような本発明の特徴によれば、イン
ターリービングされた全体データが伝送される時間は、
従来のように最小限５３バイトがインターリービングさ
れる時間だけの伝送遅延ではなく、最小限５バイトの伝
送遅延時間だけに遅延される。これは実時間伝送特性が
要求される音声サービスまたは映像サービス面で非常に
良好な通話品質を提供するという長所がある。
ターリービングされた全体データが伝送される時間は、
従来のように最小限５３バイトがインターリービングさ
れる時間だけの伝送遅延ではなく、最小限５バイトの伝
送遅延時間だけに遅延される。これは実時間伝送特性が
要求される音声サービスまたは映像サービス面で非常に
良好な通話品質を提供するという長所がある。
【００１７】
【発明の実施の形態】以下、本発明の好ましい実施例を
添付の図面を参照して詳細に説明する。図４は本発明に
よるＡＴＭ変換方式のセルヘッダをセル単位で連続イン
ターリービングするインターリービングシステムを示す
ブロック図である。図４を参照すると、本発明によるイ
ンターリービングシステムは５３バイトの単位セル１０
のうち５バイトのヘッダを格納する第１のバッファ２０
と、第１のバッファ２０から出力する並列形態のヘッダ
データを直列形態に変換する並列／直列変換器（Parall
el-to-Serial Converter)３０と、単位セル１０のうち
３８４ビットの情報フィールドで１番目ビットから３２
０ビットまでの毎８番目の１ビットを並列形態に変換す
る直列／並列変換器５０と、直列／並列変換器５０から
出力する１ビットを順次に格納して８ビット単位で出力
する第２のバッファ６０と、単位セル１０の情報フィー
ルドのうち１から３６０までの毎７ビットと並列／直列
変換器３０から出力する毎１ビットとを結合して伝送
し、単位セル１０の３８４ビットの情報フォールドのう
ち３６１番目ビットから３８４番目ビットまでを８ビッ
ト単位で連続的に伝送し、第２のバッファ６０に格納さ
れた３２１番目ビットから３６０ビット番目ビットまで
の情報フィールド（ａ１−ａ４０）を連続的に伝送する
出力制御部４０とで構成される。
添付の図面を参照して詳細に説明する。図４は本発明に
よるＡＴＭ変換方式のセルヘッダをセル単位で連続イン
ターリービングするインターリービングシステムを示す
ブロック図である。図４を参照すると、本発明によるイ
ンターリービングシステムは５３バイトの単位セル１０
のうち５バイトのヘッダを格納する第１のバッファ２０
と、第１のバッファ２０から出力する並列形態のヘッダ
データを直列形態に変換する並列／直列変換器（Parall
el-to-Serial Converter)３０と、単位セル１０のうち
３８４ビットの情報フィールドで１番目ビットから３２
０ビットまでの毎８番目の１ビットを並列形態に変換す
る直列／並列変換器５０と、直列／並列変換器５０から
出力する１ビットを順次に格納して８ビット単位で出力
する第２のバッファ６０と、単位セル１０の情報フィー
ルドのうち１から３６０までの毎７ビットと並列／直列
変換器３０から出力する毎１ビットとを結合して伝送
し、単位セル１０の３８４ビットの情報フォールドのう
ち３６１番目ビットから３８４番目ビットまでを８ビッ
ト単位で連続的に伝送し、第２のバッファ６０に格納さ
れた３２１番目ビットから３６０ビット番目ビットまで
の情報フィールド（ａ１−ａ４０）を連続的に伝送する
出力制御部４０とで構成される。
【００１８】ここで、図４に示した単位セル１０は、ソ
フトウェア的にまたはハードウェア的にプログラムの可
能なＦＰＪ（Field Programable Gatearray)を利用して
入力される単位セル１０をカウントして単位セル１０の
ヘッダ（４０ビット）は第１のバッファ２０に送り、単
位セル１０の３８４ビットの情報フィールドで１番目ビ
ットから３２０番目ビットまでを８に分割して、それぞ
れの分割された８ビットのうち毎１−７番目ビットは出
力制御部４０に送るとともに、毎８番目ビットは直列／
並列変換器５０に送る。また、単位セル１０の３８４ビ
ットの情報フィールドで３２１番目ビットから３６０番
目ビットまではソフトウェア的にまたはハードウェア的
に出力制御器４０に送る。
フトウェア的にまたはハードウェア的にプログラムの可
能なＦＰＪ（Field Programable Gatearray)を利用して
入力される単位セル１０をカウントして単位セル１０の
ヘッダ（４０ビット）は第１のバッファ２０に送り、単
位セル１０の３８４ビットの情報フィールドで１番目ビ
ットから３２０番目ビットまでを８に分割して、それぞ
れの分割された８ビットのうち毎１−７番目ビットは出
力制御部４０に送るとともに、毎８番目ビットは直列／
並列変換器５０に送る。また、単位セル１０の３８４ビ
ットの情報フィールドで３２１番目ビットから３６０番
目ビットまではソフトウェア的にまたはハードウェア的
に出力制御器４０に送る。
【００１９】以下、添付の図４および図５を参照して、
本発明によるＡＴＭ交換方式においてセルヘッダをセル
単位で連続インターリングする動作についての好ましい
実施例を説明する。図４に示すように、伝送する情報は
ＦＰＪによって４８バイトのブロック単位で連続的に分
割し、各分割されたブロックにアドレス番号などを含む
５バイトのヘッダが付けられる。したがって、図５に示
すように、伝送する情報は総５３バイトの単位セルから
成る（ステップＳＴ１）。
本発明によるＡＴＭ交換方式においてセルヘッダをセル
単位で連続インターリングする動作についての好ましい
実施例を説明する。図４に示すように、伝送する情報は
ＦＰＪによって４８バイトのブロック単位で連続的に分
割し、各分割されたブロックにアドレス番号などを含む
５バイトのヘッダが付けられる。したがって、図５に示
すように、伝送する情報は総５３バイトの単位セルから
成る（ステップＳＴ１）。
【００２０】次いで、インターリービングシステムのＦ
ＰＪはソフトウェア的にまたはハードウェア的に５バイ
トのセルヘッダと４８バイトの情報フィールドから成る
単位セル１０の全てのビットを連続してカウントし、該
ビットの伝送経路を決める（ステップＳＴ２）。ＦＰＪ
は単位セル１０のセルヘッダに対応する４０ビットをカ
ウントして、８ビットの並列データ形態で第１のバッフ
ァ２０に５回連続して格納する（ステップＳＴ３）。こ
の際、バッファ２０に格納された順序により格納したセ
ルヘッダが並列／直列変換器３０に入力され、図４の並
列／直列変換器３０の上段に図示したように直列形態の
データに変換する（ステップＳＴ４）。このような５バ
イトの直列形態のデータは伝送経路ａを介して出力制御
部４０に順に伝達される。ここで、一つの単位セル１０
のうち、まず５バイトのセルヘッダが８ビットの並列デ
ータ形態で第１のバッファ２０に格納される間、出力制
御部４０は何も出力しないため、結局インターリービン
グされたデータが伝送されるまでは５バイトの遅延が発
生する。しかし、従来の５３バイトの遅延に比べると非
常に改善されたものである。
ＰＪはソフトウェア的にまたはハードウェア的に５バイ
トのセルヘッダと４８バイトの情報フィールドから成る
単位セル１０の全てのビットを連続してカウントし、該
ビットの伝送経路を決める（ステップＳＴ２）。ＦＰＪ
は単位セル１０のセルヘッダに対応する４０ビットをカ
ウントして、８ビットの並列データ形態で第１のバッフ
ァ２０に５回連続して格納する（ステップＳＴ３）。こ
の際、バッファ２０に格納された順序により格納したセ
ルヘッダが並列／直列変換器３０に入力され、図４の並
列／直列変換器３０の上段に図示したように直列形態の
データに変換する（ステップＳＴ４）。このような５バ
イトの直列形態のデータは伝送経路ａを介して出力制御
部４０に順に伝達される。ここで、一つの単位セル１０
のうち、まず５バイトのセルヘッダが８ビットの並列デ
ータ形態で第１のバッファ２０に格納される間、出力制
御部４０は何も出力しないため、結局インターリービン
グされたデータが伝送されるまでは５バイトの遅延が発
生する。しかし、従来の５３バイトの遅延に比べると非
常に改善されたものである。
【００２１】次いでステップＳＴ５において、ＦＰＪは
５３バイトの単位セルのうち、５バイトのセルヘッダが
全て第１のバッファ２０に出力された後、４８バイト、
すなわち３８４ビットの情報フィールドのうち１番目ビ
ットから３２０番目ビットまでを８ビット単位でそれぞ
れ分割して、毎８ビットのうち８番目ビットを除いた１
番目から７番目のビットをデータ伝送ラインＳ１を介し
て出力制御器４０に伝達する。出力制御器４０は受信さ
れた７ビットと並列／直列変換器３０に待機中の４０ビ
ットのうち最も優先順位を持つ１ビットとを結合して１
次インターリービングを行い、インターリービングされ
た８ビットの並列データを順次に伝送する（ステップＳ
Ｔ５）。したがって、５３バイトの単位セル１０のうち
セルヘッダ５バイトを含む総４０バイトが先にインター
リービングされ伝送される。それと同時にステップＳＴ
６においてＦＰＪは３８４ビットの情報フィールドのう
ち１番目ビットから３２０番目ビットまでを８ビット単
位で分割するときに発生する毎８番目の１ビットは直列
／並列変換器５０に伝達し、毎８番目のビットデータを
直列／並列変換器５０が８ビットの並列データに変換す
るようにする。したがって、総５バイトのデータが第２
のバッファ６０に順次に格納される（ステップＳＴ
６）。
５３バイトの単位セルのうち、５バイトのセルヘッダが
全て第１のバッファ２０に出力された後、４８バイト、
すなわち３８４ビットの情報フィールドのうち１番目ビ
ットから３２０番目ビットまでを８ビット単位でそれぞ
れ分割して、毎８ビットのうち８番目ビットを除いた１
番目から７番目のビットをデータ伝送ラインＳ１を介し
て出力制御器４０に伝達する。出力制御器４０は受信さ
れた７ビットと並列／直列変換器３０に待機中の４０ビ
ットのうち最も優先順位を持つ１ビットとを結合して１
次インターリービングを行い、インターリービングされ
た８ビットの並列データを順次に伝送する（ステップＳ
Ｔ５）。したがって、５３バイトの単位セル１０のうち
セルヘッダ５バイトを含む総４０バイトが先にインター
リービングされ伝送される。それと同時にステップＳＴ
６においてＦＰＪは３８４ビットの情報フィールドのう
ち１番目ビットから３２０番目ビットまでを８ビット単
位で分割するときに発生する毎８番目の１ビットは直列
／並列変換器５０に伝達し、毎８番目のビットデータを
直列／並列変換器５０が８ビットの並列データに変換す
るようにする。したがって、総５バイトのデータが第２
のバッファ６０に順次に格納される（ステップＳＴ
６）。
【００２２】しかし、第２のバッファ６０に格納された
５バイトと、３２１番目ビットから３８４番目ビットま
で（すなわち、８バイト）の情報フィールドはまだイン
ターリービングされずに残っている状態である。
５バイトと、３２１番目ビットから３８４番目ビットま
で（すなわち、８バイト）の情報フィールドはまだイン
ターリービングされずに残っている状態である。
【００２３】ステップＳＴ７において、単位セル１０の
情報フィールドのうち３２１番目ビットから３８４番目
ビットまでの８バイトはデータ伝送ラインＳ２を介して
出力制御部４０に連続的に伝達される。この際、出力制
御部４０は、伝送経路ａとｂを絶って伝送経路ｃを介し
て入力される８バイトのデータのみを連続して出力させ
る（ステップＳＴ７）。
情報フィールドのうち３２１番目ビットから３８４番目
ビットまでの８バイトはデータ伝送ラインＳ２を介して
出力制御部４０に連続的に伝達される。この際、出力制
御部４０は、伝送経路ａとｂを絶って伝送経路ｃを介し
て入力される８バイトのデータのみを連続して出力させ
る（ステップＳＴ７）。
【００２４】次いで、出力制御部４０は単位セル１０の
情報フィールドのうち３２１番目ビットから３８４番目
ビットまでを全て出力させた後、伝送経路 dを絶って第
２のバッファ６０に格納された８ビットの並列形態のデ
ータを連続的に出力させる（ステップＳＴ８）。したが
って、受信側では図４に示すように、一つのインターリ
ービングされた単位セル７０が連続的に受信される。
情報フィールドのうち３２１番目ビットから３８４番目
ビットまでを全て出力させた後、伝送経路 dを絶って第
２のバッファ６０に格納された８ビットの並列形態のデ
ータを連続的に出力させる（ステップＳＴ８）。したが
って、受信側では図４に示すように、一つのインターリ
ービングされた単位セル７０が連続的に受信される。
【００２５】次いで、インターリービングシステムは伝
送する情報がさらにあるかを判断し（ステップＳＴ
９）、情報があれば、上記で説明した段階（ステップＳ
Ｔ１からＳＴ８）を繰り返して行い、それ以上伝送の情
報がなければインターリービングの行いを終了する。本
発明は、a1）ヘッダフィールドと情報フィールドとで構
成された一つ以上のＡＴＭセルから成るビットを順にカ
ウントする段階と；b1）カウントの結果がＡＴＭセルの
ヘッダフィールドに対応するとヘッダフィールドを格納
する段階と；c1）カウントの結果が情報フィールドに対
応すると情報フィールドをｎビット単位で繰り返して分
割する段階と；d1）b1)段階における格納されたヘッダ
フィールドのビットとc1)段階における分割された毎ｎ
ビットのうち１番目ビットからｎ−１番目のビットまで
を順次に結合して受信側に伝送する段階と；e1）d1)段
階における伝送されてないｎ番目ビットのみを、設定さ
れたデータ単位で受信側に伝送する段階と；f1）d1)お
よびe1)段階における伝送されてないビットを受信側に
伝送する段階とで構成される。
送する情報がさらにあるかを判断し（ステップＳＴ
９）、情報があれば、上記で説明した段階（ステップＳ
Ｔ１からＳＴ８）を繰り返して行い、それ以上伝送の情
報がなければインターリービングの行いを終了する。本
発明は、a1）ヘッダフィールドと情報フィールドとで構
成された一つ以上のＡＴＭセルから成るビットを順にカ
ウントする段階と；b1）カウントの結果がＡＴＭセルの
ヘッダフィールドに対応するとヘッダフィールドを格納
する段階と；c1）カウントの結果が情報フィールドに対
応すると情報フィールドをｎビット単位で繰り返して分
割する段階と；d1）b1)段階における格納されたヘッダ
フィールドのビットとc1)段階における分割された毎ｎ
ビットのうち１番目ビットからｎ−１番目のビットまで
を順次に結合して受信側に伝送する段階と；e1）d1)段
階における伝送されてないｎ番目ビットのみを、設定さ
れたデータ単位で受信側に伝送する段階と；f1）d1)お
よびe1)段階における伝送されてないビットを受信側に
伝送する段階とで構成される。
【００２６】本発明の実施例では具体的に説明していな
いが、実際のＡＴＭ交換方式を適用した通信システムで
は同一時間帯に多数の加入者が情報を伝送する場合が多
い。こんな場合は、インターリービングされた情報を多
重化して伝送する。すると、多重化インターリービング
された情報を受信する受信端ではインターリービングさ
れた情報を逆多重化して自分のアドレスに対応する情報
をディインターリービングして元の信号に復元する。
いが、実際のＡＴＭ交換方式を適用した通信システムで
は同一時間帯に多数の加入者が情報を伝送する場合が多
い。こんな場合は、インターリービングされた情報を多
重化して伝送する。すると、多重化インターリービング
された情報を受信する受信端ではインターリービングさ
れた情報を逆多重化して自分のアドレスに対応する情報
をディインターリービングして元の信号に復元する。
【００２７】
【発明の効果】上記で説明したように本発明によれば、
ＡＴＭ交換方式で５バイトのセルヘッダと４８バイトの
情報フィールドから成る一つの単位セルのうち、まず５
バイトのセルヘッダをバッファに格納した後、全体５３
バイトのデータを連続的に出力しながらインターリービ
ング動作を行うことができる。したがって、５バイトの
セルヘッダが格納される間はインターリービングされた
データを伝送することができないが、その後からは連続
的に伝送可能である。したがって、本発明は最小限の伝
送遅延時間を維持するため、実時間を基にサービスを提
供する音声サービスまたは映像サービス面で非常に良好
な通話品質を提供する効果がある。
ＡＴＭ交換方式で５バイトのセルヘッダと４８バイトの
情報フィールドから成る一つの単位セルのうち、まず５
バイトのセルヘッダをバッファに格納した後、全体５３
バイトのデータを連続的に出力しながらインターリービ
ング動作を行うことができる。したがって、５バイトの
セルヘッダが格納される間はインターリービングされた
データを伝送することができないが、その後からは連続
的に伝送可能である。したがって、本発明は最小限の伝
送遅延時間を維持するため、実時間を基にサービスを提
供する音声サービスまたは映像サービス面で非常に良好
な通話品質を提供する効果がある。
【図１】一般的なＡＴＭ交換方式の原理を説明するため
の模式図である。
の模式図である。
【図２】一般的なインターリービング方法を説明するた
めの図面である。
めの図面である。
【図３】従来の技術によるＡＴＭ交換方式におけるセル
ヘッダをセル単位でインターリービングする動作を説明
するためのブロック図である。
ヘッダをセル単位でインターリービングする動作を説明
するためのブロック図である。
【図４】本発明によるＡＴＭ交換方式におけるセルヘッ
ダをセル単位で連続インターリービングする回路を示す
ブロック図である。
ダをセル単位で連続インターリービングする回路を示す
ブロック図である。
【図５】本発明によるＡＴＭ交換方式におけるセルヘッ
ダをセル単位で連続インターリービングする段階を示す
フローチャートである。
ダをセル単位で連続インターリービングする段階を示す
フローチャートである。
１、１０、７０ 単位セル ２ バッファ ３ コンバータ ２０ 第１のバッファ ３０ Ｐ／Ｓコンバータ ４０ 出力制御部 ５０ Ｓ／Ｐコンバータ ６０ 第２のバッファ
Claims (10)
- 【請求項１】 a1）ヘッダフィールドと情報フィールド
とを有する一つ以上のＡＴＭセルから成るビットを順に
カウントする段階と； b1）前記カウントの結果が前記ＡＴＭセルのヘッダフィ
ールドに対応すると前記ヘッダフィールドを格納する段
階と； c1）前記カウントの結果が前記情報フィールドに対応す
ると前記情報フィールドをｎビット単位で繰り返して分
割する段階と； d1）前記b1)段階における格納されたヘッダフィールド
のビットと前記c1)段階における分割された前記毎ｎビ
ットのうち１番目ビットからｎ−１番目のビットまでを
順次に結合して受信側に伝送する段階と； e1）前記d1)段階における伝送されてないｎ番目ビット
のみを、設定されたデータ単位で前記受信側に伝送する
段階と； f1）前記d1)およびe1)段階における伝送されてないビッ
トを前記受信側に伝送する段階とを含む、ＡＴＭ交換方
式におけるセルインターリービング方法。 - 【請求項２】 前記a1)段階におけるカウント動作はソ
フトウェア的に又はプログラムの可能なハードウェアを
用いて実施する、請求項１に記載のＡＴＭ交換方式にお
けるセルインターリービング方法。 - 【請求項３】 前記b1)段階における前記各ＡＴＭセル
のヘッダフィールドに対応するビットは並列データで格
納された後、直列データに変換される、請求項１に記載
のＡＴＭ交換方式におけるセルインターリービング方
法。 - 【請求項４】 前記c1)段階におけるｎビットは８ビッ
トである、請求項１に記載のＡＴＭ交換方式におけるセ
ルインターリービング方法。 - 【請求項５】 前記d1)段階における前記ヘッダフィー
ルドに対応する１ビットは分割された前記毎ｎビットの
うち、ｎ番目ビットの位置に結合される、請求項１に記
載のＡＴＭ交換方式におけるセルインターリービング方
法。 - 【請求項６】 前記e1)段階における前記毎ｎビットの
うち、伝送されてないｎ番目のビットは並列データに変
換して格納した後、ｎビットの並列データ単位で伝送さ
れる、請求項１に記載のＡＴＭ交換方式におけるセルイ
ンターリービング方法。 - 【請求項７】 前記伝送する情報は、前記b1)段階を行
う間には伝送されず、前記c1)段階ないしf1)段階を連続
的に行う、請求項１に記載のＡＴＭ交換方式におけるセ
ルインターリービング方法。 - 【請求項８】 前記b1)ないしf1)段階は、前記a1)段階
のＡＴＭセルが一つ以上である場合、伝送する情報が全
て伝送されるまでに繰り返して行われる、請求項１に記
載のＡＴＭ交換方式におけるセルインターリービング方
法。 - 【請求項９】 ヘッダフィールドと情報フィールドとを
有するＡＴＭセルから成るビットを順にカウントするた
めに、ソフトウェア的に又はハードウェア的にプログラ
ムの可能なＦＰＪと；前記ＦＰＪのカウント結果が前記
ヘッダフィールドに対応すると前記ヘッダフィールドを
格納する第１のバッファと；前記第１のバッファから出
力されるデータを直列データに変換する並列／直列変換
器と；前記カウント結果が前記情報フィールドに対応
し、前記情報フィールドをｎビット単位で分割する場
合、前記ｎビット単位の毎ｎ番目のビットを並列データ
に変換する直列／並列変換器と；前記直列／並列変換器
から出力されるビットを格納して、ｎビット単位の並列
データで出力する第２のバッファと；前記第１のバッフ
ァに格納中のヘッダフィールドを形成するそれぞれのビ
ットと前記毎ｎビットのうち１番目ビットからｎ−１番
目ビットまでを順次に結合して受信側に伝送し、次い
で、前記伝送されてないｎ番目ビットのみを設定された
データ単位で前記受信側に伝送し、前記情報フィールド
に対応する伝送されてないビットを前記受信側に伝送す
る出力制御部とを含む、ＡＴＭ交換方式におけるセルイ
ンターリービング方法。 - 【請求項１０】 前記ｎビットは８ビットである、請求
項９に記載のＡＴＭ交換方式におけるセルインターリー
ビング方法。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019980051505A KR100304931B1 (ko) | 1998-11-28 | 1998-11-28 | 에이티엠 셀의 인터리빙 방법 |
| KR1998-51505 | 1998-11-28 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2000174775A true JP2000174775A (ja) | 2000-06-23 |
| JP3408215B2 JP3408215B2 (ja) | 2003-05-19 |
Family
ID=19560181
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP30781399A Expired - Fee Related JP3408215B2 (ja) | 1998-11-28 | 1999-10-28 | Ａｔｍ（非同期伝送モード）交換方式におけるセルインターリービング方法。 |
Country Status (3)
| Country | Link |
|---|---|
| US (1) | US6587478B1 (ja) |
| JP (1) | JP3408215B2 (ja) |
| KR (1) | KR100304931B1 (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| GB2410158A (en) * | 2001-01-23 | 2005-07-20 | Bae Systems | Improved ATM cell handling |
Family Cites Families (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5548587A (en) * | 1994-09-12 | 1996-08-20 | Efficient Networks, Inc. | Asynchronous transfer mode adapter for desktop applications |
| US5600653A (en) * | 1994-09-30 | 1997-02-04 | Comsat Corporation | Technique for improving asynchronous transfer mode operation over a communications link with bursty bit errors |
| JPH1092193A (ja) * | 1996-09-19 | 1998-04-10 | Toshiba Corp | 半導体記憶装置 |
| KR100258355B1 (ko) * | 1997-12-26 | 2000-06-01 | 김영환 | 8 비트 병렬 셀 단위 인터리버 |
-
1998
- 1998-11-28 KR KR1019980051505A patent/KR100304931B1/ko not_active IP Right Cessation
-
1999
- 1999-10-28 JP JP30781399A patent/JP3408215B2/ja not_active Expired - Fee Related
- 1999-11-19 US US09/443,387 patent/US6587478B1/en not_active Expired - Fee Related
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| GB2410158A (en) * | 2001-01-23 | 2005-07-20 | Bae Systems | Improved ATM cell handling |
| GB2410158B (en) * | 2001-01-23 | 2006-03-08 | Bae Systems | Improved ATM cell handling |
Also Published As
| Publication number | Publication date |
|---|---|
| US6587478B1 (en) | 2003-07-01 |
| KR20000034229A (ko) | 2000-06-15 |
| KR100304931B1 (ko) | 2001-10-20 |
| JP3408215B2 (ja) | 2003-05-19 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4413337A (en) | Time division switching system for circuit mode and packet mode lines | |
| JP3302409B2 (ja) | Ａｔｍ交換局とｓｔｍ交換局とを有する遠隔通信網 | |
| JP3291122B2 (ja) | 自己ルーチング交換機、ａｔｍ交換機及び交換システム | |
| US4700341A (en) | Stochastic time division multiplexing | |
| USRE46415E1 (en) | Low-cost network system between a base station controller and a base transceiver station, and method for transmitting data between them | |
| EP0691769A1 (en) | Voice circuit emulation system in a packet switching network | |
| CN1183723C (zh) | 在分组数据系统中传递分组的方法和设备 | |
| US5740373A (en) | Packet switching system having communication control unit for sending acknowledgment to the source upon receiving the receive response data associated with the last cell | |
| EP0436069B1 (en) | Method and device for switching fixed-length packets such as ATM cells | |
| JP2002509659A (ja) | 通信装置および方法 | |
| JP2000508484A (ja) | ミニセルのセグメント化および再アセンブリ方法 | |
| US5467346A (en) | Packet communication method and packet communication apparatus | |
| US6356561B1 (en) | Method and apparatus for the fair and efficient transfer of variable length packets using fixed length segments | |
| JPH09511110A (ja) | セルの中継伝送機構 | |
| AU695184B2 (en) | Method for rerouting a packet-mode data connection | |
| JP3408215B2 (ja) | Ａｔｍ（非同期伝送モード）交換方式におけるセルインターリービング方法。 | |
| EP0259117B1 (en) | Distributed packet switching system | |
| JPH11331266A (ja) | テレコミュニケ―ション装置及びフレ―ムの転送方法 | |
| KR100314564B1 (ko) | 통계적데이터압축방법 | |
| EP0230676A2 (en) | Integrated switch | |
| US6694373B1 (en) | Method and apparatus for hitless switchover of a voice connection in a voice processing module | |
| JP2850957B2 (ja) | 音声パケットａｔｍ中継転送方式 | |
| JP2874337B2 (ja) | 固定長パケット多重化装置 | |
| JP2718067B2 (ja) | データ交換方法 | |
| JPH0255980B2 (ja) |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20030203 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080314 Year of fee payment: 5 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313113 |
|
| S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
| S533 | Written request for registration of change of name |
Free format text: JAPANESE INTERMEDIATE CODE: R313533 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080314 Year of fee payment: 5 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080314 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090314 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100314 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110314 Year of fee payment: 8 |
|
| LAPS | Cancellation because of no payment of annual fees |