JP2000174618A - 位相同期帰還回路および周波数制御方法 - Google Patents
位相同期帰還回路および周波数制御方法Info
- Publication number
- JP2000174618A JP2000174618A JP10348159A JP34815998A JP2000174618A JP 2000174618 A JP2000174618 A JP 2000174618A JP 10348159 A JP10348159 A JP 10348159A JP 34815998 A JP34815998 A JP 34815998A JP 2000174618 A JP2000174618 A JP 2000174618A
- Authority
- JP
- Japan
- Prior art keywords
- voltage
- phase
- frequency
- control
- output
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)
Abstract
(57)【要約】
【課題】 位相同期が外れた際に予期せぬ周波数の発振
信号を出力することがなく、また位相同期外れが解消し
たことを認識することができる位相同期帰還回路および
周波数制御方法を提供する。 【解決手段】 制御電圧に応じた周波数の発振信号を電
圧制御発振手段によって生成し、時定数を有する負帰還
が与えられた増幅手段によって発振信号の位相と所定周
波数の基準信号の位相とを比較した比較結果を平滑化し
て制御電圧として電圧制御発振手段に供給することで位
相同期をとり、位相同期が外れた場合には増幅手段に供
給する電源電圧を降下させることを特徴とする。また、
増幅手段が出力する制御電圧が所定の電圧範囲を逸脱し
ている場合に、増幅手段に供給する電源電圧を降下させ
て出力電圧範囲を制限する。
信号を出力することがなく、また位相同期外れが解消し
たことを認識することができる位相同期帰還回路および
周波数制御方法を提供する。 【解決手段】 制御電圧に応じた周波数の発振信号を電
圧制御発振手段によって生成し、時定数を有する負帰還
が与えられた増幅手段によって発振信号の位相と所定周
波数の基準信号の位相とを比較した比較結果を平滑化し
て制御電圧として電圧制御発振手段に供給することで位
相同期をとり、位相同期が外れた場合には増幅手段に供
給する電源電圧を降下させることを特徴とする。また、
増幅手段が出力する制御電圧が所定の電圧範囲を逸脱し
ている場合に、増幅手段に供給する電源電圧を降下させ
て出力電圧範囲を制限する。
Description
【０００１】
【発明の属する技術分野】この発明は、例えば無線機器
の局部発振器として用いられる周波数シンセサイザ等に
適用される位相同期帰還回路および周波数制御方法に関
する。
の局部発振器として用いられる周波数シンセサイザ等に
適用される位相同期帰還回路および周波数制御方法に関
する。
【０００２】
【従来の技術】従来のデジタル位相同期回路やＰＬＬ
（Ｐhase Ｌocked Ｌoop）回路では、位相同期が外れる
と、ループフィルタの出力電圧がループフィルタを構成
するオペアンプの電源電圧近くに固定されてしまう。
（Ｐhase Ｌocked Ｌoop）回路では、位相同期が外れる
と、ループフィルタの出力電圧がループフィルタを構成
するオペアンプの電源電圧近くに固定されてしまう。
【０００３】
【発明が解決しようとする課題】このため、ＶＣＯ（Ｖ
otage Ｃontroled Ｏscillator：電圧制御発振器）の出
力周波数も周波数可変範囲の限界点に固定されてしま
う。このような現象が生じると、無線通信等では他の通
信チャネルに妨害を与えてしまう。
otage Ｃontroled Ｏscillator：電圧制御発振器）の出
力周波数も周波数可変範囲の限界点に固定されてしま
う。このような現象が生じると、無線通信等では他の通
信チャネルに妨害を与えてしまう。
【０００４】この発明は、このような背景の下になされ
たもので、位相同期が外れた際に予期せぬ周波数の発振
信号を出力することがなく、また位相同期外れが解消し
たことを認識することができる位相同期帰還回路および
周波数制御方法を提供することを目的としている。
たもので、位相同期が外れた際に予期せぬ周波数の発振
信号を出力することがなく、また位相同期外れが解消し
たことを認識することができる位相同期帰還回路および
周波数制御方法を提供することを目的としている。
【０００５】
【課題を解決するための手段】上述した課題を解決する
ために、請求項１に記載の発明にあっては、供給される
制御電圧に応じた周波数の発振信号を生成する電圧制御
発振手段と、前記発振信号の位相と所定周波数の基準信
号の位相とを比較する位相比較手段と、前記位相比較手
段による比較結果を平滑化して前記制御電圧を生成する
平滑化手段と、前記平滑化手段の出力電圧範囲を制限す
る電圧制限手段とを具備することを特徴とする。また、
請求項２に記載の発明にあっては、請求項１に記載の位
相同期帰還回路では、前記平滑化手段は、時定数を有す
る負帰還が与えられ前記位相比較手段による比較結果を
増幅する増幅手段から構成され、前記電圧制限手段は、
前記増幅手段に供給する電源電圧を降下させる電圧降下
手段と、前記電源電圧を何れの度合いで降下させるかを
選択する選択手段とから構成されることを特徴とする。
また、請求項３に記載の発明にあっては、請求項１また
は請求項２の何れかに記載の位相同期帰還回路では、前
記平滑化手段が出力する前記制御電圧が所定の電圧範囲
を逸脱しているか否か判定する判定手段と、前記平滑化
手段が出力する前記制御電圧の状態に基づいて前記電圧
制御発振手段に供給する前記制御電圧を制御する制御手
段とを具備することを特徴とする。また、請求項４に記
載の発明にあっては、請求項３に記載の位相同期帰還回
路では、前記制御手段は、前記平滑化手段が出力する前
記制御電圧が所定の電圧範囲を逸脱している場合には、
前記増幅手段に供給する電源電圧を降下させて前記平滑
化手段の出力電圧範囲を制限することを特徴とする。ま
た、請求項５に記載の発明にあっては、請求項４に記載
の位相同期帰還回路では、前記電圧制御発振手段に供給
する前記制御電圧を振動させる所定周波数の振動電圧を
生成する発振手段と、前記電圧制御発振手段に供給する
前記制御電圧に加える前記振動電圧をオン／オフするス
イッチとを具備し、前記制御手段は、前記平滑化手段が
出力する前記制御電圧が所定の電圧範囲を逸脱している
場合には、前記スイッチをオンにすることを特徴とす
る。また、請求項６に記載の発明にあっては、請求項５
に記載の位相同期帰還回路では、前記制御手段は、前記
平滑化手段が出力する前記制御電圧が所定の範囲内に収
束している場合には、前記増幅手段に供給する電源電圧
の制限を解除するとともに前記スイッチをオフにするこ
とを特徴とする。また、請求項７に記載の発明にあって
は、請求項１ないし請求項６までの何れかに記載の位相
同期帰還回路では、前記電圧制御発振手段が出力する前
記発振信号を所定の比率で分周して前記位相比較手段に
供給する分周手段を具備することを特徴とする。また、
請求項８に記載の発明にあっては、請求項１ないし請求
項６までの何れかに記載の位相同期帰還回路では、前記
電圧制御発振手段が出力する前記発振信号の周波数を所
定の差の周波数に変換して前記位相比較手段に供給する
周波数変換手段を具備することを特徴とする。また、請
求項９に記載の発明にあっては、制御電圧に応じた周波
数の発振信号を電圧制御発振手段によって生成し、時定
数を有する負帰還が与えられた増幅手段によって前記発
振信号の位相と所定周波数の基準信号の位相とを比較し
た比較結果を平滑化して前記制御電圧として当該電圧制
御発振手段に供給することで位相同期をとる周波数制御
方法であって、前記位相同期が外れた場合には前記増幅
手段に供給する電源電圧を降下させることを特徴とす
る。また、請求項１０に記載の発明にあっては、請求項
９に記載の周波数制御方法では、前記増幅手段が出力す
る前記制御電圧が所定の電圧範囲を逸脱している場合に
は、前記増幅手段に供給する電源電圧を降下させて出力
電圧範囲を制限することを特徴とする。また、請求項１
１に記載の発明にあっては、請求項１０に記載の周波数
制御方法では、前記増幅手段が出力する前記制御電圧が
所定の電圧範囲を逸脱している場合には、前記電圧制御
発振手段に供給する前記制御電圧を振動させる所定周波
数の振動電圧を加えるスイッチをオンにすることを特徴
とする。また、請求項１２に記載の発明にあっては、請
求項１１に記載の周波数制御方法では、前記増幅手段が
出力する前記制御電圧が所定の範囲内に収束している場
合には、前記増幅手段に供給する電源電圧の制限を解除
するとともに前記スイッチをオフにすることを特徴とす
る。
ために、請求項１に記載の発明にあっては、供給される
制御電圧に応じた周波数の発振信号を生成する電圧制御
発振手段と、前記発振信号の位相と所定周波数の基準信
号の位相とを比較する位相比較手段と、前記位相比較手
段による比較結果を平滑化して前記制御電圧を生成する
平滑化手段と、前記平滑化手段の出力電圧範囲を制限す
る電圧制限手段とを具備することを特徴とする。また、
請求項２に記載の発明にあっては、請求項１に記載の位
相同期帰還回路では、前記平滑化手段は、時定数を有す
る負帰還が与えられ前記位相比較手段による比較結果を
増幅する増幅手段から構成され、前記電圧制限手段は、
前記増幅手段に供給する電源電圧を降下させる電圧降下
手段と、前記電源電圧を何れの度合いで降下させるかを
選択する選択手段とから構成されることを特徴とする。
また、請求項３に記載の発明にあっては、請求項１また
は請求項２の何れかに記載の位相同期帰還回路では、前
記平滑化手段が出力する前記制御電圧が所定の電圧範囲
を逸脱しているか否か判定する判定手段と、前記平滑化
手段が出力する前記制御電圧の状態に基づいて前記電圧
制御発振手段に供給する前記制御電圧を制御する制御手
段とを具備することを特徴とする。また、請求項４に記
載の発明にあっては、請求項３に記載の位相同期帰還回
路では、前記制御手段は、前記平滑化手段が出力する前
記制御電圧が所定の電圧範囲を逸脱している場合には、
前記増幅手段に供給する電源電圧を降下させて前記平滑
化手段の出力電圧範囲を制限することを特徴とする。ま
た、請求項５に記載の発明にあっては、請求項４に記載
の位相同期帰還回路では、前記電圧制御発振手段に供給
する前記制御電圧を振動させる所定周波数の振動電圧を
生成する発振手段と、前記電圧制御発振手段に供給する
前記制御電圧に加える前記振動電圧をオン／オフするス
イッチとを具備し、前記制御手段は、前記平滑化手段が
出力する前記制御電圧が所定の電圧範囲を逸脱している
場合には、前記スイッチをオンにすることを特徴とす
る。また、請求項６に記載の発明にあっては、請求項５
に記載の位相同期帰還回路では、前記制御手段は、前記
平滑化手段が出力する前記制御電圧が所定の範囲内に収
束している場合には、前記増幅手段に供給する電源電圧
の制限を解除するとともに前記スイッチをオフにするこ
とを特徴とする。また、請求項７に記載の発明にあって
は、請求項１ないし請求項６までの何れかに記載の位相
同期帰還回路では、前記電圧制御発振手段が出力する前
記発振信号を所定の比率で分周して前記位相比較手段に
供給する分周手段を具備することを特徴とする。また、
請求項８に記載の発明にあっては、請求項１ないし請求
項６までの何れかに記載の位相同期帰還回路では、前記
電圧制御発振手段が出力する前記発振信号の周波数を所
定の差の周波数に変換して前記位相比較手段に供給する
周波数変換手段を具備することを特徴とする。また、請
求項９に記載の発明にあっては、制御電圧に応じた周波
数の発振信号を電圧制御発振手段によって生成し、時定
数を有する負帰還が与えられた増幅手段によって前記発
振信号の位相と所定周波数の基準信号の位相とを比較し
た比較結果を平滑化して前記制御電圧として当該電圧制
御発振手段に供給することで位相同期をとる周波数制御
方法であって、前記位相同期が外れた場合には前記増幅
手段に供給する電源電圧を降下させることを特徴とす
る。また、請求項１０に記載の発明にあっては、請求項
９に記載の周波数制御方法では、前記増幅手段が出力す
る前記制御電圧が所定の電圧範囲を逸脱している場合に
は、前記増幅手段に供給する電源電圧を降下させて出力
電圧範囲を制限することを特徴とする。また、請求項１
１に記載の発明にあっては、請求項１０に記載の周波数
制御方法では、前記増幅手段が出力する前記制御電圧が
所定の電圧範囲を逸脱している場合には、前記電圧制御
発振手段に供給する前記制御電圧を振動させる所定周波
数の振動電圧を加えるスイッチをオンにすることを特徴
とする。また、請求項１２に記載の発明にあっては、請
求項１１に記載の周波数制御方法では、前記増幅手段が
出力する前記制御電圧が所定の範囲内に収束している場
合には、前記増幅手段に供給する電源電圧の制限を解除
するとともに前記スイッチをオフにすることを特徴とす
る。
【０００６】
【発明の実施の形態】以下に、図面を参照して本発明に
ついて説明する。図１は、本発明の一実施の形態にかか
る位相同期帰還回路の構成を示すブロック図である。図
１において１は位相比較器であり、基準周波数信号Ｓ
ＲＥＦ とＶＣＯ３の出力信号ＳＯＵＴ をプログラマ
ブルカウンタ２３によって分周した信号ＳＯＵ Ｔ１とを
位相比較する。
ついて説明する。図１は、本発明の一実施の形態にかか
る位相同期帰還回路の構成を示すブロック図である。図
１において１は位相比較器であり、基準周波数信号Ｓ
ＲＥＦ とＶＣＯ３の出力信号ＳＯＵＴ をプログラマ
ブルカウンタ２３によって分周した信号ＳＯＵ Ｔ１とを
位相比較する。
【０００７】２は、本実施の形態の位相同期帰還回路の
ループ特性を決めるループフィルタであり、時定数を有
する負帰還がかけられたオペアンプ７と、このオペアン
プ７に供給される電源電力の電圧を制御する電圧制御部
２１ａおよび電圧制御部２１ｂとから構成される。
ループ特性を決めるループフィルタであり、時定数を有
する負帰還がかけられたオペアンプ７と、このオペアン
プ７に供給される電源電力の電圧を制御する電圧制御部
２１ａおよび電圧制御部２１ｂとから構成される。
【０００８】１４は判定回路である。この判定回路１４
は、ループフィルタ２が出力する制御電圧Ｖｃｔｌ０と
図示しない基準電圧とを比較することで位相同期外れを
検出し、位相同期外れ検出時にアラーム信号ＳＡＬＭ
を出力する。なお、基準電圧は後述する制御部１３によ
り設定される。
は、ループフィルタ２が出力する制御電圧Ｖｃｔｌ０と
図示しない基準電圧とを比較することで位相同期外れを
検出し、位相同期外れ検出時にアラーム信号ＳＡＬＭ
を出力する。なお、基準電圧は後述する制御部１３によ
り設定される。
【０００９】１３は制御部であり、ＣＰＵ（Ｃentral
Ｐrocessing:Ｕnit中央処理装置）１７やメモリ１８等
から構成されている。８はオフセット回路である。この
オフセット回路８は、ＣＰＵ１７から与えられるオフセ
ット値データをアナログの電圧信号に変換するＤ／Ａ
（Ｄigital／Ａnalog:ディジタル−アナログ変換回路）
１９やＬＰＦ（Ｌow Ｐass Ｆilter：低域通過濾波器）
２０等から構成され、ループフィルタ２が出力する制御
電圧Ｖｃ ｔｌ０にオフセット電圧Ｖｏｆｆ を与える
Ｐrocessing:Ｕnit中央処理装置）１７やメモリ１８等
から構成されている。８はオフセット回路である。この
オフセット回路８は、ＣＰＵ１７から与えられるオフセ
ット値データをアナログの電圧信号に変換するＤ／Ａ
（Ｄigital／Ａnalog:ディジタル−アナログ変換回路）
１９やＬＰＦ（Ｌow Ｐass Ｆilter：低域通過濾波器）
２０等から構成され、ループフィルタ２が出力する制御
電圧Ｖｃ ｔｌ０にオフセット電圧Ｖｏｆｆ を与える
【００１０】４は発振器である。この発振器４は、ルー
プフィルタ２が出力する制御電圧Ｖ ｃｔｌ０に与える所
定振幅ならびにループバンド周波数以下の所定周波数の
振動電圧Ｖｖｉｂ を出力する自励発振器である。２４
は、この振動電圧Ｖｖｉｂをオン／オフするスイッチで
ある。５は、上述の制御電圧Ｖｃｔｌ０とオフセット電
圧Ｖｏｆｆ と振動電圧Ｖｖ ｉｂ とを加算してＶＣＯ
３に供給する制御電圧Ｖｃｔｌ を出力する加算器であ
る。
プフィルタ２が出力する制御電圧Ｖ ｃｔｌ０に与える所
定振幅ならびにループバンド周波数以下の所定周波数の
振動電圧Ｖｖｉｂ を出力する自励発振器である。２４
は、この振動電圧Ｖｖｉｂをオン／オフするスイッチで
ある。５は、上述の制御電圧Ｖｃｔｌ０とオフセット電
圧Ｖｏｆｆ と振動電圧Ｖｖ ｉｂ とを加算してＶＣＯ
３に供給する制御電圧Ｖｃｔｌ を出力する加算器であ
る。
【００１１】図２は、上述した電圧制御部２１ａおよび
２１ｂの内部の構成ならびに作用を説明するための説明
図である。電圧制御部２１ａは、電源電圧から通常電圧
＋ＶＮＭＬ を生成する定電圧素子１０と、通常電圧＋
ＶＮＭＬ より電圧の絶対値が低い制限電圧＋ＶＡＬＭ
を出力する定電圧素子１１、そして制御部１３からの指
示によりこれら通常電圧＋ＶＮＭＬ と制限電圧＋Ｖ
ＡＬＭ との何れかを選択してオペアンプ７に供給する
スイッチ１５とから構成されている。なお電圧制御部２
１ｂについては、電圧制御部２１ａと同様の構成である
ので、説明は省略する（何れについても｜±ＶＮＭＬ｜
＞｜±ＶＡＬＭ｜とする）。
２１ｂの内部の構成ならびに作用を説明するための説明
図である。電圧制御部２１ａは、電源電圧から通常電圧
＋ＶＮＭＬ を生成する定電圧素子１０と、通常電圧＋
ＶＮＭＬ より電圧の絶対値が低い制限電圧＋ＶＡＬＭ
を出力する定電圧素子１１、そして制御部１３からの指
示によりこれら通常電圧＋ＶＮＭＬ と制限電圧＋Ｖ
ＡＬＭ との何れかを選択してオペアンプ７に供給する
スイッチ１５とから構成されている。なお電圧制御部２
１ｂについては、電圧制御部２１ａと同様の構成である
ので、説明は省略する（何れについても｜±ＶＮＭＬ｜
＞｜±ＶＡＬＭ｜とする）。
【００１２】図３は、本実施の形態における概略の作用
を説明する概念図である。本実施の形態では、位相同期
している時は制御電圧はＶＬＯＣＫとなるが、同期外れ
を起こしているときはＶＨ またはＶＬ に固定されて
しまう（図３（ａ））。なおこのＶＨ はオペアンプ７
が出力可能な最高電圧＋Ｖよりも少し低い電圧でありＶ
Ｌ はオペアンプ７が出力可能な最低電圧−Ｖより少し
高い電圧である。
を説明する概念図である。本実施の形態では、位相同期
している時は制御電圧はＶＬＯＣＫとなるが、同期外れ
を起こしているときはＶＨ またはＶＬ に固定されて
しまう（図３（ａ））。なおこのＶＨ はオペアンプ７
が出力可能な最高電圧＋Ｖよりも少し低い電圧でありＶ
Ｌ はオペアンプ７が出力可能な最低電圧−Ｖより少し
高い電圧である。
【００１３】コンパレータ１４は、基準電圧±Ｖ
ＲＥＦ に基づいて制御電圧Ｖｃｔｌ０がＶＨ または
ＶＬ に固定されたことを検出し、このとき制御部１３
はオペアンプ７に供給する電源電圧を制限電圧＋Ｖ
ＡＬＭ と制限電圧−ＶＡＬＭ とに制限する。また制
御部１３は、電圧可変範囲の中心が位相同期時のループ
フィルタ２出力電圧ＶＬＯＣＫとなるようにオフセット
８から加算器５にオフセット電圧Ｖｏｆ ｆ を加える
（図３（ｂ））。
ＲＥＦ に基づいて制御電圧Ｖｃｔｌ０がＶＨ または
ＶＬ に固定されたことを検出し、このとき制御部１３
はオペアンプ７に供給する電源電圧を制限電圧＋Ｖ
ＡＬＭ と制限電圧−ＶＡＬＭ とに制限する。また制
御部１３は、電圧可変範囲の中心が位相同期時のループ
フィルタ２出力電圧ＶＬＯＣＫとなるようにオフセット
８から加算器５にオフセット電圧Ｖｏｆ ｆ を加える
（図３（ｂ））。
【００１４】このように本実施の形態では、位相同期外
れが生じるとループフィルタ２の電源電圧範囲が制限さ
れる。これによりＶＣＯ３に加えられる制御電圧Ｖ
ｃｔｌ０の範囲も制限され、この結果ＶＣＯ３の出力周
波数範囲は目的の周波数近辺のみに狭められ、大きく外
れることはない。
れが生じるとループフィルタ２の電源電圧範囲が制限さ
れる。これによりＶＣＯ３に加えられる制御電圧Ｖ
ｃｔｌ０の範囲も制限され、この結果ＶＣＯ３の出力周
波数範囲は目的の周波数近辺のみに狭められ、大きく外
れることはない。
【００１５】さらに制御部１３は、アラーム信号Ｓ
ＡＬＭ が出力されている間はスイッチ２４をオンにし
て、発振器４からループバンド周波数以下の振動電圧Ｖ
ｖｉｂを加算器５に加え、ＶＣＯ３の出力信号Ｓ
ＯＵＴ の周波数を、狭められた周波数可変範囲内で変
化させる（図３（ｃ））。
ＡＬＭ が出力されている間はスイッチ２４をオンにし
て、発振器４からループバンド周波数以下の振動電圧Ｖ
ｖｉｂを加算器５に加え、ＶＣＯ３の出力信号Ｓ
ＯＵＴ の周波数を、狭められた周波数可変範囲内で変
化させる（図３（ｃ））。
【００１６】このとき、同期外れの原因が解消して正常
に動作できる状態に復旧していれば制御電圧Ｖｃｔｌ０
はほぼＶＬＯＣＫに収束するが、復旧していない場合に
は制御電圧Ｖｃｔｌ０は発振器４が出力する振動電圧Ｖ
ｖｉｂ と同じ周波数で振動する。
に動作できる状態に復旧していれば制御電圧Ｖｃｔｌ０
はほぼＶＬＯＣＫに収束するが、復旧していない場合に
は制御電圧Ｖｃｔｌ０は発振器４が出力する振動電圧Ｖ
ｖｉｂ と同じ周波数で振動する。
【００１７】即ち制御部１３は、コンパレータ１４が出
力するアラーム信号ＳＡＬＭ を監視し、制御電圧Ｖ
ｃｔｌ０が振動しているか否かに基づいて同期外れが復
旧しているか否かを判断し、復旧していればオペアンプ
７に供給する電源電圧を通常電圧＋ＶＮＭＬ と通常電
圧−ＶＮＭＬ とに戻すとともに、スイッチ２４をオフ
にする。
力するアラーム信号ＳＡＬＭ を監視し、制御電圧Ｖ
ｃｔｌ０が振動しているか否かに基づいて同期外れが復
旧しているか否かを判断し、復旧していればオペアンプ
７に供給する電源電圧を通常電圧＋ＶＮＭＬ と通常電
圧−ＶＮＭＬ とに戻すとともに、スイッチ２４をオフ
にする。
【００１８】図４は、本実施の形態において位相同期外
れを監視し、また復旧させるまでの処理の流れの一例を
示すフローチャートである。本実施の形態では、まず初
期状態としてコンパレータ１４に対して同期外れを検出
する基準となる基準電圧を設定する（ステップＳｔ
１）。次に、電圧制御部２１ａ、２１ｂによって通常電
圧＋ＶＮＭＬ 、−ＶＮＭＬ を選択してオペアンプ７に
供給する（ステップＳｔ２）。
れを監視し、また復旧させるまでの処理の流れの一例を
示すフローチャートである。本実施の形態では、まず初
期状態としてコンパレータ１４に対して同期外れを検出
する基準となる基準電圧を設定する（ステップＳｔ
１）。次に、電圧制御部２１ａ、２１ｂによって通常電
圧＋ＶＮＭＬ 、−ＶＮＭＬ を選択してオペアンプ７に
供給する（ステップＳｔ２）。
【００１９】この後に制御部１３は、アラーム信号Ｓ
ＡＬＭ が出力されているか否かを監視する（ステップ
Ｓｔ３）。ここで、アラーム信号ＳＡＬＭ が出力され
ている場合には電圧制御部２１ａ、２１ｂによって制限
電圧＋ＶＡＬＭ 、−ＶＡＬＭ を選択してオペアンプ
７に供給する（ステップＳｔ４）。これにより、オペア
ンプ７の出力電圧範囲（即ち、ＶＣＯ３に供給される制
御電圧）が絞られ、結果的にＶＣＯ３出力周波数範囲が
狭くなる。このようにオペアンプ７の電源電圧を絞る
と、図３に示すＶＣＥＮＴＥＲを中心に周波数可変範囲
が狭くなり、目的の周波数がこの周波数可変範囲を逸脱
する可能性がある。
ＡＬＭ が出力されているか否かを監視する（ステップ
Ｓｔ３）。ここで、アラーム信号ＳＡＬＭ が出力され
ている場合には電圧制御部２１ａ、２１ｂによって制限
電圧＋ＶＡＬＭ 、−ＶＡＬＭ を選択してオペアンプ
７に供給する（ステップＳｔ４）。これにより、オペア
ンプ７の出力電圧範囲（即ち、ＶＣＯ３に供給される制
御電圧）が絞られ、結果的にＶＣＯ３出力周波数範囲が
狭くなる。このようにオペアンプ７の電源電圧を絞る
と、図３に示すＶＣＥＮＴＥＲを中心に周波数可変範囲
が狭くなり、目的の周波数がこの周波数可変範囲を逸脱
する可能性がある。
【００２０】そこで、予めメモリ１８に記憶されている
オフセット電圧のデータに基づいて本来位相同期すべき
周波数に対応するオフセット電圧Ｖｏｆｆ を設定する
（ステップＳｔ５）ことで、図３（ｂ）に示すように目
的の電圧ＶＬＯＣＫを中心とした狭い範囲に設定する。
本実施の形態では、このようにしてＶＣＯ３の大きな周
波数ずれを回避することができる。
オフセット電圧のデータに基づいて本来位相同期すべき
周波数に対応するオフセット電圧Ｖｏｆｆ を設定する
（ステップＳｔ５）ことで、図３（ｂ）に示すように目
的の電圧ＶＬＯＣＫを中心とした狭い範囲に設定する。
本実施の形態では、このようにしてＶＣＯ３の大きな周
波数ずれを回避することができる。
【００２１】一方、上述のような処理の後に位相同期外
れの原因が解消した場合には、上述のような電源電圧の
制限による周波数可変範囲の制限は必要なくなる。そこ
で、スイッチ２４をオンにすることでＶＣＯ３に供給す
る制御電圧Ｖｃｔ ｌ に振動電圧Ｖｖｉｂ を加算し
（ステップＳｔ６）、ループフィルタ２が出力する制御
電圧Ｖｃｔｌ０が振動しているか否かを監視する（ステ
ップＳｔ７）。
れの原因が解消した場合には、上述のような電源電圧の
制限による周波数可変範囲の制限は必要なくなる。そこ
で、スイッチ２４をオンにすることでＶＣＯ３に供給す
る制御電圧Ｖｃｔ ｌ に振動電圧Ｖｖｉｂ を加算し
（ステップＳｔ６）、ループフィルタ２が出力する制御
電圧Ｖｃｔｌ０が振動しているか否かを監視する（ステ
ップＳｔ７）。
【００２２】このように、ループバンド以下の周波数の
信号を加算器５に印加すると、ＶＣＯ３の制御電圧もそ
の周波数で変化するため、ＶＣＯ３の出力信号も同周波
数で変化する。ところが、同期外れを起こした原因が解
消されて本来の動作が可能な状態になると、ループフィ
ルタ２が出力する制御電圧Ｖｃｔｌ０はＶＬＯＣＫに収
束する。即ち、制御電圧Ｖｃｔｌ０を監視することで、
オペアンプ７の電源電圧を元の状態に戻しても位相同期
が可能か否かの判別ができる。
信号を加算器５に印加すると、ＶＣＯ３の制御電圧もそ
の周波数で変化するため、ＶＣＯ３の出力信号も同周波
数で変化する。ところが、同期外れを起こした原因が解
消されて本来の動作が可能な状態になると、ループフィ
ルタ２が出力する制御電圧Ｖｃｔｌ０はＶＬＯＣＫに収
束する。即ち、制御電圧Ｖｃｔｌ０を監視することで、
オペアンプ７の電源電圧を元の状態に戻しても位相同期
が可能か否かの判別ができる。
【００２３】こうした監視の結果、制御電圧Ｖｃｔｌ０
が振動していなければ同期外れの原因が解消して位相同
期が可能になったと判断し、スイッチ２４をオフにする
（ステップＳｔ８）とともにオフセット電圧Ｖｏｆｆ
を０にし（ステップＳｔ９）、ステップＳｔ２の処理に
戻る。
が振動していなければ同期外れの原因が解消して位相同
期が可能になったと判断し、スイッチ２４をオフにする
（ステップＳｔ８）とともにオフセット電圧Ｖｏｆｆ
を０にし（ステップＳｔ９）、ステップＳｔ２の処理に
戻る。
【００２４】図５は、上述の実施の形態の応用例にかか
る位相同期帰還回路の構成を示すブロック図である。こ
の図に示す例では、ＶＣＯ３の出力信号ＳＯＵＴ は、
混合器やフィルタ等から構成される周波数変換回路２５
によって周波数変換されて位相比較器１に供給する。な
おこの周波数変換回路２５によって変換される周波数差
は、局部発振器２６から供給される局部発振信号の周波
数によって決定される。
る位相同期帰還回路の構成を示すブロック図である。こ
の図に示す例では、ＶＣＯ３の出力信号ＳＯＵＴ は、
混合器やフィルタ等から構成される周波数変換回路２５
によって周波数変換されて位相比較器１に供給する。な
おこの周波数変換回路２５によって変換される周波数差
は、局部発振器２６から供給される局部発振信号の周波
数によって決定される。
【００２５】
【発明の効果】以上説明したように、この発明によれ
ば、制御電圧に応じた周波数の発振信号を電圧制御発振
手段によって生成し、時定数を有する負帰還が与えられ
た増幅手段によって発振信号の位相と所定周波数の基準
信号の位相とを比較した比較結果を平滑化して制御電圧
として電圧制御発振手段に供給することで位相同期をと
り、位相同期が外れた場合には増幅手段に供給する電源
電圧を降下させることを特徴とする。また、増幅手段が
出力する制御電圧が所定の電圧範囲を逸脱している場合
に、増幅手段に供給する電源電圧を降下させて出力電圧
範囲を制限する。また、増幅手段が出力する制御電圧が
所定の電圧範囲を逸脱している場合に、電圧制御発振手
段に供給する制御電圧を振動させる所定周波数の振動電
圧を加えるスイッチをオンにする。また、増幅手段が出
力する制御電圧が所定の範囲内に収束している場合に
は、増幅手段に供給する電源電圧の制限を解除するとと
もにスイッチをオフにするので、位相同期が外れた際に
予期せぬ周波数の発振信号を出力することがなく、また
位相同期外れが解消したことを認識することができる位
相同期帰還回路および周波数制御方法が実現可能である
という効果が得られる。
ば、制御電圧に応じた周波数の発振信号を電圧制御発振
手段によって生成し、時定数を有する負帰還が与えられ
た増幅手段によって発振信号の位相と所定周波数の基準
信号の位相とを比較した比較結果を平滑化して制御電圧
として電圧制御発振手段に供給することで位相同期をと
り、位相同期が外れた場合には増幅手段に供給する電源
電圧を降下させることを特徴とする。また、増幅手段が
出力する制御電圧が所定の電圧範囲を逸脱している場合
に、増幅手段に供給する電源電圧を降下させて出力電圧
範囲を制限する。また、増幅手段が出力する制御電圧が
所定の電圧範囲を逸脱している場合に、電圧制御発振手
段に供給する制御電圧を振動させる所定周波数の振動電
圧を加えるスイッチをオンにする。また、増幅手段が出
力する制御電圧が所定の範囲内に収束している場合に
は、増幅手段に供給する電源電圧の制限を解除するとと
もにスイッチをオフにするので、位相同期が外れた際に
予期せぬ周波数の発振信号を出力することがなく、また
位相同期外れが解消したことを認識することができる位
相同期帰還回路および周波数制御方法が実現可能である
という効果が得られる。
【００２６】即ち本発明によれば、位相同期が外れても
一時的に周波数可変範囲を制限することにより目的の周
波数から大きく外れた周波数を出力することがない。こ
の結果、例え同期外れが起こっても他ユーザが使用して
いる周波数や他チャンネルに誤った周波数を出力する心
配がなくなる。
一時的に周波数可変範囲を制限することにより目的の周
波数から大きく外れた周波数を出力することがない。こ
の結果、例え同期外れが起こっても他ユーザが使用して
いる周波数や他チャンネルに誤った周波数を出力する心
配がなくなる。
【００２７】また、同期外れを起こして周波数変動範囲
を制限した後も、制御電圧に振動電圧し、このときのル
ープフィルタの出力を監視することによって、正常な位
相同期が復旧した際に、自動的に本来の周波数可変範囲
を確保できる。そして、同期外れの際の周波数は本来出
力すべき周波数に近いため、同期外れから復旧する際に
も引き込み時間が短い。
を制限した後も、制御電圧に振動電圧し、このときのル
ープフィルタの出力を監視することによって、正常な位
相同期が復旧した際に、自動的に本来の周波数可変範囲
を確保できる。そして、同期外れの際の周波数は本来出
力すべき周波数に近いため、同期外れから復旧する際に
も引き込み時間が短い。
【図１】本発明の一実施の形態にかかる位相同期帰還回
路の構成を示すブロック図である。
路の構成を示すブロック図である。
【図２】電圧制御部２１ａおよび２１ｂの内部の構成な
らびに作用を説明するための説明図である。
らびに作用を説明するための説明図である。
【図３】同実施の形態における概略の作用を説明する概
念図である。
念図である。
【図４】同実施の形態において位相同期外れを監視し、
また復旧させるまでの処理の流れの一例を示すフローチ
ャートである。
また復旧させるまでの処理の流れの一例を示すフローチ
ャートである。
【図５】本発明の応用例にかかる位相同期帰還回路の構
成を示すブロック図である。
成を示すブロック図である。
１ 位相比較器（位相比較手段） ２ ループフィルタ（平滑化手段） ３ ＶＣＯ（電圧制御発振手段） ４ 発振器（発振手段） ５ 加算器 ７ オペアンプ（増幅手段） ８ オフセット回路 １０、１１ 定電圧素子（電圧降下手段） １３ 制御部（制御手段） １４ 判定回路（判定手段） １５ スイッチ（選択手段） １７ ＣＰＵ １８ メモリ １９ Ｄ／Ａ ２０ ＬＰＦ ２１ａ、２１ｂ 電圧制御部（電圧制限手段） ２３ プログラマブルカウンタ（分周手段） ２４ スイッチ ２５ 周波数変換回路（周波数変換手段） ２６ 局部発振器 ±ＶＡＬＭ 制限電圧 ±ＶＮＭＬ 通常電圧 ＳＡＬＭ アラーム信号 ＳＯＵＴ 出力信号（発振信号） ＳＯＵＴ１ 信号（発振信号） ＳＲＥＦ 基準周波数信号 Ｖｃｔｌ 、Ｖｃｔｌ０ 制御電圧 Ｖｏｆｆ オフセット電圧 Ｖｖｉｂ 振動電圧
Claims (12)
- 【請求項１】 供給される制御電圧（Ｖｃｔｌ０、Ｖ
ｃｔｌ ）に応じた周波数の発振信号（ＳＯＵＴ 、Ｓ
ＯＵＴ１）を生成する電圧制御発振手段（３）と、 前記発振信号の位相と所定周波数の基準信号（Ｓ
ＲＥＦ ）の位相とを比較する位相比較手段（１）と、 前記位相比較手段による比較結果を平滑化して前記制御
電圧を生成する平滑化手段（２）と、 前記平滑化手段の出力電圧範囲を制限する電圧制限手段
（２１ａ、２１ｂ）とを具備することを特徴とする位相
同期帰還回路。 - 【請求項２】 前記平滑化手段は、 時定数を有する負帰還が与えられ前記位相比較手段によ
る比較結果を増幅する増幅手段（７）から構成され、 前記電圧制限手段は、 前記増幅手段に供給する電源電圧を降下させる電圧降下
手段（１０、１１）と、 前記電源電圧を何れの度合いで降下させるかを選択する
選択手段（１５）とから構成されることを特徴とする請
求項１に記載の位相同期帰還回路。 - 【請求項３】 前記平滑化手段が出力する前記制御電圧
が所定の電圧範囲を逸脱しているか否か判定する判定手
段（１４）と、 前記平滑化手段が出力する前記制御電圧の状態に基づい
て前記電圧制御発振手段に供給する前記制御電圧を制御
する制御手段（１３）とを具備することを特徴とする請
求項１または請求項２の何れかに記載の位相同期帰還回
路。 - 【請求項４】 前記制御手段は、 前記平滑化手段が出力する前記制御電圧が所定の電圧範
囲を逸脱している場合には、 前記増幅手段に供給する電源電圧を降下させて前記平滑
化手段の出力電圧範囲を制限することを特徴とする請求
項３に記載の位相同期帰還回路。 - 【請求項５】 前記電圧制御発振手段に供給する前記制
御電圧を振動させる所定周波数の振動電圧
（Ｖｖｉｂ ）を生成する発振手段（４）と、 前記電圧制御発振手段に供給する前記制御電圧に加える
前記振動電圧をオン／オフするスイッチ（２４）とを具
備し、 前記制御手段は、 前記平滑化手段が出力する前記制御電圧が所定の電圧範
囲を逸脱している場合には、 前記スイッチをオンにすることを特徴とする請求項４に
記載の位相同期帰還回路。 - 【請求項６】 前記制御手段は、 前記平滑化手段が出力する前記制御電圧が所定の範囲内
に収束している場合には、 前記増幅手段に供給する電源電圧の制限を解除するとと
もに前記スイッチをオフにすることを特徴とする請求項
５に記載の位相同期帰還回路。 - 【請求項７】 前記電圧制御発振手段が出力する前記発
振信号を所定の比率で分周して前記位相比較手段に供給
する分周手段（２３）を具備することを特徴とする請求
項１ないし請求項６までの何れかに記載の位相同期帰還
回路。 - 【請求項８】 前記電圧制御発振手段が出力する前記発
振信号の周波数を所定の差の周波数に変換して前記位相
比較手段に供給する周波数変換手段（２５）を具備する
ことを特徴とする請求項１ないし請求項６までの何れか
に記載の位相同期帰還回路。 - 【請求項９】 制御電圧に応じた周波数の発振信号を電
圧制御発振手段によって生成し、 時定数を有する負帰還が与えられた増幅手段によって前
記発振信号の位相と所定周波数の基準信号の位相とを比
較した比較結果を平滑化して前記制御電圧として当該電
圧制御発振手段に供給することで位相同期をとる周波数
制御方法であって、 前記位相同期が外れた場合には前記増幅手段に供給する
電源電圧を降下させることを特徴とする周波数制御方
法。 - 【請求項１０】 前記増幅手段が出力する前記制御電圧
が所定の電圧範囲を逸脱している場合には、 前記増幅手段に供給する電源電圧を降下させて出力電圧
範囲を制限することを特徴とする請求項９に記載の周波
数制御方法。 - 【請求項１１】 前記増幅手段が出力する前記制御電圧
が所定の電圧範囲を逸脱している場合には、 前記電圧制御発振手段に供給する前記制御電圧を振動さ
せる所定周波数の振動電圧を加えるスイッチをオンにす
ることを特徴とする請求項１０に記載の周波数制御方
法。 - 【請求項１２】 前記増幅手段が出力する前記制御電圧
が所定の範囲内に収束している場合には、 前記増幅手段に供給する電源電圧の制限を解除するとと
もに前記スイッチをオフにすることを特徴とする請求項
１１に記載の周波数制御方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP10348159A JP2000174618A (ja) | 1998-12-08 | 1998-12-08 | 位相同期帰還回路および周波数制御方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP10348159A JP2000174618A (ja) | 1998-12-08 | 1998-12-08 | 位相同期帰還回路および周波数制御方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2000174618A true JP2000174618A (ja) | 2000-06-23 |
Family
ID=18395150
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP10348159A Pending JP2000174618A (ja) | 1998-12-08 | 1998-12-08 | 位相同期帰還回路および周波数制御方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2000174618A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN111277331A (zh) * | 2020-02-29 | 2020-06-12 | 李韬 | 一种光缆信号传输系统 |
-
1998
- 1998-12-08 JP JP10348159A patent/JP2000174618A/ja active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN111277331A (zh) * | 2020-02-29 | 2020-06-12 | 李韬 | 一种光缆信号传输系统 |
| CN111277331B (zh) * | 2020-02-29 | 2020-10-27 | 中国通信建设第三工程局有限公司 | 一种光缆信号传输系统 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7605664B2 (en) | All digital phase locked loop system and method | |
| US5936565A (en) | Digitally controlled duty cycle integration | |
| JP2000174618A (ja) | 位相同期帰還回路および周波数制御方法 | |
| JPH0993125A (ja) | Ｐｌｌシンセサイザ回路 | |
| JPH098551A (ja) | 高安定発振回路 | |
| JPH05327490A (ja) | Ｐｌｌ回路 | |
| JPH0661852A (ja) | フェーズロックドループ | |
| JP3712141B2 (ja) | 位相同期ループ装置 | |
| KR20010017604A (ko) | 위상동기루프의 제어 장치 및 방법 | |
| JPH09261042A (ja) | 位相同期ループの引き込み方式 | |
| JPH0786931A (ja) | 周波数シンセサイザ | |
| JPH1117580A (ja) | アンテナ整合器 | |
| JP2003509889A (ja) | 電圧制御発振器に対する制御電圧を固定する方法と装置 | |
| JPH05327492A (ja) | Ｐｌｌシンセサイザ回路 | |
| JPH1093431A (ja) | Ｐｌｌ回路 | |
| JPS6356018A (ja) | Ｐｌｌの同期引き込み方式 | |
| JPH077328A (ja) | Ｆｍ復調回路 | |
| JPH01106522A (ja) | 位相同期回路 | |
| JPH04364610A (ja) | 周波数合成回路 | |
| JPH06303131A (ja) | Ｐｌｌ回路 | |
| JP2001077690A (ja) | クロック供給装置及び方法 | |
| JPH08148998A (ja) | Ｐｌｌ回路 | |
| JP2007150590A (ja) | Ｆｍ変調装置 | |
| EP1814228A1 (en) | Digital phase locked loop system | |
| JPH1070459A (ja) | 位相同期ループ・周波数シンセサイザ |