JP2000174436A - Multilayer printed wiring board - Google Patents
Multilayer printed wiring boardInfo
- Publication number
- JP2000174436A JP2000174436A JP37227498A JP37227498A JP2000174436A JP 2000174436 A JP2000174436 A JP 2000174436A JP 37227498 A JP37227498 A JP 37227498A JP 37227498 A JP37227498 A JP 37227498A JP 2000174436 A JP2000174436 A JP 2000174436A
- Authority
- JP
- Japan
- Prior art keywords
- layer
- wiring board
- conductor circuit
- plating
- printed wiring
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
Landscapes
- Production Of Multi-Layered Print Wiring Board (AREA)
- Manufacturing Of Printed Wiring (AREA)
Abstract
Description
【０００１】[0001]
【発明の属する技術分野】本発明は、多層プリント配線
板に関し、特に粗化めっき層の未析出および導体回路の
溶解を阻止することができるように構成された多層プリ
ント配線板に関する。BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a multilayer printed wiring board, and more particularly, to a multilayer printed wiring board configured to prevent deposition of a roughened plating layer and dissolution of a conductive circuit.
【０００２】[0002]
【従来の技術】近年、多層配線板の高密度化の要請か
ら、いわゆる多層ビルドアップ配線基板と呼ばれる多層
プリント配線板が注目されている。この多層ビルドアッ
プ配線基板は、コアと呼ばれる１００〜１０００μｍ程
度のガラスクロス等で補強された樹脂基板上に、銅等に
よる配線層と層間樹脂絶縁層とが交互に積層され、コア
を挟んだ配線層同士はスルーホールにより、また、層間
樹脂絶縁層を挟んだ配線層はバイアホールにより、それ
ぞれ電気的に接続されて構成されている。2. Description of the Related Art In recent years, a multilayer printed wiring board called a so-called multilayer build-up wiring board has attracted attention due to a demand for higher density of the multilayer wiring board. In this multilayer build-up wiring board, a wiring layer made of copper or the like and an interlayer resin insulating layer are alternately stacked on a resin substrate reinforced with a glass cloth of about 100 to 1000 μm called a core, and a wiring sandwiching the core is provided. The layers are electrically connected by through holes, and the wiring layers sandwiching the interlayer resin insulating layer are electrically connected by via holes.
【０００３】この多層ビルドアップ配線基板を製造する
際には、例えば、特開平６−２８３８６０号公報に開示
された方法を用いる。即ち、まず、基板上に形成された
内層導体回路表面に無電解めっきによりＣｕ−Ｎｉ−Ｐ
からなる針状または多孔質状の合金の粗化層を設け、つ
いで、この粗化層の上に層間樹脂絶縁層を形成した後、
この層間樹脂絶縁層にバイアホール用の開口を設ける。When manufacturing this multilayer build-up wiring board, for example, a method disclosed in Japanese Patent Application Laid-Open No. 6-283860 is used. That is, first, Cu—Ni—P is formed on the surface of the inner conductor circuit formed on the substrate by electroless plating.
After providing a roughened layer of a needle-shaped or porous alloy consisting of, then, after forming an interlayer resin insulating layer on this roughened layer,
An opening for a via hole is provided in this interlayer resin insulating layer.
【０００４】その後、この基板にめっき処理を施し、開
口に導体を充填するとともに、層間樹脂絶縁層上に上層
導体回路を形成する。さらに、このような導体回路の形
成と層間樹脂絶縁層の形成とを繰り返すことにより多層
化が図られる。[0004] Thereafter, the substrate is subjected to a plating process to fill the openings with a conductor and to form an upper layer conductor circuit on the interlayer resin insulating layer. Further, by repeating the formation of such a conductor circuit and the formation of the interlayer resin insulating layer, a multi-layer structure can be achieved.
【０００５】このような特開平６−２８３８６０号公報
に開示された方法によれば、多層ビルドアップ配線基板
では、導体回路上に形成されたＣｕ−Ｎｉ−Ｐからなる
針状または多孔質状の合金により、該導体回路とその上
に形成される層間樹脂絶縁層との密着性を確保すること
ができる。According to such a method disclosed in Japanese Patent Application Laid-Open No. 6-283860, in a multilayer build-up wiring board, an acicular or porous Cu-Ni-P formed on a conductor circuit is used. The alloy can ensure adhesion between the conductor circuit and the interlayer resin insulating layer formed thereon.
【０００６】[0006]
【発明が解決しようとする課題】通常、配線板の製造に
おいては、基板を酸で洗浄したり、バイアホール用の開
口を設けた層間樹脂絶縁層の表面をクロム酸等で処理す
る。この際、導体回路上にＣｕ−Ｎｉ−Ｐ合金の粗化層
が形成されていると、導体回路を構成する銅との間に局
部電池反応が生じ、導体回路が溶解することがある。Generally, in the manufacture of a wiring board, a substrate is washed with an acid or the surface of an interlayer resin insulating layer provided with an opening for a via hole is treated with chromic acid or the like. At this time, if the roughened layer of the Cu-Ni-P alloy is formed on the conductor circuit, a local battery reaction occurs between the conductor circuit and copper constituting the conductor circuit, and the conductor circuit may be dissolved.
【０００７】このような導体回路の溶解を防止するため
に、特開平９−１３００５０号公報には、Ｃｕ−Ｎｉ−
Ｐ合金の粗化層をＳｎ等の金属で被覆することにより、
局部電池反応を抑制する技術が開示されている。しかし
ながら、製品レベルの多層プリント配線板では、導体回
路に粗密があるため、Ｓｎ層によりＣｕ−Ｎｉ−Ｐ合金
の粗化層を完全に被覆するのは難しく、そのため導体回
路の溶解を完全を防止することは困難であった。In order to prevent such melting of the conductor circuit, Japanese Patent Application Laid-Open No. 9-130050 discloses a Cu-Ni-
By coating the roughened layer of the P alloy with a metal such as Sn,
A technique for suppressing a local battery reaction has been disclosed. However, in a product-level multilayer printed wiring board, it is difficult to completely cover the roughened layer of the Cu-Ni-P alloy with the Sn layer due to the density of the conductor circuit, and therefore the melting of the conductor circuit is completely prevented. It was difficult to do.
【０００８】また、導体回路にＣｕ−Ｎｉ−Ｐ合金のめ
っき処理を施す際に、めっき浴の使用回数が多くなり、
めっき浴が劣化してくると、導体回路表面にめっき被膜
が形成されにくくなるという現象が発生するという問題
もあった。Further, when plating a Cu—Ni—P alloy on a conductor circuit, the number of times the plating bath is used increases,
When the plating bath deteriorates, there is also a problem that a phenomenon that a plating film is hardly formed on the surface of the conductor circuit occurs.
【０００９】本発明は、これらの従来技術の問題点を解
決するためになされたもので、その目的は、基板を酸等
により処理する際に、導体回路の局部電池反応による導
体回路の溶解を完全に阻止することができ、また、導体
回路にめっきによるＣｕ−Ｎｉ−Ｐ合金の析出等の粗化
処理を施す際に、充分にめっき析出反応を進行させるこ
とができ、粗化層を確実に形成ことができるように構成
された多層プリント配線板を提供することにある。The present invention has been made to solve these problems of the prior art, and an object of the present invention is to dissolve a conductor circuit due to a local battery reaction of the conductor circuit when treating a substrate with an acid or the like. When the conductor circuit is subjected to a roughening treatment such as deposition of a Cu-Ni-P alloy by plating, the plating deposition reaction can sufficiently proceed, and the roughened layer can be reliably formed. Another object of the present invention is to provide a multilayer printed wiring board configured to be formed in a multilayer printed wiring board.
【００１０】[0010]
【課題を解決するための手段】発明者らは、上記目的の
実現に向け鋭意研究した。その結果、発明者らが想到し
た発明の要旨構成は以下のとおりである。 (1) 下層導体回路が設けられた基板上に、層間樹脂絶縁
層と上層導体回路とが順次積層形成され多層化された多
層プリント配線板であって、少なくとも上記下層導体回
路の表面には、イオン化傾向がスズより大きく、アルミ
ニウム以下の金属および貴金属の群から選ばれる少なく
とも１種以上の金属からなる金属層が形成され、その金
属層上に粗化層が形成されてなることを特徴とする多層
プリント配線板である。なお、上記(1) 記載の多層プリ
ント配線板においては、上記イオン化傾向がスズより大
きく、アルミニウム以下の金属および貴金属の群から選
ばれる少なくとも１種以上の金属は、アルミニウム、ク
ロム、鉄、亜鉛、ニッケル、コバルト、スズおよび貴金
属の群から選ばれる少なくとも１種以上の金属であるこ
とが望ましく、上記粗化層は、Ｃｕ−Ｎｉ−Ｐ合金から
なる針状または多孔質状のものであることが望ましい。
また、上記層間樹脂絶縁層には、バイアホールが設けら
れ、そのバイアホールは、上記イオン化傾向がスズより
大きく、アルミニウム以下の金属および貴金属の群から
選ばれる少なくとも１種以上の金属からなる金属層およ
び上記粗化層を介して、基板上に形成された上記下層導
体回路と電気的に接続されていることが望ましい。上記
粗化層には、イオン化傾向が銅よりも大きくかつチタン
以下である金属を１種以上含む金属層もしくは貴金属層
が、被覆形成されていることが望ましい。さらに、上記
バイアホールは、めっき膜で充填されていることが望ま
しい。Means for Solving the Problems The present inventors have made intensive studies to realize the above object. As a result, the gist configuration of the invention conceived by the inventors is as follows. (1) A multilayer printed wiring board in which an interlayer resin insulating layer and an upper layer conductor circuit are sequentially laminated and formed on a substrate on which a lower layer conductor circuit is provided, and at least a surface of the lower layer conductor circuit, A metal layer comprising at least one metal selected from the group consisting of metals less than aluminum and noble metals having a higher ionization tendency than aluminum, and a roughened layer formed on the metal layer; It is a multilayer printed wiring board. In the multilayer printed wiring board according to the above (1), the ionization tendency is larger than tin, and at least one metal selected from the group of metals and noble metals of aluminum or less is aluminum, chromium, iron, zinc, Preferably, the roughened layer is at least one or more metals selected from the group consisting of nickel, cobalt, tin and a noble metal, and the roughened layer is a needle-shaped or porous one made of a Cu-Ni-P alloy. desirable.
Further, a via hole is provided in the interlayer resin insulating layer, and the via hole is a metal layer made of at least one or more metals selected from the group consisting of metals less than aluminum and noble metals having a higher ionization tendency than tin. In addition, it is desirable to be electrically connected to the lower conductive circuit formed on the substrate via the roughened layer. It is preferable that the roughened layer is coated with a metal layer or a noble metal layer containing at least one kind of metal whose ionization tendency is larger than copper and equal to or less than titanium. Further, it is desirable that the via hole is filled with a plating film.
【００１１】[0011]
【発明の実施の形態】本発明は、下層導体回路が設けら
れた基板上に、層間樹脂絶縁層と上層導体回路とが順次
積層形成され多層化された多層プリント配線板であっ
て、少なくとも上記下層導体回路（以下、単に導体回路
という。なお、後述する金属層は、上層導体回路に形成
されていてもよいため、以下の説明では、格段のことわ
りの無いかぎり導体回路に下層導体回路、上層導体回路
の両方を含むものとする）の表面には、イオン化傾向が
スズより大きく、アルミニウム以下の金属および貴金属
の群から選ばれる少なくとも１種以上の金属からなる金
属層が形成され、その金属層上にＣｕ−Ｎｉ−Ｐ合金等
からなる粗化層が形成されていることに特徴がある。DESCRIPTION OF THE PREFERRED EMBODIMENTS The present invention is a multilayer printed wiring board in which an interlayer resin insulation layer and an upper layer conductor circuit are sequentially laminated on a substrate on which a lower layer conductor circuit is provided to form a multilayer. A lower-layer conductor circuit (hereinafter simply referred to as a conductor circuit. Note that a metal layer described later may be formed on the upper-layer conductor circuit. Therefore, in the following description, unless otherwise specified, the lower-layer conductor circuit and the upper-layer conductor circuit A metal layer composed of at least one metal selected from the group of metals and noble metals having a higher ionization tendency than aluminum, and formed on the surface of the metal layer. It is characterized in that a roughened layer made of a Cu-Ni-P alloy or the like is formed.
【００１２】このような本発明の構成によれば、上記導
体回路の表面には、イオン化傾向がスズより大きく、ア
ルミニウム以下の金属および貴金属の群から選ばれる少
なくとも１種以上の金属からなる金属層が形成されてい
るため、導体回路表面の粗化層が露出した基板を酸等に
より処理する際に、導体回路を構成する銅とＣｕ−Ｎｉ
−Ｐ合金等の粗化層との間の局部電池反応が抑制され、
導体回路の溶解が阻止される。According to the structure of the present invention, on the surface of the conductor circuit, a metal layer made of at least one or more metals selected from the group consisting of metals less than aluminum, no greater than aluminum, and noble metals has a higher ionization tendency than tin. Is formed, when the substrate with the roughened layer on the conductor circuit surface exposed is treated with an acid or the like, copper and Cu-Ni constituting the conductor circuit are treated.
-Local battery reaction with a roughened layer such as -P alloy is suppressed,
Dissolution of the conductor circuit is prevented.
【００１３】また、特に、上記金属層の表面には、めっ
きにより粗化層を形成する際に、Ｃｕ−Ｎｉ−Ｐ合金等
の金属が析出しやすく、めっき液が劣化しても、めっき
の未析出は生じず、確実に導体回路上にＣｕ−Ｎｉ−Ｐ
からなる針状または多孔質状の合金等の粗化層を形成す
ることができる。さらに、上記金属層は、銅からなる導
体回路のエッチングマスクとしても機能するため、導体
回路の過剰エッチングを防止することができる。上記金
属層は、導体回路の上面または上面および側面に形成さ
れる。なお、上記金属層及び粗化層は、全ての導体回路
に形成される必要はない。従って、例えば、最上層の導
体回路には、上記金属層及び粗化層が形成されない場合
もある。In particular, when a roughened layer is formed by plating on the surface of the metal layer, a metal such as a Cu—Ni—P alloy is likely to precipitate, and even if the plating solution deteriorates, the plating No precipitation occurs and the Cu-Ni-P
A roughened layer of a needle-shaped or porous alloy made of, for example, can be formed. Further, since the metal layer also functions as an etching mask for a conductor circuit made of copper, it is possible to prevent excessive etching of the conductor circuit. The metal layer is formed on the upper surface or the upper surface and side surfaces of the conductor circuit. Note that the metal layer and the roughened layer need not be formed on all the conductor circuits. Therefore, for example, the metal layer and the roughened layer may not be formed on the uppermost conductive circuit.
【００１４】上記金属層に用いられる金属としては、上
記したアルミニウム、クロム、鉄、亜鉛、ニッケル、コ
バルト、スズのほかに、例えば、金、銀、白金、パラジ
ウム等の貴金属が挙げられる。従って、上記金属層に
は、上記金属及び上記貴金属から選ばれる少なくとも１
種以上の金属を用いることができる。上記金属層の厚さ
は、０．２〜３μｍが望ましい。０．２μｍ未満では、
局部電池反応が抑制できず、３μｍよりも厚い場合は、
導体回路自体の厚さが厚くなってしまい、層間樹脂絶縁
層も厚くなるため、小さな直径のバイアホールを形成す
ることが困難になる。層間樹脂絶縁層の厚さが薄い方
が、小さな直径のバイアホールを形成しやすいからであ
る。Examples of the metal used for the metal layer include noble metals such as gold, silver, platinum and palladium in addition to the above-mentioned aluminum, chromium, iron, zinc, nickel, cobalt and tin. Therefore, the metal layer has at least one selected from the metals and the noble metals.
More than one metal can be used. The thickness of the metal layer is desirably 0.2 to 3 μm. If it is less than 0.2 μm,
When the local battery reaction cannot be suppressed and is thicker than 3 μm,
Since the thickness of the conductor circuit itself is increased and the interlayer resin insulation layer is also increased, it is difficult to form a via hole having a small diameter. This is because the smaller the thickness of the interlayer resin insulating layer, the easier it is to form a via hole with a small diameter.
【００１５】Ｃｕ−Ｎｉ−Ｐからなる針状または多孔質
状の合金等の粗化層は、その全体の厚みが１〜７μｍで
あることが望ましい。上記厚みにした場合、層間樹脂絶
縁層の間隔、および、導体回路の間隔を従来の多層プリ
ント配線板に比べて小さく設定することができ、多層プ
リント配線板の高密度化及び軽量化を図ることができる
からである。The roughened layer made of a needle-shaped or porous alloy made of Cu-Ni-P preferably has an overall thickness of 1 to 7 µm. In the case of the above thickness, the interval between the interlayer resin insulating layers and the interval between the conductor circuits can be set smaller than that of the conventional multilayer printed wiring board, and the density and weight of the multilayer printed wiring board can be increased. Because it can be.
【００１６】Ｃｕ−Ｎｉ−Ｐ合金等の粗化層の形状は、
針状または多孔質状が好ましい。上記粗化層をめっき処
理により形成する際、上記粗化層の形状は、界面活性剤
の種類等により変化するが、針状または多孔質状の粗化
層を形成できる条件を選択する必要がある。The shape of the roughened layer such as a Cu—Ni—P alloy is as follows:
Acicular or porous is preferred. When the roughened layer is formed by plating, the shape of the roughened layer changes depending on the type of surfactant and the like, but it is necessary to select conditions that can form a needle-shaped or porous roughened layer. is there.
【００１７】本発明では、粗化層として、Ｃｕ−Ｎｉ−
Ｐからなる針状または多孔質状の合金以外に、Ｃｕ−Ｃ
ｏ−Ｐからなる凹凸めっきや銅コブめっきを形成するこ
とができる。銅コブめっきを形成する場合、めっき液と
して、例えば、２２〜３８ｇ／ｌの銅化合物、１０〜２
０ｇ／ｌの錯化剤、１５０〜２５０ｇ／ｌのピロリン酸
塩、５〜１０ｇ／ｌの硝酸塩、１〜３ｇ／ｌのアンモニ
ア、１０〜２５ｇ／ｌのオルソリン酸塩を含む水溶液を
使用することができる。錯化剤は、ＥＤＴＡやロッシェ
ル塩等を使用することができる。In the present invention, the roughening layer is made of Cu--Ni--
In addition to the needle or porous alloy of P, Cu-C
Irregular plating or copper bump plating made of o-P can be formed. In the case of forming copper bump plating, as a plating solution, for example, a copper compound of 22 to 38 g / l, 10 to 2 g
Using an aqueous solution containing 0 g / l complexing agent, 150-250 g / l pyrophosphate, 5-10 g / l nitrate, 1-3 g / l ammonia, 10-25 g / l orthophosphate Can be. As the complexing agent, EDTA, Rochelle salt or the like can be used.
【００１８】本発明では、Ｃｕ−Ｎｉ−Ｐ合金の粗化層
の表面には、イオン化傾向が銅よりも大きくかつチタン
以下である金属、または、貴金属からなる被覆層（以
下、粗化層被覆層という）が形成されていることが好ま
しい。また、この粗化層被覆層の厚さは、０．１〜２μ
ｍが好ましい。これらの金属の粗化層被覆層が形成され
ることにより、電解質溶液と粗化層との直接の接触を防
止することができる。また、これら金属層自体が酸化さ
れ、緻密な酸化膜が形成されるため、粗化層や導体回路
の溶解を防止することができる。In the present invention, on the surface of the roughened layer of Cu—Ni—P alloy, a coating layer made of a metal whose ionization tendency is larger than copper and not more than titanium or a noble metal (hereinafter referred to as roughened layer coating) (Referred to as a layer). The thickness of the roughened layer coating layer is 0.1 to 2 μm.
m is preferred. By forming the roughened layer coating layer of these metals, direct contact between the electrolyte solution and the roughened layer can be prevented. Further, since these metal layers themselves are oxidized and a dense oxide film is formed, dissolution of the roughened layer and the conductor circuit can be prevented.
【００１９】イオン化傾向が銅より大きくかつチタン以
下である金属としては、例えば、チタン、アルミニウ
ム、亜鉛、鉄、インジウム、タリウム、コバルト、ニッ
ケル、スズ、鉛、ビスマス等が挙げられる。また、上記
貴金属としては、例えば、金、銀、白金、パラジウム等
が挙げられる。従って、上記粗化層被覆層には、上記金
属および上記貴金属から選ばれる少なくとも１種を用い
ることができる。これらの金属のうちでは、特にスズが
好ましい。スズは、無電解置換めっきにより薄い層を形
成することができ、粗化層の凹凸に沿って析出形成させ
ることができるからである。Examples of the metal having a higher ionization tendency than copper and not more than titanium include titanium, aluminum, zinc, iron, indium, thallium, cobalt, nickel, tin, lead, bismuth and the like. Examples of the noble metal include gold, silver, platinum, and palladium. Therefore, at least one selected from the metals and the noble metals can be used for the roughened layer coating layer. Of these metals, tin is particularly preferred. This is because tin can form a thin layer by electroless displacement plating and can be deposited and formed along the irregularities of the roughened layer.
【００２０】上記金属としてスズを用いる場合には、ホ
ウフッ化スズ−チオ尿素液または塩化スズ−チオ尿素を
含む液を使用する。この場合、Ｃｕ−Ｓｎの置換反応に
より０．１〜２μｍ程度のＳｎ層が形成される。また、
貴金属を用いる場合には、スパッタや蒸着などの方法や
簡単な置換タイプのめっき液によりめっき処理する方法
等を採用することができる。When tin is used as the metal, a tin borofluoride-thiourea solution or a solution containing tin chloride-thiourea is used. In this case, a Sn layer having a thickness of about 0.1 to 2 μm is formed by the substitution reaction of Cu—Sn. Also,
When a noble metal is used, a method such as sputtering or vapor deposition, a method of plating with a simple replacement type plating solution, or the like can be employed.
【００２１】本発明において導体回路表面に形成する金
属層は、電気めっき、無電解めっき、スパッタリング、
蒸着法などにより形成することができる。無電解ニッケ
ルめっきを施す際には、１０〜５０ｇ／ｌの塩化ニッケ
ル、５〜２０ｇ／ｌの次亜りん酸ナトリウムおよび３０
〜６０ｇ／ｌのヒドロキシ酢酸ナトリウムを含む水溶
液、または、１０〜５０ｇ／ｌの塩化ニッケル、５〜２
０ｇ／ｌの次亜りん酸ナトリウムおよび５〜２０ｇ／ｌ
のクエン酸ナトリウムを含む水溶液を使用することがで
きる。In the present invention, the metal layer formed on the surface of the conductor circuit may be formed by electroplating, electroless plating, sputtering,
It can be formed by an evaporation method or the like. When performing electroless nickel plating, 10 to 50 g / l of nickel chloride, 5 to 20 g / l of sodium hypophosphite and 30
Aqueous solution containing 60 g / l sodium hydroxyacetate, or 10-50 g / l nickel chloride, 5-2
0 g / l sodium hypophosphite and 5-20 g / l
Aqueous solution containing sodium citrate can be used.
【００２２】電気ニッケルめっきを施す際には、１００
〜３００ｇ／ｌの硫酸ニッケル、１０〜６０ｇ／ｌの塩
化ニッケルおよび１０〜５０ｇ／ｌのホウ酸を含む水溶
液を使用することができる。無電解スズめっきを施す際
には、０．１〜０．５ｍｏｌ／ｌのクエン酸ナトリウ
ム、０．０１〜０．０８ｍｏｌ／ｌのＥＤＴＡ、０．０
１〜０．０８ｍｏｌ／ｌの塩化ズスおよび０．０１〜
０．０５ｍｏｌ／ｌの塩化チタンを含む水溶液を使用す
ることができる。When applying the electric nickel plating, 100
An aqueous solution containing 300 g / l nickel sulfate, 10-60 g / l nickel chloride and 10-50 g / l boric acid can be used. When applying electroless tin plating, 0.1 to 0.5 mol / l sodium citrate, 0.01 to 0.08 mol / l EDTA, 0.0
1 to 0.08 mol / l of soot chloride and 0.01 to
An aqueous solution containing 0.05 mol / l titanium chloride can be used.
【００２３】無電解コバルトめっきを施す際には、０．
１〜１．０ｍｏｌ／ｌの塩化コバルト、０．１〜０．５
ｍｏｌ／ｌの次亜リン酸ナトリウム、０．５〜２．０ｍ
ｏｌ／ｌの酒石酸ナトリウムおよび０．５〜２．０ｍｏ
ｌ／ｌの塩化アノモニウムを含む水溶液を使用すること
ができる。さらに、無電解パラジウムめっきを施す際に
は、１〜１０ｇ／ｌのテトラミンパラジウムクロライ
ド、１０〜５０ｇ／ｌのＥＤＴＡ ナトリウム塩、１０
０〜５００ｇ／ｌのアンモニアおよび０．１〜１．０ｇ
／ｌのヒドラジンを含む水溶液を使用することができ
る。When electroless cobalt plating is performed, 0.1%
1 to 1.0 mol / l cobalt chloride, 0.1 to 0.5
mol / l sodium hypophosphite, 0.5-2.0 m
ol / l sodium tartrate and 0.5-2.0 mo
An aqueous solution containing 1 / l of anomonium chloride can be used. Further, when performing electroless palladium plating, 1 to 10 g / l of tetramine palladium chloride, 10 to 50 g / l of EDTA sodium salt,
0-500 g / l ammonia and 0.1-1.0 g
An aqueous solution containing hydrazine / l can be used.
【００２４】電解クロムめっきを施す際には、２５０〜
３５０ｇ／ｌの無水クロム酸、１２〜２０ｇ／ｌのケイ
フッ化ナトリウムおよび０．１〜０．５ｇ／ｌの硫酸を
含む水溶液をめっき浴とし、このめっき浴に基板を浸漬
した後、１０〜３０Ａ／ｄｍ2の電流密度で通電すれば
よい。また、アルミニウムからなる上記金属層を形成す
る際には、めっきを施すことが困難であるため、スパッ
タリングで上記金属層を形成する。When applying electrolytic chromium plating, 250 to
An aqueous solution containing 350 g / l of chromic anhydride, 12 to 20 g / l of sodium silicofluoride, and 0.1 to 0.5 g / l of sulfuric acid was used as a plating bath. The current may be supplied at a current density of / dm 2 . In addition, when forming the metal layer made of aluminum, it is difficult to perform plating. Therefore, the metal layer is formed by sputtering.
【００２５】無電解亜鉛めっきを施す際には、１００〜
８００ｇ／ｌの水酸化ナトリウムおよび５０〜２００ｇ
／ｌの酸化亜鉛を含む水溶液を使用し、常温でめっき処
理を施す。電気鉄めっきを施す際には、１００〜４００
ｇ／ｌの硫酸第一鉄および５０〜２００ｇ／ｌの硫酸ア
ッモニウムを含む水溶液をめっき浴とし、このめっき浴
に基板を浸漬した後、６〜１０Ａ／ｄｍ2 の電流密度で
通電すればよい。When applying electroless zinc plating, 100 to 100
800 g / l sodium hydroxide and 50-200 g
The plating treatment is performed at room temperature using an aqueous solution containing 1 / l zinc oxide. When applying electric iron plating, 100-400
an aqueous solution containing ferrous and 50 to 200 g / l of Ammoniumu sulfate in g / l as a plating bath, after immersing the substrate in the plating bath may be energized at a current density of 6~10A / dm 2.
【００２６】次に、本発明において、導体回路の表面に
Ｃｕ−Ｎｉ−Ｐ合金のめっき層等を析出成長させ、粗化
層を形成するためのめっき方法について説明する。本発
明では、下層導体回路が形成された基板を、例えば、錯
化剤、銅化合物、ニッケル化合物、次亜リン酸塩，アセ
チレン含有ポリオキシエチレン系界面活性剤からなるめ
っき水溶液中に浸漬し、基板に振動または揺動を与える
方法により、または、金属イオンを供給せしめることに
より、Ｃｕ−Ｎｉ−Ｐからなる針状または多孔質状の合
金を析出成長させ、被覆層と粗化層で構成した合金の粗
化層を形成する。なお、めっき水溶液は、銅イオン濃
度、ニッケルイオン濃度、次亜リン酸イオン濃度、錯化
剤濃度が、それぞれ０．００７〜０．１６０ｍｏｌ／
ｌ、０．００１〜０．０２３ｍｏｌ／ｌ、０．１〜１．
０ｍｏｌ／ｌ、０．０１〜０．２ｍｏｌ／ｌとなるよう
に調整しておくことが望ましい。Next, in the present invention, a plating method for forming a roughened layer by depositing and growing a plated layer of a Cu—Ni—P alloy on the surface of a conductor circuit will be described. In the present invention, the substrate on which the lower conductor circuit is formed is, for example, immersed in a plating aqueous solution comprising a complexing agent, a copper compound, a nickel compound, hypophosphite, and an acetylene-containing polyoxyethylene-based surfactant, A needle-like or porous alloy made of Cu-Ni-P was deposited and grown by a method of giving vibration or oscillation to the substrate or by supplying metal ions, and was composed of a coating layer and a roughened layer. A roughened layer of the alloy is formed. The plating aqueous solution has a copper ion concentration, a nickel ion concentration, a hypophosphite ion concentration, and a complexing agent concentration of 0.007 to 0.160 mol /
1, 0.001 to 0.023 mol / l, 0.1 to 1.
It is desirable to adjust so as to be 0 mol / l and 0.01 to 0.2 mol / l.
【００２７】上記錯化剤としては、例えば、クエン酸、
酒石酸、リンゴ酸、ＥＤＴＡ、クワドロール、グリシン
等が挙げられる。アセチレン含有ポリオキシエチレン系
界面活性剤としては、下記の（１）式または（２）式の
ような構造を有するものを使用することが最適である。
このような界面活性剤としては、例えば、２，４，７，
９−テトラメチル−５−デシン−４，７−ジオール、
３，６−ジメチル−４−オクチン−３，６−ジオール等
のアルキンジオール等が挙げられる。これらの市販品と
しては、例えば、日信化学工業製のサーフィノール１０
４（多孔質状）、同４４０、同４６５、同４８５（いず
れも針状）等が挙げられる。As the complexing agent, for example, citric acid,
Tartaric acid, malic acid, EDTA, quadrol, glycine and the like. As the acetylene-containing polyoxyethylene-based surfactant, it is most preferable to use one having a structure represented by the following formula (1) or (2).
Such surfactants include, for example, 2,4,7,
9-tetramethyl-5-decyne-4,7-diol,
Alkynediols such as 3,6-dimethyl-4-octyne-3,6-diol and the like can be mentioned. These commercially available products include, for example, Surfinol 10 manufactured by Nissin Chemical Industry.
4 (porous), 440, 465, and 485 (all needle-shaped).
【００２８】[0028]
【化１】 Embedded image
【００２９】（上記（１）式中、ｍ、ｎは、その和が３
〜３０となる整数を表し、上記（２）式中、Ｒ1 および
Ｒ2 はアルキル基、Ｒ3 およびＲ4 は水素原子または低
級アルキル基を表す。）(In the above formula (1), m and n represent a sum of 3
In the formula (2), R 1 and R 2 represent an alkyl group, and R 3 and R 4 represent a hydrogen atom or a lower alkyl group. )
【００３０】このような無電解めっき液から析出するＣ
ｕ−Ｎｉ−Ｐ合金は、その表面は、針状あるいは多孔質
状になる。多孔質合金の場合は、その微孔の数は、１ｃ
ｍ2 当たり１００，０００〜１，０００，０００の範囲
内にあり、一般には、３，０００，０００〜３００，０
００，０００の範囲に含まれるものである。また、その
微孔の径は、０．０１〜１００μｍの範囲内、一般には
０．１〜１０μｍの範囲に含まれるものである。C deposited from such an electroless plating solution
The surface of the u-Ni-P alloy becomes acicular or porous. In the case of a porous alloy, the number of micropores is 1c
in the range of 100,000 to 1,000,000 per m 2 , and is generally in the range of 3,000,000 to 300,0
It is included in the range of 00,000. The diameter of the micropores is in the range of 0.01 to 100 μm, generally in the range of 0.1 to 10 μm.
【００３１】本発明では、上記導体回路上に形成する層
間樹脂絶縁層として無電解めっき用接着剤を用いること
が望ましい。この無電解めっき用接着剤は、硬化処理さ
れた酸または酸化剤に可溶性の耐熱性樹脂粒子が、酸あ
るいは酸化剤に難溶性の未硬化の耐熱性樹脂中に分散さ
れてなるものが最適である。酸あるいは酸化剤の溶液で
処理することにより、耐熱性樹脂粒子が溶解除去され
て、この接着剤層の表面に蛸つぼ状のアンカーからなる
粗化面を形成できるからである。In the present invention, it is desirable to use an electroless plating adhesive as the interlayer resin insulating layer formed on the conductor circuit. The most suitable adhesive for electroless plating is one in which heat-resistant resin particles soluble in a cured acid or oxidizing agent are dispersed in an uncured heat-resistant resin hardly soluble in an acid or an oxidizing agent. is there. By treating with an acid or oxidizing agent solution, the heat-resistant resin particles are dissolved and removed, and a roughened surface composed of an octopus pot-shaped anchor can be formed on the surface of the adhesive layer.
【００３２】上記無電解めっき用接着剤において、特に
硬化処理された上記耐熱性樹脂粒子としては、1)平均粒
径が１０μｍ以下の耐熱性樹脂粉末、2)平均粒子径が相
対的に大きな粒子と平均粒子径が相対的に小さな粒子を
混合した粒子が望ましい。これらは、より複雑なアンカ
ーを形成できるからである。In the above-mentioned adhesive for electroless plating, in particular, the cured heat-resistant resin particles include: 1) heat-resistant resin powder having an average particle diameter of 10 μm or less; 2) particles having a relatively large average particle diameter. And particles having a relatively small average particle diameter. This is because they can form more complex anchors.
【００３３】使用できる耐熱性樹脂としては、例えば、
エポキシ樹脂、ポリイミド樹脂、エポキシ樹脂と熱可塑
性樹脂との複合体等が挙げられる。複合させる熱可塑性
樹脂としては、例えば、ポリエーテルスルホン（ＰＥ
Ｓ）等が挙げられる。また、酸や酸化剤の溶液に溶解す
る耐熱性樹脂粒子としては、例えば、エポキシ樹脂（特
にアミン系硬化剤で硬化させたエポキシ樹脂がよい）、
アミノ樹脂が挙げられる。また、本発明で使用されるソ
ルダーレジストとしては、例えば、エポキシ樹脂アクリ
レートおよびイミダゾール硬化剤からなるものが挙げら
れる。Examples of the heat-resistant resin that can be used include, for example,
An epoxy resin, a polyimide resin, a composite of an epoxy resin and a thermoplastic resin, and the like can be given. As the thermoplastic resin to be combined, for example, polyether sulfone (PE
S) and the like. Examples of the heat-resistant resin particles that dissolve in a solution of an acid or an oxidizing agent include, for example, an epoxy resin (especially an epoxy resin cured with an amine-based curing agent),
Amino resins. Further, as the solder resist used in the present invention, for example, a resist composed of an epoxy resin acrylate and an imidazole curing agent can be mentioned.
【００３４】次に、本発明の多層プリント配線板を製造
する一方法について説明する。 (1) まず、コア基板の表面に内層銅パターン（下層導体
回路）を形成した配線基板を作製する。このコア基板へ
の下層導体回路の形成は、銅張積層板をエッチングする
ことにより行うか、または、以下の方法により行う。即
ち、ガラスエポキシ基板、ポリイミド基板、セラミック
基板、金属基板等の基板上に無電解めっき用接着剤の層
を形成し、続いて、この接着剤層表面を粗化した後、電
解めっきにより導体層を形成し、この導体層をエッチン
グして下層導体回路を形成する。Next, one method of manufacturing the multilayer printed wiring board of the present invention will be described. (1) First, a wiring board having an inner copper pattern (lower conductive circuit) formed on the surface of a core board is manufactured. The lower conductor circuit is formed on the core substrate by etching the copper-clad laminate or by the following method. That is, a layer of an adhesive for electroless plating is formed on a substrate such as a glass epoxy substrate, a polyimide substrate, a ceramic substrate, or a metal substrate, and then, after the surface of the adhesive layer is roughened, a conductive layer is formed by electrolytic plating. Is formed, and this conductor layer is etched to form a lower conductor circuit.
【００３５】なお、コア基板には、スルーホールが形成
され、このスルーホールを介して表面と裏面の配線層が
電気的に接続されている。また、スルーホールおよびコ
ア基板の下層導体回路間には樹脂が充填され、平滑性が
確保されていてもよい。特に本発明では、コア基板の下
層導体回路表面、スルーホールのランド表面には、前述
したようにアルミニウム、クロム、鉄、亜鉛、ニッケ
ル、コバルト、スズおよび貴金属から選ばれる少なくと
も１種以上の金属からなる金属層、その金属層上に針状
又は多孔質状のＣｕ−Ｎｉ−Ｐ合金等からなる粗化層を
形成する。さらに、必要に応じて、上記粗化層上に、前
述した粗化層被覆層を形成する。Note that a through hole is formed in the core substrate, and the wiring layer on the front surface and the back surface is electrically connected through the through hole. Further, resin may be filled between the through hole and the lower conductor circuit of the core substrate to ensure smoothness. In particular, in the present invention, the lower conductor circuit surface of the core substrate and the land surface of the through hole are made of at least one metal selected from aluminum, chromium, iron, zinc, nickel, cobalt, tin and a noble metal as described above. And a roughened layer made of a needle-like or porous Cu-Ni-P alloy or the like is formed on the metal layer. Further, if necessary, the above-described roughened layer covering layer is formed on the roughened layer.
【００３６】(2) 次に、上記(1) で作製した配線基板の
上に、層間樹脂絶縁層を形成する。特に本発明では、層
間樹脂絶縁層の材料として前述した無電解めっき用接着
剤を用いることが望ましい。 (3) 形成した無電解めっき用接着剤層を乾燥した後、必
要に応じてバイアホール用の開口を設ける。感光性樹脂
の場合は、露光、現像してから熱硬化することにより、
また、熱硬化性樹脂の場合は、熱硬化したのちレーザー
加工することにより、上記層間樹脂絶縁層にバイアホー
ル用の開口を設ける。(2) Next, an interlayer resin insulating layer is formed on the wiring board manufactured in the above (1). In particular, in the present invention, it is desirable to use the above-mentioned adhesive for electroless plating as a material of the interlayer resin insulating layer. (3) After drying the formed electroless plating adhesive layer, openings for via holes are provided as necessary. In the case of photosensitive resin, by exposing, developing and then heat curing,
In the case of a thermosetting resin, a via hole is provided in the interlayer resin insulating layer by laser processing after thermosetting.
【００３７】(4) 次に、硬化した上記無電解めっき用接
着剤層（層間樹脂絶縁層）の表面に存在する酸や酸化剤
に可溶性の樹脂粒子を酸または酸化剤によって溶解除去
し、無電解めっき用接着剤層の表面を粗化する。ここ
で、上記酸としては、例えば、リン酸、塩酸、硫酸等の
鉱酸；蟻酸、酢酸等の有機酸等が挙げられるが、特に有
機酸を用いることが望ましい。有機酸を用いると、粗化
処理の際、バイアホールから露出する金属導体層を腐食
させにくいからである。一方、上記酸化剤としては、ク
ロム酸、過マンガン酸塩（過マンガン酸カリウム等）の
水溶液を用いることが望ましい。(4) Next, resin particles soluble in acid or oxidizing agent present on the surface of the cured adhesive layer for electroless plating (interlayer resin insulating layer) are dissolved and removed with acid or oxidizing agent. The surface of the adhesive layer for electrolytic plating is roughened. Here, examples of the acid include mineral acids such as phosphoric acid, hydrochloric acid, and sulfuric acid; and organic acids such as formic acid and acetic acid. It is particularly preferable to use an organic acid. This is because when an organic acid is used, the metal conductor layer exposed from the via hole is hardly corroded during the roughening treatment. On the other hand, as the oxidizing agent, it is desirable to use an aqueous solution of chromic acid or permanganate (such as potassium permanganate).
【００３８】(5) 次に、層間樹脂絶縁層表面を粗化した
配線基板に触媒核を付与する。触媒核の付与には、貴金
属イオンや貴金属コロイド等を用いることが望ましく、
一般的には、塩化パラジウムやパラジウムコロイドを使
用する。なお、触媒核を固定するために加熱処理を行う
ことが望ましい。このような触媒核としてはパラジウム
が好ましい。(5) Next, a catalyst nucleus is applied to the wiring board whose surface has been roughened. It is desirable to use a noble metal ion or a noble metal colloid for providing the catalyst nucleus,
Generally, palladium chloride or palladium colloid is used. Note that it is desirable to perform a heat treatment to fix the catalyst core. Palladium is preferred as such a catalyst core.
【００３９】(6) 次に、触媒核を付与した層間樹脂絶縁
層の表面に無電解めっきを施し、粗化面全面に無電解め
っき膜を形成する。無電解めっき膜の厚みは、０．５〜
５μｍが好ましい。次に、無電解めっき膜上にめっきレ
ジストを形成する。(6) Next, electroless plating is performed on the surface of the interlayer resin insulating layer provided with the catalyst nucleus, and an electroless plating film is formed on the entire roughened surface. The thickness of the electroless plating film is 0.5 to
5 μm is preferred. Next, a plating resist is formed on the electroless plating film.
【００４０】(7) 次に、めっきレジスト非形成部に５〜
２０μｍの厚みの電気めっきを施し、上層導体回路およ
びバイアホールを形成する。ここで、上記電気めっきと
しては、銅めっきを用いることが望ましい。さらに、金
属層および無電解めっき膜をエッチングする際のレジス
ト層としてのアルミニウム、クロム、鉄、亜鉛、ニッケ
ル、コバルト、スズ、および貴金属から選ばれる少なく
とも１種以上の金属からなる金属層を形成する。さら
に、めっきレジストを除去した後、そのめっきレジスト
の下に存在していた無電解めっき膜を、硫酸と過酸化水
素の混合液や過硫酸ナトリウム、過硫酸アンモニウム等
の水溶液からなるエッチング液で溶解除去し、独立した
導体回路とする。(7) Next, 5 to 5 in the plating resist non-formed portion
Electroplating is performed to a thickness of 20 μm to form an upper conductor circuit and a via hole. Here, it is desirable to use copper plating as the electroplating. Further, a metal layer made of at least one metal selected from aluminum, chromium, iron, zinc, nickel, cobalt, tin and a noble metal is formed as a resist layer when etching the metal layer and the electroless plating film. . Furthermore, after the plating resist is removed, the electroless plating film existing under the plating resist is dissolved and removed with an etching solution comprising a mixed solution of sulfuric acid and hydrogen peroxide or an aqueous solution of sodium persulfate, ammonium persulfate, or the like. And an independent conductor circuit.
【００４１】銅等からなる上層導体回路は、アルミニウ
ム、クロム、鉄、亜鉛、ニッケル、コバルト、スズおよ
び貴金属から選ばれる少なくとも１種以上の金属からな
る金属層がレジスト層として形成されているためエッチ
ングされない。なお、アルミニウム、クロム、鉄、亜
鉛、ニッケル、コバルト、スズおよび貴金属から選ばれ
る少なくとも１種以上の金属からなる金属層は、独立し
た上層導体回路およびバイアホールを設けた後、上層導
体回路およびバイアホールの上面および側面に形成して
もよい。The upper conductor circuit made of copper or the like is etched since a metal layer made of at least one metal selected from aluminum, chromium, iron, zinc, nickel, cobalt, tin and a noble metal is formed as a resist layer. Not done. The metal layer made of at least one metal selected from the group consisting of aluminum, chromium, iron, zinc, nickel, cobalt, tin and a noble metal is formed by providing an independent upper conductor circuit and a via hole, and then forming the upper conductor circuit and the via hole. It may be formed on the top and side surfaces of the hole.
【００４２】(8) ついで、アルミニウム、クロム、鉄、
亜鉛、ニッケル、コバルト、スズおよび貴金属から選ば
れる少なくとも１種以上の金属からなる金属層が形成さ
れた上層導体回路の上にＣｕ−Ｎｉ−Ｐ合金等からなる
粗化層を形成する。上記金属層の表面は、酸化還元反応
が生じやすいため、Ｃｕ−Ｎｉ−Ｐからなる合金めっき
等が析出しやすい。(8) Then, aluminum, chromium, iron,
A roughened layer made of a Cu-Ni-P alloy or the like is formed on an upper conductor circuit on which a metal layer made of at least one metal selected from zinc, nickel, cobalt, tin and a noble metal is formed. Since the oxidation-reduction reaction easily occurs on the surface of the metal layer, alloy plating or the like made of Cu-Ni-P is likely to precipitate.
【００４３】(9) 次に、Ｃｕ−Ｎｉ−Ｐ合金の粗化層の
表面には、イオン化傾向が銅よりも大きくかつチタン以
下である金属または貴金属からなる粗化層被覆層を形成
する。 (10)この後、上記粗化層被覆層が形成された基板上に層
間樹脂絶縁層として、無電解めっき用接着剤の層を形成
する。(9) Next, on the surface of the roughened layer of the Cu—Ni—P alloy, a roughened layer coating layer made of a metal or a noble metal having an ionization tendency larger than that of copper and equal to or less than titanium is formed. (10) Thereafter, a layer of an adhesive for electroless plating is formed as an interlayer resin insulating layer on the substrate on which the roughened layer coating layer is formed.
【００４４】(11)さらに、上記 (3)〜(10)の工程を繰り
返して上層の上層導体回路を設け、例えば、片面３層の
６層両面多層プリント配線板を得る。上記 (3)〜(10)の
工程中、バイアホール用の開口を設けた後、表面をクロ
ム酸で粗化するが、クロム酸処理でも導体回路の溶解を
防止できる。(11) Further, the above steps (3) to (10) are repeated to provide an upper layer upper layer conductor circuit, for example, to obtain a six-layer double-sided multilayer printed wiring board having three layers on one side. In the above steps (3) to (10), after the opening for the via hole is provided, the surface is roughened with chromic acid.
【００４５】なお、以上の説明は、セミアティティブ法
と呼ばれる方法によりプリント配線板を製造する例であ
るが、無電解めっき用接着剤層を粗化した後、触媒核を
付与し、めっきレジストを設けて、無電解めっきを行い
導体回路を形成する、いわゆるフルアディティブ法にも
適用することが可能である。The above description is an example of manufacturing a printed wiring board by a method called a semi-active method. However, after roughening an electroless plating adhesive layer, a catalyst nucleus is provided, and a plating resist is formed. , And a so-called full additive method of forming a conductor circuit by performing electroless plating.
【００４６】[0046]
【実施例】以下、本発明を実施例に基づいて説明する。 （実施例１） Ａ．無電解めっき用接着剤の調製 1)クレゾールノボラック型エポキシ樹脂（日本化薬社
製、分子量：２５００）の２５％アクリル化物３５重量
部、感光性モノマー（東亜合成社製、アロニックスＭ３
２５）３．１５重量部、消泡剤０．５重量部およびＮ−
メチルピロリドン（ＮＭＰ）３．６重量部を容器にと
り、攪拌混合することにより混合組成物を調製した。DESCRIPTION OF THE PREFERRED EMBODIMENTS The present invention will be described below based on embodiments. Example 1 A. Preparation of adhesive for electroless plating 1) 35 parts by weight of 25% acrylate of cresol novolac type epoxy resin (manufactured by Nippon Kayaku Co., Ltd., molecular weight: 2500), photosensitive monomer (Toa Gosei Co., Aronix M3)
25) 3.15 parts by weight, 0.5 parts by weight of defoamer and N-
A mixed composition was prepared by placing 3.6 parts by weight of methylpyrrolidone (NMP) in a container and mixing with stirring.
【００４７】2)ポリエーテルスルフォン（ＰＥＳ）１２
重量部、エポキシ樹脂粒子（三洋化成社製、ポリマーポ
ール）の平均粒径１．０μｍのもの７．２重量部および
平均粒径０．５μｍのもの３．０９重量部を別の容器に
とり、攪拌混合した後、さらにＮＭＰ３０重量部を添加
し、ビーズミルで攪拌混合し、別の混合組成物を調製し
た。2) Polyether sulfone (PES) 12
Parts by weight, 7.2 parts by weight of an epoxy resin particle (manufactured by Sanyo Kasei Co., polymer pole) having an average particle size of 1.0 μm and 3.09 parts by weight of an epoxy resin particle having an average particle size of 0.5 μm were placed in another container and stirred. After mixing, 30 parts by weight of NMP was further added and stirred and mixed by a bead mill to prepare another mixed composition.
【００４８】3)イミダゾール硬化剤（四国化成社製、２
Ｅ４ＭＺ−ＣＮ）２重量部、光開始剤であるベンゾフェ
ノン２重量部、光増感剤であるミヒラーケトン０．２重
量部およびＮＭＰ１．５重量部をさらに別の容器にと
り、攪拌混合することにより混合組成物を調製した。そ
して、1)、2)および3)で調製した混合組成物を混合する
ことにより無電解めっき用接着剤を得た。3) Imidazole curing agent (Shikoku Chemicals, 2
E4MZ-CN) 2 parts by weight, 2 parts by weight of benzophenone as a photoinitiator, 0.2 parts by weight of Michler's ketone as a photosensitizer and 1.5 parts by weight of NMP are further placed in another container, and the mixture composition is stirred and mixed. Was prepared. Then, an adhesive for electroless plating was obtained by mixing the mixed compositions prepared in 1), 2) and 3).
【００４９】Ｂ．プリント配線板の製造方法 (1) 厚さ１ｍｍのガラスエポキシ樹脂またはＢＴ（ビス
マレイミドトリアジン）樹脂からなる基板１の両面に１
８μｍの銅箔８がラミネートされている銅張積層板を出
発材料とした（図１（ａ）参照）。まず、この銅張積層
板をドリル削孔し、続いてめっきレジストを形成した
後、この基板に無電解銅めっき処理を施してスルーホー
ル９を形成し、さらに、銅箔を常法に従いパターン状に
エッチングすることにより、基板の両面に内層銅パター
ン（下層導体回路）４を形成した。B. Manufacturing method of printed wiring board (1) 1 mm thick glass epoxy resin or BT (bismaleimide triazine) resin
A starting material was a copper-clad laminate on which an 8 μm copper foil 8 was laminated (see FIG. 1A). First, this copper-clad laminate is drilled, and then a plating resist is formed. Then, the substrate is subjected to an electroless copper plating treatment to form through holes 9, and the copper foil is patterned in a conventional manner. Then, an inner copper pattern (lower conductive circuit) 4 was formed on both surfaces of the substrate.
【００５０】下層導体回路４を形成した基板を水洗い
し、乾燥した後、ＮａＯＨ（１０ｇ／ｌ）、ＮａＣｌＯ
2 （４０ｇ／ｌ）、Ｎａ3 ＰＯ4 （６ｇ／ｌ）の水溶液
を酸化浴（黒化浴）とする酸化浴処理を行い、そのスル
ーホール９を含む下層導体回路４の全表面に粗化面４
ａ、９ａを形成した（図１（ｂ）参照）。The substrate on which the lower conductor circuit 4 is formed is washed with water and dried, and then NaOH (10 g / l), NaClO
2 (40 g / l) and an aqueous solution of Na 3 PO 4 (6 g / l) as an oxidizing bath (blackening bath), and the entire surface of the lower conductor circuit 4 including the through holes 9 is roughened. Face 4
a and 9a were formed (see FIG. 1B).
【００５１】(2) エポキシ樹脂を主成分とする樹脂充填
剤１０を、基板の両面に印刷機を用いて塗布することに
より、下層導体回路４間またはスルーホール９内に充填
し、加熱乾燥を行った。即ち、この工程により、樹脂充
填剤１０が下層導体回路４の間あるいはスルーホール９
内に充填される（図１（ｃ）参照）。(2) A resin filler 10 containing an epoxy resin as a main component is applied to both sides of the substrate by using a printing machine to fill the space between the lower conductor circuits 4 or the inside of the through holes 9 and heat and dry. went. That is, by this step, the resin filler 10 is placed between the lower layer conductor circuits 4 or through holes 9.
(See FIG. 1C).
【００５２】(3) 上記(2) の処理を終えた基板の片面
を、ベルト研磨紙（三共理化学社製）を用いたベルトサ
ンダー研磨により、下層導体回路４の表面やスルーホー
ル９のランド表面に樹脂充填剤１０が残らないように研
磨し、ついで、上記ベルトサンダー研磨による傷を取り
除くためのバフ研磨を行った。このような一連の研磨を
基板の他方の面についても同様に行った。そして、充填
した樹脂充填剤１０を加熱硬化させた（図１（ｄ）参
照）。(3) One surface of the substrate after the treatment of the above (2) is subjected to belt sanding using a belt abrasive paper (manufactured by Sankyo Rikagaku Co., Ltd.) to form a surface of the lower conductive circuit 4 and a land surface of the through hole 9. Was polished so that the resin filler 10 did not remain, and then buffed to remove the scratches caused by the belt sander polishing. Such a series of polishing was similarly performed on the other surface of the substrate. Then, the filled resin filler 10 was cured by heating (see FIG. 1D).
【００５３】このようにして、スルーホール９等に充填
された樹脂充填剤１０の表層部および下層導体回路４上
面の粗化層４ａを除去して基板両面を平滑化し、樹脂充
填剤１０と下層導体回路４の側面とが粗化面４ａを介し
て強固に密着し、またスルーホール９の内壁面と樹脂充
填剤１０とが粗化面９ａを介して強固に密着した配線基
板を得た。In this manner, the surface layer of the resin filler 10 filled in the through holes 9 and the like and the roughened layer 4a on the upper surface of the lower conductor circuit 4 are removed to smooth both surfaces of the substrate. A wiring board was obtained in which the side surfaces of the conductive circuit 4 were firmly adhered through the roughened surface 4a, and the inner wall surface of the through hole 9 was tightly adhered to the resin filler 10 through the roughened surface 9a.
【００５４】(4) 上記(3) の工程を経た基板を塩化ニッ
ケル（３０ｇ／ｌ）、次亜りん酸ナトリウム（１０ｇ／
ｌ）、クエン酸ナトリウム（１０ｇ／ｌ）の水溶液（９
０℃)の無電解ニッケル浴に浸漬し、下層導体回路４の
上面およびスルーホール９のランド上面に厚さ１．２μ
ｍのニッケル被覆層１１ａを形成した。(4) The substrate after the step (3) was treated with nickel chloride (30 g / l) and sodium hypophosphite (10 g / l).
l), an aqueous solution of sodium citrate (10 g / l) (9
(0 ° C.), and immersed in an electroless nickel bath having a thickness of 1.2 μm
m of the nickel coating layer 11a was formed.
【００５５】(5) さらに、露出した導体回路４およびス
ルーホール９のランド上面のニッケル層上に厚さ２μｍ
のＣｕ−Ｎｉ−Ｐからなる針状または多孔質状の合金の
粗化層１１ｂを形成し、さらにこの粗化層１１ｂの表面
に厚さ０．３μｍのＳｎ層を設けた（図２（ａ）参
照）。但し、Ｓｎ層については図示しない。(5) Further, a thickness of 2 μm is formed on the nickel layer on the exposed land of the conductor circuit 4 and the through hole 9.
A roughened layer 11b of an acicular or porous alloy made of Cu—Ni—P was formed, and a Sn layer having a thickness of 0.3 μm was provided on the surface of the roughened layer 11b (see FIG. 2 (a)). )reference). However, the Sn layer is not shown.
【００５６】その粗化層１１ｂの形成方法は以下のよう
である。即ち、基板をアルカリ脱脂してソフトエッチン
グし、次いで、塩化パラジウムと有機酸からなる触媒溶
液で処理して、Ｐｄ触媒を付与し、この触媒を活性化し
た後、硫酸銅（３．２×１０-2ｍｏｌ／ｌ）、硫酸ニッ
ケル（２．４×１０-3 ｍｏｌ／ｌ）、クエン酸（５．
２×１０-2ｍｏｌ／ｌ）、次亜リン酸ナトリウム（２．
７×１０-1 ｍｏｌ／ｌ）、ホウ酸（５．０×１０-1 ｍ
ｏｌ／ｌ）、界面活性剤（日信化学工業社製、サーフィ
ノール４６５）（１．０ｇ／ｌ）の水溶液からなるｐＨ
＝９の無電解銅めっき浴に基板を浸漬し、浸漬２分後か
ら１秒に１回の割合で縦方向に振動させて、銅導体回路
４およびスル−ホ−ル９のランドの表面のニッケル層上
に、厚さ５μｍのＣｕ−Ｎｉ−Ｐからなる針状または多
孔質状の合金の粗化層１１ｂを設けた。さらに、ホウフ
ッ化スズ０．１ｍｏｌ／ｌ、チオ尿素１．０ｍｏｌ／
ｌ、温度３５℃、ｐＨ＝１．２の条件でＣｕ−Ｓｎ置換
反応させ、粗化層の表面に厚さ０．３μｍのＳｎ層（図
示せず）を設けた。The method for forming the roughened layer 11b is as follows. That is, the substrate is alkali-degreased and soft-etched, and then treated with a catalyst solution comprising palladium chloride and an organic acid to provide a Pd catalyst. After activating this catalyst, copper sulfate (3.2 × 10 -2 mol / l), nickel sulfate (2.4 × 10 −3 mol / l), citric acid (5.
2 × 10 −2 mol / l), sodium hypophosphite (2.
7 × 10 −1 mol / l), boric acid (5.0 × 10 −1 m)
ol / l), pH of an aqueous solution of a surfactant (Sufinol 465, manufactured by Nissin Chemical Industry Co., Ltd.) (1.0 g / l)
The substrate was immersed in an electroless copper plating bath of = 9 and vibrated longitudinally at a rate of once a second from 2 minutes after the immersion, so that the surface of the copper conductor circuit 4 and the surface of the land of the through hole 9 were immersed. On the nickel layer, a roughened layer 11b of a needle-shaped or porous alloy made of Cu-Ni-P having a thickness of 5 µm was provided. Furthermore, tin borofluoride 0.1 mol / l, thiourea 1.0 mol / l
1, a Cu-Sn substitution reaction was performed under the conditions of 35 ° C. and pH = 1.2 to provide a 0.3 μm-thick Sn layer (not shown) on the surface of the roughened layer.
【００５７】(6) 基板の両面に、上記Ａにおいて記載し
た組成の無電解めっき用接着剤をロールコータを用いて
２回塗布し、水平状態で２０分間放置してから、６０℃
で３０分の乾燥を行った（図２（ｂ）参照）。(6) An adhesive for electroless plating having the composition described in A above is applied twice on both sides of the substrate using a roll coater, and left in a horizontal state for 20 minutes.
For 30 minutes (see FIG. 2B).
【００５８】(7) 上記(6) で無電解めっき用接着剤の層
を形成した基板の両面に、直径８５μｍの黒円が印刷さ
れたフォトマスクフィルムを密着させ、超高圧水銀灯に
より５００ｍＪ／ｃｍ2 強度で露光した。これをジエチ
レングリコールジメチルエーテル（ＤＭＤＧ）溶液でス
プレー現像することにより、その接着剤の層に直径８５
μｍのバイアホールとなる開口を形成した。さらに、当
該基板を超高圧水銀灯により３０００ｍＪ／ｃｍ2 で露
光し、１００℃で１時間、その後１５０℃で５時間の加
熱処理をすることにより、フォトマスクフィルムに相当
する寸法精度に優れた開口（バイアホール用開口６）を
有する厚さ１８μｍの層間樹脂絶縁層２（２ａ、２ｂ）
を形成した（図２（ｃ）参照）。(7) A photomask film on which a black circle having a diameter of 85 μm is printed is brought into close contact with both surfaces of the substrate on which the adhesive layer for electroless plating is formed in the above (6), and is 500 mJ / cm by an ultrahigh pressure mercury lamp. Exposure was at two intensities. This is spray-developed with a diethylene glycol dimethyl ether (DMDG) solution, so that the adhesive layer has a diameter of 85 mm.
An opening serving as a μm via hole was formed. Further, the substrate is exposed to 3000 mJ / cm 2 with an ultra-high pressure mercury lamp, and is subjected to a heat treatment at 100 ° C. for 1 hour and then at 150 ° C. for 5 hours, so that an opening having excellent dimensional accuracy equivalent to a photomask film ( 18 μm-thick interlayer resin insulating layer 2 (2a, 2b) having via hole opening 6)
Was formed (see FIG. 2C).
【００５９】(8) バイアホール用開口６を形成した基板
を、クロム酸水溶液（７５００ｇ／ｌ）に７３℃で２０
分間浸漬し、層間樹脂絶縁層２の表面に存在するエポキ
シ樹脂粒子を溶解除去してその表面を粗化し、粗化面を
得た。その後、中和溶液（シプレイ社製）に浸漬してか
ら水洗いした（図２（ｄ）参照）。さらに、粗面化処理
した該基板の表面に、パラジウム触媒（アトテック社
製）を付与することにより、層間絶縁材層２の表面およ
びバイアホール用開口６の内壁面に触媒核を付着させ
た。(8) The substrate having the via hole opening 6 formed thereon was placed in a chromic acid aqueous solution (7500 g / l) at 73 ° C. for 20 minutes.
Then, the surface was roughened by dissolving and removing the epoxy resin particles present on the surface of the interlayer resin insulating layer 2 to obtain a roughened surface. Then, it was immersed in a neutralizing solution (manufactured by Shipley) and washed with water (see FIG. 2D). Further, by applying a palladium catalyst (manufactured by Atotech) to the surface of the substrate subjected to the surface roughening treatment, catalyst nuclei were attached to the surface of the interlayer insulating material layer 2 and the inner wall surface of the via hole opening 6.
【００６０】(9) 次に、以下の組成の無電解銅めっき水
溶液中に基板を浸漬して、粗面全体に厚さ０．８μｍの
無電解銅めっき膜１２を形成した（図３（ａ）参照）。 〔無電解めっき水溶液〕 ＥＤＴＡ ５０ ｇ／ｌ 硫酸銅 １０ ｇ／ｌ ＨＣＨＯ １０ ｍｌ／ｌ ＮａＯＨ ６ ｇ／ｌ α、α’−ビピリジル ８０ ｍｇ／ｌ ポリエチレングリコール（ＰＥＧ） ０．１ ｇ／ｌ 〔無電解めっき条件〕７０℃の液温度で１５分(9) Next, the substrate was immersed in an aqueous electroless copper plating solution having the following composition to form an electroless copper plating film 12 having a thickness of 0.8 μm on the entire rough surface (FIG. 3A )reference). [Electroless plating aqueous solution] EDTA 50 g / l Copper sulfate 10 g / l HCHO 10 ml / l NaOH 6 g / l α, α'-bipyridyl 80 mg / l Polyethylene glycol (PEG) 0.1 g / l Electroplating conditions] at a liquid temperature of 70 ° C for 15 minutes
【００６１】(10)市販の感光性ドライフィルムを無電解
銅めっき膜１２に貼り付け、マスクを載置して、１００
ｍＪ／ｃｍ2 で露光し、０．８％炭酸ナトリウム水溶液
で現像処理することにより、めっきレジスト３を設けた
（図３（ｂ）参照）。(10) A commercially available photosensitive dry film is adhered to the electroless copper plating film 12, a mask is placed thereon, and
Exposure at mJ / cm 2 and development with a 0.8% aqueous sodium carbonate solution provided a plating resist 3 (see FIG. 3B).
【００６２】(11)ついで、以下の条件で電解銅めっきを
施し、厚さ１３μｍの電気銅めっき膜１３を形成した
（図３（ｃ）参照）。 〔電解めっき水溶液〕 硫酸 １８０ ｇ／ｌ 硫酸銅 ８０ ｇ／ｌ 添加剤（アトテックスジャパン社製、カパラシドＧＬ）
１ ｍｌ／ｌ 〔電解めっき条件〕 電流密度 １ Ａ／ｄｍ2 時間 ３０ 分 温度 室温(11) Then, electrolytic copper plating was performed under the following conditions to form a 13 μm thick electrolytic copper plating film 13 (see FIG. 3C). [Electroplating aqueous solution] Sulfuric acid 180 g / l Copper sulfate 80 g / l Additive (Captoside GL, manufactured by Atotex Japan)
1 ml / l [Electroplating conditions] Current density 1 A / dm 2 hours 30 minutes Temperature Room temperature
【００６３】(12)めっきレジスト３を５％ＫＯＨ水溶液
で剥離除去した後、そのめっきレジスト３下の無電解め
っき膜１２を硫酸と過酸化水素の混合液でエッチング処
理して溶解除去し、無電解銅めっき膜１２と電解銅めっ
き膜１３からなるＬ／Ｓ＝２８／２８で厚さ１１μｍの
上層導体回路５（バイアホール７を含む）を形成した。
さらに 塩化ニッケル（３０ｇ／ｌ）、次亜りん酸ナト
リウム（１０ｇ／ｌ）、クエン酸ナトリウム（１０ｇ／
ｌ）の水溶液（９０℃) の無電解ニッケル浴に浸漬し、
導体回路全面、スルーホールランド全面に厚さ１．２μ
ｍのニッケル被覆層１１ａを形成した（図３（ｄ）参
照）。(12) After the plating resist 3 is peeled and removed with a 5% KOH aqueous solution, the electroless plating film 12 under the plating resist 3 is dissolved and removed by etching with a mixed solution of sulfuric acid and hydrogen peroxide. The upper conductor circuit 5 (including the via hole 7) having an L / S = 28/28 and a thickness of 11 μm including the electrolytic copper plating film 12 and the electrolytic copper plating film 13 was formed.
Further, nickel chloride (30 g / l), sodium hypophosphite (10 g / l), sodium citrate (10 g / l)
l) immersed in an electroless nickel bath of an aqueous solution (90 ° C.)
1.2μ thickness over the entire conductor circuit and the entire through hole land
m of the nickel coating layer 11a was formed (see FIG. 3D).
【００６４】(13)上層導体回路５およびニッケル被覆層
１１ａを形成した基板に対し、上記(5) と同様の処理を
行い、上層導体回路５の表面に厚さ２μｍのＣｕ−Ｎｉ
−Ｐ合金の粗化層１１ｂを形成した（図４（ａ）参
照）。さらに、ホウフッ化スズ０．１ｍｏｌ／ｌ、チオ
尿素１．０ｍｏｌ／ｌ、温度３５℃、ｐＨ＝１．２の条
件でＣｕ−Ｓｎ置換反応させ、粗化層の表面に厚さ０．
３μｍのＳｎ層（図示せず）を設けた。(13) The same processing as in the above (5) is performed on the substrate on which the upper conductive circuit 5 and the nickel coating layer 11a are formed, and a 2 μm thick Cu—Ni
A roughened layer 11b of a -P alloy was formed (see FIG. 4A). Further, a Cu-Sn substitution reaction was performed under the conditions of tin borofluoride 0.1 mol / l, thiourea 1.0 mol / l, temperature 35 ° C., and pH = 1.2, and the surface of the roughened layer had a thickness of 0.1 mol / l.
A 3 μm Sn layer (not shown) was provided.
【００６５】(14)上記 (6)〜(13)の工程を繰り返すこと
により、さらに上層の導体回路を形成し（図４（ｂ）〜
図５（ｄ）参照）、図示はしていないが、最後に開口を
有するソルダーレジスト層の形成、金めっき処理等を行
った後、はんだバンプを形成し、はんだバンプを有する
多層プリント配線板を得た。(14) By repeating the above steps (6) to (13), a further upper layer conductor circuit is formed (FIG. 4B).
Although not shown in FIG. 5 (d), although a solder resist layer having an opening is finally formed and gold plating is performed, solder bumps are formed, and a multilayer printed wiring board having solder bumps is formed. Obtained.
【００６６】（実施例２）工程(12)を以下のように変え
たほかは、実施例１と同様にして多層プリント配線板を
得た。 (12)電解銅めっきを施した後、さらに、硫酸ニッケル
（２４０ｇ／ｌ）、塩化ニッケル（４５ｇ／ｌ）、ホウ
酸（３０ｇ／ｌ）の水溶液からなるｐＨ＝４．５のめっ
き浴に基板を浸漬し、温度５５±５℃、電流密度４Ａ／
ｄｍ2 の条件で、Ｎｉ板を陽極として電気ニッケルめっ
きを施し、厚さ０．８μｍのニッケル被覆層を形成し
た。(Example 2) A multilayer printed wiring board was obtained in the same manner as in Example 1 except that the step (12) was changed as follows. (12) After electrolytic copper plating, the substrate was further placed in a plating bath of pH = 4.5, which was composed of an aqueous solution of nickel sulfate (240 g / l), nickel chloride (45 g / l), and boric acid (30 g / l). At a temperature of 55 ± 5 ° C. and a current density of 4 A /
Under a condition of dm 2 , electric nickel plating was performed using a Ni plate as an anode to form a nickel coating layer having a thickness of 0.8 μm.
【００６７】さらに、めっきレジスト３を５％ＫＯＨ水
溶液で剥離除去した後、そのめっきレジスト３下の無電
解めっき膜１２を硫酸と過酸化水素の混合液でエッチン
グ処理して溶解除去し、無電解銅めっき膜１２と電解銅
めっき膜１３からなるＬ／Ｓ＝２８／２８で厚さ１１μ
ｍの上層導体回路５（バイアホール７を含む）を形成し
た（図６（ａ）参照）。なお、図６（ａ）に示した基板
上に、新たな上層導体回路を形成したときの図を図６
（ｂ）に示す。Further, after the plating resist 3 is peeled off and removed with a 5% KOH aqueous solution, the electroless plating film 12 under the plating resist 3 is dissolved and removed by etching with a mixed solution of sulfuric acid and hydrogen peroxide. L / S = 28/28 composed of copper plating film 12 and electrolytic copper plating film 13 and thickness of 11 μm
m upper layer conductor circuits 5 (including via holes 7) were formed (see FIG. 6A). FIG. 6A shows a state in which a new upper-layer conductor circuit is formed on the substrate shown in FIG.
(B).
【００６８】（比較例１）ニッケル被覆層を形成しなか
ったほかは、実施例１と同様の方法により多層プリント
配線板を製造した。Comparative Example 1 A multilayer printed wiring board was manufactured in the same manner as in Example 1 except that the nickel coating layer was not formed.
【００６９】（実施例３）ニッケル層の代わりに厚さ
１．１μｍのスズ層を無電解めっきにより形成したほか
は、実施例１と同様の方法により多層プリント配線板を
製造した。めっき液は、以下の組成および温度である。 クエン酸ナトリウム ０．３４ ｍｏｌ／ｌ ＥＤＴＡ ０．０４ ｍｏｌ／ｌ 塩化スズ ０．０４ ｍｏｌ／ｌ 酢酸ナトリウム ０．１２ ｍｏｌ／ｌ 塩化チタン ０．０２９ ｍｏｌ／ｌ 液温 ７０〜９０℃Example 3 A multilayer printed wiring board was manufactured in the same manner as in Example 1 except that a tin layer having a thickness of 1.1 μm was formed by electroless plating instead of the nickel layer. The plating solution has the following composition and temperature. Sodium citrate 0.34 mol / l EDTA 0.04 mol / l tin chloride 0.04 mol / l sodium acetate 0.12 mol / l titanium chloride 0.029 mol / l liquid temperature 70-90 ° C
【００７０】（実施例４）ニッケル層の代わりに、コバ
ルト層を無電解めっきにより形成したほかは、実施例１
と同様の方法により多層プリント配線板を製造した。無
電解めっきの条件は以下の通りである。 〔無電解めっき液〕 塩化コバルト ０．６０ ｍｏｌ／ｌ 次亜リン酸ナトリウム ０．２６ ｍｏｌ／ｌ 酒石酸ナトリウム ０．９０ ｍｏｌ／ｌ 塩化アンモニウム １．３０ ｍｏｌ／ｌ ｐＨ ８〜１０ 液温 ９０〜１００℃Example 4 Example 1 was repeated except that a cobalt layer was formed by electroless plating instead of the nickel layer.
A multilayer printed wiring board was manufactured in the same manner as described above. The conditions of the electroless plating are as follows. [Electroless plating solution] Cobalt chloride 0.60 mol / l Sodium hypophosphite 0.26 mol / l Sodium tartrate 0.90 mol / l Ammonium chloride 1.30 mol / l pH 8-10 Liquid temperature 90-100 ° C
【００７１】（実施例５）ニッケル層の代わりに、パラ
ジウム層を無電解めっきにより形成したほかは、実施例
１と同様の方法により多層プリント配線板を製造した。
無電解めっきの条件は以下の通りである。 〔無電解めっき液〕 テトラミンパラジウムクロライド ５．４ ｇ／ｌ ＥＤＴＡ ナトリウム塩 ３３．６ ｇ／ｌ アンモニア ３５０ ｇ／ｌ ヒドラジン ０．３ ｇ／ｌ 液温 ９０ ℃Example 5 A multilayer printed wiring board was manufactured in the same manner as in Example 1 except that a palladium layer was formed by electroless plating instead of the nickel layer.
The conditions of the electroless plating are as follows. [Electroless plating solution] Tetramine palladium chloride 5.4 g / l EDTA sodium salt 33.6 g / l ammonia 350 g / l hydrazine 0.3 g / l Liquid temperature 90 ° C
【００７２】（実施例６）ニッケル層の代わりに、クロ
ム層を電解めっきにより形成したほかは、実施例２と同
様の方法により多層プリント配線板を製造した。電解め
っきの条件は以下の通りである。 〔電解めっき液〕 無水クロム酸 ３００ ｇ／ｌ ケイフッ化ナトリウム １５ ｇ／ｌ 硫酸 ０．５ ｇ／ｌ 液温 ４５ ℃ 〔電解めっき条件〕 電流密度 ２０ Ａ／ｄｍ2 Example 6 A multilayer printed wiring board was manufactured in the same manner as in Example 2 except that a chromium layer was formed by electrolytic plating instead of the nickel layer. The conditions of the electrolytic plating are as follows. [Electroplating solution] Chromic anhydride 300 g / l Sodium silicofluoride 15 g / l Sulfuric acid 0.5 g / l Liquid temperature 45 ° C [Electroplating conditions] Current density 20 A / dm 2
【００７３】（実施例７）電解ニッケルめっきによりニ
ッケル層を形成する代わりに、アルミニウム層をスパッ
タリングにより形成し、また、Ｃｕ−Ｎｉ−Ｐ合金の粗
化層を形成する代わりに、銅コブめっきにより粗化層を
形成したほかは、実施例２と同様の方法により多層プリ
ント配線板を製造した。電解めっきの条件は以下の通り
である。 〔アルミニウムスパッタの条件〕 スパッタリング装置 日本真空株式会社製、ＳＶ−４５４０ 気圧 ０．７ Ｐａ 電力 ２００ Ｗ 時間 １５ 分 アルミニウム層の厚さ ０．４ μｍ 〔銅コブめっきのめっき液〕 硫酸銅 ２０ ｇ／ｌ ＥＤＴＡ １５ ｇ／ｌ ピロリン酸ナトリウム ２００ ｇ／ｌ 硝酸ナトリウム ８ ｇ／ｌ アンモニア ２ ｇ／ｌ オルソリン酸ナトリウム １５ ｇ／ｌ(Example 7) Instead of forming a nickel layer by electrolytic nickel plating, an aluminum layer was formed by sputtering, and instead of forming a roughened layer of Cu-Ni-P alloy, copper bump plating was used. A multilayer printed wiring board was manufactured in the same manner as in Example 2 except that a roughened layer was formed. The conditions of the electrolytic plating are as follows. [Conditions of aluminum sputtering] Sputtering apparatus, manufactured by Nihon Vacuum Co., Ltd., SV-4540, atmospheric pressure 0.7 Pa, power 200 W, time 15 minutes, thickness of aluminum layer 0.4 μm [copper plating plating solution] copper sulfate 20 g / l EDTA 15 g / l sodium pyrophosphate 200 g / l sodium nitrate 8 g / l ammonia 2 g / l sodium orthophosphate 15 g / l
【００７４】（実施例８）ニッケル層の代わりに、亜鉛
層を無電解亜鉛めっきにより形成したほかは、実施例２
と同様の方法により多層プリント配線板を製造した。無
電解めっきの条件は以下の通りである。 〔無電解めっき液〕 水酸化ナトリウム １００〜８００ ｇ／ｌ 酸化亜鉛 ５０〜２００ ｇ／ｌ 液温 常温 ℃Example 8 Example 2 was repeated except that a zinc layer was formed by electroless zinc plating instead of the nickel layer.
A multilayer printed wiring board was manufactured in the same manner as described above. The conditions of the electroless plating are as follows. [Electroless plating solution] Sodium hydroxide 100-800 g / l Zinc oxide 50-200 g / l Liquid temperature Room temperature ℃
【００７５】（実施例９）ニッケル層の代わりに、鉄層
を電解鉄めっきにより形成したほかは、実施例２と同様
の方法により多層プリント配線板を製造した。無電解め
っきの条件は以下の通りである。 〔電解めっき液〕 硫酸第一鉄 １００〜４００ ｇ／ｌ 硫酸アンモニウム ５０〜２００ ｇ／ｌ 〔電解めっき条件〕 電流密度 ６〜１０ ｄｍ2 Example 9 A multilayer printed wiring board was manufactured in the same manner as in Example 2 except that an iron layer was formed by electrolytic iron plating instead of the nickel layer. The conditions of the electroless plating are as follows. [Electroplating solution] Ferrous sulfate 100-400 g / l Ammonium sulfate 50-200 g / l [Electroplating conditions] Current density 6-10 dm 2
【００７６】（実施例１０）電解ニッケルめっきにより
ニッケル層を形成する代わりに、無電解ニッケルめっき
によりニッケル層を形成したほかは、実施例２と同様の
方法により多層プリント配線板を製造した。無電解めっ
きの条件は以下の通りである。 〔無電解めっき液〕 塩化ニッケル ３０ ｇ／ｌ 次亜りん酸ナトリウム １０ ｇ／ｌ クエン酸ナトリウム １０ ｇ／ｌ 液温 ９０ ℃Example 10 A multilayer printed wiring board was manufactured in the same manner as in Example 2, except that a nickel layer was formed by electroless nickel plating instead of forming a nickel layer by electrolytic nickel plating. The conditions of the electroless plating are as follows. [Electroless plating solution] Nickel chloride 30 g / l Sodium hypophosphite 10 g / l Sodium citrate 10 g / l Solution temperature 90 ° C
【００７７】上記実施例および比較例で得られた配線板
について、断面を光学顕微鏡で観察して、導体回路の溶
解およびＣｕ−Ｎｉ−Ｐ粗化層の未析出を観察した。実
施例１〜１０では、導体回路の溶解はみられなかった
が、比較例１では、電源層（プレーン層）の一部に溶解
が見られた。また、実施例１〜６および８〜１０では、
Ｃｕ−Ｎｉ−Ｐからなる針状または多孔質状の合金のめ
っき処理を行った際、１０ターンでもめっきの未析出は
なかったが、比較例１では、３ターンでめっきの未析出
が生じた。また、実施例７の銅コブめっきでも、めっき
未析出は見られなかった。さらに、形成可能なパターン
幅（Ｌ／Ｓ）に関し、実施例２および６〜１０では、１
５／１５μｍと小さなパターン幅が形成可能であった
が、比較例では、３０／３０と大きなパターン幅しか形
成することができなかった。The cross sections of the wiring boards obtained in the above Examples and Comparative Examples were observed with an optical microscope, and the dissolution of the conductor circuits and the non-precipitation of the roughened Cu—Ni—P layer were observed. In Examples 1 to 10, no dissolution of the conductor circuit was observed, but in Comparative Example 1, dissolution was observed in a part of the power supply layer (plane layer). In Examples 1 to 6 and 8 to 10,
When plating was performed on a needle-like or porous alloy made of Cu-Ni-P, no plating was not deposited even in 10 turns, but in Comparative Example 1, no plating was deposited in 3 turns. . In the copper bump plating of Example 7, no plating non-precipitation was observed. Further, with respect to the pattern width (L / S) that can be formed, in Examples 2 and 6 to 10,
Although a pattern width as small as 5/15 μm could be formed, in the comparative example, only a pattern width as large as 30/30 could be formed.
【００７８】[0078]
【発明の効果】以上説明のように本発明の構成からなる
多層プリント配線板によれば、基板を酸等により処理す
る際に、導体回路の局部電池反応による導体回路の溶解
を完全に阻止することができ、また、導体回路にＣｕ−
Ｎｉ−Ｐからなる針状または多孔質状の合金等の粗化め
っき処理を施す際に、充分にめっき析出反応を進行させ
ることができ、粗化層を確実に形成することができる。As described above, according to the multilayer printed wiring board having the structure of the present invention, when the substrate is treated with an acid or the like, the dissolution of the conductor circuit due to the local battery reaction of the conductor circuit is completely prevented. And Cu-
When roughening plating is performed on a needle-like or porous alloy made of Ni-P or the like, the plating deposition reaction can sufficiently proceed, and the roughened layer can be reliably formed.
【図１】（ａ）〜（ｄ）は、本発明の多層プリント配線
板の製造工程の一部を示す断面図である。FIGS. 1A to 1D are cross-sectional views showing a part of a manufacturing process of a multilayer printed wiring board according to the present invention.
【図２】（ａ）〜（ｄ）は、本発明の多層プリント配線
板の製造工程の一部を示す断面図である。FIGS. 2A to 2D are cross-sectional views showing a part of a manufacturing process of the multilayer printed wiring board of the present invention.
【図３】（ａ）〜（ｄ）は、本発明の多層プリント配線
板の製造工程の一部を示す断面図である。FIGS. 3A to 3D are cross-sectional views illustrating a part of the manufacturing process of the multilayer printed wiring board according to the present invention.
【図４】（ａ）〜（ｃ）は、本発明の多層プリント配線
板の製造工程の一部を示す断面図である。FIGS. 4A to 4C are cross-sectional views showing a part of the manufacturing process of the multilayer printed wiring board of the present invention.
【図５】（ａ）〜（ｄ）は、本発明の多層プリント配線
板の製造工程の一部を示す断面図である。FIGS. 5A to 5D are cross-sectional views showing a part of the manufacturing process of the multilayer printed wiring board of the present invention.
【図６】（ａ）〜（ｂ）は、本発明の別の多層プリント
配線板の一製造工程を示す断面図である。FIGS. 6A and 6B are cross-sectional views illustrating one manufacturing process of another multilayer printed wiring board according to the present invention.
１ 基板 ２ 層間樹脂絶縁層（無電解めっき用接着剤層） ３ めっきレジスト ４ 下層導体回路（内層銅パターン） ４ａ 粗化面 ５ 上層導体回路 ６ バイアホール用開口 ７ バイアホール ８ 銅箔 ９ スルーホール ９ａ 粗化面 １０ 樹脂充填剤 １１ ニッケル被覆層および粗化層 １１ａ ニッケル被覆層 １１ｂ 粗化層 １２ 無電解めっき膜 １３ 電解めっき膜 Reference Signs List 1 substrate 2 interlayer resin insulating layer (adhesive layer for electroless plating) 3 plating resist 4 lower conductive circuit (inner copper pattern) 4a roughened surface 5 upper conductive circuit 6 via hole opening 7 via hole 8 copper foil 9 through hole 9a Roughened surface 10 Resin filler 11 Nickel coating layer and roughened layer 11a Nickel coated layer 11b Roughened layer 12 Electroless plating film 13 Electrolytic plating film
───────────────────────────────────────────────────── フロントページの続き Ｆターム(参考） 5E343 AA07 AA15 AA17 BB24 BB28 BB38 BB43 BB44 BB45 BB67 DD25 DD33 DD43 EE37 ER18 GG01 5E346 AA42 AA43 CC04 CC09 CC32 CC34 CC37 DD17 DD23 DD24 DD44 EE13 EE19 FF07 FF10 FF13 FF14 FF15 GG15 GG17 GG18 GG27 GG28 HH13 ──────────────────────────────────────────────────続 き Continued on the front page F term (reference) 5E343 AA07 AA15 AA17 BB24 BB28 BB38 BB43 BB44 BB45 BB67 DD25 DD33 DD43 EE37 ER18 GG01 5E346 AA42 AA43 CC04 CC09 CC32 CC34 CC37 DD17 DD23 DD24 DD44 EE13 FF10FF15FF13 GG18 GG27 GG28 HH13
Claims (6)
間樹脂絶縁層と上層導体回路とが順次積層形成され多層
化された多層プリント配線板であって、少なくとも前記
下層導体回路の表面には、イオン化傾向がスズより大き
く、アルミニウム以下の金属および貴金属の群から選ば
れる少なくとも１種以上の金属からなる金属層が形成さ
れ、その金属層上に粗化層が形成されてなることを特徴
とする多層プリント配線板。1. A multilayer printed wiring board in which an interlayer resin insulation layer and an upper layer conductor circuit are sequentially formed on a substrate on which a lower layer conductor circuit is provided, and the multilayer printed wiring board is multilayered. Is characterized in that a metal layer composed of at least one or more metals selected from the group of metals and noble metals having aluminum or less has a higher ionization tendency than tin, and a roughened layer is formed on the metal layer. Multilayer printed wiring board.
ルミニウム以下の金属および貴金属の群から選ばれる少
なくとも１種以上の金属は、アルミニウム、クロム、
鉄、亜鉛、ニッケル、コバルト、スズおよび貴金属の群
から選ばれる少なくとも１種以上の金属である請求項１
に記載の多層プリント配線板。2. The method according to claim 1, wherein the ionization tendency is greater than tin, and at least one metal selected from the group of metals and noble metals of aluminum and below is aluminum, chromium,
The metal is at least one metal selected from the group consisting of iron, zinc, nickel, cobalt, tin and a noble metal.
2. The multilayer printed wiring board according to item 1.
なるものである請求項１に記載の多層プリント配線板。3. The multilayer printed wiring board according to claim 1, wherein the roughening layer is made of a Cu—Ni—P alloy.
が設けられ、そのバイアホールは、前記イオン化傾向が
スズより大きく、アルミニウム以下の金属および貴金属
の群から選ばれる少なくとも１種以上の金属からなる金
属層および前記粗化層を介して、基板上に形成された前
記下層導体回路と電気的に接続されている請求項１に記
載の多層プリント配線板。4. A via hole is provided in the interlayer resin insulating layer, and the via hole is made of at least one or more metals selected from the group of metals and noble metals having a higher ionization tendency than tin and less than aluminum. The multilayer printed wiring board according to claim 1, wherein the multilayer printed wiring board is electrically connected to the lower conductive circuit formed on the substrate via the metal layer and the roughened layer.
も大きくかつチタン以下である金属を１種以上含む金属
層もしくは貴金属層が、被覆形成されてなる請求項１に
記載の多層プリント配線板。5. The multilayer print according to claim 1, wherein the roughening layer is formed by coating a metal layer or a noble metal layer containing at least one kind of metal whose ionization tendency is larger than copper and not more than titanium. Wiring board.
れてなる請求項１に記載の多層プリント配線板。6. The multilayer printed wiring board according to claim 1, wherein the via hole is filled with a plating film.
Priority Applications (33)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP37227498A JP4132331B2 (en) | 1998-09-28 | 1998-12-28 | Multilayer printed wiring board |
| MYPI99004184A MY139405A (en) | 1998-09-28 | 1999-09-27 | Printed circuit board and method for its production |
| KR1020067014991A KR100776865B1 (en) | 1998-09-28 | 1999-09-28 | Printed wiring board and method for producing the same |
| DE69941937T DE69941937D1 (en) | 1998-09-28 | 1999-09-28 | Multilayer printed circuit board and manufacturing method therefor |
| KR1020067014992A KR100675615B1 (en) | 1998-09-28 | 1999-09-28 | Printed wiring board and method for producing the same |
| EP07110630A EP1830616B1 (en) | 1998-09-28 | 1999-09-28 | Process for manufacturing a multilayer printed circuit board |
| EP06115385A EP1699280B1 (en) | 1998-09-28 | 1999-09-28 | Multilayer printed wiring board and method for producing the same |
| DE69943397T DE69943397D1 (en) | 1998-09-28 | 1999-09-28 | Multilayer printed circuit board and method for its production |
| EP06115382A EP1699279B8 (en) | 1998-09-28 | 1999-09-28 | Multilayer printed wiring board and method for producing the same |
| EP07110631A EP1830617B1 (en) | 1998-09-28 | 1999-09-28 | Multilayer printed wiring board and method for producing the same |
| EP06115380A EP1699278B1 (en) | 1998-09-28 | 1999-09-28 | Multilayer printed wiring board and method for producing the same |
| KR1020017003881A KR100697640B1 (en) | 1998-09-28 | 1999-09-28 | Printed wiring board and method for producing the same |
| EP08160963A EP1978797B1 (en) | 1998-09-28 | 1999-09-28 | Multilayer printed wiring board and method for producing the same |
| EP08157080A EP1968368A3 (en) | 1998-09-28 | 1999-09-28 | Printed wiring board and method for producing the same |
| EP08160500A EP1978796B1 (en) | 1998-09-28 | 1999-09-28 | Multilayer printed wiring board and method for producing the same |
| EP07108839A EP1893006B1 (en) | 1998-09-28 | 1999-09-28 | Printed wiring board and method for producing the same |
| DE69934130T DE69934130T2 (en) | 1998-09-28 | 1999-09-28 | PRINTED PCB AND METHOD FOR THE PRODUCTION THEREOF |
| EP06115377A EP1727409B1 (en) | 1998-09-28 | 1999-09-28 | Printed wiring board and method for producing the same |
| DE69942468T DE69942468D1 (en) | 1998-09-28 | 1999-09-28 | Printed circuit board and manufacturing method for it |
| KR1020067014993A KR100673910B1 (en) | 1998-09-28 | 1999-09-28 | Printed wiring board and method for producing the same |
| DE69939913T DE69939913D1 (en) | 1998-09-28 | 1999-09-28 | Printed circuit board and method of manufacture |
| PCT/JP1999/005266 WO2000019789A1 (en) | 1998-09-28 | 1999-09-28 | Printed wiring board and method for producing the same |
| EP99943468A EP1119227B1 (en) | 1998-09-28 | 1999-09-28 | Printed wiring board and method for producing the same |
| DE69938854T DE69938854D1 (en) | 1998-09-28 | 1999-09-28 | Multilayer circuit board and method of manufacture |
| US09/806,203 US7535095B1 (en) | 1998-09-28 | 1999-09-28 | Printed wiring board and method for producing the same |
| US11/188,886 US7504719B2 (en) | 1998-09-28 | 2005-07-26 | Printed wiring board having a roughened surface formed on a metal layer, and method for producing the same |
| US12/146,105 US8030577B2 (en) | 1998-09-28 | 2008-06-25 | Printed wiring board and method for producing the same |
| US12/146,204 US8006377B2 (en) | 1998-09-28 | 2008-06-25 | Method for producing a printed wiring board |
| US12/146,212 US8018045B2 (en) | 1998-09-28 | 2008-06-25 | Printed circuit board |
| US12/146,165 US8020291B2 (en) | 1998-09-28 | 2008-06-25 | Method of manufacturing a printed wiring board |
| US12/409,670 US7994433B2 (en) | 1998-09-28 | 2009-03-24 | Printed wiring board and method for producing the same |
| US12/409,683 US8533943B2 (en) | 1998-09-28 | 2009-03-24 | Printed wiring board and method for producing the same |
| US12/420,469 US8093507B2 (en) | 1998-09-28 | 2009-04-08 | Printed wiring board and method for producing the same |
Applications Claiming Priority (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP27279998 | 1998-09-28 | ||
| JP10-272799 | 1998-09-28 | ||
| JP37227498A JP4132331B2 (en) | 1998-09-28 | 1998-12-28 | Multilayer printed wiring board |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2000174436A true JP2000174436A (en) | 2000-06-23 |
| JP4132331B2 JP4132331B2 (en) | 2008-08-13 |
Family
ID=26550386
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP37227498A Expired - Fee Related JP4132331B2 (en) | 1998-09-28 | 1998-12-28 | Multilayer printed wiring board |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP4132331B2 (en) |
-
1998
- 1998-12-28 JP JP37227498A patent/JP4132331B2/en not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JP4132331B2 (en) | 2008-08-13 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP1667506B1 (en) | Electroless plating process and printed circuit board | |
| USRE40947E1 (en) | Multilayer printed wiring board and its manufacturing method, and resin composition for filling through-hole | |
| EP1893006B1 (en) | Printed wiring board and method for producing the same | |
| JPH1187928A (en) | Multilayered printed wiring board | |
| US6762921B1 (en) | Multilayer printed-circuit board and method of manufacture | |
| JP4511626B2 (en) | Manufacturing method of multilayer printed wiring board | |
| JP4746252B2 (en) | Multilayer printed circuit board | |
| JP3359550B2 (en) | Multilayer printed wiring board and method of manufacturing the same | |
| JP4132331B2 (en) | Multilayer printed wiring board | |
| JP4094143B2 (en) | Manufacturing method of multilayer printed wiring board | |
| JP3626022B2 (en) | Manufacturing method of multilayer printed wiring board | |
| JP4236327B2 (en) | Electroless plating solution, electroless plating method, printed wiring board manufacturing method, and printed wiring board | |
| JP4037534B2 (en) | Printed wiring board and manufacturing method thereof | |
| JP4282134B2 (en) | Method for manufacturing printed wiring board | |
| JP2009147387A (en) | Multilayer printed wiring board and method for manufacturing multilayer printed wiring board | |
| JPH10242639A (en) | Multilyer printed wiring board and its manufacturing method | |
| JP2000294929A (en) | Manufacture of multilayer printed wiring board and the multilayer printed wiring board | |
| JP4334052B2 (en) | Roughened surface forming resin composition and printed wiring board | |
| JPH1117336A (en) | Multilayer printed wiring board and its manufacture | |
| JPH11214828A (en) | Printed wiring of board and manufacture thereof | |
| JP4812065B2 (en) | Multilayer printed wiring board having fill via structure | |
| JP2009055059A (en) | Multi-layer printed wiring board having filled via structure | |
| JP2000196224A (en) | Etching method of conductor layer and manufacture of printed wiring board | |
| JPH11251720A (en) | Manufacture of printed wiring board | |
| JP2000188447A (en) | Wiring board and printed wiring board |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7424 Effective date: 20040319 |
|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20051111 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20071106 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20071225 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20080513 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20080602 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110606 Year of fee payment: 3 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110606 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120606 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130606 Year of fee payment: 5 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| LAPS | Cancellation because of no payment of annual fees |