JP2000171965A - 半導体装置の製造方法、フォトマスクの製造方法および原板 - Google Patents
半導体装置の製造方法、フォトマスクの製造方法および原板Info
- Publication number
- JP2000171965A JP2000171965A JP34862398A JP34862398A JP2000171965A JP 2000171965 A JP2000171965 A JP 2000171965A JP 34862398 A JP34862398 A JP 34862398A JP 34862398 A JP34862398 A JP 34862398A JP 2000171965 A JP2000171965 A JP 2000171965A
- Authority
- JP
- Japan
- Prior art keywords
- pattern
- photomask
- original plate
- semiconductor device
- original
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- G—PHYSICS
- G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
- G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
- G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
- G03F7/70—Microphotolithographic exposure; Apparatus therefor
- G03F7/70425—Imaging strategies, e.g. for increasing throughput or resolution, printing product fields larger than the image field or compensating lithography- or non-lithography errors, e.g. proximity correction, mix-and-match, stitching or double patterning
- G03F7/70433—Layout for increasing efficiency or for compensating imaging errors, e.g. layout of exposure fields for reducing focus errors; Use of mask features for increasing efficiency or for compensating imaging errors
-
- G—PHYSICS
- G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
- G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
- G03F1/00—Originals for photomechanical production of textured or patterned surfaces, e.g., masks, photo-masks, reticles; Mask blanks or pellicles therefor; Containers specially adapted therefor; Preparation thereof
- G03F1/36—Masks having proximity correction features; Preparation thereof, e.g. optical proximity correction [OPC] design processes
Landscapes
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Preparing Plates And Mask In Photomechanical Process (AREA)
- Exposure And Positioning Against Photoresist Photosensitive Materials (AREA)
- Exposure Of Semiconductors, Excluding Electron Or Ion Beam Exposure (AREA)
Abstract
(57)【要約】
【課題】パターンつなぎ部における寸法変動を回避す
る。 【解決手段】複数の原板上のパターンをリソグラフィ手
段によってウェハ４上に転写して形成する半導体装置の
製造方法において、形成すべき半導体装置の回路情報か
ら得られる機能単位の配置情報に基づいて、機能単位の
境界部で半導体装置のパターンデータを分割し、該分割
されたそれぞれのパターンデータごとに原板３１，３２
を作成し、ウェハ４上の所定位置に対応する原板を原板
３１，３２から選択して転写する。
る。 【解決手段】複数の原板上のパターンをリソグラフィ手
段によってウェハ４上に転写して形成する半導体装置の
製造方法において、形成すべき半導体装置の回路情報か
ら得られる機能単位の配置情報に基づいて、機能単位の
境界部で半導体装置のパターンデータを分割し、該分割
されたそれぞれのパターンデータごとに原板３１，３２
を作成し、ウェハ４上の所定位置に対応する原板を原板
３１，３２から選択して転写する。
Description
【０００１】
【発明の属する技術分野】本発明は、半導体装置の製造
方法および原板に係わり、特に投影露光装置を用いて原
板のパターンを被露光基板やフォトマスク上に転写する
露光方法、および原板に係わる。
方法および原板に係わり、特に投影露光装置を用いて原
板のパターンを被露光基板やフォトマスク上に転写する
露光方法、および原板に係わる。
【０００２】
【従来の技術】図１２は従来のロジック製品、特にシス
テムＬＳＩを設計、製造する際の製造工程を示してい
る。まず顧客からの仕様（１１１）に基づきＨＤＬ(Har
dware Discription Language)の一つの形式であるＲＴ
Ｌ(Registor Transfer Level)を作成し（１１２）、Ｒ
ＴＬを論理合成ツールにて回路図に変換し（１１３，１
１４）、自動配置配線ツール（Ｐ＆Ｒ）によって実際の
レイアウト図を作成する（１１５，１１６）。
テムＬＳＩを設計、製造する際の製造工程を示してい
る。まず顧客からの仕様（１１１）に基づきＨＤＬ(Har
dware Discription Language)の一つの形式であるＲＴ
Ｌ(Registor Transfer Level)を作成し（１１２）、Ｒ
ＴＬを論理合成ツールにて回路図に変換し（１１３，１
１４）、自動配置配線ツール（Ｐ＆Ｒ）によって実際の
レイアウト図を作成する（１１５，１１６）。
【０００３】配線層よりも前の工程に対応する層では、
スタンダードセル、マクロセル、ＩＰブロックと呼ばれ
る機能ごとにまとめられた実レイアウトをライブラリ化
しておき、自動配置配線ツールの中の自動配置機能によ
って回路図の機能ごとに対応するセルを自動的に配置し
ていく。また配線層では、自動配置配線ツールの中の自
動配線機能によって、下層に対して矛盾が生じないよう
に、回路図に従って自動配線していく。
スタンダードセル、マクロセル、ＩＰブロックと呼ばれ
る機能ごとにまとめられた実レイアウトをライブラリ化
しておき、自動配置配線ツールの中の自動配置機能によ
って回路図の機能ごとに対応するセルを自動的に配置し
ていく。また配線層では、自動配置配線ツールの中の自
動配線機能によって、下層に対して矛盾が生じないよう
に、回路図に従って自動配線していく。
【０００４】そして、１チップ分のＬＳＩの実レイアウ
ト図が完成すると、それをデータ変換ソフトによってＰ
ＰＣ(Process Proximity Correction)を行い、さらにマ
スク描画データに変換する（１１７）。
ト図が完成すると、それをデータ変換ソフトによってＰ
ＰＣ(Process Proximity Correction)を行い、さらにマ
スク描画データに変換する（１１７）。
【０００５】微細化が加速されパターンサイズが露光装
置の限界解像力付近になると、リソグラフィ工程におい
ては光近接効果(OPE:Optical Proximity Effect)によっ
て、ウェハ上のパターンのコーナが丸まる、パターン先
端が短くなる等所望パターンに対する忠実性が低下して
くる。またマスクプロセス、ウェハプロセスでのエッチ
ング工程においてはマイクロローディング効果により、
パターン種によってエッチング後のパターン線幅が変動
する。これらの効果を併せてＰＰＥ(Process Proximity
Effect)と呼び、その効果によるパターン変形を補正す
る技術をＰＰＣと呼んでいる。
置の限界解像力付近になると、リソグラフィ工程におい
ては光近接効果(OPE:Optical Proximity Effect)によっ
て、ウェハ上のパターンのコーナが丸まる、パターン先
端が短くなる等所望パターンに対する忠実性が低下して
くる。またマスクプロセス、ウェハプロセスでのエッチ
ング工程においてはマイクロローディング効果により、
パターン種によってエッチング後のパターン線幅が変動
する。これらの効果を併せてＰＰＥ(Process Proximity
Effect)と呼び、その効果によるパターン変形を補正す
る技術をＰＰＣと呼んでいる。
【０００６】そしてマスク描画データに従ってマスク描
画装置によってマスク描画が実行され、原板が作成され
る（１１８）。その原板を露光装置でウェハ上に露光し
て（１１９）、ウェハ上にＬＳＩパターンを形成する
（１２０）。
画装置によってマスク描画が実行され、原板が作成され
る（１１８）。その原板を露光装置でウェハ上に露光し
て（１１９）、ウェハ上にＬＳＩパターンを形成する
（１２０）。
【０００７】またＬＳＩの微細化が進行していき、デバ
イスパターンの寸法精度が厳しくなるに従って、原板の
寸法精度が厳しくなり原板の倍率を大きくする必要が出
てきた。それに伴い、ＬＳＩパターン１チップ分が１枚
の原板に納まらなくなり、複数枚の原板で１チップを形
成する必要が出てきた。このように複数枚の原板を必要
とする場合の従来の半導体装置の製造のフローチャート
を図２に示す。図２に示すようにＬＳＩの実レイアウト
（２０６）をデータ変換する際に、チップを複数枚の原
板に分割するためのチップデータカッティングツールに
よってデータを分割する（２０７）。図２に示されたＬ
ＳＩ製造の流れは基本的には図１２に示した流れと同じ
であるが、唯一チップカッティング機能を搭載している
点が異なる。図２の場合は製品１のデータを２つに分割
する場合を例にとる。また、図１３は図２のフローチャ
ートに沿った従来の半導体装置の製造方法を具体的に説
明するための図である。
イスパターンの寸法精度が厳しくなるに従って、原板の
寸法精度が厳しくなり原板の倍率を大きくする必要が出
てきた。それに伴い、ＬＳＩパターン１チップ分が１枚
の原板に納まらなくなり、複数枚の原板で１チップを形
成する必要が出てきた。このように複数枚の原板を必要
とする場合の従来の半導体装置の製造のフローチャート
を図２に示す。図２に示すようにＬＳＩの実レイアウト
（２０６）をデータ変換する際に、チップを複数枚の原
板に分割するためのチップデータカッティングツールに
よってデータを分割する（２０７）。図２に示されたＬ
ＳＩ製造の流れは基本的には図１２に示した流れと同じ
であるが、唯一チップカッティング機能を搭載している
点が異なる。図２の場合は製品１のデータを２つに分割
する場合を例にとる。また、図１３は図２のフローチャ
ートに沿った従来の半導体装置の製造方法を具体的に説
明するための図である。
【０００８】分割されたパターンデータから原板１３
１，１３２を作成する。そして原板１３１，１３２を図
１３に示すように順次ウェハ４上に露光して製品１が完
成する。１３３で示す斜線部分の領域は原板１３１によ
る露光領域、１３４で示す斜線部分の領域は原板１３２
による露光領域を示す。この場合、チップを中央で２分
割したため、セルＤとセルＢが中央で分割されてそれぞ
れＤ’，Ｄ’’とＢ’，Ｂ’’となり、セルＤ、Ｂに含
まれるパターンが分割されてしまう。その結果、ウェハ
４上でパターンつなぎが発生し、図示のように合わせず
れ起因でパターン寸法が変動し、精度劣化の要因とな
る。１３５はレジストパターン、１３６はパターンつな
ぎである。
１，１３２を作成する。そして原板１３１，１３２を図
１３に示すように順次ウェハ４上に露光して製品１が完
成する。１３３で示す斜線部分の領域は原板１３１によ
る露光領域、１３４で示す斜線部分の領域は原板１３２
による露光領域を示す。この場合、チップを中央で２分
割したため、セルＤとセルＢが中央で分割されてそれぞ
れＤ’，Ｄ’’とＢ’，Ｂ’’となり、セルＤ、Ｂに含
まれるパターンが分割されてしまう。その結果、ウェハ
４上でパターンつなぎが発生し、図示のように合わせず
れ起因でパターン寸法が変動し、精度劣化の要因とな
る。１３５はレジストパターン、１３６はパターンつな
ぎである。
【０００９】このパターンつなぎの問題はマスク作成用
露光装置（フォトリピータ）でも顕著となる。マスク作
成用露光装置とは、原板を縮小露光装置によってマスク
上に縮小投影する装置であり、その具体的な構成を図１
４に示す。図１４の１４１は原板、１４２は投影光学
系、１４３はフォトマスクである。投影光学系１４２は
１／５の縮小系であり、フォトマスク上でのフィールド
サイズは２２ｍｍ角である。ウェハ上にパターン形成す
る際の露光装置の縮小率は１／４であるため、ウェハ上
で５．５ｍｍ角以上のチップを作成する際には、原板を
複数枚使用してつなぎ露光を行う必要が生じる。
露光装置（フォトリピータ）でも顕著となる。マスク作
成用露光装置とは、原板を縮小露光装置によってマスク
上に縮小投影する装置であり、その具体的な構成を図１
４に示す。図１４の１４１は原板、１４２は投影光学
系、１４３はフォトマスクである。投影光学系１４２は
１／５の縮小系であり、フォトマスク上でのフィールド
サイズは２２ｍｍ角である。ウェハ上にパターン形成す
る際の露光装置の縮小率は１／４であるため、ウェハ上
で５．５ｍｍ角以上のチップを作成する際には、原板を
複数枚使用してつなぎ露光を行う必要が生じる。
【００１０】このつなぎ露光を行う場合のＬＳＩ製造工
程を図４に示す。図１２との主な相違は原板からフォト
リピータでフォトマスクを作成することであり、他の部
分は図１２の場合と同様である。チップカッティングツ
ールは従来は図１３に示した機能と同じである。このフ
ォトマスクを作成する様子を図１５に示す。図１５では
製品１のデータを４つに分割する場合を例にとる。分割
されたデータから原板１５１〜１５４を作成する。そし
て、図１５（ａ）から（ｄ）の順番に露光することによ
ってフォトマスク１５５を形成する。この場合、チップ
を中央で４分割するため、セルＤとセルＢが中央で分割
されて、それぞれＤ’，Ｄ’’とＢ’，Ｂ’’となり、
セルＤとＢに含まれるパターンが分割されてしまう。そ
の結果、ウェハ上でパターンつなぎが発生し、図示のよ
うに合わせずれ起因でパターン寸法が変動し、精度劣化
の要因となる。１５６はレジストパターン、１５７はパ
ターンつなぎである。
程を図４に示す。図１２との主な相違は原板からフォト
リピータでフォトマスクを作成することであり、他の部
分は図１２の場合と同様である。チップカッティングツ
ールは従来は図１３に示した機能と同じである。このフ
ォトマスクを作成する様子を図１５に示す。図１５では
製品１のデータを４つに分割する場合を例にとる。分割
されたデータから原板１５１〜１５４を作成する。そし
て、図１５（ａ）から（ｄ）の順番に露光することによ
ってフォトマスク１５５を形成する。この場合、チップ
を中央で４分割するため、セルＤとセルＢが中央で分割
されて、それぞれＤ’，Ｄ’’とＢ’，Ｂ’’となり、
セルＤとＢに含まれるパターンが分割されてしまう。そ
の結果、ウェハ上でパターンつなぎが発生し、図示のよ
うに合わせずれ起因でパターン寸法が変動し、精度劣化
の要因となる。１５６はレジストパターン、１５７はパ
ターンつなぎである。
【００１１】
【発明が解決しようとする課題】上述したように従来の
半導体装置又はフォトマスクの製造方法では、原板を投
影露光装置でウェハ上に転写する場合、あるいは原板を
フォトリピータでフォトマスク上に転写する場合のいず
れにおいても、チップのデータを分割する必要が生じた
際、従来の分割方法によると機能単位のスタンダードセ
ル、マクロセル、ＩＰブロック等の配置情報を参照する
ことなく分割を行うため、セル内のパターンが分割され
てしまうケースが生じ、分割露光を行うと合わせずれに
よってパターンつなぎ部で寸法変動が生じてしまう。
半導体装置又はフォトマスクの製造方法では、原板を投
影露光装置でウェハ上に転写する場合、あるいは原板を
フォトリピータでフォトマスク上に転写する場合のいず
れにおいても、チップのデータを分割する必要が生じた
際、従来の分割方法によると機能単位のスタンダードセ
ル、マクロセル、ＩＰブロック等の配置情報を参照する
ことなく分割を行うため、セル内のパターンが分割され
てしまうケースが生じ、分割露光を行うと合わせずれに
よってパターンつなぎ部で寸法変動が生じてしまう。
【００１２】本発明は上記課題を解決するためになされ
たもので、その目的とするところは、パターンつなぎ部
における寸法変動を回避する半導体装置の製造方法、フ
ォトマスクの製造方法および原板を提供することにあ
る。
たもので、その目的とするところは、パターンつなぎ部
における寸法変動を回避する半導体装置の製造方法、フ
ォトマスクの製造方法および原板を提供することにあ
る。
【００１３】
【課題を解決するための手段】本発明の請求項１に係る
半導体装置の製造方法は、複数の原板上のパターンをリ
ソグラフィ手段によって被露光基板上に転写して形成す
る半導体装置の製造方法において、形成すべき半導体装
置の回路情報から得られる機能単位の配置情報に基づい
て、機能単位の境界部で該半導体装置のパターンデータ
を分割し、該分割されたそれぞれのパターンデータごと
に複数の原板を作成し、前記被露光基板上の所定位置に
対応するパターンを前記複数の原板から選択して転写す
ることを特徴とする。
半導体装置の製造方法は、複数の原板上のパターンをリ
ソグラフィ手段によって被露光基板上に転写して形成す
る半導体装置の製造方法において、形成すべき半導体装
置の回路情報から得られる機能単位の配置情報に基づい
て、機能単位の境界部で該半導体装置のパターンデータ
を分割し、該分割されたそれぞれのパターンデータごと
に複数の原板を作成し、前記被露光基板上の所定位置に
対応するパターンを前記複数の原板から選択して転写す
ることを特徴とする。
【００１４】また、本発明の請求項２に係るフォトマス
クの製造方法は、複数の原板上のパターンをリソグラフ
ィ手段によってフォトマスク上に転写して形成するフォ
トマスクの製造方法において、前記フォトマスクにより
形成される半導体装置の回路情報から得られる機能単位
の配置情報に基づいて、機能単位の境界部で該フォトマ
スクのパターンデータを分割し、該分割されたそれぞれ
のパターンデータによって複数の原板を作成し、前記フ
ォトマスク上の所定位置に対応するパターンを前記複数
の原板から選択して転写することを特徴とする。
クの製造方法は、複数の原板上のパターンをリソグラフ
ィ手段によってフォトマスク上に転写して形成するフォ
トマスクの製造方法において、前記フォトマスクにより
形成される半導体装置の回路情報から得られる機能単位
の配置情報に基づいて、機能単位の境界部で該フォトマ
スクのパターンデータを分割し、該分割されたそれぞれ
のパターンデータによって複数の原板を作成し、前記フ
ォトマスク上の所定位置に対応するパターンを前記複数
の原板から選択して転写することを特徴とする。
【００１５】また、本発明の請求項３に係る半導体装置
の製造方法は、原板上のパターンをリソグラフィ手段に
よって被露光基板上に転写して形成する半導体装置の製
造方法において、形成すべき半導体装置の回路情報から
得られる機能単位ごとのパターンデータを任意の位置に
配置した原板を用い、前記被露光基板上の所定位置に対
応する機能単位のパターンを前記原板から選択して転写
することを特徴とする。
の製造方法は、原板上のパターンをリソグラフィ手段に
よって被露光基板上に転写して形成する半導体装置の製
造方法において、形成すべき半導体装置の回路情報から
得られる機能単位ごとのパターンデータを任意の位置に
配置した原板を用い、前記被露光基板上の所定位置に対
応する機能単位のパターンを前記原板から選択して転写
することを特徴とする。
【００１６】また、本発明の請求項４に係るフォトマス
クの製造方法は、原板上のパターンをリソグラフィ手段
によってフォトマスク上に転写して形成するフォトマス
クの製造方法において、前記フォトマスクにより形成さ
れる半導体装置の回路情報から得られる機能単位ごとの
パターンデータを任意の位置に配置した原板を用い、前
記フォトマスク上の所定位置に対応する機能単位のパタ
ーンを前記原板から選択して転写することを特徴とす
る。
クの製造方法は、原板上のパターンをリソグラフィ手段
によってフォトマスク上に転写して形成するフォトマス
クの製造方法において、前記フォトマスクにより形成さ
れる半導体装置の回路情報から得られる機能単位ごとの
パターンデータを任意の位置に配置した原板を用い、前
記フォトマスク上の所定位置に対応する機能単位のパタ
ーンを前記原板から選択して転写することを特徴とす
る。
【００１７】本発明の望ましい形態は、原板は、機能単
位のパターンごとに所定距離離して形成されてなる。
位のパターンごとに所定距離離して形成されてなる。
【００１８】また、本発明の請求項５に係る原板は、リ
ソグラフィ手段によってパターンを転写するための原板
であって、該原板には形成すべきパターンのうち、機能
単位の境界部で分割された一部のパターンが配置されて
なることを特徴とする。
ソグラフィ手段によってパターンを転写するための原板
であって、該原板には形成すべきパターンのうち、機能
単位の境界部で分割された一部のパターンが配置されて
なることを特徴とする。
【００１９】また、本発明の請求項６に係る原板は、リ
ソグラフィ手段によってパターンを転写するための原板
であって、該原板には形成すべきパターンのうち、異な
る種類の機能単位ごとのパターンが任意の位置に配置さ
れてなることを特徴とする。
ソグラフィ手段によってパターンを転写するための原板
であって、該原板には形成すべきパターンのうち、異な
る種類の機能単位ごとのパターンが任意の位置に配置さ
れてなることを特徴とする。
【００２０】（作用）本発明では、原板を投影露光装置
でウェハ上に転写する場合、あるいは原板をフォトリピ
ータでフォトマスク上に転写する場合いずれにおいて
も、チップのデータを分割する必要が生じた際、形成す
べき半導体装置の回路情報から得られる機能単位の配置
情報を参照し、機能単位の境界部で分割してそれぞれの
パターンデータごとに複数の原板を作成し、これら原板
を用いて選択転写する。これにより、セル内のパターン
が分割されてしまうことが無くなり、分割露光の際の合
わせずれによってパターンつなぎ部で寸法変動が生じて
しまうといった問題を回避することができる。
でウェハ上に転写する場合、あるいは原板をフォトリピ
ータでフォトマスク上に転写する場合いずれにおいて
も、チップのデータを分割する必要が生じた際、形成す
べき半導体装置の回路情報から得られる機能単位の配置
情報を参照し、機能単位の境界部で分割してそれぞれの
パターンデータごとに複数の原板を作成し、これら原板
を用いて選択転写する。これにより、セル内のパターン
が分割されてしまうことが無くなり、分割露光の際の合
わせずれによってパターンつなぎ部で寸法変動が生じて
しまうといった問題を回避することができる。
【００２１】また、形成すべき半導体装置の回路情報か
ら得られるパターンデータを任意の位置に配置した原板
を用い、機能単位の配置情報に基づいてこの機能単位の
パターンを選択的に転写することにより、製品の仕様に
応じて実レイアウトが異なっていても、同様の機能単位
を持つ製品であれば、製品ごとに原板を作成する必要が
無くなる。このため原板作成のためのコストが大幅に低
減でき、また原板作成期間が不要となるためＬＳＩの製
造期間を大幅に短くすることが可能となる。
ら得られるパターンデータを任意の位置に配置した原板
を用い、機能単位の配置情報に基づいてこの機能単位の
パターンを選択的に転写することにより、製品の仕様に
応じて実レイアウトが異なっていても、同様の機能単位
を持つ製品であれば、製品ごとに原板を作成する必要が
無くなる。このため原板作成のためのコストが大幅に低
減でき、また原板作成期間が不要となるためＬＳＩの製
造期間を大幅に短くすることが可能となる。
【００２２】
【発明の実施の形態】以下、図面を参照しながら本発明
の実施形態を説明する。
の実施形態を説明する。
【００２３】（第１実施形態）図１〜図３は本発明の第
１実施形態に係る半導体装置の製造方法を説明するため
の図である。本実施形態はパターンつなぎ部における寸
法変動を抑制する実施形態に関する。以下、２枚のマス
クでウェハ上に１チップを形成する場合を例にとって説
明する。
１実施形態に係る半導体装置の製造方法を説明するため
の図である。本実施形態はパターンつなぎ部における寸
法変動を抑制する実施形態に関する。以下、２枚のマス
クでウェハ上に１チップを形成する場合を例にとって説
明する。
【００２４】図１は本発明の対象とする半導体装置の製
造方法により製造すべき製品のレイアウトを示す図であ
る。図１に示すように製造すべき製品は１〜３まであ
り、それぞれが図１（ａ）〜（ｃ）に対応する。製品１
〜３は機能単位のブロックであるマクロセルＡ〜Ｄによ
り構成されており、この複数のセルから構成されるマス
クを用いてレイアウト通りにウェハ４上に転写すること
により製品１〜３が得られる。なお、本実施形態では図
１（ａ）の製品１のみについて製造する場合を示す。
造方法により製造すべき製品のレイアウトを示す図であ
る。図１に示すように製造すべき製品は１〜３まであ
り、それぞれが図１（ａ）〜（ｃ）に対応する。製品１
〜３は機能単位のブロックであるマクロセルＡ〜Ｄによ
り構成されており、この複数のセルから構成されるマス
クを用いてレイアウト通りにウェハ４上に転写すること
により製品１〜３が得られる。なお、本実施形態では図
１（ａ）の製品１のみについて製造する場合を示す。
【００２５】図２は本実施形態に係る半導体装置（ＬＳ
Ｉ）の製造方法のフローチャートである。また、図３は
本実施形態における半導体装置の製造方法を具体的に示
す図である。以下、図２に沿って本実施形態を説明す
る。
Ｉ）の製造方法のフローチャートである。また、図３は
本実施形態における半導体装置の製造方法を具体的に示
す図である。以下、図２に沿って本実施形態を説明す
る。
【００２６】まず、顧客からの設計仕様（２０１）に基
づきＨＤＬ(Hardware DiscriptionLanguage)の一つの形
式であるＲＴＬ(Registor Transfer Level)を作成し
（２０２）、ＲＴＬを論理合成ツール（２０３）にて論
理合成を行い回路図に変換し（２０４）、自動配置配線
ツール（Ｐ＆Ｒ）（２０５）によって実際のレイアウト
図を作成する（２０６）。ＲＴＬ作成の際には、回路の
機能ブロックであるＩＰ（Intellectual Property）部
品も利用する。
づきＨＤＬ(Hardware DiscriptionLanguage)の一つの形
式であるＲＴＬ(Registor Transfer Level)を作成し
（２０２）、ＲＴＬを論理合成ツール（２０３）にて論
理合成を行い回路図に変換し（２０４）、自動配置配線
ツール（Ｐ＆Ｒ）（２０５）によって実際のレイアウト
図を作成する（２０６）。ＲＴＬ作成の際には、回路の
機能ブロックであるＩＰ（Intellectual Property）部
品も利用する。
【００２７】配線層よりも前の工程に対応する層では、
スタンダードセル、マクロセル、ＩＰブロック等と呼ば
れる機能ごとにまとめられた実レイアウトをライブラリ
化しておき、自動配置配線ツールの中の自動配置機能に
よって回路図の機能ごとに対応するセルを自動的に配置
していく。また配線層では、自動配置配線ツールの中の
自動配線機能によって、下層に対して矛盾が生じないよ
うに、回路図に従って自動配線していく。
スタンダードセル、マクロセル、ＩＰブロック等と呼ば
れる機能ごとにまとめられた実レイアウトをライブラリ
化しておき、自動配置配線ツールの中の自動配置機能に
よって回路図の機能ごとに対応するセルを自動的に配置
していく。また配線層では、自動配置配線ツールの中の
自動配線機能によって、下層に対して矛盾が生じないよ
うに、回路図に従って自動配線していく。
【００２８】そして、１チップ分のＬＳＩの実レイアウ
ト図が完成すると、その実レイアウト図をデータ変換ソ
フトによってＰＰＣ(Process Proximity Correction)補
正を行う。ＰＰＣは、パターン忠実性を低下させるＰＰ
Ｅ(Process Proximity Effect)によるパターン変形を補
正する工程であり、このＰＰＣを施すことにより、光近
接効果、マイクロローディング効果によるウェハ上での
パターンのコーナの丸まり、パターン先端の短縮、エッ
チング後のパターン線幅の変動を補正することができ
る。
ト図が完成すると、その実レイアウト図をデータ変換ソ
フトによってＰＰＣ(Process Proximity Correction)補
正を行う。ＰＰＣは、パターン忠実性を低下させるＰＰ
Ｅ(Process Proximity Effect)によるパターン変形を補
正する工程であり、このＰＰＣを施すことにより、光近
接効果、マイクロローディング効果によるウェハ上での
パターンのコーナの丸まり、パターン先端の短縮、エッ
チング後のパターン線幅の変動を補正することができ
る。
【００２９】次いで、ＰＰＣ補正を行った描画データに
ついてチップカッティングを行う。このチップカッティ
ングの様子を図３に示す。図３（ａ）はマスク３１につ
いて、（ｂ）はマスク３２についての露光手順を示す。
図３において、図１に示した製品１のうち、各セルの境
界線を境にしてマスク３１とマスク３２にチップを振り
分ける（２０７）。マスク３１は１つのセルＡ，Ｂと、
２つのセルＣからなり、このマスク３１に含まれるセル
Ａ〜Ｃは製品１におけるセルの形状そのままである。ま
た、マスク３２は１つのセルＡ，Ｄからなり、これらセ
ルＡ，Ｄは製品１におけるセルの形状そのままである。
従って、分断されるセルはなく、パターンが分割される
ことがない。
ついてチップカッティングを行う。このチップカッティ
ングの様子を図３に示す。図３（ａ）はマスク３１につ
いて、（ｂ）はマスク３２についての露光手順を示す。
図３において、図１に示した製品１のうち、各セルの境
界線を境にしてマスク３１とマスク３２にチップを振り
分ける（２０７）。マスク３１は１つのセルＡ，Ｂと、
２つのセルＣからなり、このマスク３１に含まれるセル
Ａ〜Ｃは製品１におけるセルの形状そのままである。ま
た、マスク３２は１つのセルＡ，Ｄからなり、これらセ
ルＡ，Ｄは製品１におけるセルの形状そのままである。
従って、分断されるセルはなく、パターンが分割される
ことがない。
【００３０】このように振り分けられたパターンを持つ
マスク３１とマスク３２を作成し（２０８）、作成され
たマスク３１とマスク３２に基づいて、露光装置を用い
て順次ウェハ４上に露光し（２０９）、ウェハ４上にＬ
ＳＩパターンを形成する（２１０）。
マスク３１とマスク３２を作成し（２０８）、作成され
たマスク３１とマスク３２に基づいて、露光装置を用い
て順次ウェハ４上に露光し（２０９）、ウェハ４上にＬ
ＳＩパターンを形成する（２１０）。
【００３１】このように、セルＢ，Ｄが分断されないよ
うにセル境界に沿ってチップを分割し、分割されたマス
クによりパターン転写を行うことにより、チップ中央で
分割することにより分断されたセルでパターン転写した
場合に生ずるパターンつなぎが発生することなく、合わ
せずれ等による寸法変動が生じない。
うにセル境界に沿ってチップを分割し、分割されたマス
クによりパターン転写を行うことにより、チップ中央で
分割することにより分断されたセルでパターン転写した
場合に生ずるパターンつなぎが発生することなく、合わ
せずれ等による寸法変動が生じない。
【００３２】（第２実施形態）図４及び図５は本発明の
第２実施形態に係るフォトマスクの製造方法を説明する
ための図である。本実施形態は第１実施形態の半導体装
置の製造方法の変形例に関し、転写すべき対象をウェハ
からマスクブランクスに変えた実施形態である。以下の
実施形態では第１実施形態と重複する部分についての詳
細な説明を省略する。
第２実施形態に係るフォトマスクの製造方法を説明する
ための図である。本実施形態は第１実施形態の半導体装
置の製造方法の変形例に関し、転写すべき対象をウェハ
からマスクブランクスに変えた実施形態である。以下の
実施形態では第１実施形態と重複する部分についての詳
細な説明を省略する。
【００３３】本実施形態のフォトマスクの製造方法のフ
ローチャートを図４に示す。図４から分かるように、設
計仕様作成から原板作成までの工程（４０１〜４０８）
は図２に示す第１実施形態と同じであり、フォトリピー
タによるフォトマスク５５の作成を行う（４０９）点が
異なる。作成されたフォトマスク５５により露光、ウェ
ハプロセス（４１０，４１１）を行う。
ローチャートを図４に示す。図４から分かるように、設
計仕様作成から原板作成までの工程（４０１〜４０８）
は図２に示す第１実施形態と同じであり、フォトリピー
タによるフォトマスク５５の作成を行う（４０９）点が
異なる。作成されたフォトマスク５５により露光、ウェ
ハプロセス（４１０，４１１）を行う。
【００３４】すなわち、第１実施形態では分割された原
板３１と原板３２を用いてパターン露光を行ってウェハ
上にＬＳＩパターンを形成する場合を示したが、本実施
形態では、分割された原板を用いてフォトマスクを作成
し、このフォトマスクによりＬＳＩパターンを形成す
る。
板３１と原板３２を用いてパターン露光を行ってウェハ
上にＬＳＩパターンを形成する場合を示したが、本実施
形態では、分割された原板を用いてフォトマスクを作成
し、このフォトマスクによりＬＳＩパターンを形成す
る。
【００３５】具体的なフォトマスク作成プロセスを図５
に示す。図５（ａ）〜（ｄ）の左図は、原板５１〜５４
のパターンを示しており、右図は図５（ａ）から（ｄ）
の順にフォトマスク５５が作成されていく様子を示して
いる。図５（ａ）に示すように原板５１によりセルＡを
フォトマスク５５にパターニングし、次いで図５（ｂ）
のように原板５２によりセルＤをフォトマスク５５にセ
ルＡに並べてパターニングする。同様にして、図５
（ｃ），（ｄ）に示すように原板５３，５４を用いてセ
ルＡ〜Ｂをフォトマスク５５にパターニングすることに
より、製品１のレイアウト通りにフォトマスク５５に形
成される。
に示す。図５（ａ）〜（ｄ）の左図は、原板５１〜５４
のパターンを示しており、右図は図５（ａ）から（ｄ）
の順にフォトマスク５５が作成されていく様子を示して
いる。図５（ａ）に示すように原板５１によりセルＡを
フォトマスク５５にパターニングし、次いで図５（ｂ）
のように原板５２によりセルＤをフォトマスク５５にセ
ルＡに並べてパターニングする。同様にして、図５
（ｃ），（ｄ）に示すように原板５３，５４を用いてセ
ルＡ〜Ｂをフォトマスク５５にパターニングすることに
より、製品１のレイアウト通りにフォトマスク５５に形
成される。
【００３６】このように、セル境界に沿って４つにチッ
プを分割し、セルＡが配置された原板５１、セルＤが配
置された原板５２、セルＣが２つ配置された原板５３、
セルＡとセルＢが配置された原板５４を作成し、４枚の
原板１〜４を順次露光し、製品１のレイアウト通りのパ
ターンを持つフォトマスク５５が作成できる。
プを分割し、セルＡが配置された原板５１、セルＤが配
置された原板５２、セルＣが２つ配置された原板５３、
セルＡとセルＢが配置された原板５４を作成し、４枚の
原板１〜４を順次露光し、製品１のレイアウト通りのパ
ターンを持つフォトマスク５５が作成できる。
【００３７】以上の工程によりフォトマスク５５を作成
し、そのフォトマスク５５によりパターン転写を行うた
め、パターンが分断されることが無く、ウェハ上でのパ
ターンつなぎを確実に回避することができる。
し、そのフォトマスク５５によりパターン転写を行うた
め、パターンが分断されることが無く、ウェハ上でのパ
ターンつなぎを確実に回避することができる。
【００３８】なお、上記第１，２実施形態では機能単位
の境界線に沿ってパターンを分割したが、分割により複
数のセルを持つ原板を作成する場合でも、１つのセルに
分割して原板を作成する場合でも構わない。また、フォ
トマスクによりＬＳＩパターンを形成する場合を示した
が、さらにフォトマスクからフォトマスクへコピーする
こともできる。
の境界線に沿ってパターンを分割したが、分割により複
数のセルを持つ原板を作成する場合でも、１つのセルに
分割して原板を作成する場合でも構わない。また、フォ
トマスクによりＬＳＩパターンを形成する場合を示した
が、さらにフォトマスクからフォトマスクへコピーする
こともできる。
【００３９】（第３実施形態）図６〜図９は本発明の第
３実施形態に係る半導体装置の製造方法を説明するため
の図である。本実施形態はマスク作成期間を短縮するた
めの実施形態である。図６は本実施形態における半導体
装置（ＬＳＩ）製造のフローチャートを示す図である。
図６から分かるように、設計仕様を作成する工程からＰ
＆Ｒを行うまでの工程（５０１〜５０６）は図２に示す
第１実施形態と同様である。本実施形態では第１実施形
態と異なり、ＬＳＩの回路図を自動配置ソフトにて実レ
イアウトにして、そのレイアウト通りに原板にするので
はなく、セルライブラリをそのまま原板にする。セルラ
イブラリとは、製品を構成する全ての種類の機能単位の
セルブロックを含むもので、セルの配置情報は持たな
い。
３実施形態に係る半導体装置の製造方法を説明するため
の図である。本実施形態はマスク作成期間を短縮するた
めの実施形態である。図６は本実施形態における半導体
装置（ＬＳＩ）製造のフローチャートを示す図である。
図６から分かるように、設計仕様を作成する工程からＰ
＆Ｒを行うまでの工程（５０１〜５０６）は図２に示す
第１実施形態と同様である。本実施形態では第１実施形
態と異なり、ＬＳＩの回路図を自動配置ソフトにて実レ
イアウトにして、そのレイアウト通りに原板にするので
はなく、セルライブラリをそのまま原板にする。セルラ
イブラリとは、製品を構成する全ての種類の機能単位の
セルブロックを含むもので、セルの配置情報は持たな
い。
【００４０】ウェハ露光装置にはセル配置情報が入力さ
れる。セル配置情報は、どの位置にどのセルを露光すれ
ばよいかを露光装置に知らせる。露光装置は入力された
セル配置情報に従って原板上に描かれたセルライブラリ
から必要なセルを選択し、他のセルにはブラインドをか
けて露光する。これにより、適切な位置に適切なセルが
露光される。図７〜図９に従ってさらに詳細に説明す
る。
れる。セル配置情報は、どの位置にどのセルを露光すれ
ばよいかを露光装置に知らせる。露光装置は入力された
セル配置情報に従って原板上に描かれたセルライブラリ
から必要なセルを選択し、他のセルにはブラインドをか
けて露光する。これにより、適切な位置に適切なセルが
露光される。図７〜図９に従ってさらに詳細に説明す
る。
【００４１】図７〜図９はそれぞれ製品１〜３を製造す
る際の露光手順を示す図である。原板７１上には複数の
種類の異なるセルが一定間隔をあけて配置されている。
まず、図７に従って製品１を製造する手順を説明する。
る際の露光手順を示す図である。原板７１上には複数の
種類の異なるセルが一定間隔をあけて配置されている。
まず、図７に従って製品１を製造する手順を説明する。
【００４２】自動配置配線ツールの中の自動配置機能に
よって得られるセル配置情報に基づいて、ウェハ露光装
置はまずセルＡを露光する。セルＡ以外のセルＢ〜Ｄは
露光装置のブラインド機能によってマスキングされ、ウ
ェハ４上には露光されない。セルＡは１チップ中左上と
右下の２カ所に使用されているので、ウェハステージを
駆動させて１チップ中２カ所を露光する。次いでセルＢ
を選択し、他のセルＡ，Ｃ，Ｄに対してブラインドをか
けて露光する。次いでセルＣを露光する。セルＣも１チ
ップ中２カ所に使用されているのでウェハステージを駆
動させて１チップ中２カ所を露光する。最後にセルＤを
選択し、他のセルに対してブラインドをかけて露光す
る。このような手法により全てのセルのパターン転写が
行われ、製品１が完成する。
よって得られるセル配置情報に基づいて、ウェハ露光装
置はまずセルＡを露光する。セルＡ以外のセルＢ〜Ｄは
露光装置のブラインド機能によってマスキングされ、ウ
ェハ４上には露光されない。セルＡは１チップ中左上と
右下の２カ所に使用されているので、ウェハステージを
駆動させて１チップ中２カ所を露光する。次いでセルＢ
を選択し、他のセルＡ，Ｃ，Ｄに対してブラインドをか
けて露光する。次いでセルＣを露光する。セルＣも１チ
ップ中２カ所に使用されているのでウェハステージを駆
動させて１チップ中２カ所を露光する。最後にセルＤを
選択し、他のセルに対してブラインドをかけて露光す
る。このような手法により全てのセルのパターン転写が
行われ、製品１が完成する。
【００４３】次に、図８に沿って製品２を製造する手順
を説明する。使用する原板７１は製品１を製造する際に
使用した原板と同じである。自動配置配線ツールの中の
自動配置機能によって得られるセル配置情報に基づいて
ウェハ露光装置はまずセルＡを露光する。セルＡ以外の
セルは露光装置のブラインド機能によってマスキングさ
れ、ウェハ４上には露光されない。セルＡは１チップ中
３カ所に使用されていたのでウェハステージを駆動させ
て１チップ中３カ所を露光する。次いでセルＣを選択
し、他のセルに対してブラインドをかけて露光する。セ
ルＣは１チップ中６カ所に使用されていたのでウェハス
テージを駆動させて１チップ中６カ所を露光する。この
ような手法により全てのセルのパターン転写が行われ、
製品２が完成する。
を説明する。使用する原板７１は製品１を製造する際に
使用した原板と同じである。自動配置配線ツールの中の
自動配置機能によって得られるセル配置情報に基づいて
ウェハ露光装置はまずセルＡを露光する。セルＡ以外の
セルは露光装置のブラインド機能によってマスキングさ
れ、ウェハ４上には露光されない。セルＡは１チップ中
３カ所に使用されていたのでウェハステージを駆動させ
て１チップ中３カ所を露光する。次いでセルＣを選択
し、他のセルに対してブラインドをかけて露光する。セ
ルＣは１チップ中６カ所に使用されていたのでウェハス
テージを駆動させて１チップ中６カ所を露光する。この
ような手法により全てのセルのパターン転写が行われ、
製品２が完成する。
【００４４】次に図９に沿って製品３を製造する場合を
説明する。使用する原板７１は製品１，２を製造する際
に使用した原板と同じである。自動配置配線ツールの中
の自動配置機能によって得られるセル配置情報に基づい
て、ウェハ露光装置はまずセルＡを露光する。セルＡ以
外のセルＢ〜Ｄは露光装置のブラインド機能によってマ
スキングされ、ウェハ４上には露光されない。セルＡは
１チップ中２カ所に使用されていたので、ウェハステー
ジを駆動させて１チップ中２カ所を露光する。次いでセ
ルＢを選択し、他のセルＡ，Ｃ，Ｄに対してブラインド
をかけて露光する。セルＣも１チップ中２カ所に使用さ
れていたので、ウェハステージを駆動させて１チップ中
２カ所を露光する。このような手法により製品３を製造
する。
説明する。使用する原板７１は製品１，２を製造する際
に使用した原板と同じである。自動配置配線ツールの中
の自動配置機能によって得られるセル配置情報に基づい
て、ウェハ露光装置はまずセルＡを露光する。セルＡ以
外のセルＢ〜Ｄは露光装置のブラインド機能によってマ
スキングされ、ウェハ４上には露光されない。セルＡは
１チップ中２カ所に使用されていたので、ウェハステー
ジを駆動させて１チップ中２カ所を露光する。次いでセ
ルＢを選択し、他のセルＡ，Ｃ，Ｄに対してブラインド
をかけて露光する。セルＣも１チップ中２カ所に使用さ
れていたので、ウェハステージを駆動させて１チップ中
２カ所を露光する。このような手法により製品３を製造
する。
【００４５】いずれの製品を製造する際にも最初の露光
時にアライメントを行い、２回目の露光に際しては、マ
スク上のセルの座標に対応する分だけウェハステージを
ずらして露光する。
時にアライメントを行い、２回目の露光に際しては、マ
スク上のセルの座標に対応する分だけウェハステージを
ずらして露光する。
【００４６】以上に示した露光方法をとることにより、
セルライブラリをそのまま転写して作成された１つの原
板で複数の製品が製造可能となるため、製品ごとに原板
を作成する必要が無く、大幅なコスト削減、工程時間削
減が可能となる。
セルライブラリをそのまま転写して作成された１つの原
板で複数の製品が製造可能となるため、製品ごとに原板
を作成する必要が無く、大幅なコスト削減、工程時間削
減が可能となる。
【００４７】なお、本実施形態ではセルライブラリをそ
のまま転写したマスクを１枚のみ使用する場合を示した
が、本発明を限定するものではなく、複数枚の原板を使
用してもよい。例えばセルが本実施形態よりも多数あ
り、一枚のマスクに収まりきらない場合には、セルライ
ブラリの一部のセルを１枚目の原板に、それ以外のセル
を２枚目、あるいは３枚目の原板に分けて作成すること
もできる。
のまま転写したマスクを１枚のみ使用する場合を示した
が、本発明を限定するものではなく、複数枚の原板を使
用してもよい。例えばセルが本実施形態よりも多数あ
り、一枚のマスクに収まりきらない場合には、セルライ
ブラリの一部のセルを１枚目の原板に、それ以外のセル
を２枚目、あるいは３枚目の原板に分けて作成すること
もできる。
【００４８】また原板に配置するセルはプリミティブセ
ルでもマクロセルでもエアブロックでもよい。またカス
タムＬＳＩにおける入出力部のパターンはどの製品でも
同じなので、これらのパターンが入ったマスクを別途用
意しておいてもよい。
ルでもマクロセルでもエアブロックでもよい。またカス
タムＬＳＩにおける入出力部のパターンはどの製品でも
同じなので、これらのパターンが入ったマスクを別途用
意しておいてもよい。
【００４９】（第４実施形態）図１０及び図１１は本発
明の第４実施形態に係る半導体装置の製造方法を説明す
るための図である。図１０は本実施形態に係る半導体装
置（ＬＳＩ）の製造のフローチャートである。本実施形
態は第３実施形態の変形例に関するもので、転写すべき
対象をウェハからフォトマスクに変えた実施形態であ
る。
明の第４実施形態に係る半導体装置の製造方法を説明す
るための図である。図１０は本実施形態に係る半導体装
置（ＬＳＩ）の製造のフローチャートである。本実施形
態は第３実施形態の変形例に関するもので、転写すべき
対象をウェハからフォトマスクに変えた実施形態であ
る。
【００５０】設計仕様を作成し、配置情報を作成するま
での工程（９０１〜９０６）は図５に示す第３実施形態
と同様である。本実施形態では第２実施形態と異なり、
ＬＳＩの回路図を自動配置ソフトにて実レイアウトにし
て、そのデータをマスクにするのではなく、セルライブ
ラリを原板にする（９１０〜９１２）。マスク作成用露
光装置（フォトリピータ）には、自動配置配線ツールの
中の自動配置機能からセル配置情報が入力される。セル
配置情報は、どの位置にどのセルを露光すればよいかを
マスク作成用露光装置（フォトリピータ）に知らせる。
マスク作成用露光装置（フォトリピータ）はそのセル配
置情報に従って原板上に描かれたスタンダードセル、マ
クロセル、ＩＰブロックライブラリから必要なセルを選
択して他のセルにはブラインドをかけて露光する。これ
により適切な位置に適切なセルが露光される。図１１に
従ってさらに詳細な説明を以下行う。
での工程（９０１〜９０６）は図５に示す第３実施形態
と同様である。本実施形態では第２実施形態と異なり、
ＬＳＩの回路図を自動配置ソフトにて実レイアウトにし
て、そのデータをマスクにするのではなく、セルライブ
ラリを原板にする（９１０〜９１２）。マスク作成用露
光装置（フォトリピータ）には、自動配置配線ツールの
中の自動配置機能からセル配置情報が入力される。セル
配置情報は、どの位置にどのセルを露光すればよいかを
マスク作成用露光装置（フォトリピータ）に知らせる。
マスク作成用露光装置（フォトリピータ）はそのセル配
置情報に従って原板上に描かれたスタンダードセル、マ
クロセル、ＩＰブロックライブラリから必要なセルを選
択して他のセルにはブラインドをかけて露光する。これ
により適切な位置に適切なセルが露光される。図１１に
従ってさらに詳細な説明を以下行う。
【００５１】原板１１１上には複数のセルが一定間隔を
あけてセルライブラリそのままに配置されている。自動
配置配線ツールによって得られるセル配置情報に基づい
てマスク作成用露光装置（フォトリピータ）はまずセル
Ａを露光する。セルＡ以外のセルは露光装置のブライン
ド機能によってマスキングされ、フォトマスク１１２上
には露光されない。セルＡは製品３の１チップ中２カ所
に使用されているので、マスクステージを駆動させて１
チップ中２カ所を露光する。次いでセルＢを選択して他
のセルに対してブラインドをかけて露光する。セルＢも
１チップ中２カ所に使用されているので、マスクステー
ジを駆動させて１チップ中２カ所を露光する。次いでセ
ルＣを選択して、他のセルに対してブラインドをかけて
露光する。セルＣは１チップ中４カ所に使用されている
ので、マスクステージを駆動させて１チップ中４カ所を
露光する。このような手法により製品３のレイアウト通
りのマスクを製造する。同様の手順を踏むことにより、
製品１，２用のマスクを製造する。
あけてセルライブラリそのままに配置されている。自動
配置配線ツールによって得られるセル配置情報に基づい
てマスク作成用露光装置（フォトリピータ）はまずセル
Ａを露光する。セルＡ以外のセルは露光装置のブライン
ド機能によってマスキングされ、フォトマスク１１２上
には露光されない。セルＡは製品３の１チップ中２カ所
に使用されているので、マスクステージを駆動させて１
チップ中２カ所を露光する。次いでセルＢを選択して他
のセルに対してブラインドをかけて露光する。セルＢも
１チップ中２カ所に使用されているので、マスクステー
ジを駆動させて１チップ中２カ所を露光する。次いでセ
ルＣを選択して、他のセルに対してブラインドをかけて
露光する。セルＣは１チップ中４カ所に使用されている
ので、マスクステージを駆動させて１チップ中４カ所を
露光する。このような手法により製品３のレイアウト通
りのマスクを製造する。同様の手順を踏むことにより、
製品１，２用のマスクを製造する。
【００５２】このような露光方法をとることにより、１
つの原板１１１で複数の製品用フォトマスクが製造可能
となる。本実施形態では製品ごとにフォトマスクを作成
する必要があるが、それに対応する原板の枚数を大幅に
縮小することが可能となり、従来に比較して大幅なコス
ト削減、工程時間削減が達成できる。
つの原板１１１で複数の製品用フォトマスクが製造可能
となる。本実施形態では製品ごとにフォトマスクを作成
する必要があるが、それに対応する原板の枚数を大幅に
縮小することが可能となり、従来に比較して大幅なコス
ト削減、工程時間削減が達成できる。
【００５３】なお、本実施形態では原板１枚を使用する
例を示したが、本発明を限定するものではなく、複数枚
の原板を使用してもよい。また原板に入れるセルはプリ
ミティブセルでもマクロセルでもＩＰブロックでもよ
い。またカスタムＬＳＩにおける入出力部のパターンや
アライメントマーク等のマーク類はどの製品でも同じな
ので、これらのパターンが入ったマスクを別途１枚用意
しておいてもよい。
例を示したが、本発明を限定するものではなく、複数枚
の原板を使用してもよい。また原板に入れるセルはプリ
ミティブセルでもマクロセルでもＩＰブロックでもよ
い。またカスタムＬＳＩにおける入出力部のパターンや
アライメントマーク等のマーク類はどの製品でも同じな
ので、これらのパターンが入ったマスクを別途１枚用意
しておいてもよい。
【００５４】
【発明の効果】以上詳述したように本発明によれば、形
成すべき半導体装置の回路情報から得られる機能単位の
配置情報を参照し、機能単位の境界部で分割してそれぞ
れのパターンデータごとに複数の原板を作成し、これら
原板を用いて選択転写する。これにより、セル内のパタ
ーンが分割されてしまうことが無くなり、分割露光の際
の合わせずれによってパターンつなぎ部にて寸法変動が
生じてしまうといった問題を回避することができる。
成すべき半導体装置の回路情報から得られる機能単位の
配置情報を参照し、機能単位の境界部で分割してそれぞ
れのパターンデータごとに複数の原板を作成し、これら
原板を用いて選択転写する。これにより、セル内のパタ
ーンが分割されてしまうことが無くなり、分割露光の際
の合わせずれによってパターンつなぎ部にて寸法変動が
生じてしまうといった問題を回避することができる。
【図１】本発明の対象とする半導体装置の製造方法によ
り製造する製品のレイアウトを示す図。
り製造する製品のレイアウトを示す図。
【図２】本発明の第１実施形態に係る半導体装置の製造
方法のフローチャート。
方法のフローチャート。
【図３】同実施形態に係る半導体装置の製造方法を説明
するための図。
するための図。
【図４】本発明の第２実施形態に係る半導体装置の製造
方法のフローチャート。
方法のフローチャート。
【図５】同実施形態に係るフォトマスクの製造方法を説
明するための図。
明するための図。
【図６】本発明の第３実施形態に係る半導体装置の製造
方法のフローチャート。
方法のフローチャート。
【図７】同実施形態における半導体装置の製造方法を説
明するための図。
明するための図。
【図８】同実施形態における半導体装置の製造方法を説
明するための図。
明するための図。
【図９】同実施形態における半導体装置の製造方法を説
明するための図。
明するための図。
【図１０】本発明の第４実施形態に係る半導体装置の製
造方法のフローチャート。
造方法のフローチャート。
【図１１】同実施形態における半導体装置の製造方法を
説明するための図。
説明するための図。
【図１２】従来のカスタムＬＳＩの製造方法のフローチ
ャート。
ャート。
【図１３】従来のカスタムＬＳＩの製造方法を説明する
ための図。
ための図。
【図１４】従来のマスク作成用露光装置（フォトリピー
タ）の概略構成を示す図。
タ）の概略構成を示す図。
【図１５】従来のマスク作成用露光装置（フォトリピー
タ）によるカスタムＬＳＩ用マスクの製造方法を示す
図。
タ）によるカスタムＬＳＩ用マスクの製造方法を示す
図。
Ａ〜Ｄ…スタンダードセル １〜３…製品 ４…ウェハ ３１，３２，５１〜５４，７１，１１１…原板 ５５，１１２…フォトマスク
───────────────────────────────────────────────────── フロントページの続き (72)発明者 東川 巌 神奈川県川崎市幸区小向東芝町１番地 株 式会社東芝研究開発センター内 (72)発明者 森 一朗 神奈川県横浜市磯子区新杉田町８番地 株 式会社東芝横浜事業所内 Ｆターム(参考） 2H095 BA05 BB01 BB02 5F046 AA05 AA25 BA04
Claims (6)
- 【請求項１】 複数の原板上のパターンをリソグラフィ
手段によって被露光基板上に転写して形成する半導体装
置の製造方法において、 形成すべき半導体装置の回路情報から得られる機能単位
の配置情報に基づいて、機能単位の境界部で該半導体装
置のパターンデータを分割し、該分割されたそれぞれの
パターンデータごとに複数の原板を作成し、前記被露光
基板上の所定位置に対応するパターンを前記複数の原板
から選択して転写することを特徴とする半導体装置の製
造方法。 - 【請求項２】 複数の原板上のパターンをリソグラフィ
手段によってフォトマスク上に転写して形成するフォト
マスクの製造方法において、 前記フォトマスクにより形成される半導体装置の回路情
報から得られる機能単位の配置情報に基づいて、機能単
位の境界部で該フォトマスクのパターンデータを分割
し、該分割されたそれぞれのパターンデータによって複
数の原板を作成し、前記フォトマスク上の所定位置に対
応するパターンを前記複数の原板から選択して転写する
ことを特徴とするフォトマスクの製造方法。 - 【請求項３】 原板上のパターンをリソグラフィ手段に
よって被露光基板上に転写して形成する半導体装置の製
造方法において、 形成すべき半導体装置の回路情報から得られる機能単位
ごとのパターンデータを任意の位置に配置した原板を用
い、前記被露光基板上の所定位置に対応する機能単位の
パターンを前記原板から選択して転写することを特徴と
する半導体装置の製造方法。 - 【請求項４】 原板上のパターンをリソグラフィ手段に
よってフォトマスク上に転写して形成するフォトマスク
の製造方法において、 前記フォトマスクにより形成される半導体装置の回路情
報から得られる機能単位ごとのパターンデータを任意の
位置に配置した原板を用い、前記フォトマスク上の所定
位置に対応する機能単位のパターンを前記原板から選択
して転写することを特徴とする半導体装置の製造方法。 - 【請求項５】 リソグラフィ手段によってパターンを転
写するための原板であって、該原板には形成すべきパタ
ーンのうち、機能単位の境界部で分割された一部のパタ
ーンが配置されてなることを特徴とする原板。 - 【請求項６】 リソグラフィ手段によってパターンを転
写するための原板であって、該原板には形成すべきパタ
ーンのうち、異なる種類の機能単位ごとのパターンが任
意の位置に配置されてなることを特徴とする原板。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP34862398A JP3751762B2 (ja) | 1998-12-08 | 1998-12-08 | 半導体装置の製造方法および原板 |
| US09/455,320 US6340542B1 (en) | 1998-12-08 | 1999-12-06 | Method of manufacturing a semiconductor device, method of manufacturing a photomask, and a master mask |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP34862398A JP3751762B2 (ja) | 1998-12-08 | 1998-12-08 | 半導体装置の製造方法および原板 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2000171965A true JP2000171965A (ja) | 2000-06-23 |
| JP3751762B2 JP3751762B2 (ja) | 2006-03-01 |
Family
ID=18398249
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP34862398A Expired - Fee Related JP3751762B2 (ja) | 1998-12-08 | 1998-12-08 | 半導体装置の製造方法および原板 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US6340542B1 (ja) |
| JP (1) | JP3751762B2 (ja) |
Cited By (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20020023640A (ko) * | 2000-09-22 | 2002-03-29 | 가네꼬 히사시 | 전자빔 마스크를 설계하는 방법 및 장치 |
| JP2006511954A (ja) * | 2002-12-18 | 2006-04-06 | インターナショナル・ビジネス・マシーンズ・コーポレーション | 入れ子式設計方法 |
| JP2008507138A (ja) * | 2004-07-15 | 2008-03-06 | トッパン、フォウタマスクス、インク | マッチング・ジオメトリを有する集積回路構成要素を形成するためのシステムおよび方法 |
| JP2010519595A (ja) * | 2007-02-23 | 2010-06-03 | インターナショナル・ビジネス・マシーンズ・コーポレーション | ステッチされるｉｃチップ・レイアウトの方法、システム、およびプログラム製品 |
| JP2011124356A (ja) * | 2009-12-10 | 2011-06-23 | Dainippon Printing Co Ltd | レチクルを用いた複数パターンの形成方法及びパターン形成装置 |
| JP2012114392A (ja) * | 2009-12-10 | 2012-06-14 | Dainippon Printing Co Ltd | パターン配置方法並びにシリコンウェハ及び半導体デバイス |
| JP2014133384A (ja) * | 2013-01-11 | 2014-07-24 | Canon Inc | 液体吐出ヘッドの製造方法 |
Families Citing this family (20)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7650303B2 (en) * | 1998-11-05 | 2010-01-19 | Financeware, Inc. | Method and system for financial advising |
| US7765138B2 (en) * | 1998-11-05 | 2010-07-27 | Financeware, Inc. | Method and system for financial advising |
| US7562040B2 (en) * | 1998-11-05 | 2009-07-14 | Loeper David B | Method, system and computer program for auditing financial plans |
| US20020091604A1 (en) * | 1999-11-05 | 2002-07-11 | David B. Loeper | Method, system and computer program for auditing finanacial plans |
| JP2000211993A (ja) * | 1999-01-22 | 2000-08-02 | Mitsubishi Electric Corp | 半導体ウェハの製造方法、半導体製造装置、および、半導体装置 |
| JP3929635B2 (ja) * | 1999-03-08 | 2007-06-13 | 株式会社東芝 | 露光方法 |
| JP2000349162A (ja) * | 1999-06-09 | 2000-12-15 | Mitsubishi Electric Corp | 自動配置配線装置および自動配置配線方法 |
| JP2001230164A (ja) * | 2000-02-18 | 2001-08-24 | Mitsubishi Electric Corp | 半導体装置の製造履歴情報搭載方法およびその方法により製造された半導体装置 |
| DE10017767A1 (de) * | 2000-04-10 | 2001-10-18 | Infineon Technologies Ag | Verfahren zur Herstellung von Masken für die Fertigung von Halbleiterstrukturen |
| US6519759B2 (en) * | 2000-04-19 | 2003-02-11 | Nec Corporation | Photomask pattern shape correction method and corrected photomask |
| WO2002065211A1 (fr) * | 2001-02-15 | 2002-08-22 | Dai Nippon Printing Co., Ltd. | Masque a dephasage et son procede de fabrication |
| JP4266079B2 (ja) * | 2001-04-09 | 2009-05-20 | 株式会社東芝 | 原版とその作製方法及びその原版を用いた露光方法 |
| JP2003022952A (ja) * | 2001-07-06 | 2003-01-24 | Toshiba Corp | 描画データ作成システム、描画データ作成方法、描画データ作成プログラム、レチクルの製造方法及び半導体装置の製造方法 |
| GB2387239A (en) * | 2002-04-05 | 2003-10-08 | Zarlink Semiconductor Ltd | Improvements in reticles in MEMS and IC processes |
| US7325213B2 (en) * | 2002-12-18 | 2008-01-29 | International Business Machines Corporation | Nested design approach |
| US7016015B2 (en) * | 2003-06-20 | 2006-03-21 | Asml Netherlands B.V | Lithographic apparatus and device manufacturing method |
| US7824933B2 (en) * | 2005-03-08 | 2010-11-02 | International Business Machines Corporation | Method of determining n-well scattering effects on FETs |
| KR100745897B1 (ko) | 2005-05-18 | 2007-08-02 | 인터내셔널 비지네스 머신즈 코포레이션 | 내재 설계 접근법 |
| JP4756002B2 (ja) * | 2007-02-19 | 2011-08-24 | 株式会社リコー | 半導体集積回路の設計支援装置、その設計支援方法、その製造方法、プログラム、及び記録媒体 |
| US8218284B2 (en) * | 2008-07-24 | 2012-07-10 | Hermes-Microvision, Inc. | Apparatus for increasing electric conductivity to a semiconductor wafer substrate when exposure to electron beam |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH06301197A (ja) * | 1992-12-16 | 1994-10-28 | Texas Instr Inc <Ti> | 大規模な型を写真食刻するためのレティクル並びに方法 |
| JPH10189423A (ja) * | 1996-12-27 | 1998-07-21 | Fuji Film Micro Device Kk | 露光方法 |
Family Cites Families (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2593440B2 (ja) | 1985-12-19 | 1997-03-26 | 株式会社ニコン | 投影型露光装置 |
| US5682323A (en) | 1995-03-06 | 1997-10-28 | Lsi Logic Corporation | System and method for performing optical proximity correction on macrocell libraries |
| JPH1090874A (ja) | 1996-09-18 | 1998-04-10 | Nec Corp | マスクパターンの設計方法、およびその製造方法 |
| US6040892A (en) * | 1997-08-19 | 2000-03-21 | Micron Technology, Inc. | Multiple image reticle for forming layers |
| JPH11329957A (ja) * | 1998-03-18 | 1999-11-30 | Nikon Corp | 露光装置用のデ―タ作成方法 |
-
1998
- 1998-12-08 JP JP34862398A patent/JP3751762B2/ja not_active Expired - Fee Related
-
1999
- 1999-12-06 US US09/455,320 patent/US6340542B1/en not_active Expired - Fee Related
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH06301197A (ja) * | 1992-12-16 | 1994-10-28 | Texas Instr Inc <Ti> | 大規模な型を写真食刻するためのレティクル並びに方法 |
| JPH10189423A (ja) * | 1996-12-27 | 1998-07-21 | Fuji Film Micro Device Kk | 露光方法 |
Cited By (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20020023640A (ko) * | 2000-09-22 | 2002-03-29 | 가네꼬 히사시 | 전자빔 마스크를 설계하는 방법 및 장치 |
| JP2006511954A (ja) * | 2002-12-18 | 2006-04-06 | インターナショナル・ビジネス・マシーンズ・コーポレーション | 入れ子式設計方法 |
| JP4700967B2 (ja) * | 2002-12-18 | 2011-06-15 | インターナショナル・ビジネス・マシーンズ・コーポレーション | チップ・パッケージの内の複数の基板の階層システム |
| JP2008507138A (ja) * | 2004-07-15 | 2008-03-06 | トッパン、フォウタマスクス、インク | マッチング・ジオメトリを有する集積回路構成要素を形成するためのシステムおよび方法 |
| JP2010519595A (ja) * | 2007-02-23 | 2010-06-03 | インターナショナル・ビジネス・マシーンズ・コーポレーション | ステッチされるｉｃチップ・レイアウトの方法、システム、およびプログラム製品 |
| JP2011124356A (ja) * | 2009-12-10 | 2011-06-23 | Dainippon Printing Co Ltd | レチクルを用いた複数パターンの形成方法及びパターン形成装置 |
| JP2012114392A (ja) * | 2009-12-10 | 2012-06-14 | Dainippon Printing Co Ltd | パターン配置方法並びにシリコンウェハ及び半導体デバイス |
| US9046545B2 (en) | 2009-12-10 | 2015-06-02 | Dai Nippon Printing Co., Ltd. | Semiconductor device using a silicon wafer with a pattern arrangement |
| US9559090B2 (en) | 2009-12-10 | 2017-01-31 | Dai Nippon Printing Co., Ltd. | Silicon wafer with a plurality of chip patterns |
| JP2014133384A (ja) * | 2013-01-11 | 2014-07-24 | Canon Inc | 液体吐出ヘッドの製造方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP3751762B2 (ja) | 2006-03-01 |
| US6340542B1 (en) | 2002-01-22 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2000171965A (ja) | 半導体装置の製造方法、フォトマスクの製造方法および原板 | |
| US7132203B2 (en) | Phase shift masking for complex patterns with proximity adjustments | |
| US7297450B2 (en) | Optical proximity correction method | |
| US8132130B2 (en) | Method, program product and apparatus for performing mask feature pitch decomposition for use in a multiple exposure process | |
| US20040060034A1 (en) | Accelerated layout processing using OPC pre-processing | |
| CN100536091C (zh) | 形成平面场效应晶体管和在集成电路中形成层的方法 | |
| JP2005518569A (ja) | 全位相マスクおよびトリムマスクを用いた微小寸法制御 | |
| US20080301611A1 (en) | Selective Optical Proximity Layout Design Data Correction | |
| KR100857728B1 (ko) | 포토마스크 제조 방법, 포토마스크 및 그의 노광 방법 | |
| CN113495425B (zh) | 一种光学临近修正方法及装置 | |
| JP2001100390A (ja) | 露光用マスクのパターン補正方法 | |
| US7807343B2 (en) | EDA methodology for extending ghost feature beyond notched active to improve adjacent gate CD control using a two-print-two-etch approach | |
| CN101458442B (zh) | 布局、光掩模版的制作及图形化方法 | |
| US20030192025A1 (en) | Automated flow in PSM phase assignment | |
| CN102157350A (zh) | 半导体器件的制造方法 | |
| US20020182549A1 (en) | Alternate exposure method for improving photolithography resolution | |
| US8250495B2 (en) | Mask decomposition for double dipole lithography | |
| JP2004004941A (ja) | Ｌｓｉ用マスクデータの作成方法及びｌｓｉ用パターンの形成方法 | |
| US6492078B1 (en) | Correcting method of exposure pattern, exposure method, exposure system, photomask and semiconductor device | |
| US6413685B1 (en) | Method of reducing optical proximity effect | |
| JP2002303968A (ja) | 原版とその作製方法及びその原版を用いた露光方法 | |
| JP2003075985A (ja) | 半導体装置製造用マスク、その製造方法及び露光方法 | |
| JPH1115130A (ja) | 半導体製造用ハーフトーンマスクおよびその製造方法 | |
| JP2003248296A (ja) | 露光マスクおよびその製造方法、ならびに転写パターンの形成方法 | |
| US7581203B2 (en) | Method and apparatus for manufacturing multiple circuit patterns using a multiple project mask |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20041001 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20041102 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20050104 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20050809 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20051011 |
|
| A911 | Transfer to examiner for re-examination before appeal (zenchi) |
Free format text: JAPANESE INTERMEDIATE CODE: A911 Effective date: 20051019 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20051206 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20051208 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091216 Year of fee payment: 4 |
|
| LAPS | Cancellation because of no payment of annual fees |