JP2000165146A - 送信機および移動局用変調器 - Google Patents
送信機および移動局用変調器Info
- Publication number
- JP2000165146A JP2000165146A JP11309933A JP30993399A JP2000165146A JP 2000165146 A JP2000165146 A JP 2000165146A JP 11309933 A JP11309933 A JP 11309933A JP 30993399 A JP30993399 A JP 30993399A JP 2000165146 A JP2000165146 A JP 2000165146A
- Authority
- JP
- Japan
- Prior art keywords
- modulator
- driver
- transistor
- coupled
- signal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03D—DEMODULATION OR TRANSFERENCE OF MODULATION FROM ONE CARRIER TO ANOTHER
- H03D7/00—Transference of modulation from one carrier to another, e.g. frequency-changing
- H03D7/14—Balanced arrangements
- H03D7/1425—Balanced arrangements with transistors
- H03D7/145—Balanced arrangements with transistors using a combination of bipolar transistors and field-effect transistors
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03C—MODULATION
- H03C1/00—Amplitude modulation
- H03C1/52—Modulators in which carrier or one sideband is wholly or partially suppressed
- H03C1/54—Balanced modulators, e.g. bridge type, ring type or double balanced type
- H03C1/542—Balanced modulators, e.g. bridge type, ring type or double balanced type comprising semiconductor devices with at least three electrodes
- H03C1/545—Balanced modulators, e.g. bridge type, ring type or double balanced type comprising semiconductor devices with at least three electrodes using bipolar transistors
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03C—MODULATION
- H03C1/00—Amplitude modulation
- H03C1/52—Modulators in which carrier or one sideband is wholly or partially suppressed
- H03C1/54—Balanced modulators, e.g. bridge type, ring type or double balanced type
- H03C1/542—Balanced modulators, e.g. bridge type, ring type or double balanced type comprising semiconductor devices with at least three electrodes
- H03C1/547—Balanced modulators, e.g. bridge type, ring type or double balanced type comprising semiconductor devices with at least three electrodes using field-effect transistors
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03D—DEMODULATION OR TRANSFERENCE OF MODULATION FROM ONE CARRIER TO ANOTHER
- H03D7/00—Transference of modulation from one carrier to another, e.g. frequency-changing
- H03D7/14—Balanced arrangements
- H03D7/1425—Balanced arrangements with transistors
- H03D7/1433—Balanced arrangements with transistors using bipolar transistors
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03D—DEMODULATION OR TRANSFERENCE OF MODULATION FROM ONE CARRIER TO ANOTHER
- H03D7/00—Transference of modulation from one carrier to another, e.g. frequency-changing
- H03D7/14—Balanced arrangements
- H03D7/1425—Balanced arrangements with transistors
- H03D7/1483—Balanced arrangements with transistors comprising components for selecting a particular frequency component of the output
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03D—DEMODULATION OR TRANSFERENCE OF MODULATION FROM ONE CARRIER TO ANOTHER
- H03D7/00—Transference of modulation from one carrier to another, e.g. frequency-changing
- H03D7/16—Multiple-frequency-changing
- H03D7/165—Multiple-frequency-changing at least two frequency changers being located in different paths, e.g. in two paths with carriers in quadrature
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03D—DEMODULATION OR TRANSFERENCE OF MODULATION FROM ONE CARRIER TO ANOTHER
- H03D2200/00—Indexing scheme relating to details of demodulation or transference of modulation from one carrier to another covered by H03D
- H03D2200/0001—Circuit elements of demodulators
- H03D2200/0033—Current mirrors
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03D—DEMODULATION OR TRANSFERENCE OF MODULATION FROM ONE CARRIER TO ANOTHER
- H03D2200/00—Indexing scheme relating to details of demodulation or transference of modulation from one carrier to another covered by H03D
- H03D2200/0041—Functional aspects of demodulators
- H03D2200/0084—Lowering the supply voltage and saving power
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Transmitters (AREA)
- Digital Transmission Methods That Use Modulated Carrier Waves (AREA)
Abstract
ることにある。また、多くの周波数帯域で用いることの
できる小型の変調器構造を提供することにある。 【解決手段】 高SN比を有している変調器であって変
調器は、スイッチング装置および当該スイッチング装置
に結合されたドライバ装置を備えている。ドライバ装置
は、ドライバ構成部分および当該ドライバ構成部分の中
に低域フィルタ装置を備えていることを特徴とする。変
調器は、たとえば、各周波数バンドに対する個別のフィ
ルタなしでデュアル−バンド移動局の送信機に用いるこ
とができる。
Description
する。とくに、本発明は、デュアル−バンドまたはトリ
プル−バンド移動局に最適な変調器構造に関する。
用いて送信されるべきデータが、たとえば、搬送周波数
の位相または振幅の変化で搬送されるようにある一定の
方法で変調される。搬送波のどの特性が変調されかつど
のようにそれらが変調されるかという意味で異なる多く
の変調方法が存在する。搬送波の変調を実行する装置
は、変調器と呼ばれる。また、多くの型の変調器が存在
する。たとえば、直接変換変調器は、移動局で用いられ
うる。直接変換変調器では変調は、搬送周波数で直接的
に実行され、変調処理において中間周波数は存在しな
い。
信号−雑音比(SN比)S/Nである。SN比は、送信
周波数領域(TX)におけるバックグラウンド雑音に対
する送信信号の比と、受信周波数領域(RX)において
発生する雑音に対する送信信号の比とを含む。適当なフ
ィルタを用いて変調された信号をフィルタすることによ
ってRX周波数領域におけるSN比を向上させることが
可能である。TX周波数領域におけるSN比の向上は、
変調器の後では実行できない。
は、低域フィルタ、最も好ましくはパワー増幅の後の二
重フィルタを用いて行われる。表1は、GSM(移動通
信用広域システム)、PCN(個人通信ネットワーク)
およびPCS(個人通信システム)ネットワークについ
て規定された受信周波数バンドに対するSN比リミット
を表わす。
zの幅を有する周波数帯域での受信における送信機連鎖
によって発生される雑音レベルを規定する。雑音は、雑
音レベルが最大であるパワーレベルで測定される。この
パワーレベルは実際には最大送信パワーである。測定さ
れた雑音パワーレベルは、100kHz幅から1Hzの
幅に正規化され、それによってレベルは、50dBだけ
減少しかつN1Hzの列に示されている。そこで、測定
は、広帯域幅で実行されるが、それは、計算によってよ
り狭い帯域に正規化される。また、類似する送信機間の
個々の雑音レベル差が存在し、従って、上記レベルリミ
ットから減算される、3dBmのマージンが存在する。
Poutは、送信機の出力パワーである。S/Nは、最大
出力パワーと正規化された雑音との間の距離によって決
定される、搬送波周波数で発生されたSN比(dBc、
デシベルキャリヤ)であり、それにはマージンが加算さ
れる。
フィルタを配置することによって雑音をフィルタするこ
ともできる。
基本的な効果を示す。オリジナルの送信信号1は、変調
された中心周波数にわたる周波数ドメインに転写され
る。図1(a)は、変調されたがフィルタされていない
送信信号の最終結果2が、意図した送信領域TXおよび
部分的に受信領域RXの両方に拡張するということを示
す。図1(b)は、フィルタ関数3でフィルタされる変
調された送信信号1の最終結果4が、意図した送信領域
TXに主に拡張し、受信領域RX中の送信領域TXの外
側にはほんの少しだけ拡張するということを示す。
回路、特に、移動局で一般的に用いられる、ギルバート
セル(Gilbert cell)と呼ばれるものが以前から知られ
ている。マルチプリケータ回路は、たとえば、変調器、
ミキサおよび調整増幅器におけるような、統合されたR
F(無線周波数)および中間周波数区分に用いられる。
ルチプリケータは、二つの信号の和の二乗と差の二乗と
の差が信号の乗算を生成するような数式に基づく: (x+y)2−(x−y)2=4xy (1) ここで、xは第1の信号でありyは第2の信号である。
−ソース電圧の二乗に比例するようなMOS(金属酸化
膜半導体)トランジスタ(電界効果トランジスタ)によ
って実行される。また、マルチプリケータは、バイポー
ラトランジスタでも実現することができる。バイポーラ
トランジスタのコレクタ電流icは:
ラトランジスタの飽和電流Is、ベース−エミッタ電圧
VBE、および熱電圧VTである。指数関数は、ここでは
無限指数テーラー級数の最初の4項によって近似され
る:
トランジスタのベース−エミッタ電圧VBEおよび熱電圧
VTである。
力が高調波妨害を均一にするために加算されるような二
重平衡構造を一般的に用いる。平衡化は、数学的に以下
のように表される: (x+y)2+(−x−y)2−(x−y)2−(−x+y)2=8xy (5) 指数テーラー級数の最初の4項が式に代入されると入力
信号の乗算が得られる:
びyを代入するときに最終的な数式は以下の形式で書く
ことができる:
サのような、統合RFおよび中間周波数セクションを実
現するために用いられるギルバートセルを示す。ギルバ
ートセルでは、二つの入力電圧が一つの出力電圧として
再帰する、換言すると出力における電圧差が入力におけ
る電圧差の乗算である。第1の電圧差は、端子Vx+お
よびVx−に接続され、それらから電圧がトランジスタ
Q1およびQ2のベースおよびトランジスタQ4および
Q5のベースにそれぞれ対応して供給される。他の電圧
差は、端子VY+およびVY-に接続され、それらから電圧
がトランジスタQ3およびQ6によって増幅される。ト
ランジスタQ3およびQ6は、抵抗RE1およびRE2
を介して、バイアス電圧VBIASによって制御されか
つ負動作電圧に接続される電界効果トランジスタ(FE
T)Q7に接続される。トランジスタQ1およびQ5
は、出力VOUT+およびVOUT-に接続されるVx+およびV
x -の正電圧差を増幅する。上記回路は、抵抗RL1およ
びRL2を介して正動作電圧に接続される。トランジス
タQ2およびQ4は、出力VOUT+およびVOUT-に接続す
るVx -およびVx +の負電圧差を増幅する。
トランジスタの回路装置を示す。スイッチトランジスタ
を備えている装置は、変調器のスイッチング装置または
スイッチングブロックとしばしば称される。局部発振器
による雑音は、大部分において平衡スイッチング装置、
たとえば、非常に類似する特性を有するトランジスタ対
を用いて除去することができる。
ジスタQ8、Q9、Q10、Q11、Q12、Q13、
Q14およびQ15を示す。これらのトランジスタは、
4つの平衡トランジスタ対を形成する。局部発振器から
の4つの異なる位相信号LO 0、LO180、LO90および
LO270は、トランジスタに制御信号として供給され
る。逆位相を有する送信信号TXI0およびTXI180並
びにそれらの補足信号(complement)TXQ0およびT
XQ180はトランジスタのエミッタに供給される。出力
信号OUT+およびOUT−は、トランジスタコレクタ
で得られる。
る問題は、二つまたは三つの周波数帯域で動作している
移動局、即ち、デュアル−バンドまたはトリプル−バン
ド移動局が、移動局においてあまりにも多くの空間を占
有する多くのフィルタを必要とするということである。
実際、このような方法において小型のRFセクションの
実現は、不可能であり、従ってフィルタリングを回避す
る傾向がある。しかしながら、フィルタリングを省略し
た場合、変調器は、特に高性能を有するものでなければ
ならない。
れらが変調器と送信機との間に個別のフィルタを必要と
するということである。
変調器構造を提供することにある。本発明の更なる課題
は、多くの周波数帯域で用いることだできる小型の変調
器構造を提供することにある。
調信号に累積された雑音を変調器で最小化することによ
って達成される。
およびスイッチング装置に結合されたドライバ装置を備
えている変調器であり、該ドライバ装置は、ドライバ構
成部分およびドライバ構成部分の中で少なくとも一つの
低域フィルタ装置を備えている。
スイッチング装置およびスイッチング装置に結合された
ドライバ装置を備え、該ドライバ装置がドライバ装置部
分およびドライバ構成部分の中で少なくとも一つの低域
フィルタ装置を備えている、トランシーバを備えてい
る。
は、変調器のスイッチトランジスタの雑音、局所発振器
の雑音、および送信されるべき情報を搬送する信号の雑
音を含む。平衡変調器構造ではスイッチトランジスタに
よる雑音は、それが雑音における支配的構成部分ではな
いように減衰される。現今の最新のバイポーラトランジ
スタは、今日では通常充分に低い雑音レベルを有する。
変調器において、支配的な要因でありうる。従って、可
能な雑音構成部分を、送信されるべき情報を搬送する信
号からフィルタすることは、有利である。本発明による
変調器では、このフィルタリングは、変調器で実行され
る。
されるべきデータを搬送する信号、および搬送波周波数
を有する信号が相互に作用する装置を表す。情報信号
は、変調器のドライバ装置に通常結合され、かつ局所発
振器からの信号はスイッチング装置に結合される。ドラ
イバおよびスイッチング装置は、情報信号が局部発振器
からの搬送波を変調するような方法で互いに結合され
る。本発明による変調器では、高周波数妨害を減少する
ための低域フィルタは、変調器のドライバ装置に組入れ
られる。
である。
ルチプリケータ回路の電流ミラーに設けられている。
における電流を転送(ミラー)するトランジスタ対のト
ランジスタ間に設けられ、それによって低域フィルタ
は、制御を提供するトランジスタと転送された電流を発
生するトランジスタとの間の信号経路をフィルタする。
経路と直列に接続されかつコンデンサが抵抗を超えた信
号の伝播方向に関して並列に、トランジスタ対の共通電
位に接続されるようなRC低域濾波器によって形成され
る。
は、動作電圧の負電位に接続される。
ために送信機連鎖に低域フィルタを有する移動局に関す
る。本発明によれば低域フィルタは、送信機の直接変換
変調器に設けられている。
て以下に詳細に説明する。なお、図1、図2および図3
は、従来の技術において説明した。
である。変調器400は、局部発振器が結合される(図
4の矢印441)スイッチング装置410を備えてい
る。それは、情報信号が結合される(図4の矢印44
2)ドライバ装置420を更に備えている。変調信号、
即ち、情報信号により変調された搬送波は、変調器から
導かれる(矢印443)。
号および変調信号は、一つの矢印でそれぞれ表されてい
る。実際の装置では、たとえば、局部発振器からの信号
は、通常異なる位相で変調器に結合される。同様に、情
報信号は、一つよりも多い入力点を用いて変調器に結合
されうるし、かつ変調信号は、多くの出力点を介して変
調器から取得されうる。また、ドライバおよびスイッチ
ング装置は、多くの点で互いに結合されうる。装置41
0と420との間の図4の線は、ブロックが互いに結合
されることを概略的に示すだけである。それは、それら
が唯一の点で互いに結合しなければならないということ
を意味しない。
バ構成部分を備え、そして、これらの構成部分の他に、
本発明による変調器400において、それは、フィルタ
装置430を備えている。この低域フィルタ装置は、情
報信号における雑音を大幅に除去するために用いられ
る。フィルタ装置は、集積回路の一部としてそれを構築
することが可能であることが好ましい。
変調器の回路図における本発明に関する主要部分を示
す。図5では、逆位相を有する送信信号TXI0および
TXI1 80並びにそれらの補足信号(complement)TX
Q0およびTXQ180がバイアス電流IBIASを介してどの
ように正動作電圧V+と図6の電流ミラー7との間の接
続を制御するかを理解することができる。電流I
BIASは、トランジスタQ16、Q17およびQ18の装
置を備えている電流ミラー5の支援で電流を制御する。
電流は、さらに抵抗R1、R2、R3およびR4を介
し、かつ送信信号によって制御されるトランジスタQ1
9、Q20、Q21およびQ22を備えている制御装置
6を介して電流ミラー7に供給される。そこで、送信信
号TXI0、TXI180、TXQ0、およびTXQ180およ
びバイアス電流IBIASは、電流ミラー7の支援で変調器
を制御する。図6の電流ミラー7におけるトランジスタ
は、図4のドライバ装置420におけるドライバ構成部
分の例を示す。
のために、変調器において出力OUT+、OUT−と負
動作電位V−との間に直列のただ二つのトランジスタを
有している構成が理解できる。これら二つのトランジス
タは、スイッチトランジスタ8と電流ミラー7のトラン
ジスタである。
TXQ180およびバイアス電流IBIASの高周波数雑音を
フィルタする本発明によるRC低域フィルタ(RC、抵
抗−コンデンサ)は、トランジスタQ23、Q24、Q
25、Q26、Q27、Q28、Q29、Q30間の抵
抗R5、R6、R7、R8およびコンデンサC1、C
2、C3、C4によって形成された電流ミラー7に見ら
れる。コンデンサC1、C2、C3、C4は、動作電圧
の負電位V−に接続されるか、または充分に低い雑音を
有する任意の電位に接続される。信号経路に関して、フ
ィルタは高いSN比を得ることができるようにできるだ
け後方に設けられる。さもなければ、フィルタされてい
ない雑音が受信周波数範囲で混合されかつSN比が減少
する。
一つの電流ミラーの更に拘束されない装置を示す。電流
ミラーの制御トランジスタQ23とミラー電流発生トラ
ンジスタQ24の制御端子間に接続された直列抵抗R5
および、ミラー電流発生トランジスタQ24のゲートと
ドレインの間に接続された並列静電容量C1を備えてい
るRCフィルタ9が存在する。フィルタされた信号は、
ミラー電流を発生するトランジスタQ24に更に供給さ
れる。トランジスタQ23、Q24は電界効果トランジ
スタとして示されているがバイポーラトランジスタであ
ってもよい。図6では抵抗R5およびコンデンサC1
(およびそれらがどのように電流ミラーに接続される
か)は、図4のフィルタ装置430の例を示している。
る部分を示す。移動局は、従来技術によるプロセッサ1
1、メモリ12、ディスプレイ13、キーボード14、
およびマイクロホン16Aおよびスピーカ16を有する
オーディオブロック15を備えている。低域フィルタを
含む本発明による変調器は、トランシーバブロック17
に設けられ、アンテナ18に接続される。
るものではなく、多くの変更が特許請求の範囲によって
規定された発明中で可能である。本発明による移動局
は、あらゆるセルラシステムに関連する移動局でありう
る。
タを変調器に組み入れることができるということであ
る。低域フィルタは、情報信号が搬送波と混合される前
に情報信号による雑音を減衰する。従って、変調器に組
み入れられた低域フィルタは、従来用いられていたよう
な変調された信号のパワー増幅の後にかつ各周波数帯域
に対して個別に選択されるフィルタを置き換えることが
できる。
フィルタで送信連鎖は、以前の解決策よりも良いSN比
を有する。
フィルタの基本的効果を示す図である。
構成を示す図である。
本発明に関する主要部分を示す図である。
本発明に関する主要部分を示す図である。
す図である。
ク図である。
Claims (9)
- 【請求項1】 スイッチング装置および当該スイッチン
グ装置に結合されたドライバ装置を備え、前記ドライバ
装置は、ドライバ構成部分および当該ドライバ構成部分
の中に低域フィルタ装置を備えていることを特徴とする
変調器。 - 【請求項2】 前記ドライバ装置は、電流ミラーを備え
かつ当該電流ミラーは、低域フィルタ装置を備えること
を特徴とする請求項1記載の変調器。 - 【請求項3】 前記低域フィルタ装置は、抵抗素子およ
びコンデンサ素子を備えていることを特徴とする請求項
2記載の変調器。 - 【請求項4】 前記抵抗素子は、電流ミラーの2つのト
ランジスタ素子の制御端子間に結合し、前記コンデンサ
素子は、一方の前記制御端子を前記トランジスタ素子の
ある特定の他の端子に結合することを特徴とする請求項
3記載の変調器。 - 【請求項5】 前記抵抗素子は、2つのトランジスタの
ベース間に結合し、前記コンデンサ素子は、一方の前記
ベースを前記トランジスタのエミッタに結合することを
特徴とする請求項4記載の変調器。 - 【請求項6】 前記抵抗素子は、2つの電界効果トラン
ジスタのゲート間に結合し、前記コンデンサ素子は、一
方の前記ゲートを前記電界効果トランジスタのドレイン
に結合することを特徴とする請求項4記載の変調器。 - 【請求項7】 送信されるべきデータを通信する入力を
更に備え、前記電流ミラーの制御側は、トランジスタ素
子を介して前記入力に結合されることを特徴とする請求
項2記載の変調器。 - 【請求項8】 前記変調器は、直接変換変調器であるこ
とを特徴とする請求項1記載の変調器。 - 【請求項9】 その変調器装置がスイッチング装置およ
び当該スイッチング装置に結合されたドライバ装置を備
えているトランシーバを備え、前記ドライバ装置は、ド
ライバ構成部分および当該ドライバ構成部分の中に少な
くとも一つの低域フィルタ装置を備えていることを特徴
とする移動局。
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
FI982362 | 1998-10-30 | ||
FI982362A FI107656B (fi) | 1998-10-30 | 1998-10-30 | Alipäästösuodin lähettimessä ja matkaviestin |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2000165146A true JP2000165146A (ja) | 2000-06-16 |
JP4809962B2 JP4809962B2 (ja) | 2011-11-09 |
Family
ID=8552820
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP30993399A Expired - Lifetime JP4809962B2 (ja) | 1998-10-30 | 1999-10-29 | 変調器および移動局 |
Country Status (5)
Country | Link |
---|---|
US (1) | US6373345B1 (ja) |
EP (1) | EP0998024B1 (ja) |
JP (1) | JP4809962B2 (ja) |
DE (1) | DE69937329T2 (ja) |
FI (1) | FI107656B (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2014502100A (ja) * | 2010-11-15 | 2014-01-23 | クゥアルコム・インコーポレイテッド | 高調波歪み抑制を備える電流モード電力増幅器 |
Families Citing this family (10)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US20030119473A1 (en) * | 1998-11-09 | 2003-06-26 | Smith Stephen H. | Adjustable balanced modulator |
DE10132802A1 (de) * | 2001-07-06 | 2002-11-14 | Infineon Technologies Ag | Multipliziererschaltung |
DE60108866T2 (de) * | 2001-07-10 | 2006-01-12 | Asulab S.A. | Symmetrischer Quadraturmodulator unter Verwendung von zweistufiger Frequenzumsetzung |
US6728527B2 (en) | 2001-07-10 | 2004-04-27 | Asulab S.A. | Double up-conversion modulator |
US7415077B2 (en) * | 2002-07-29 | 2008-08-19 | Infineon Technologies Ag | Transmission arrangement, particularly for mobile radio |
US6892057B2 (en) * | 2002-08-08 | 2005-05-10 | Telefonaktiebolaget Lm Ericsson (Publ) | Method and apparatus for reducing dynamic range of a power amplifier |
US6810242B2 (en) * | 2002-09-30 | 2004-10-26 | Skyworks Solutions, Inc. | Subharmonic mixer |
US7187917B2 (en) * | 2004-03-29 | 2007-03-06 | Texas Instruments Incorporated | Current interpolation in multi-phase local oscillator for use with harmonic rejection mixer |
KR100598437B1 (ko) * | 2004-10-22 | 2006-07-11 | 한국전자통신연구원 | 직접변환 주파수 혼합기 |
JP4752272B2 (ja) * | 2005-01-05 | 2011-08-17 | ソニー株式会社 | 通信装置 |
Family Cites Families (11)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2841978B2 (ja) * | 1991-10-30 | 1998-12-24 | 日本電気株式会社 | 周波数逓倍・ミキサ回路 |
JPH05121946A (ja) * | 1991-10-30 | 1993-05-18 | Sharp Corp | 平衡変調回路 |
US5530722A (en) | 1992-10-27 | 1996-06-25 | Ericsson Ge Mobile Communications Inc. | Quadrature modulator with integrated distributed RC filters |
US5379457A (en) * | 1993-06-28 | 1995-01-03 | Hewlett-Packard Company | Low noise active mixer |
JP3565281B2 (ja) * | 1993-10-08 | 2004-09-15 | ソニー株式会社 | 受信機 |
US5574755A (en) | 1994-01-25 | 1996-11-12 | Philips Electronics North America Corporation | I/Q quadraphase modulator circuit |
DE69426650T2 (de) * | 1994-11-07 | 2001-09-06 | Alcatel, Paris | Mischer für Sender, mit einem Eingang im Strom-Modus |
EP0767536A3 (en) * | 1995-10-02 | 1998-04-08 | Nortel Networks Corporation | An ECL clock phase shifter with CMOS digital control |
JPH1056336A (ja) * | 1996-08-09 | 1998-02-24 | Mitsubishi Electric Corp | ミキサ回路 |
JP3506587B2 (ja) | 1997-08-19 | 2004-03-15 | アルプス電気株式会社 | 二重平衡変調器及び四相位相変調器並びにデジタル通信機 |
US5847623A (en) | 1997-09-08 | 1998-12-08 | Ericsson Inc. | Low noise Gilbert Multiplier Cells and quadrature modulators |
-
1998
- 1998-10-30 FI FI982362A patent/FI107656B/fi not_active IP Right Cessation
-
1999
- 1999-10-28 EP EP99308555A patent/EP0998024B1/en not_active Expired - Lifetime
- 1999-10-28 DE DE69937329T patent/DE69937329T2/de not_active Expired - Lifetime
- 1999-10-29 US US09/429,911 patent/US6373345B1/en not_active Expired - Lifetime
- 1999-10-29 JP JP30993399A patent/JP4809962B2/ja not_active Expired - Lifetime
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2014502100A (ja) * | 2010-11-15 | 2014-01-23 | クゥアルコム・インコーポレイテッド | 高調波歪み抑制を備える電流モード電力増幅器 |
Also Published As
Publication number | Publication date |
---|---|
US6373345B1 (en) | 2002-04-16 |
FI982362A (fi) | 2000-05-01 |
EP0998024A3 (en) | 2001-08-29 |
EP0998024B1 (en) | 2007-10-17 |
DE69937329D1 (de) | 2007-11-29 |
FI982362A0 (fi) | 1998-10-30 |
DE69937329T2 (de) | 2008-07-17 |
FI107656B (fi) | 2001-09-14 |
EP0998024A2 (en) | 2000-05-03 |
JP4809962B2 (ja) | 2011-11-09 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR100356004B1 (ko) | 저 잡음 길버트 승산기 셀 및 직각 위상 변조기와 그의 방법 | |
US8620254B2 (en) | Wireless communication device and system | |
US7062248B2 (en) | Direct conversion receiver having a low pass pole implemented with an active low pass filter | |
EP1829202B1 (en) | Direct conversion device with compensation means for a transmission path of a wireless communication equipment | |
JP4542629B2 (ja) | 複数のミキサから選択する方法および装置 | |
JP4005391B2 (ja) | ダイレクトコンバージョン送信回路及び集積化送受信回路 | |
KR20080053516A (ko) | 부고조파 믹서를 갖는 직접 변환 수신기 | |
KR20050055762A (ko) | 알에프 다운 컨버젼용 디씨 트리밍 회로 | |
US7218163B2 (en) | Radio-frequency mixer arrangement | |
EP1063769B1 (en) | Transconductance amplifier with wideband noise filtering | |
JP4809962B2 (ja) | 変調器および移動局 | |
JP3866290B2 (ja) | 信号のオフセット電圧を低減させる方法および回路装置 | |
US5787339A (en) | Radiocommunication system operating in a time shared control | |
KR20010062802A (ko) | 송수신기 및 송수신기 내에서 무선주파수 신호 수신을위한 방법 | |
US7493097B2 (en) | High dynamic range compact mixer output stage for a wireless receiver | |
JP2023544445A (ja) | 受信機回路 | |
US6850752B2 (en) | Single-to-differential conversion circuit outputting DC-balanced differential signal | |
GB2209642A (en) | Active filter / equaliser | |
US12028033B2 (en) | Filter circuitry using active inductor | |
US6400777B1 (en) | Linear modulator | |
US20100105339A1 (en) | Single amplifier filter for constant group delay in radio frequency transmitters | |
JP3369396B2 (ja) | 無線送受信共用周波数変換器 | |
JP2823508B2 (ja) | 高周波段選択増幅回路 | |
JPH08186455A (ja) | アナログおよびディジタル携帯用の電話機兼用の電力増幅器 | |
US20040209589A1 (en) | Mixer arrangement and method for mixing signals |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20051003 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20051018 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20060117 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20070109 |
|
A601 | Written request for extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A601 Effective date: 20070409 |
|
A602 | Written permission of extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A602 Effective date: 20070412 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20070509 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20080401 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20080725 |
|
A911 | Transfer to examiner for re-examination before appeal (zenchi) |
Free format text: JAPANESE INTERMEDIATE CODE: A911 Effective date: 20080925 |
|
A912 | Re-examination (zenchi) completed and case transferred to appeal board |
Free format text: JAPANESE INTERMEDIATE CODE: A912 Effective date: 20081017 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20100622 |
|
RD03 | Notification of appointment of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7423 Effective date: 20100622 |
|
A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A712 Effective date: 20100629 |
|
RD02 | Notification of acceptance of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7422 Effective date: 20110617 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20110704 |
|
RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7424 Effective date: 20110706 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20110822 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140826 Year of fee payment: 3 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 4809962 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313113 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
EXPY | Cancellation because of completion of term |