JP2000165073A - 埋込式ヒ―トスラグ - Google Patents

埋込式ヒ―トスラグ

Info

Publication number
JP2000165073A
JP2000165073A JP5745199A JP5745199A JP2000165073A JP 2000165073 A JP2000165073 A JP 2000165073A JP 5745199 A JP5745199 A JP 5745199A JP 5745199 A JP5745199 A JP 5745199A JP 2000165073 A JP2000165073 A JP 2000165073A
Authority
JP
Japan
Prior art keywords
silicon chip
heat
lead
heat slug
lead frame
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
JP5745199A
Other languages
English (en)
Inventor
Bunshun Ryu
文俊 劉
Isho Han
以祥 潘
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
KASHIN SENSHIN DENSHI KOFUN YU
KASHIN SENSHIN DENSHI KOFUN YUGENKOSHI
Original Assignee
KASHIN SENSHIN DENSHI KOFUN YU
KASHIN SENSHIN DENSHI KOFUN YUGENKOSHI
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by KASHIN SENSHIN DENSHI KOFUN YU, KASHIN SENSHIN DENSHI KOFUN YUGENKOSHI filed Critical KASHIN SENSHIN DENSHI KOFUN YU
Publication of JP2000165073A publication Critical patent/JP2000165073A/ja
Withdrawn legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/44Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001Core members of the connector
    • H01L2224/45099Material
    • H01L2224/451Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45117Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/45124Aluminium (Al) as principal constituent
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805Shape
    • H01L2224/4809Loop shape
    • H01L2224/48091Arched
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481Disposition
    • H01L2224/48151Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10Details of semiconductor or other solid state devices to be connected
    • H01L2924/102Material of the semiconductor or solid state bodies
    • H01L2924/1025Semiconducting materials
    • H01L2924/10251Elemental semiconductors, i.e. Group IV
    • H01L2924/10253Silicon [Si]

Landscapes

  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)
  • Cooling Or The Like Of Electrical Apparatus (AREA)

Abstract

(57)【要約】 【課題】 ヒートスラグの放熱面にエポキシ成型コンパ
ウンドが溢れることを防止する。 【解決手段】 シリコンチップ22の下側のダイパッド
12の他の表面に取り付けられる第1の表面と、第2の
表面であって、前記シリコンチップ22、ダイパッド1
2、前記リードフレーム16aの一部およびヒートスラ
グ40の一部が、該第2の表面および前記リードフレー
ム16aの外側部分を除いて絶縁材料30によって密封
されるように複数の同心状の溝42a,42b,42c
を有する第2の表面とを具備する埋込式ヒートスラグ4
0を提供する。

Description

【発明の詳細な説明】
【0001】
【発明の属する技術分野】この発明は、一種のヒートス
ラグ(heat slug)に関する。さらに詳細には、この発明
は、リードフレームに取り付けられかつ半導体集積回路
(IC)パッケージ内に埋め込まれ得る一種のヒートス
ラグに関するものである。
【0002】
【従来の技術】より先進の半導体製造技術は進歩し続け
ているので、集積レベルはより高くなっておりかつ、I
Cの計算速度はより速くなっている。ICチップが動作
するときに、ICパッケージの温度は急激に上昇する。
内部IC装置の動作速度が速ければ速いほど、発生する
熱量も大きくなる。IC装置が正常に機能する明確な温
度範囲がある。作動範囲を超えると、計算誤差が生ず
る。ときには、装置が焼けてしまうこともある。したが
って、動作しているICの温度を許容し得る温度範囲に
いかにして制限するかが、IC設計技術者にとって重要
な課題である。
【0003】IC装置の動作温度を下げるための従来の
方法は、パッケージ本体にヒートスラグを取り付けるこ
とである。これに代えて、ヒートスラグの放熱面を除い
て、ヒートスラグがパッケージ材料内に埋め込まれるよ
うに、ヒートスラグがリードフレームの下部に取り付け
られる。両方の場合において、ICパッケージ内部で生
じた熱は、ヒートスラグにより提供された追加の放熱面
を使用して持ち去られることができる。
【0004】図1は、埋込式ヒートスラグを有する従来
の半導体ICパッケージを示す縦断面図である。図1に
示されるように、従来の半導体ICパッケージ10はリ
ードフレーム16aを有している。リードフレーム16
aは、ダイパッド12と複数のリード14とから構成さ
れている。各リード14は、さらに、内部リード部18
と外部リード部20とに分割されている。パッケージン
グ作業は、シリコンチップ22をリードフレーム16a
のダイパッド12上に取り付けた後に、ヒートスラグ2
4をダイパッド12の下部に取り付けるステップを含ん
でいる。次に、チップ22のボンディングパッドをリー
ド14に連結するために金属製ワイヤ26が形成される
ように、ワイヤボンディング作業が実施される。その
後、ヒートスラグ24の下部放熱面28および外部リー
ド部20のみが露出させられるように、チップ22、リ
ードフレームおよびヒートスラグ24が、成形作業にお
いてエポキシ成形コンパウンド30によって封入され
る。最後に、完成したICパッケージを形成するために
外部リードが切り取られて曲げられる。
【0005】
【発明が解決しようとする課題】図2は、埋込式ヒート
スラグを有する半導体ICパッケージを示す下面図であ
る。図2に示されるように、型とヒートスラグ24との
間に存在する隙間によって、いくらかのエポキシ成形コ
ンパウンド30がヒートスラグ24の下部放熱面28上
に漏れ出している。下部放熱面28に残るエポキシ成形
コンパウンドの残留樹脂32は、放熱を少なくしてしま
う。したがって、ヒートスラグ24の放熱能力が大幅に
低減される。その結果、エポキシ成型コンパウンドの残
留樹脂32を取り除くことを目的とした特別な作業が行
われなければならない。したがって、製造時間が長くな
るのみならず、製造コストも増加してしまうことにな
る。
【0006】
【課題を解決するための手段】上記事項に鑑みて、埋込
式ヒートスラグの設計を改良することが必要である。し
たがって、この発明の目的は、半導体ICパッケージの
品質を維持しかつ製造コストを低減することができるよ
うに、ヒートスラグの放熱面にエポキシ成型コンパウン
ドが溢れることを防止することができる埋込式ヒートス
ラグを提供することである。第2の側面において、この
発明は、より多くの熱を放散することができるように放
熱面積を増大させ得る埋込式ヒートスラグを提供するこ
とである。
【0007】この発明の目的に従って、これらの利点お
よび他の利点を達成するために、この明細書に具現化さ
れかつ広く記載されているように、この発明は、半導体
ICパッケージにおいて使用され得る埋込式ヒートスラ
グを提供する。半導体ICパッケージは、シリコンチッ
プを保持するためのリードフレームを有している。該リ
ードフレームはさらに、ダイパッドと複数のリードとを
具備している。シリコンチップは、該シリコンチップが
導電性ワイヤを介してリードフレームのリードに電気的
に接続され得るように、ダイパッドの一側に取り付けら
れる。埋込式ヒートスラグは、その表面の一つを前記ダ
イパッドの他側に取り付けられている。反対側の他の表
面には、いくつかの同心状の溝を有している。さらに、
複数の固定フィンが、ヒートスラグの側に取り付けられ
ている。前記リードフレーム、シリコンチップおよびヒ
ートスラグは、溝を有するヒートスラグ表面および外部
リード部のみが露出されるような方法で、半導体パッケ
ージを形成するように、絶縁材料によって封入される。
【0008】ヒートスラグの外側に向かう表面上の特殊
な溝の存在によって、エポキシ成形コンパウンドが漏れ
た場合に、パッケージング材料は最も外側の溝内にのみ
漏れる。したがって、エポキシ成形コンパウンドの残留
樹脂は、放熱面上に全く残されない。さらに、パネルの
放熱面上の溝は放熱面積を増加させ、したがって、ヒー
トスラグの放熱効率を増大させる。さらに、ヒートスラ
グの側の周囲の特殊な固定フィンは、不均衡の圧力によ
って、ヒートスラグが成型キャビティ内にずれることを
防止することができる。
【0009】上述した概略の説明および以下の詳細な説
明は、例示であり、かつ、特許請求の範囲に示された発
明のさらなる説明を提供しようとするものである。
【0010】
【発明の実施の形態】添付図面はこの発明のより深い理
解を提供するために含められるものであり、この明細書
の中に含められて、その一部を構成している。図面は、
この発明の実施形態を示しており、詳細な説明ととも
に、この発明の原理を説明するように機能している。
【0011】図1は、埋込式ヒートスラグを有する従来
の半導体ICパッケージを示す、概略の縦断面図であ
る。図2は、埋込式ヒートスラグを有する半導体ICパ
ッケージを示す概略の下面図である。図3の(a)は、
この発明の第1の好ましい実施形態に従うヒートスラグ
の底面を示す概略の下面図である。図3の(b)は、
(a)に示されたヒートスラグの概略の縦断面図であ
る。図4の(a)は、この発明の第2の好ましい実施形
態に従うヒートスラグの底面を示す概略の下面図であ
る。図4の(b)は、(a)に示されたヒートスラグの
概略の縦断面図である。図5は、この発明の第1の実施
形態に従うヒートスラグ構造を有する半導体パッケージ
の底面を示す概略の下面図である。図6は、図5に示さ
れた半導体パッケージの概略の縦断面図である。図7
は、この発明の第1の好ましい実施形態に従うヒートス
ラグ構造を有する他の半導体パッケージを示す概略の縦
断面図である。図8の(a)は、この発明の第2の好ま
しい実施形態に従うヒートスラグ構造を有する半導体パ
ッケージの概略の縦断面図である。図8の(b)は、図
7と同様のパッケージレイアウトを有するが、この発明
の第2の好ましい実施形態に従うヒートスラグ構造を有
する半導体パッケージを示す概略の縦断面図である。
【0012】以下、この発明の現在の好ましい実施形態
に対して詳細な参照を行う。これらの実施形態は、図面
を伴って説明される。可能であればどこにでも、同じま
たは同様の部品を参照するために図面および明細書にお
いて同じ参照符号が用いられる。
【0013】図3の(a)は、この発明の第1の好まし
い実施形態に従うヒートスラグの下面図である。図3の
(b)は、図3の(a)に示されたヒートスラグの縦断
面図である。図3の(a),(b)に示されるように、
符号42a,42b,42cのような複数の方形の溝
が、ヒートスラグ40の下面に形成されている。これら
の溝42a,42b,42cは、エポキシ成形コンパウ
ンドが放熱面上に漏れ出すことを防止するために使用さ
れている。溝42a,42b,42c、特に、溝42a
は、侵入してくるエポキシ成形コンパウンドが、成形作
業中にヒートスラグ40の放熱面上にそれ以上広がるこ
とを止めるための障壁として機能することができる。
【0014】さらに、ヒートスラグ40の放熱面上のこ
れらの方形の溝42a,42b,42cは、放熱面積を
増加させ、それによって、パネル40の放熱能力を高め
ている。図4の(a)は、この発明の第2の好ましい実
施形態に従うヒートスラグの下面図である。図4の
(b)は、図4の(a)に示されたヒートスラグの縦断
面図である。図4の(a),(b)に示されるように、
複数の方形の溝52a,52b,52cがヒートスラグ
50の下面53に形成されている。さらに、ヒートスラ
グ50の2つの反対側の側部には、固定フィン54が形
成されている。溝52a,52b,52cは、エポキシ
成形コンパウンドが放熱面上に漏れて、ヒートスラグの
放熱能力を低下させることを防止するために使用され
る。固定フィン54は、不均衡な射出圧力によってヒー
トスラグ50の位置が、型のキャビティ内でずれること
を防止するために、型の側部を突く固定部材である。さ
らに、固定フィン54はヒートスラグ50の側面から一
定の角度で、下面53に向かって下向きに傾斜してい
る。したがって、エポキシ成形コンパウンドが射出され
るときにフィン54の上面と下面との間に圧力差が生じ
る。その結果、ヒートスラグ50がよりしっかりと型の
表面に係合され、ヒートスラグ50の下面53にエポキ
シ成形コンパウンドが漏れ出すことになる隙間の発生を
一層防止する。
【0015】図5は、この発明の第1の実施形態に係る
ヒートスラグ構造を有する半導体パッケージの下面図で
ある。図6は、図5に示された半導体パッケージの縦断
面図である。図5,6に示されるように、半導体パッケ
ージ60内にはリードフレーム16aがある。このリー
ドフレーム16aは、ダイパッド12と複数のリード1
4とを具備している。各リードは、さらに、内部リード
部18と外部リード部20とに分割されている。パッケ
ージング処理は、ダイパッド12上にシリコンチップ2
2を取り付けた後に、該ダイパッド12の下部にヒート
スラグ40を取り付けるステップを含んでいる。次に、
金属製ワイヤ26、例えば、金またはアルミニウムワイ
ヤが、チップ22のボンディングパッド(図示せず)を
リード14に連結するために形成されるように、ワイヤ
ボンディング処理が行われる。その後、成形処理におい
て、エポキシ成形コンパウンドのようなパッケージング
材料30によって、チップ22、リードフレーム16a
およびヒートスラグ40が封入される。該チップ22、
リードフレーム16aおよびヒートスラグ40は、ヒー
トスラグ40の下部放熱面62および外部リード部20
を除いて封入される。下部放熱面62はいくつかの溝4
2a,42b,42cを有している。最後に、外部リー
ドが、完成したICパッケージを形成するために、切り
取られかつ曲げられる。
【0016】ヒートスラグ40の下面62と型との間の
接合部に隙間が存在する場合には、パッキングエポキシ
が漏れ出る可能性があるが、最も外側の溝42aによっ
て収容されることになる。そのために、放熱面62を横
切るエポキシ材料のそれ以上のいかなる広がりも防止さ
れることになる。したがって、ヒートスラグ40の放熱
効率は維持されることになる。
【0017】ヒートスラグ40を有することの目的は、
シリコンチップ22からの熱がより容易に放散されかつ
一定した動作温度が維持され得るようにパッケージの放
熱面を増大させることである。したがって、ヒートスラ
グ40は、好ましくは、アルミニウム(Al)または銅
(Cu)のような金属から製造される。ヒートスラグ4
0の下面62の溝42a,42b,42cは、同心状の
一組の四角形として形成されていることも特筆してお
く。しかしながら、他の幾何学的形状の溝、例えば、同
心円も可能である。唯一の基準は、これらの溝が同心状
であるべきであるということである。
【0018】図7は、この発明の第1の好ましい実施形
態に従うヒートスラグ構造を有する他の半導体パッケー
ジ構造を示す縦断面図である。図7に示されるように、
半導体パッケージ64内には、リードフレーム16bが
ある。このリードフレーム16bは、複数のリード14
を有するが、ダイパッドは有していない。各リードは、
さらに内部リード部18と外部リード部20とに分割さ
れている。パッケージング処理は、シリコンチップ22
を、取付材料でヒートスラグ40の上面に取り付けるス
テップを含んでいる。したがって、シリコンチップ22
はパネル40に直接取り付けられる。その後、チップ2
2をリードに接続するためのワイヤボンディング作業お
よびチップおよびリードフレームの領域を封入するため
の射出成形作業が行われる。これらの作業は上述したの
で、詳細についてはここでは省略する。
【0019】図7に示されるような半導体パッケージ内
部のシリコンチップ22は、リードフレームのいかなる
ダイパッドにも取り付けられていないが、ヒートスラグ
40の一側に直接取り付けられている。その結果、より
直接的な熱伝導経路が形成され、したがって、熱は、シ
リコンチップ22から、より迅速に運び去られる。
【0020】図8の(a)は、この発明の第2の好まし
い実施形態に従うヒートスラグ構造を有する半導体パッ
ケージの縦断面図である。図8の(a)に示されるよう
に、半導体パッケージ70内にリードフレーム16aが
ある。該リードフレーム16aは、ダイパッド12と複
数のリード14とを含んでいる。各リード14は、さら
に内部リード部18と外部リード部20とに分割されて
いる。パッケージング処理は、ダイパッド12上にシリ
コンチップ22を取り付けた後に、ダイパッド12の下
にヒートスラグ50を取り付けるステップを含んでい
る。次に、金属製ワイヤ26、例えば、金またはアルミ
ニウムワイヤが、チップ22のボンディングパッド(図
示せず)をリード14に連結するために形成されるよう
に、ワイヤボンディング作業が行われる。その後、成形
作業において、チップ22、リードフレーム16aおよ
びヒートスラグ50がエポキシ成形コンパウンド30に
よって封入される。チップ22、リードフレーム16a
およびヒートスラグ50は、ヒートスラグ50の下部放
熱面72および外部リード部20を除いて封入される。
下部放熱面72は、いくつかの溝52a,52b,52
cを有している。最後に、完成したICパッケージを形
成するために、外部リードが切断されかつ曲げられる。
【0021】ヒートスラグ50の下面72と型との間の
接合部に隙間が存在する場合には、エポキシ成形コンパ
ウンド30が漏れ出る可能性があるが、それは最も外側
の溝52a内に収容されることになる。したがって、放
熱面72を横切るエポキシ成形コンパウンド30のそれ
以上の広がりが防止される。したがって、ヒートスラグ
50の放熱効率を維持することができる。さらに、固定
フィン54が、ヒートスラグ50の側部から下面72に
向かって一定の角度で、下向きに傾斜している。したが
って、エポキシ成形コンパウンド30が型のキャビティ
内に射出されるときにフィン54の上面と下面との間に
圧力差が生成される。その結果、ヒートスラグ50は、
よりしっかりと型の表面に係合され、ヒートスラグ50
の下面72にエポキシ成形コンパウンドを漏れ出させて
しまうことになるいかなる隙間をも防止することができ
る。
【0022】さらに、固定フィン54は、型に押しつけ
られる固定部材であり、したがって、型のキャビティ内
の不均衡な射出圧力により、ヒートスラグ50の位置が
ずれることを防止することができる。
【0023】図8の(b)は、図7と同様のパッケージ
レイアウトを有するが、この発明の第2の好ましい実施
形態に係るヒートスラグ構造を有する半導体パッケージ
を示す縦断面図である。図8の(b)に示されるよう
に、半導体パッケージ74内にリードフレーム16bが
存在する。リードフレーム16bは複数のリード14を
有するが、ダイパッドは有していない。各リード14
は、さらに、内部リード部18と外部リード部20とに
分割されている。パッケージング処理は、取付材料を用
いてヒートスラグ50の上面上にシリコンチップ22を
取り付けるステップを含んでいる。その後、チップ22
をリードに接続するためのワイヤボンディング作業と、
チップおよびリードフレームのパッケージング領域を封
入するための射出成形作業とが行われる。これらの作業
は上述されているので、ここでの詳細な説明は省略す
る。
【0024】図8の(b)に示されたような半導体パッ
ケージ内部のシリコンチップ22は、リードフレームの
いかなるダイパッドにも取り付けられていないが、ヒー
トスラグ50の一側に直接取り付けられている。その結
果、より直接的な熱伝導経路が形成され、そのために、
熱がより迅速にシリコンチップ22から運び去られるこ
とになる。
【0025】要約すれば、この発明の好ましい実施形態
による利点は、以下の通りである。 1. ヒートスラグの放熱面上に溝を形成することによ
り、ヒートスラグ/型の全ての接合部からのエポキシ材
料のヒートスラグの放熱面上への広がりを阻止すること
ができる。したがって、効果的な放熱面を維持すること
ができる。 2. ヒートスラグの放熱面上に溝を形成することによ
り、該放熱面上のエポキシ成型コンパウンドの残留樹脂
を取り除くための特別な作業を行う必要がない。したが
って、製造コストを低減することができる。 3. ヒートスラグの放熱面上に溝を形成することによ
り、ヒートスラグの放熱面積を増加させることができ
る。したがって、ヒートスラグの放熱能力を向上するこ
とができる。 4. ヒートスラグの側面上に固定フィンを形成するこ
とにより、型のキャビティ内部の異なる射出圧力による
ヒートスラグのずれを防止することができる。 5. ヒートスラグの側面に取り付けられた固定フィン
をヒートスラグの放熱面の方向に一定角度で下がるよう
に曲げることにより、パッケージング材料が射出された
ときにフィンの上下面間で圧力差が生じる。したがっ
て、放熱面と型との間の接合がよりしっかり行われ、放
熱面上にわたるパッケージング材料の広がりをより困難
にすることができる。
【0026】この発明の構造に対して、この発明の範囲
または精神を逸脱することなく、種々の変更または変形
を行うことができることは、当業者にとっては明らかな
ことである。上述した観点から、この発明は、特許請求
の範囲およびそれらの均等の範囲内にあるこの発明の変
更および変形を包含することを意図するものである。
【図面の簡単な説明】
【図1】 埋込式ヒートスラグを有する従来の半導体I
Cパッケージを示す、概略の縦断面図である。
【図2】 埋込式ヒートスラグを有する半導体ICパッ
ケージを示す概略の下面図である。
【図3】 (a)は、この発明の第1の好ましい実施形
態に従うヒートスラグの底面を示す概略の下面図であ
り、(b)は、(a)に示されたヒートスラグの概略の
縦断面図である。
【図4】 (a)は、この発明の第2の好ましい実施形
態に従うヒートスラグの底面を示す概略の下面図であ
り、(b)は、(a)に示されたヒートスラグの概略の
縦断面図である。
【図5】 この発明の第1の実施形態に従うヒートスラ
グ構造を有する半導体パッケージの底面を示す概略の下
面図である。
【図6】 図5に示された半導体パッケージの概略の縦
断面図である。
【図7】 この発明の第1の好ましい実施形態に従うヒ
ートスラグ構造を有する他の半導体パッケージを示す概
略の縦断面図である。
【図8】 (a)は、この発明の第2の好ましい実施形
態に従うヒートスラグ構造を有する半導体パッケージの
概略の縦断面図であり、(b)は、図7と同様のパッケ
ージレイアウトを有するが、この発明の第2の好ましい
実施形態に従うヒートスラグ構造を有する半導体パッケ
ージを示す概略の縦断面図である。
【符号の説明】
12 ダイパッド 14 リード 16a,16b リードフレーム 18 内部リード部 20 外部リード部 22 シリコンチップ 30 エポキシ成形コンパウンド(絶縁材料) 40,50 埋込式ヒートスラグ 42a,42b,42c;52a,52b,52c 溝 54 固定フィン 60,64,70,74 半導体集積回路パッケージ

Claims (48)

    【特許請求の範囲】
  1. 【請求項1】 シリコンチップと、リードフレームと、
    絶縁材料とを有し、前記リードフレームがさらにシリコ
    ンチップを取り付けるダイパッドを含む半導体集積回路
    パッケージのための埋込式ヒートスラグであって、 前記シリコンチップの下側のダイパッドの他の表面に取
    り付けられる第1の表面と、 第2の表面であって、前記シリコンチップ、ダイパッ
    ド、前記リードフレームの一部および前記ヒートスラグ
    の一部が、該第2の表面および前記リードフレームの外
    側部分を除いて絶縁材料によって密封されるように複数
    の同心状の溝を有する第2の表面とを具備することを特
    徴とする埋込式ヒートスラグ。
  2. 【請求項2】 前記ヒートスラグが、金属製であること
    を特徴とする請求項1記載の埋込式ヒートスラグ。
  3. 【請求項3】 前記全ての溝が方形かつ同心状であるこ
    とを特徴とする請求項1記載の埋込式ヒートスラグ。
  4. 【請求項4】 前記全ての溝が円形かつ同心状であるこ
    とを特徴とする請求項1記載の埋込式ヒートスラグ。
  5. 【請求項5】 パネルの側部に取り付けられ、かつ、前
    記第1および第2の表面の間に配置されるように制限さ
    れた複数の固定フィンをさらに含むことを特徴とする請
    求項1記載の埋込式ヒートスラグ。
  6. 【請求項6】 前記固定フィンが、前記側部から前記第
    2の表面に向かって、一定の角度で下方に傾斜している
    ことを特徴とする請求項5記載の埋込式ヒートスラグ。
  7. 【請求項7】 シリコンチップと、 ダイパッドおよび該ダイパッドの周りの複数のリードを
    含み、前記シリコンチップが前記ダイパッドの一側に取
    り付けられ、各リードが内部リード部と外部リード部と
    に分割されるとともに該リードが前記シリコンチップに
    電気的に接続されたリードフレームと、 第1の表面および第2の表面を有し、前記第1の表面が
    前記シリコンチップの下側のダイパッドの他側に取り付
    けられ、前記第2の表面が複数の同心状の溝を有するヒ
    ートスラグと、 前記第2の表面および前記リードの外部リード部が露出
    されるように、前記シリコンチップ、前記ダイパッド、
    前記リードの内部リード部および前記ヒートスラグの一
    部を密封する絶縁材料とを具備することを特徴とする半
    導体集積回路パッケージ。
  8. 【請求項8】 前記ヒートスラグが金属製であることを
    特徴とする請求項7記載の半導体パッケージ。
  9. 【請求項9】 前記溝が方形かつ同心状であることを特
    徴とする請求項7記載の半導体パッケージ。
  10. 【請求項10】 前記溝が円形かつ同心状であることを
    特徴とする請求項7記載の半導体パッケージ。
  11. 【請求項11】 前記絶縁材料が、エポキシ成形コンパ
    ウンドを含むことを特徴とする請求項7記載の半導体パ
    ッケージ。
  12. 【請求項12】 前記ヒートスラグが、パネルの側部に
    取り付けられかつ前記第1および第2の表面の間に制限
    される複数の固定フィンをさらに含むことを特徴とする
    請求項7記載の半導体パッケージ。
  13. 【請求項13】 前記固定フィンが、前記側部から前記
    第2の表面に向かって、一定の角度で下方に傾斜してい
    ることを特徴とする請求項12記載の半導体パッケー
    ジ。
  14. 【請求項14】 シリコンチップと、リードフレーム
    と、絶縁材料とを有し、前記リードフレームの中央部分
    の周りに複数のリードが形成された半導体集積回路パッ
    ケージのための埋込式ヒートスラグであって、 前記シリコンチップが前記リードフレーム内のリードと
    電気的な接続を形成し得るように前記シリコンチップが
    固定される第1の表面と、 第2の表面であって、該第2の表面および前記リードフ
    レームの外側部分を除いて、前記シリコンチップ、前記
    リードフレームの一部および前記ヒートスラグの一部が
    絶縁材料によって密封されるように、複数の同心状の溝
    を有する第2の表面とを具備することを特徴とする埋込
    式ヒートスラグ。
  15. 【請求項15】 前記ヒートスラグが金属製であること
    を特徴とする請求項14記載の埋込式ヒートスラグ。
  16. 【請求項16】 前記全ての溝が、方形かつ同心状であ
    ることを特徴とする請求項14記載の埋込式ヒートスラ
    グ。
  17. 【請求項17】 前記全ての溝が、円形かつ同心状であ
    ることを特徴とする請求項14記載の埋込式ヒートスラ
    グ。
  18. 【請求項18】 前記ヒートスラグが、パネルの側部に
    取り付けられかつ前記第1および第2の表面の間に制限
    される複数の固定フィンをさらに含むことを特徴とする
    請求項14記載の埋込式ヒートスラグ。
  19. 【請求項19】 前記固定フィンが、前記側部から前記
    第2の表面に向かって、一定の角度で下方に傾斜してい
    ることを特徴とする請求項18記載の埋込式ヒートスラ
    グ。
  20. 【請求項20】 前記シリコンチップを前記ヒートスラ
    グの第1の表面に取り付けるために、エポキシが使用さ
    れることを特徴とする請求項14記載の埋込式ヒートス
    ラグ。
  21. 【請求項21】 シリコンチップと、 その中央部分の周りの複数のリードを含み、各リードが
    内部リード部と外部リード部とに分割されるとともに該
    リードが前記シリコンチップに電気的に接続されたリー
    ドフレームと、 第1の表面および第2の表面を有し、前記シリコンチッ
    プが前記第1の表面に取り付けられ、前記シリコンチッ
    プが前記リードに電気的に接続され、かつ、前記第2の
    表面が複数の同心状の溝を有するヒートスラグと、 前記第2の表面および前記リードの外部リード部が露出
    されるように、前記シリコンチップ、前記リードの内部
    リード部および前記ヒートスラグの一部を密封する絶縁
    材料とを具備することを特徴とする半導体集積回路パッ
    ケージ。
  22. 【請求項22】 前記ヒートスラグが金属製であること
    を特徴とする請求項21記載の半導体パッケージ。
  23. 【請求項23】 前記溝が方形かつ同心状であることを
    特徴とする請求項21記載の半導体パッケージ。
  24. 【請求項24】 前記溝が円形かつ同心状であることを
    特徴とする請求項21記載の半導体パッケージ。
  25. 【請求項25】 前記絶縁材料がエポキシ成形コンパウ
    ンドを含むことを特徴とする請求項21記載の半導体パ
    ッケージ。
  26. 【請求項26】 前記ヒートスラグが、パネルの側部に
    取り付けられかつ前記第1および第2の表面の間に配置
    されるように制限された複数の固定フィンをさらに含む
    ことを特徴とする請求項21記載の半導体パッケージ。
  27. 【請求項27】 前記固定フィンが、前記側部から前記
    第2の表面に向かって一定の角度で下方に傾斜している
    ことを特徴とする請求項26記載の半導体パッケージ。
  28. 【請求項28】 前記シリコンチップを前記ヒートスラ
    グの第1の表面に取り付けるためにエポキシが使用され
    ることを特徴とする請求項21記載の半導体パッケー
    ジ。
  29. 【請求項29】 シリコンチップと、リードフレーム
    と、絶縁材料とを有し、前記前記シリコンチップが取り
    付けられるダイパッドを前記リードフレームがさらに含
    む半導体集積回路パッケージのための埋込式ヒートスラ
    グであって、 前記シリコンチップの下側のダイパッドの他の表面に取
    り付けられる第1の表面と、 第2の表面であって、前記シリコンチップ、前記ダイパ
    ッド、前記リードフレームの一部および前記ヒートスラ
    グの一部が、前記第2の表面および前記リードフレーム
    の外側部分を除いて絶縁材料により密封されるように、
    複数の同心状の溝を有する第2の表面と、 複数の固定フィンであって、各フィンが第2の表面に向
    かって一定の角度で下向きに傾斜するように、前記ヒー
    トスラグの側部の周りに配置される固定フィンとを具備
    することを特徴とする埋込式ヒートスラグ。
  30. 【請求項30】 前記ヒートスラグが金属製であること
    を特徴とする請求項29記載の埋込式ヒートスラグ。
  31. 【請求項31】 前記全ての溝が、矩形かつ同心状であ
    ることを特徴とする請求項29記載の埋込式ヒートスラ
    グ。
  32. 【請求項32】 前記全ての溝が、円形かつ同心状であ
    ることを特徴とする請求項29記載の埋込式ヒートスラ
    グ。
  33. 【請求項33】 シリコンチップと、 ダイパッドおよび該ダイパッドの周りの複数のリードを
    含み、前記シリコンチップが前記ダイパッドの一側に取
    り付けられ、各リードが内部リード部と外部リード部と
    に分割されるとともに、前記リードが前記シリコンチッ
    プに電気的に接続されるリードフレームと、 第1の表面、第2の表面および複数の固定フィンを有す
    るヒートスラグと、 前記第2の表面および前記リードの外部リード部が露出
    されるように、前記シリコンチップ、ダイパッド、前記
    リードの内部リード部および前記ヒートスラグの一部を
    密封する絶縁材料とを具備し、 前記第1の表面が前記シリコンチップの下側のダイパッ
    ドの一側に取り付けられ、前記第2の表面が複数の同心
    状の溝を有し、前記各固定フィンが、前記第2の表面に
    向かって一定の角度で下向きに傾斜して、前記ヒートス
    ラグの一側に取り付けられることを特徴とする半導体集
    積回路パッケージ。
  34. 【請求項34】 前記ヒートスラグが金属製であること
    を特徴とする請求項33記載の半導体パッケージ。
  35. 【請求項35】 前記溝が、方形かつ同心状であること
    を特徴とする請求項33記載の半導体パッケージ。
  36. 【請求項36】 前記溝が、円形かつ同心状であること
    を特徴とする請求項33記載の半導体パッケージ。
  37. 【請求項37】 前記絶縁材料が、エポキシ成形コンパ
    ウンドを含むことを特徴とする請求項33記載の半導体
    パッケージ。
  38. 【請求項38】 シリコンチップとリードフレームと絶
    縁材料とを有し、前記リードフレームの中央部分の周り
    に複数のリードが形成された半導体集積回路パッケージ
    のための埋込式ヒートスラグであって、 前記シリコンチップが、前記リードフレーム内のリード
    と電気的な接続を形成することができるように前記シリ
    コンチップが固定される第1の表面と、 第2の表面であって、該第2の表面およびリードフレー
    ムの外側部分を除いて、前記シリコンチップ、前記リー
    ドフレームの一部およびヒートスラグの一部が絶縁材料
    により密封されるように、複数の同心状の溝を有する第
    2の表面と、 各々が、前記ヒートスラグの側部の周りに前記第2の表
    面に向かって一定の角度で下向きに傾斜する複数の固定
    フィンとを具備することを特徴とする埋込式ヒートスラ
    グ。
  39. 【請求項39】 前記ヒートスラグが金属製であること
    を特徴とする請求項38記載の埋込式ヒートスラグ。
  40. 【請求項40】 前記全ての溝が方形かつ同心状である
    ことを特徴とする請求項38記載の埋込式ヒートスラ
    グ。
  41. 【請求項41】 前記全ての溝が円形かつ同心状である
    ことを特徴とする請求項38記載の埋込式ヒートスラ
    グ。
  42. 【請求項42】 前記シリコンチップを前記ヒートスラ
    グの第1の表面に取り付けるためにエポキシが使用され
    ることを特徴とする請求項38記載の埋込式ヒートスラ
    グ。
  43. 【請求項43】 シリコンチップと、 その中央部分の周りに複数のリードを含み、各リードが
    内部リード部および外部リード部にさらに分割されると
    ともに該リードが前記シリコンチップに電気的に接続さ
    れたリードフレームと、 第1の表面と第2の表面と複数の固定フィンとを有する
    ヒートスラグであって、前記シリコンチップが前記第1
    の表面に取り付けられ、前記シリコンチップが前記リー
    ドに電気的に接続され、前記第2の表面が複数の同心状
    の溝を有し、前記フィンが前記第2の表面に向かって一
    定の角度で下向きに傾斜するように前記固定フィンが前
    記ヒートスラグの側部に取り付けられているヒートスラ
    グと、 前記第2の表面および前記リードの外部リード部が露出
    させられるように、前記シリコンチップ、前記リードの
    内部リード部および前記ヒートスラグの一部を密封する
    絶縁材料とを具備することを特徴とする半導体集積回路
    パッケージ。
  44. 【請求項44】 前記ヒートスラグが金属製であること
    を特徴とする請求項43記載の半導体パッケージ。
  45. 【請求項45】 前記溝が、方形かつ同心状であること
    を特徴とする請求項43記載の半導体パッケージ。
  46. 【請求項46】 前記溝が、円形かつ同心状であること
    を特徴とする請求項43記載の半導体パッケージ。
  47. 【請求項47】 前記絶縁材料が、エポキシ樹脂を含む
    ことを特徴とする請求項43記載の半導体パッケージ。
  48. 【請求項48】 前記シリコンチップを前記ヒートスラ
    グの第1の表面に取り付けるためにエポキシが使用され
    ることを特徴とする請求項43記載の半導体パッケー
    ジ。
JP5745199A 1998-11-20 1999-03-04 埋込式ヒ―トスラグ Withdrawn JP2000165073A (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
TW87119251 1998-11-20
TW87119251A TW396558B (en) 1998-11-20 1998-11-20 Built-in type heat sink

Publications (1)

Publication Number Publication Date
JP2000165073A true JP2000165073A (ja) 2000-06-16

Family

ID=21632036

Family Applications (1)

Application Number Title Priority Date Filing Date
JP5745199A Withdrawn JP2000165073A (ja) 1998-11-20 1999-03-04 埋込式ヒ―トスラグ

Country Status (2)

Country Link
JP (1) JP2000165073A (ja)
TW (1) TW396558B (ja)

Also Published As

Publication number Publication date
TW396558B (en) 2000-07-01

Similar Documents

Publication Publication Date Title
US7402906B2 (en) Enhanced die-down ball grid array and method for making the same
US7126218B1 (en) Embedded heat spreader ball grid array
US7319051B2 (en) Thermally enhanced metal capped BGA package
US6429513B1 (en) Active heat sink for cooling a semiconductor chip
US7361986B2 (en) Heat stud for stacked chip package
US7312525B2 (en) Thermally enhanced package for an integrated circuit
US20080122067A1 (en) Heat spreader for an electrical device
JPH08213536A (ja) パッケージの一面に露出した半導体ダイ取付けパッドを有するダウンセットされたリードフレームおよびその製造方法
JP2004200316A (ja) 半導体装置
US20080017977A1 (en) Heat dissipating semiconductor package and heat dissipating structure thereof
JPH11260987A (ja) ヒートスプレッドを有するリードフレーム及び同リードフレームを用いた半導体パッケージ
JPH02114658A (ja) 半導体装置
JP2007184501A (ja) 外部に露出する放熱体を上部に有する樹脂封止型半導体装置及びその製法
US6700783B1 (en) Three-dimensional stacked heat spreader assembly for electronic package and method for assembling
US6643136B2 (en) Multi-chip package with embedded cooling element
KR20080023689A (ko) 집적회로 패키지 구조 및 그것의 제조 방법
US20060252179A1 (en) Integrated circuit packaging structure and method of making the same
JPH02307251A (ja) 樹脂封止型半導体装置
US20010040300A1 (en) Semiconductor package with heat dissipation opening
JP2000165073A (ja) 埋込式ヒ―トスラグ
JP3570672B2 (ja) 半導体装置
US20030128520A1 (en) Packaging structure with heat slug
US8946871B2 (en) Thermal improvement of integrated circuit packages
JPH0917827A (ja) 半導体装置
JP2002124627A (ja) 半導体装置及びその製造方法

Legal Events

Date Code Title Description
A300 Withdrawal of application because of no request for examination

Free format text: JAPANESE INTERMEDIATE CODE: A300

Effective date: 20060509