JP2000163036A - 多画面表示回路および多画面表示回路を搭載した携帯端末機器 - Google Patents
多画面表示回路および多画面表示回路を搭載した携帯端末機器Info
- Publication number
- JP2000163036A JP2000163036A JP10340553A JP34055398A JP2000163036A JP 2000163036 A JP2000163036 A JP 2000163036A JP 10340553 A JP10340553 A JP 10340553A JP 34055398 A JP34055398 A JP 34055398A JP 2000163036 A JP2000163036 A JP 2000163036A
- Authority
- JP
- Japan
- Prior art keywords
- display
- image data
- request
- control circuit
- read
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Control Of Indicators Other Than Cathode Ray Tubes (AREA)
- Controls And Circuits For Display Device (AREA)
Abstract
(57)【要約】 （修正有）
【課題】 多画面制御の場合には、１画面制御の場合に
比べて、画像バスのデータ転送速度を数倍高くしなけれ
ばならない。その結果、装置の消費電力が高くなってし
まう。 【解決手段】 表示コントローラ１１，１２は、表示装
置２１，２２のフレーム周波数と画面サイズに応じて周
期的にメモり制御回路５に対して表示要求を行う。メモ
リ制御回路５は、上位システム６からの画像データの書
き込み要求と表示コントローラ１１からの表示要求との
調停をとりながら、また、上位システム６からの画像デ
ータの書き込み要求と表示コントローラ１２からの表示
要求との調停をとりながら、ビデオメモリ３１，３２に
対して、表示コントローラ１１，１２に画像データを出
力するように指示する。
比べて、画像バスのデータ転送速度を数倍高くしなけれ
ばならない。その結果、装置の消費電力が高くなってし
まう。 【解決手段】 表示コントローラ１１，１２は、表示装
置２１，２２のフレーム周波数と画面サイズに応じて周
期的にメモり制御回路５に対して表示要求を行う。メモ
リ制御回路５は、上位システム６からの画像データの書
き込み要求と表示コントローラ１１からの表示要求との
調停をとりながら、また、上位システム６からの画像デ
ータの書き込み要求と表示コントローラ１２からの表示
要求との調停をとりながら、ビデオメモリ３１，３２に
対して、表示コントローラ１１，１２に画像データを出
力するように指示する。
Description
【０００１】
【発明の属する技術分野】本発明は、ノート型パーソナ
ルコンピュータやＰＤＡ等の端末機器に適用可能であっ
て、動作周波数が異なる複数の表示装置を駆動すること
ができる多画面表示回路に関する。
ルコンピュータやＰＤＡ等の端末機器に適用可能であっ
て、動作周波数が異なる複数の表示装置を駆動すること
ができる多画面表示回路に関する。
【０００２】
【従来の技術】小型ノート型パーソナルコンピュータや
ＰＤＡ等の携帯端末機器には、一般に、ＬＣＤによる表
示装置が搭載されている。しかし、携帯型ゆえに、表示
装置の画面サイズも小型である。そのままでは、外出先
において携帯端末機器を用いてプレゼンテーション等を
行う際に、十分な効果を発揮し得ない。そこで、携帯端
末機器には、映像信号の外部出力端子が設けられること
が多い。外部出力端子に大画面のＣＲＴ等を接続すれ
ば、プレゼンテーション等の用途に十分使用可能にな
る。
ＰＤＡ等の携帯端末機器には、一般に、ＬＣＤによる表
示装置が搭載されている。しかし、携帯型ゆえに、表示
装置の画面サイズも小型である。そのままでは、外出先
において携帯端末機器を用いてプレゼンテーション等を
行う際に、十分な効果を発揮し得ない。そこで、携帯端
末機器には、映像信号の外部出力端子が設けられること
が多い。外部出力端子に大画面のＣＲＴ等を接続すれ
ば、プレゼンテーション等の用途に十分使用可能にな
る。
【０００３】
【発明が解決しようとする課題】そのように構成された
機器では、内蔵するＬＣＤ等と外部接続される表示装置
の２画面表示制御を行う必要がある。２画面表示制御を
行うために表示制御ブロックを全く別にして２系統設け
れば、表示制御は簡略化される。しかし、同じような回
路が２つ分設けられるので、装置のコストは上昇する。
機器では、内蔵するＬＣＤ等と外部接続される表示装置
の２画面表示制御を行う必要がある。２画面表示制御を
行うために表示制御ブロックを全く別にして２系統設け
れば、表示制御は簡略化される。しかし、同じような回
路が２つ分設けられるので、装置のコストは上昇する。
【０００４】また、ビデオメモリを一元化し、双方の表
示制御回路が時分割でビデオメモリ内のデータを読み出
すように構成される場合もある。その場合、表示制御ブ
ロックが別系統として設けられている場合に比べてコス
トは低減される。しかし、ビデオメモリ内のデータを双
方の表示制御回路がともに読み出すので、１画面制御の
場合に比べて、画像バスのデータ転送速度を数倍高くし
なければならない。その結果、装置内部のクロック周波
数を高くしなければならないので、装置の消費電力が高
くなってしまう。消費電力の増大は、携帯端末機器にお
いて大きな問題になる。
示制御回路が時分割でビデオメモリ内のデータを読み出
すように構成される場合もある。その場合、表示制御ブ
ロックが別系統として設けられている場合に比べてコス
トは低減される。しかし、ビデオメモリ内のデータを双
方の表示制御回路がともに読み出すので、１画面制御の
場合に比べて、画像バスのデータ転送速度を数倍高くし
なければならない。その結果、装置内部のクロック周波
数を高くしなければならないので、装置の消費電力が高
くなってしまう。消費電力の増大は、携帯端末機器にお
いて大きな問題になる。
【０００５】さらに、データ転送速度を上げるために、
比較的大きな容量のデータＦＩＦＯを設けなければなら
ない場合も生じ、やはり、コストアップを招く。また、
画像バスのデータ転送速度が高い割りに表示装置の走査
周波数が高くないので、表示性能はさほど高くならな
い。さらに、双方の表示制御回路がビデオメモリのデー
タを要求するので、調停のために回路は双方の読み出し
要求の調停も行わなければならず、調停制御構成が複雑
になる。
比較的大きな容量のデータＦＩＦＯを設けなければなら
ない場合も生じ、やはり、コストアップを招く。また、
画像バスのデータ転送速度が高い割りに表示装置の走査
周波数が高くないので、表示性能はさほど高くならな
い。さらに、双方の表示制御回路がビデオメモリのデー
タを要求するので、調停のために回路は双方の読み出し
要求の調停も行わなければならず、調停制御構成が複雑
になる。
【０００６】本発明は、そのような課題を解決するため
のものであって、消費電力を増大させず、表示の高機能
化を実現できる多画面表示回路を提供することを目的と
する。
のものであって、消費電力を増大させず、表示の高機能
化を実現できる多画面表示回路を提供することを目的と
する。
【０００７】
【課題を解決するための手段】本発明による多画面表示
回路または多画面表示回路を有する携帯端末機器は、接
続可能な表示装置の数に対応した数のビデオメモリと、
各ビデオメモリに周期的に読み出し要求を行い出力され
た画像データを対応する表示装置に出力する各表示コン
トローラと、各表示コントローラからの読み出し要求と
各ビデオメモリへの書き込み要求との調停を行うメモリ
制御回路とを備えたものである。
回路または多画面表示回路を有する携帯端末機器は、接
続可能な表示装置の数に対応した数のビデオメモリと、
各ビデオメモリに周期的に読み出し要求を行い出力され
た画像データを対応する表示装置に出力する各表示コン
トローラと、各表示コントローラからの読み出し要求と
各ビデオメモリへの書き込み要求との調停を行うメモリ
制御回路とを備えたものである。
【０００８】メモリ制御回路は、それぞれの読み出し要
求と書き込み要求との調停を行う。すなわち、各読み出
し要求間の調停を行うことはない。
求と書き込み要求との調停を行う。すなわち、各読み出
し要求間の調停を行うことはない。
【０００９】また、各表示コントローラは、動作周波数
の異なる表示装置に画像信号を供給する。
の異なる表示装置に画像信号を供給する。
【００１０】
【発明の実施の形態】以下、本発明の実施の形態を図面
を参照して説明する。図１は、本発明の実施の形態を示
すブロック図である。図１において、表示コントローラ
１１，１２は、表示装置２１，２２のフレーム周波数と
画面サイズに応じて周期的にメモり制御回路５に対して
表示要求を行う。メモリ制御回路５は、上位システム６
からの画像データの書き込み要求と表示コントローラ１
１，１２からの表示要求との調停をとりながら、ビデオ
メモリ３１，３２に対して、表示コントローラ１１，１
２に画像データを出力するように指示する。そして、表
示コントローラ１１は、表示装置２１の画面サイズとフ
レーム周波数とに応じた画像信号を表示装置２１に出力
する。また、表示コントローラ１２は、表示装置２２の
画面サイズとフレーム周波数とに応じた画像信号を表示
装置２２に出力する。
を参照して説明する。図１は、本発明の実施の形態を示
すブロック図である。図１において、表示コントローラ
１１，１２は、表示装置２１，２２のフレーム周波数と
画面サイズに応じて周期的にメモり制御回路５に対して
表示要求を行う。メモリ制御回路５は、上位システム６
からの画像データの書き込み要求と表示コントローラ１
１，１２からの表示要求との調停をとりながら、ビデオ
メモリ３１，３２に対して、表示コントローラ１１，１
２に画像データを出力するように指示する。そして、表
示コントローラ１１は、表示装置２１の画面サイズとフ
レーム周波数とに応じた画像信号を表示装置２１に出力
する。また、表示コントローラ１２は、表示装置２２の
画面サイズとフレーム周波数とに応じた画像信号を表示
装置２２に出力する。
【００１１】なお、携帯端末機器の場合には、上位シス
テムは、例えば、オペレーティングシステムにおける画
像出力ソフトウェアである。また、表示装置２１が携帯
端末機器に搭載されているＬＣＤである場合には、表示
コントローラ１１は、表示データをＬＣＤ用のディジタ
ルデータに変換する機能を含む。表示コントローラ１２
は、例えば、アナログＲＧＢ信号を携帯端末機器に設け
られている外部出力端子（コネクタ）に出力する。その
場合、表示コントローラ１１は、例えばフレーム周波数
１１０Ｈｚを扱い、表示コントローラ１２は、例えばフ
レーム周波数６０Ｈｚを扱う。
テムは、例えば、オペレーティングシステムにおける画
像出力ソフトウェアである。また、表示装置２１が携帯
端末機器に搭載されているＬＣＤである場合には、表示
コントローラ１１は、表示データをＬＣＤ用のディジタ
ルデータに変換する機能を含む。表示コントローラ１２
は、例えば、アナログＲＧＢ信号を携帯端末機器に設け
られている外部出力端子（コネクタ）に出力する。その
場合、表示コントローラ１１は、例えばフレーム周波数
１１０Ｈｚを扱い、表示コントローラ１２は、例えばフ
レーム周波数６０Ｈｚを扱う。
【００１２】次に、動作について説明する。表示装置２
１が携帯端末機器に搭載されているＬＣＤである場合に
は、その画面サイズは小さい。また、表示コントローラ
１２によって表示制御される表示装置２２が外部接続装
置である場合には、一般に、画面サイズは表示装置２１
の画面サイズよりも大きい。その場合、表示コントロー
ラ１１が扱うフレーム周波数は、表示コントローラ１２
が扱うフレーム周波数と異なる。よって、表示コントロ
ーラ１１，１２からの表示要求は、図２に示すように同
期しない。
１が携帯端末機器に搭載されているＬＣＤである場合に
は、その画面サイズは小さい。また、表示コントローラ
１２によって表示制御される表示装置２２が外部接続装
置である場合には、一般に、画面サイズは表示装置２１
の画面サイズよりも大きい。その場合、表示コントロー
ラ１１が扱うフレーム周波数は、表示コントローラ１２
が扱うフレーム周波数と異なる。よって、表示コントロ
ーラ１１，１２からの表示要求は、図２に示すように同
期しない。
【００１３】すると、例えば、１つのビデオメモリが設
けられ複数の表示コントローラがビデオメモリから画像
データの供給を受ける場合には、メモリ制御回路は、２
つの表示要求と書き込み要求との調停を行わなければな
らない。それらは非同期に発生するので、調停処理は容
易でなく、一方の表示コントローラが表示要求を出して
から次に表示要求を出すまでに、ビデオメモリから画像
データが供給されないおそれもある。
けられ複数の表示コントローラがビデオメモリから画像
データの供給を受ける場合には、メモリ制御回路は、２
つの表示要求と書き込み要求との調停を行わなければな
らない。それらは非同期に発生するので、調停処理は容
易でなく、一方の表示コントローラが表示要求を出して
から次に表示要求を出すまでに、ビデオメモリから画像
データが供給されないおそれもある。
【００１４】図３は、メモリ制御回路５の構成を示すブ
ロック図である。図２において、調停回路５１は、上位
システム６から書き込み要求を受けると、ビデオメモリ
３１，３２からデータ読み出し中でなければ、書き込み
制御回路５２の動作を許可する。書き込み制御回路５２
は、書き込みアドレスとともに上位システム６からの画
像データをビデオメモリ３１，３２に出力する。
ロック図である。図２において、調停回路５１は、上位
システム６から書き込み要求を受けると、ビデオメモリ
３１，３２からデータ読み出し中でなければ、書き込み
制御回路５２の動作を許可する。書き込み制御回路５２
は、書き込みアドレスとともに上位システム６からの画
像データをビデオメモリ３１，３２に出力する。
【００１５】調停回路５１は、表示コントローラ１１か
ら表示要求を受けると、ビデオメモリ３１に対してデー
タ書き込み中でなければ、読み出し制御回路５３の動作
を許可する。読み出し制御回路５３は、ビデオメモリ３
１に読み出しアドレスを与えてビデオメモリ３１から表
示コントローラ１１に画像データを出力させる。また、
調停回路５１は、表示コントローラ１２から表示要求を
受けると、ビデオメモリ３２に対してデータ書き込み中
でなければ、読み出し制御回路５４の動作を許可する。
読み出し制御回路５４は、ビデオメモリ３２に読み出し
アドレスを与えてビデオメモリ３２から表示コントロー
ラ１２に画像データを出力させる。
ら表示要求を受けると、ビデオメモリ３１に対してデー
タ書き込み中でなければ、読み出し制御回路５３の動作
を許可する。読み出し制御回路５３は、ビデオメモリ３
１に読み出しアドレスを与えてビデオメモリ３１から表
示コントローラ１１に画像データを出力させる。また、
調停回路５１は、表示コントローラ１２から表示要求を
受けると、ビデオメモリ３２に対してデータ書き込み中
でなければ、読み出し制御回路５４の動作を許可する。
読み出し制御回路５４は、ビデオメモリ３２に読み出し
アドレスを与えてビデオメモリ３２から表示コントロー
ラ１２に画像データを出力させる。
【００１６】なお、説明を簡単にするために、調停回路
５１、書き込み制御回路５２および読み出し制御回路５
３，５４は、メモリ制御回路５に含まれるものとした
が、書き込み制御回路５２が上位システム６側に含ま
れ、読み出し制御回路５３，５４は、表示コントローラ
１１，１２側に含まれる構成であってもよい。
５１、書き込み制御回路５２および読み出し制御回路５
３，５４は、メモリ制御回路５に含まれるものとした
が、書き込み制御回路５２が上位システム６側に含ま
れ、読み出し制御回路５３，５４は、表示コントローラ
１１，１２側に含まれる構成であってもよい。
【００１７】表示コントローラ１１は、表示装置２１が
ＬＣＤである場合には、入力された画像データをＬＣＤ
用のディジタルデータに変換し、ＬＣＤを駆動する。ま
た、表示コントローラ１２は、例えば、入力された画像
データをアナログＲＧＢ信号に変換して外部出力端子に
供給する。
ＬＣＤである場合には、入力された画像データをＬＣＤ
用のディジタルデータに変換し、ＬＣＤを駆動する。ま
た、表示コントローラ１２は、例えば、入力された画像
データをアナログＲＧＢ信号に変換して外部出力端子に
供給する。
【００１８】上述したように、調停回路５１は、表示コ
ントローラ１１からの表示要求と上位システムからの書
き込み要求との調停制御を行う。また、表示コントロー
ラ１２からの表示要求と上位システムからの書き込み要
求との調停制御を行う。すると、一つのビデオメモリが
設けられた従来の表示制御回路の場合に比べて、調停対
象が減るので、調停は容易である。従来の場合には、非
同期の２つの表示要求と書き込み要求との３つを調停対
象としなければならず、調停が困難である場合も生ずる
おそれがあった。
ントローラ１１からの表示要求と上位システムからの書
き込み要求との調停制御を行う。また、表示コントロー
ラ１２からの表示要求と上位システムからの書き込み要
求との調停制御を行う。すると、一つのビデオメモリが
設けられた従来の表示制御回路の場合に比べて、調停対
象が減るので、調停は容易である。従来の場合には、非
同期の２つの表示要求と書き込み要求との３つを調停対
象としなければならず、調停が困難である場合も生ずる
おそれがあった。
【００１９】また、各ビデオメモリ３１，３２のデータ
出力先はそれぞれ一つである。つまり、ビデオメモリ３
１，３２の画像データ出力バスを、それぞれ専用とする
ことができる。すると、一つのビデオメモリが設けられ
た従来の表示制御回路の場合に比べて、読み出し／書き
込み用のクロック信号の周波数を下げることができ、消
費電力を低減することができる。さらに、一つのビデオ
メモリが設けられた従来の表示制御回路の場合と比較す
ると、読み出し／書き込み用のクロック信号の周波数が
同じであるならば、この実施の形態の方が、表示要求の
周期を短くすることができる。すなわち、この実施の形
態では、より高いフレーム周波数まで対応することがで
き、性能向上を図ることができる。
出力先はそれぞれ一つである。つまり、ビデオメモリ３
１，３２の画像データ出力バスを、それぞれ専用とする
ことができる。すると、一つのビデオメモリが設けられ
た従来の表示制御回路の場合に比べて、読み出し／書き
込み用のクロック信号の周波数を下げることができ、消
費電力を低減することができる。さらに、一つのビデオ
メモリが設けられた従来の表示制御回路の場合と比較す
ると、読み出し／書き込み用のクロック信号の周波数が
同じであるならば、この実施の形態の方が、表示要求の
周期を短くすることができる。すなわち、この実施の形
態では、より高いフレーム周波数まで対応することがで
き、性能向上を図ることができる。
【００２０】以上のように、この実施の形態によれば、
表示回路を低消費電力化でき、また、高性能化を図るこ
ともできる。なお、この実施の形態では、多画面表示回
路が携帯端末機器に適用された場合を例示し、表示コン
トローラ１１は装置内蔵ＬＣＤを制御し、表示コントロ
ーラ１２は外部接続表示装置を制御する場合を示した
が、本発明は、そのような形態に適用される場合に限ら
れることはない。動作周波数が異なる２つの表示装置を
制御するものであれば、他の形態の装置にも適用でき
る。
表示回路を低消費電力化でき、また、高性能化を図るこ
ともできる。なお、この実施の形態では、多画面表示回
路が携帯端末機器に適用された場合を例示し、表示コン
トローラ１１は装置内蔵ＬＣＤを制御し、表示コントロ
ーラ１２は外部接続表示装置を制御する場合を示した
が、本発明は、そのような形態に適用される場合に限ら
れることはない。動作周波数が異なる２つの表示装置を
制御するものであれば、他の形態の装置にも適用でき
る。
【００２１】図４は、本発明の他の実施の形態を示すブ
ロック図である。図４に示すように、この実施の形態で
は、ｎ（ｎ＞２）個の表示装置２１，２２，・・・，２
ｎを表示可能である場合に、それぞれの表示装置２１，
２２，・・・，２ｎに対応したｎ個のビデオメモリ３
１，３１，・・・，３ｎとｎ個の表示コントローラ１
１，１２，・・・，１ｎが設けられる。そして、１個の
メモリ制御回路５が、各表示コントローラ１１，１２，
・・・，１ｎからのそれぞれの表示要求と上位システム
６からの書き込み要求との調停を行う。
ロック図である。図４に示すように、この実施の形態で
は、ｎ（ｎ＞２）個の表示装置２１，２２，・・・，２
ｎを表示可能である場合に、それぞれの表示装置２１，
２２，・・・，２ｎに対応したｎ個のビデオメモリ３
１，３１，・・・，３ｎとｎ個の表示コントローラ１
１，１２，・・・，１ｎが設けられる。そして、１個の
メモリ制御回路５が、各表示コントローラ１１，１２，
・・・，１ｎからのそれぞれの表示要求と上位システム
６からの書き込み要求との調停を行う。
【００２２】この場合も、メモリ制御回路５は、１つの
表示要求と書き込み要求とを、それぞれの調停対象とす
ればよい。よって、クロック周波数を上げることなくｎ
個の表示装置２１，２２，・・・，２ｎの表示制御を行
うことができる。よって、消費電力を上昇させずに済
む。
表示要求と書き込み要求とを、それぞれの調停対象とす
ればよい。よって、クロック周波数を上げることなくｎ
個の表示装置２１，２２，・・・，２ｎの表示制御を行
うことができる。よって、消費電力を上昇させずに済
む。
【００２３】また、各ビデオメモリとして用いられる大
容量メモリ、各表示コントローラおよびメモリ制御回路
を１チップのＬＳＩで実現すれば、複数画面表示時に、
低コスト化および低消費電力化を図れるとともに、基板
の省スペース化を図ることもでき、携帯端末機器により
適した多画面表示回路を実現することができる。
容量メモリ、各表示コントローラおよびメモリ制御回路
を１チップのＬＳＩで実現すれば、複数画面表示時に、
低コスト化および低消費電力化を図れるとともに、基板
の省スペース化を図ることもでき、携帯端末機器により
適した多画面表示回路を実現することができる。
【００２４】
【発明の効果】以上のように、本発明によれば、多画面
表示回路または多画面表示回路を有する携帯端末機器
を、接続可能な表示装置の数に対応した数のビデオメモ
リと、各ビデオメモリに周期的に読み出し要求を行い出
力された画像データを対応する表示装置に出力する各表
示コントローラと、各表示コントローラからの読み出し
要求と各ビデオメモリへの書き込み要求との調停を行う
メモリ制御回路とを備えた構成にしたので、画像バスの
データ転送速度を上げることなく複数の表示装置に対す
る描画制御を行うことができる。よって、クロック周波
数を上げずに済むので、消費電力を低減することができ
る。
表示回路または多画面表示回路を有する携帯端末機器
を、接続可能な表示装置の数に対応した数のビデオメモ
リと、各ビデオメモリに周期的に読み出し要求を行い出
力された画像データを対応する表示装置に出力する各表
示コントローラと、各表示コントローラからの読み出し
要求と各ビデオメモリへの書き込み要求との調停を行う
メモリ制御回路とを備えた構成にしたので、画像バスの
データ転送速度を上げることなく複数の表示装置に対す
る描画制御を行うことができる。よって、クロック周波
数を上げずに済むので、消費電力を低減することができ
る。
【００２５】また、メモリ制御回路が、それぞれの読み
出し要求と書き込み要求との調停を行うので、読み出し
要求間の調停を行わなくてもよく、制御対象の表示装置
が増えても調整制御は容易である。
出し要求と書き込み要求との調停を行うので、読み出し
要求間の調停を行わなくてもよく、制御対象の表示装置
が増えても調整制御は容易である。
【００２６】そして、各表示コントローラが、動作周波
数の異なる表示装置に画像信号を供給するような場合で
も、従来は調停が難しかったのに対して、容易に読み出
し要求と書き込み要求の調停を行うことができる。
数の異なる表示装置に画像信号を供給するような場合で
も、従来は調停が難しかったのに対して、容易に読み出
し要求と書き込み要求の調停を行うことができる。
【図１】 本発明の実施の形態を示すブロック図であ
る。
る。
【図２】 各表示要求信号の一例を示すタイミング図で
ある。
ある。
【図３】 メモリ制御回路の一構成例を示すブロック図
である。
である。
【図４】 本発明の他の実施の形態を示すブロック図で
ある。
ある。
１１，１２ 表示コントローラ ２１，２２ 表示装置 ３１，３２ ビデオメモリ ５ メモリ制御回路 ６ 上位システム ５１ 調停回路
─────────────────────────────────────────────────────
【手続補正書】
【提出日】平成１１年１１月１６日（１９９９．１１．
１６）
１６）
【手続補正１】
【補正対象書類名】明細書
【補正対象項目名】特許請求の範囲
【補正方法】変更
【補正内容】
【特許請求の範囲】
Claims (6)
- 【請求項１】 画像データが格納されるビデオメモリか
ら周期的に画像データを読み出して複数の表示装置に画
像信号として供給するように構成された多画面表示回路
において、 接続可能な表示装置の数に対応した数のビデオメモリ
と、 前記各ビデオメモリに周期的に読み出し要求を行い、出
力された画像データを対応する表示装置に出力する各表
示コントローラと、 前記各表示コントローラからの読み出し要求と前記各ビ
デオメモリへの書き込み要求との調停を行うメモリ制御
回路とを備えたことを特徴とする多画面表示回路。 - 【請求項２】 メモリ制御回路は、それぞれの読み出し
要求と書き込み要求との調停を行う請求項１記載の多画
面表示回路。 - 【請求項３】 各表示コントローラは、動作周波数の異
なる表示装置に画像信号を供給する請求項１または請求
項２記載の多画面表示回路。 - 【請求項４】 画像データが格納されるビデオメモリか
ら周期的に画像データを読み出して複数の表示装置に画
像信号として供給するように構成された多画面表示回路
を有する携帯端末機器において、 前記多画面表示回路は、 接続可能な表示装置の数に対応した数のビデオメモリ
と、 前記各ビデオメモリに周期的に読み出し要求を行い、出
力された画像データを対応する表示装置に出力する各表
示コントローラと、 前記各表示コントローラからの読み出し要求と前記各ビ
デオメモリへの書き込み要求との調停を行うメモリ制御
回路とを備えたことを特徴とする携帯端末機器。 - 【請求項５】 メモリ制御回路は、それぞれの読み出し
要求と書き込み要求との調停を行う請求項４記載の携帯
端末機器。 - 【請求項６】 各表示コントローラは、動作周波数の異
なる表示装置に画像信号を供給する請求項４または請求
項５記載の携帯端末機器。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP10340553A JP3033747B1 (ja) | 1998-11-30 | 1998-11-30 | 多画面表示回路および多画面表示回路を搭載した携帯端末機器 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP10340553A JP3033747B1 (ja) | 1998-11-30 | 1998-11-30 | 多画面表示回路および多画面表示回路を搭載した携帯端末機器 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP3033747B1 JP3033747B1 (ja) | 2000-04-17 |
| JP2000163036A true JP2000163036A (ja) | 2000-06-16 |
Family
ID=18338102
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP10340553A Expired - Fee Related JP3033747B1 (ja) | 1998-11-30 | 1998-11-30 | 多画面表示回路および多画面表示回路を搭載した携帯端末機器 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3033747B1 (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN100403396C (zh) * | 2004-10-08 | 2008-07-16 | 统宝光电股份有限公司 | 驱动电路与使用其之多面板显示装置及电子元件 |
| JP2011095566A (ja) * | 2009-10-30 | 2011-05-12 | Yamaha Corp | 画像プロセッサの制御方法およびプログラム |
| US10096303B2 (en) | 2014-08-25 | 2018-10-09 | Samsung Electronics Co., Ltd. | Host and multi-display system including the same |
-
1998
- 1998-11-30 JP JP10340553A patent/JP3033747B1/ja not_active Expired - Fee Related
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN100403396C (zh) * | 2004-10-08 | 2008-07-16 | 统宝光电股份有限公司 | 驱动电路与使用其之多面板显示装置及电子元件 |
| JP2011095566A (ja) * | 2009-10-30 | 2011-05-12 | Yamaha Corp | 画像プロセッサの制御方法およびプログラム |
| US10096303B2 (en) | 2014-08-25 | 2018-10-09 | Samsung Electronics Co., Ltd. | Host and multi-display system including the same |
Also Published As
| Publication number | Publication date |
|---|---|
| JP3033747B1 (ja) | 2000-04-17 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR101713177B1 (ko) | 가상 디스플레이들에 대한 시스템 및 방법 | |
| US7567092B2 (en) | Liquid crystal display driver including test pattern generating circuit | |
| US20060145941A1 (en) | Display system and host device for outputing image signal and method therefor | |
| JPH1091135A (ja) | グラフィックスイメージの非同期表示のための方法および装置 | |
| EP0918278B1 (en) | Circuit for simultaneous driving of liquid crystal display panel and television | |
| JP3720897B2 (ja) | 動画表示方法およびコンピュータシステム | |
| JP3835459B2 (ja) | データ転送制御装置及び電子機器 | |
| US20060236012A1 (en) | Memory controller, image processing controller, and electronic instrument | |
| US9489883B2 (en) | Electronic apparatus and method of displaying image thereof | |
| TW201523558A (zh) | 顯示驅動器積體電路（ｉｃ）、其操作方法以及包含上述的裝置 | |
| US20060140036A1 (en) | Memory controller, display controller, and memory control method | |
| JP3033747B1 (ja) | 多画面表示回路および多画面表示回路を搭載した携帯端末機器 | |
| JPH0934411A (ja) | 画像表示装置および液晶表示コントローラ | |
| JP2002221952A (ja) | 画像データ伝送方法並びに該伝送方法を用いた画像表示システム及び表示装置 | |
| JP5125205B2 (ja) | データ信号処理装置、画像処理装置、画像出力装置、および、データ信号処理方法 | |
| JP2005122119A (ja) | Ｍｐｕとビデオコーデックとで構成されるシステムにおけるビデオインタフェース装置 | |
| JP3265791B2 (ja) | Ｏｈｐ用表示装置 | |
| KR20070005875A (ko) | 인터페이스 유닛 및 그 인터페이스 전송 방법 | |
| US20060017652A1 (en) | Control apparatus of display device, control method and electronic apparatus | |
| JP3124166B2 (ja) | Ｖｒａｍの表示アドレス演算回路 | |
| JP2002040998A (ja) | Ｌｃｄ表示制御回路 | |
| JPH11212521A (ja) | 画像表示システム及び画像表示方法 | |
| JPH06102840A (ja) | 画像表示制御装置 | |
| CN113724649A (zh) | 显示驱动器ic和包括显示驱动器ic的显示装置 | |
| JP2011133605A (ja) | 画像処理装置及び画像処理方法並びに電子機器 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080218 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090218 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100218 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100218 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110218 Year of fee payment: 11 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120218 Year of fee payment: 12 |
|
| LAPS | Cancellation because of no payment of annual fees |