JP2000155698A - コンピュ―タのフォ―ルト・トレラント方式 - Google Patents
コンピュ―タのフォ―ルト・トレラント方式Info
- Publication number
- JP2000155698A JP2000155698A JP2000014530A JP2000014530A JP2000155698A JP 2000155698 A JP2000155698 A JP 2000155698A JP 2000014530 A JP2000014530 A JP 2000014530A JP 2000014530 A JP2000014530 A JP 2000014530A JP 2000155698 A JP2000155698 A JP 2000155698A
- Authority
- JP
- Japan
- Prior art keywords
- central processing
- processing unit
- task
- processing
- result
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Hardware Redundancy (AREA)
- Multi Processors (AREA)
Abstract
(57)【要約】
【課題】小規模な中央処理装置部数で、同時に二つ以上
のタスク処理を実行するマルチタスク処理コンピュータ
を無停止で運転させるフォールト・トレラント方式を実
現する。 【解決手段】１つのタスク処理に対して２つの現用の中
央処理部１，２を使用し、その他に１個の予備の中央処
理部５を有し、現用の中央処理部１，２によるタスク処
理結果をＣＭＰ１２，２２で比較して不一致となった場
合のみ、予備の中央処理部５で同じタスク処理を実行し
て、ＣＰＵ５１による処理結果と一致した現用のＣＰＵ
１１またはＣＰＵ２１の処理結果をＧＡＴ１３またはＧ
ＡＴ１４を開いて出力する。
のタスク処理を実行するマルチタスク処理コンピュータ
を無停止で運転させるフォールト・トレラント方式を実
現する。 【解決手段】１つのタスク処理に対して２つの現用の中
央処理部１，２を使用し、その他に１個の予備の中央処
理部５を有し、現用の中央処理部１，２によるタスク処
理結果をＣＭＰ１２，２２で比較して不一致となった場
合のみ、予備の中央処理部５で同じタスク処理を実行し
て、ＣＰＵ５１による処理結果と一致した現用のＣＰＵ
１１またはＣＰＵ２１の処理結果をＧＡＴ１３またはＧ
ＡＴ１４を開いて出力する。
Description
【０００１】
【発明が属する技術分野】本発明はコンピュータのフォ
ールト・トレラント方式に関する。
ールト・トレラント方式に関する。
【０００２】
【従来の技術】図３は従来のコンピュータのフォールト
・トレラント方式の第１の例を示すシステムブロック図
である。
・トレラント方式の第１の例を示すシステムブロック図
である。
【０００３】図３を参照すると、この従来例のシステム
では、中央処理装置（ＣＰＵ）１０１，１０２および１
０３と比較回路（ＣＭＰ）１０４とにより密結合な中央
処理部１００を構成している。
では、中央処理装置（ＣＰＵ）１０１，１０２および１
０３と比較回路（ＣＭＰ）１０４とにより密結合な中央
処理部１００を構成している。
【０００４】そして、１つのタスク処理をＣＰＵ１０
１，１０２および１０３が同期して実行しており、それ
ぞれＣＰＵ１０１，１０２および１０３の処理結果出力
はＣＭＰ１０４によって多数決論理により比較され、最
終的に一番多い処理結果を出力する。
１，１０２および１０３が同期して実行しており、それ
ぞれＣＰＵ１０１，１０２および１０３の処理結果出力
はＣＭＰ１０４によって多数決論理により比較され、最
終的に一番多い処理結果を出力する。
【０００５】この第１の従来例の方式では、例えばＣＰ
Ｕ１０１が障害となったとき、ＣＰＵ１０１はＣＰＵ１
０２，１０３とは異なる値を出力するので、ＣＭＰ１０
４はこの異なる値を比較して多数の方のＣＰＵ１０２お
よびＣＰＵ１０３の処理結果を優先して出力する。
Ｕ１０１が障害となったとき、ＣＰＵ１０１はＣＰＵ１
０２，１０３とは異なる値を出力するので、ＣＭＰ１０
４はこの異なる値を比較して多数の方のＣＰＵ１０２お
よびＣＰＵ１０３の処理結果を優先して出力する。
【０００６】したがって、ＣＰＵ１０１の処理結果は無
視される。このようにしてＣＰＵ１０１が障害の間もシ
ステムの正常動作を維持している。
視される。このようにしてＣＰＵ１０１が障害の間もシ
ステムの正常動作を維持している。
【０００７】また、第２の従来例として、例えば特開平
４−８５０２８号公報に所載の「コンピュータのフオー
ルト・トレラント方式」がある。図４は第２の従来例の
システムブロック図である。
４−８５０２８号公報に所載の「コンピュータのフオー
ルト・トレラント方式」がある。図４は第２の従来例の
システムブロック図である。
【０００８】図４を参照すると、このシステムは、バス
４１７と接続されたゲート回路（ＧＡＴ）４１８，４１
９，４２０と、相互に同期して同一処理を行いＧＡＴ４
１８，４１９，４２０にそれぞれ処理結果を出力する中
央処理装置（ＣＰＵ）４１１，４１２，４１３と、ＣＰ
Ｕ４１１とＣＰＵ４１２との各出力，ＣＰＵ４１２とＣ
ＰＵ４１３との各出力，ＣＰＵ４１３とＣＰＵ４１１と
の各出力をそれぞれ比較する第１，第２，第３の比較回
路（ＣＭＰ）４１４，４１５，４１６とを備えている。
４１７と接続されたゲート回路（ＧＡＴ）４１８，４１
９，４２０と、相互に同期して同一処理を行いＧＡＴ４
１８，４１９，４２０にそれぞれ処理結果を出力する中
央処理装置（ＣＰＵ）４１１，４１２，４１３と、ＣＰ
Ｕ４１１とＣＰＵ４１２との各出力，ＣＰＵ４１２とＣ
ＰＵ４１３との各出力，ＣＰＵ４１３とＣＰＵ４１１と
の各出力をそれぞれ比較する第１，第２，第３の比較回
路（ＣＭＰ）４１４，４１５，４１６とを備えている。
【０００９】この場合、各ＣＰＵ４１１，４１２，４１
３が正常であれば、ＣＰＵ４１１，４１２，４１３の各
出力が同一状態として、かつ、同期して出力バス４１７
へ送出され、相互に干渉することなくデータ処理が行わ
れる。
３が正常であれば、ＣＰＵ４１１，４１２，４１３の各
出力が同一状態として、かつ、同期して出力バス４１７
へ送出され、相互に干渉することなくデータ処理が行わ
れる。
【００１０】これに対し、例えば、ＣＰＵ４１１に異常
が生じると、ＣＭＰ４１４とＣＭＰ４１６とが不一致出
力を生じ、これにより、ＧＡＴ４１８とＧＡＴ４２０と
がオフするため、ＣＰＵ４１１とＣＰＵ４１３との出力
は阻止され正常なＣＰＵ４１２，４１３中の１台、即
ち、ＣＰＵ４１２の出力のみが出力バス４１７へ送出さ
れる。
が生じると、ＣＭＰ４１４とＣＭＰ４１６とが不一致出
力を生じ、これにより、ＧＡＴ４１８とＧＡＴ４２０と
がオフするため、ＣＰＵ４１１とＣＰＵ４１３との出力
は阻止され正常なＣＰＵ４１２，４１３中の１台、即
ち、ＣＰＵ４１２の出力のみが出力バス４１７へ送出さ
れる。
【００１１】
【発明が解決しようとする課題】この従来のコンピュー
タのフォールト・トレラント方式は、密結合な３つのＣ
ＰＵで１つの中央処理部を構成しているので、１つのタ
スク処理を実行するのに常に３つのＣＰＵが必要とな
る。
タのフォールト・トレラント方式は、密結合な３つのＣ
ＰＵで１つの中央処理部を構成しているので、１つのタ
スク処理を実行するのに常に３つのＣＰＵが必要とな
る。
【００１２】このため、同時に２つ以上のタスク処理を
実行するマルチタスク処理では、タスク数が増えるほど
ハードウェア構成が物理的に大規模になってしまうとい
う問題点があった。
実行するマルチタスク処理では、タスク数が増えるほど
ハードウェア構成が物理的に大規模になってしまうとい
う問題点があった。
【００１３】本発明の目的は、１つのタスク処理に対し
て２つの現用の中央処理部を使用し、その他に１個の予
備の中央処理部を有し、２つの現用の中央処理部の処理
結果が不一致になったときは、予備の中央処理部を使用
して再度処理を実行してタスク処理を引き継ぐことによ
り、フォールト・トレラント動作を可能にしたコンピュ
ータのフォールト・トレラント方式を提供することにあ
る。
て２つの現用の中央処理部を使用し、その他に１個の予
備の中央処理部を有し、２つの現用の中央処理部の処理
結果が不一致になったときは、予備の中央処理部を使用
して再度処理を実行してタスク処理を引き継ぐことによ
り、フォールト・トレラント動作を可能にしたコンピュ
ータのフォールト・トレラント方式を提供することにあ
る。
【００１４】
【課題を解決するための手段】本発明によれば、同時に
二つ以上のタスク処理を実行するマルチタスク処理コン
ピュータを障害の有無にかかわらず無停止運転させるフ
ォールト・トレラント方式であって、第一及び第二の中
央処理部から構成されて同時タスク処理を行うタスク数
に対応した複数組の現用中央処理部と、一個の予備中央
処理部とを備え、各組の第一及び第二の中央処理部は一
つのタスク処理を同期して並列に実行し、第一及び第二
の中央処理部の出力結果が一致した場合のみ処理結果を
出力し、第一及び第二の中央処理部の出力結果が不一致
の場合は、前記の予備中央処理部を起動して出力結果が
不一致であった組の現用中央処理部が実行したタスク処
理を実行し、この予備中央処理部のタスク処理結果と一
致する第一及び第二の中央処理部のいずれかの処理結果
を出力することを特徴とするコンピュータのフォールト
・トレラント方式が得られる。
二つ以上のタスク処理を実行するマルチタスク処理コン
ピュータを障害の有無にかかわらず無停止運転させるフ
ォールト・トレラント方式であって、第一及び第二の中
央処理部から構成されて同時タスク処理を行うタスク数
に対応した複数組の現用中央処理部と、一個の予備中央
処理部とを備え、各組の第一及び第二の中央処理部は一
つのタスク処理を同期して並列に実行し、第一及び第二
の中央処理部の出力結果が一致した場合のみ処理結果を
出力し、第一及び第二の中央処理部の出力結果が不一致
の場合は、前記の予備中央処理部を起動して出力結果が
不一致であった組の現用中央処理部が実行したタスク処
理を実行し、この予備中央処理部のタスク処理結果と一
致する第一及び第二の中央処理部のいずれかの処理結果
を出力することを特徴とするコンピュータのフォールト
・トレラント方式が得られる。
【００１５】また、同時に二つ以上のタスク処理を実行
するマルチタスク処理コンピュータを障害の有無にかか
わらず無停止運転させるフォールト・トレラント方式で
あって、同時タスク処理を行うタスク数に対応して設置
され、各組が各タスク処理を同期して並列に実行する二
つの中央処理装置と、当該中央処理装置のそれぞれに対
応して設置されて相手側の中央処理装置と一致した処理
結果が得られたときにのみ処理結果を出力する比較手段
を備えた、複数組の現用中央処理部と、前記の現用中央
処理部のいずれかにおいて処理結果の不一致があった場
合に起動され、処理結果の不一致が発生した現用中央処
理部が実行したタスク処理を実行し、当該処理結果を処
理結果の不一致が発生した現用中央処理部の前記比較手
段に出力する予備の中央処理装置を有し、前記の比較手
段は、予備の中央処理装置の処理結果を受信し、対応す
る自中央処理装置の処理結果と一致するときに処理結果
を出力することを特徴とするコンピュータのフォールト
・トレラント方式が得られる。
するマルチタスク処理コンピュータを障害の有無にかか
わらず無停止運転させるフォールト・トレラント方式で
あって、同時タスク処理を行うタスク数に対応して設置
され、各組が各タスク処理を同期して並列に実行する二
つの中央処理装置と、当該中央処理装置のそれぞれに対
応して設置されて相手側の中央処理装置と一致した処理
結果が得られたときにのみ処理結果を出力する比較手段
を備えた、複数組の現用中央処理部と、前記の現用中央
処理部のいずれかにおいて処理結果の不一致があった場
合に起動され、処理結果の不一致が発生した現用中央処
理部が実行したタスク処理を実行し、当該処理結果を処
理結果の不一致が発生した現用中央処理部の前記比較手
段に出力する予備の中央処理装置を有し、前記の比較手
段は、予備の中央処理装置の処理結果を受信し、対応す
る自中央処理装置の処理結果と一致するときに処理結果
を出力することを特徴とするコンピュータのフォールト
・トレラント方式が得られる。
【００１６】
【発明の実施の形態】次に、本発明について図面を参照
して説明する。
して説明する。
【００１７】図１は本発明のコンピュータのフォールト
・トレラント方式の第１の実施例を示すシステムブロッ
ク図で、シングルタスク処理を実行する例を示してい
る。
・トレラント方式の第１の実施例を示すシステムブロッ
ク図で、シングルタスク処理を実行する例を示してい
る。
【００１８】図１を参照すると、本実施例のコンピュー
タシステムは、２重化バス６に接続された中央処理部１
と中央処理部２とで構成された１組の現用の中央処理部
と１個の予備の中央処理部５とを備え、各中央処理部、
例えば中央処理部１は２重化バス６とインタフェースす
るバス・コントロール部（ＢＳＣ）１０と、ＢＳＣ１０
を通して送られたタスクの処理を中央処理部２と同期し
て並列に実行する中央処理装置（ＣＰＵ）１１と、ＣＰ
Ｕ１１の処理結果と中央処理部２のＣＰＵ２１の処理結
果とを比較する比較回路（ＣＭＰ）１２と、ＣＭＰ１２
の比較結果によりＣＰＵ１１の出力のゲート制御を行う
ゲート回路（ＧＡＴ）１３とを備える疎結合な中央処理
部である。
タシステムは、２重化バス６に接続された中央処理部１
と中央処理部２とで構成された１組の現用の中央処理部
と１個の予備の中央処理部５とを備え、各中央処理部、
例えば中央処理部１は２重化バス６とインタフェースす
るバス・コントロール部（ＢＳＣ）１０と、ＢＳＣ１０
を通して送られたタスクの処理を中央処理部２と同期し
て並列に実行する中央処理装置（ＣＰＵ）１１と、ＣＰ
Ｕ１１の処理結果と中央処理部２のＣＰＵ２１の処理結
果とを比較する比較回路（ＣＭＰ）１２と、ＣＭＰ１２
の比較結果によりＣＰＵ１１の出力のゲート制御を行う
ゲート回路（ＧＡＴ）１３とを備える疎結合な中央処理
部である。
【００１９】同様に、中央処理部２および予備の中央処
理部５はそれぞれＢＳＣ２０およびＢＳＣ５０と、ＣＰ
Ｕ２１およびＣＰＵ５１と、ＣＭＰ２２およびＣＭＰ５
２と、ＧＡＴ２３およびＧＡＴ５３とを備えている。
理部５はそれぞれＢＳＣ２０およびＢＳＣ５０と、ＣＰ
Ｕ２１およびＣＰＵ５１と、ＣＭＰ２２およびＣＭＰ５
２と、ＧＡＴ２３およびＧＡＴ５３とを備えている。
【００２０】なお、現用の中央処理部を構成する中央処
理部１および中央処理部２のＣＭＰ１２およびＣＭＰ２
２はそれぞれ自ＣＰＵ１１およびＣＰＵ２１の処理結果
と他ＣＰＵ２１およびＣＰＵ１１の処理結果とを比較
し、不一致結果を得たときは各ＧＡＴ１３およびＧＡＴ
２３を閉じる制御を行う。
理部１および中央処理部２のＣＭＰ１２およびＣＭＰ２
２はそれぞれ自ＣＰＵ１１およびＣＰＵ２１の処理結果
と他ＣＰＵ２１およびＣＰＵ１１の処理結果とを比較
し、不一致結果を得たときは各ＧＡＴ１３およびＧＡＴ
２３を閉じる制御を行う。
【００２１】続いて本実施例の動作について説明する。
【００２２】今、１つのタスク処理を実行する場合、中
央処理部１と中央処理部２とでこのタスク処理を並列に
実行する。
央処理部１と中央処理部２とでこのタスク処理を並列に
実行する。
【００２３】中央処理部１および中央処理部２では、そ
れぞれＢＳＣ１０およびＢＳＣ２０の制御によって２重
化バス６を通して図示していないメモリから１つのタス
クを受け取る。このとき、中央処理部５は予備の中央処
理部となり動作しない。
れぞれＢＳＣ１０およびＢＳＣ２０の制御によって２重
化バス６を通して図示していないメモリから１つのタス
クを受け取る。このとき、中央処理部５は予備の中央処
理部となり動作しない。
【００２４】ＣＰＵ１１とＣＰＵ２１とはこの受け取っ
たタスクの処理を同期して実行し、それぞれ処理結果を
ＣＭＰ１２およびＣＭＰ２２へ送る。
たタスクの処理を同期して実行し、それぞれ処理結果を
ＣＭＰ１２およびＣＭＰ２２へ送る。
【００２５】ＣＭＰ１２では自分のＣＰＵ１１の処理結
果と他のＣＰＵ２１の処理結果とを比較し、不一致とな
ったときはＧＡＴ１３を閉じる。同様にＣＭＰ２２では
自分のＣＰＵ２１と他のＣＰＵ１１の処理結果とを比較
し、不一致となったときはＧＡＴ２３を閉じる。
果と他のＣＰＵ２１の処理結果とを比較し、不一致とな
ったときはＧＡＴ１３を閉じる。同様にＣＭＰ２２では
自分のＣＰＵ２１と他のＣＰＵ１１の処理結果とを比較
し、不一致となったときはＧＡＴ２３を閉じる。
【００２６】このＣＭＰ１２またはＣＭＰ２２で不一致
が発生したときは、同様のタスク処理を予備の中央処理
部５で再度実行する。
が発生したときは、同様のタスク処理を予備の中央処理
部５で再度実行する。
【００２７】すなわち、予備の中央処理部５ではＢＳＣ
５０の制御により上記タスクと同じ１つのタスクを受け
取ってＣＰＵ５１で処理を行う。ＣＰＵ５１で実行され
た処理結果はＣＭＰ１２およびＣＭＰ２２に送られ、Ｃ
ＭＰ１２およびＣＭＰ２２はそれぞれＣＰＵ１１および
ＣＰＵ２１の処理結果とＣＰＵ５１の処理結果とを再度
比較し、一致したときのみそれぞれのＧＡＴ１３または
ＧＡＴ２３を開けて結果を出力する。
５０の制御により上記タスクと同じ１つのタスクを受け
取ってＣＰＵ５１で処理を行う。ＣＰＵ５１で実行され
た処理結果はＣＭＰ１２およびＣＭＰ２２に送られ、Ｃ
ＭＰ１２およびＣＭＰ２２はそれぞれＣＰＵ１１および
ＣＰＵ２１の処理結果とＣＰＵ５１の処理結果とを再度
比較し、一致したときのみそれぞれのＧＡＴ１３または
ＧＡＴ２３を開けて結果を出力する。
【００２８】このように本実施例では、１つのタスク処
理に対して３つの中央処理部１，２および５でフォール
ト・トレラントを実現している。
理に対して３つの中央処理部１，２および５でフォール
ト・トレラントを実現している。
【００２９】次に、図２は本発明のコンピュータのフォ
ールト・トレラント方式の第２の実施例を示すシステム
ブロック図で、２つタスク処理を同時に実行するマルチ
タスク処理の例を示している。
ールト・トレラント方式の第２の実施例を示すシステム
ブロック図で、２つタスク処理を同時に実行するマルチ
タスク処理の例を示している。
【００３０】図２を参照すると、本実施例のコンピュー
タシステムは、２重化バス６に接続されたそれぞれ疎結
合な中央処理部１と中央処理部２とで構成された第１組
の現用の中央処理部と、それぞれ疎結合な中央処理部３
と中央処理部４とで構成された第２組の現用の中央処理
部と、１個の予備の中央処理部５とを備えている。つま
り、５つの中央処理部を備えて２つのタスク処理を同時
に実行するシステムである。
タシステムは、２重化バス６に接続されたそれぞれ疎結
合な中央処理部１と中央処理部２とで構成された第１組
の現用の中央処理部と、それぞれ疎結合な中央処理部３
と中央処理部４とで構成された第２組の現用の中央処理
部と、１個の予備の中央処理部５とを備えている。つま
り、５つの中央処理部を備えて２つのタスク処理を同時
に実行するシステムである。
【００３１】各中央処理部、例えば中央処理部１は２重
化バス６とインタフェースするバス・コントロール部
（ＢＳＣ）１０と、ＢＳＣ１０を通して送られたタスク
処理を実行する中央処理装置（ＣＰＵ）１１と、ＣＰＵ
１１の処理結果と中央処理部２のＣＰＵ２１の処理結果
とを比較する比較回路（ＣＭＰ）１２と、ＣＭＰ１２の
比較結果によりＣＰＵ１１の出力のゲート制御を行うゲ
ート回路（ＧＡＴ）１３とを備える疎結合な中央処理部
である。
化バス６とインタフェースするバス・コントロール部
（ＢＳＣ）１０と、ＢＳＣ１０を通して送られたタスク
処理を実行する中央処理装置（ＣＰＵ）１１と、ＣＰＵ
１１の処理結果と中央処理部２のＣＰＵ２１の処理結果
とを比較する比較回路（ＣＭＰ）１２と、ＣＭＰ１２の
比較結果によりＣＰＵ１１の出力のゲート制御を行うゲ
ート回路（ＧＡＴ）１３とを備える疎結合な中央処理部
である。
【００３２】同様に、現用の中央処理部２，３，４およ
び予備の中央処理部５はそれぞれＢＳＣ２０，３０，４
０および５０と、ＣＰＵ２１，３１，４１および５１
と、ＣＭＰ２２，３２，４２および５２と、ＧＡＴ２
３，３３，４３および５３とを備えている。
び予備の中央処理部５はそれぞれＢＳＣ２０，３０，４
０および５０と、ＣＰＵ２１，３１，４１および５１
と、ＣＭＰ２２，３２，４２および５２と、ＧＡＴ２
３，３３，４３および５３とを備えている。
【００３３】なお、第１組の現用の中央処理部を構成す
る中央処理部１および中央処理部２のＣＭＰ１２および
ＣＭＰ２２はそれぞれ自ＣＰＵ１１およびＣＰＵ２１の
処理結果と他ＣＰＵ２１およびＣＰＵ１１の処理結果と
を比較し、不一致結果を得たときは各ＧＡＴ１３および
ＧＡＴ２３を閉じる制御を行う。
る中央処理部１および中央処理部２のＣＭＰ１２および
ＣＭＰ２２はそれぞれ自ＣＰＵ１１およびＣＰＵ２１の
処理結果と他ＣＰＵ２１およびＣＰＵ１１の処理結果と
を比較し、不一致結果を得たときは各ＧＡＴ１３および
ＧＡＴ２３を閉じる制御を行う。
【００３４】同様に、第２組の現用の中央処理部を構成
する中央処理部３および中央処理部４のＣＭＰ３２およ
びＣＭＰ４２はそれぞれ自ＣＰＵ３１およびＣＰＵ４１
の処理結果と他ＣＰＵ４１およびＣＰＵ３１の処理結果
とを比較し、不一致結果を得たときは各ＧＡＴ３３およ
びＧＡＴ４３を閉じる制御を行う。
する中央処理部３および中央処理部４のＣＭＰ３２およ
びＣＭＰ４２はそれぞれ自ＣＰＵ３１およびＣＰＵ４１
の処理結果と他ＣＰＵ４１およびＣＰＵ３１の処理結果
とを比較し、不一致結果を得たときは各ＧＡＴ３３およ
びＧＡＴ４３を閉じる制御を行う。
【００３５】続いて本実施例の動作について説明する。
【００３６】今、タスク処理ａとタスク処理ｂの２つの
タスク処理があった場合、タスク処理ａを中央処理部１
と中央処理部２とで同期して実行し、同時にタスク処理
ｂを中央処理部３と中央処理部４とで同期して実行す
る。
タスク処理があった場合、タスク処理ａを中央処理部１
と中央処理部２とで同期して実行し、同時にタスク処理
ｂを中央処理部３と中央処理部４とで同期して実行す
る。
【００３７】中央処理部１と中央処理部２とでは、ＢＳ
Ｃ１０とＢＳＣ２０の制御によって２重化バス６を通し
て図示していないメモリからそれぞれタスク処理ａを受
け取る。同様に中央処理部３と中央処理部４とでは、Ｂ
ＳＣ３０とＢＳＣ４０の制御によってそれぞれタスク処
理ｂを上記メモリから受け取る。このとき、中央処理部
５は予備の中央処理部となり動作しない。
Ｃ１０とＢＳＣ２０の制御によって２重化バス６を通し
て図示していないメモリからそれぞれタスク処理ａを受
け取る。同様に中央処理部３と中央処理部４とでは、Ｂ
ＳＣ３０とＢＳＣ４０の制御によってそれぞれタスク処
理ｂを上記メモリから受け取る。このとき、中央処理部
５は予備の中央処理部となり動作しない。
【００３８】ＣＰＵ１１とＣＰＵ２１とはこの受け取っ
たタスク処理ａを同期して実行し、それぞれ処理結果を
ＣＭＰ１２およびＣＭＰ２２へ送る。
たタスク処理ａを同期して実行し、それぞれ処理結果を
ＣＭＰ１２およびＣＭＰ２２へ送る。
【００３９】ＣＭＰ１２では自分の中央処理部１内のＣ
ＰＵ１１の処理結果と同じ組の他の中央処理部２内のＣ
ＰＵ２１の処理結果とを比較し、不一致となったときは
ＧＡＴ１３を閉じる。同様にＣＭＰ２２では自分の中央
処理部２内のＣＰＵ２１の処理結果と同じ組の他のＣＰ
Ｕ１１の処理結果とを比較し、不一致となったときはＧ
ＡＴ２３を閉じる。
ＰＵ１１の処理結果と同じ組の他の中央処理部２内のＣ
ＰＵ２１の処理結果とを比較し、不一致となったときは
ＧＡＴ１３を閉じる。同様にＣＭＰ２２では自分の中央
処理部２内のＣＰＵ２１の処理結果と同じ組の他のＣＰ
Ｕ１１の処理結果とを比較し、不一致となったときはＧ
ＡＴ２３を閉じる。
【００４０】タスク処理ｂも同様に処理が実行される。
すなわち、ＣＰＵ３１とＣＰＵ４１とは受け取ったタス
ク処理ｂを同期して実行し、それぞれ処理結果をＣＭＰ
３２およびＣＭＰ４２へ送る。
すなわち、ＣＰＵ３１とＣＰＵ４１とは受け取ったタス
ク処理ｂを同期して実行し、それぞれ処理結果をＣＭＰ
３２およびＣＭＰ４２へ送る。
【００４１】ＣＭＰ３２では自分のＣＰＵ３１の処理結
果と同じ組の他のＣＰＵ４１の処理結果とを比較し、不
一致となったときはＧＡＴ３３を閉じる。同様にＣＭＰ
４２では自分のＣＰＵ４１の処理結果と同じ組の他のＣ
ＰＵ３１の処理結果とを比較し、不一致となったときは
ＧＡＴ４３を閉じる。
果と同じ組の他のＣＰＵ４１の処理結果とを比較し、不
一致となったときはＧＡＴ３３を閉じる。同様にＣＭＰ
４２では自分のＣＰＵ４１の処理結果と同じ組の他のＣ
ＰＵ３１の処理結果とを比較し、不一致となったときは
ＧＡＴ４３を閉じる。
【００４２】今、中央処理部３と中央処理部４とでタス
ク処理ｂを実行したときに不一致が発生したとすれば、
タスク処理ｂを予備の中央処理部５で再度実行する。
ク処理ｂを実行したときに不一致が発生したとすれば、
タスク処理ｂを予備の中央処理部５で再度実行する。
【００４３】すなわち、予備の中央処理部５ではＢＳＣ
５０の制御により受け取ったタスク処理ｂをＣＰＵ５１
で実行する。ＣＰＵ５１で実行された処理結果はＣＭＰ
３２とＣＭＰ４２とに送られ、ＣＭＰ３２およびＣＭＰ
４２はそれぞれＣＰＵ３１の処理結果およびＣＰＵ４１
の処理結果とＣＰＵ５１の処理結果とを再度比較し、一
致したときのみそれぞれのＧＡＴ３３またはＧＡＴ４３
を開けて結果を出力する。
５０の制御により受け取ったタスク処理ｂをＣＰＵ５１
で実行する。ＣＰＵ５１で実行された処理結果はＣＭＰ
３２とＣＭＰ４２とに送られ、ＣＭＰ３２およびＣＭＰ
４２はそれぞれＣＰＵ３１の処理結果およびＣＰＵ４１
の処理結果とＣＰＵ５１の処理結果とを再度比較し、一
致したときのみそれぞれのＧＡＴ３３またはＧＡＴ４３
を開けて結果を出力する。
【００４４】また、タスク処理ａで処理結果に不一致が
発生したときも、同様に予備の中央処理部５でタスク処
理ａを再度実行する。
発生したときも、同様に予備の中央処理部５でタスク処
理ａを再度実行する。
【００４５】このように第２の実施例では、２つのタス
ク処理に対して５つの中央処理部１，２，３，４および
５でフォールト・トレラントを実現している。
ク処理に対して５つの中央処理部１，２，３，４および
５でフォールト・トレラントを実現している。
【００４６】なお、同時に処理するタスク処理数がｎ個
（３個以上）のときにも、２ｎ＋１個の中央処理部によ
り同様の動作でマルチタスク処理のフォールト・トレラ
ントを実現する。
（３個以上）のときにも、２ｎ＋１個の中央処理部によ
り同様の動作でマルチタスク処理のフォールト・トレラ
ントを実現する。
【００４７】また、第１，第２の実施例において、予備
の中央処理部５は現用の中央処理部１，…，４と同じ構
成とするためＣＭＰ５２およびＧＡＴ５３を備えている
が、中央処理部５が上記のタスク処理を再度実行したと
きＣＭＰ５２およびＧＡＴ５３は動作せず、ＣＰＵ５１
の処理結果のＧＡＴ５３からの出力は行われない。
の中央処理部５は現用の中央処理部１，…，４と同じ構
成とするためＣＭＰ５２およびＧＡＴ５３を備えている
が、中央処理部５が上記のタスク処理を再度実行したと
きＣＭＰ５２およびＧＡＴ５３は動作せず、ＣＰＵ５１
の処理結果のＧＡＴ５３からの出力は行われない。
【００４８】
【発明の効果】以上説明したように本発明は、疎結合な
中央処理部を使用し、通常は１つのタスク処理に対して
２つの中央処理部を使用して同期して処理し、この中央
処理部の一方に障害が発生したときにのみ、予備の中央
処理部を使用して処理を継続することにより、マルチタ
スク処理の場合にも（２×タスク処理数＋１）個の中央
処理部数でフォールト・トレラント動作を実現すること
ができるので、コンピュータシステムのハードウェア構
成を物理的に小規模にすることができるという効果を有
する。
中央処理部を使用し、通常は１つのタスク処理に対して
２つの中央処理部を使用して同期して処理し、この中央
処理部の一方に障害が発生したときにのみ、予備の中央
処理部を使用して処理を継続することにより、マルチタ
スク処理の場合にも（２×タスク処理数＋１）個の中央
処理部数でフォールト・トレラント動作を実現すること
ができるので、コンピュータシステムのハードウェア構
成を物理的に小規模にすることができるという効果を有
する。
【図１】本発明のコンピュータのフォールト・トレラン
ト方式の第１の実施例を示すシステムブロック図であ
る。
ト方式の第１の実施例を示すシステムブロック図であ
る。
【図２】本発明のコンピュータのフォールト・トレラン
ト方式の第２の実施例を示すシステムブロック図であ
る。
ト方式の第２の実施例を示すシステムブロック図であ
る。
【図３】従来のコンピュータのフォールト・トレラント
方式の第１の例を示すシステムブロック図である。
方式の第１の例を示すシステムブロック図である。
【図４】従来のコンピュータのフォールト・トレラント
方式の第２の例を示すシステムブロック図である。
方式の第２の例を示すシステムブロック図である。
１，２，３，４，５，１００ 中央処理部 ６ ２重化バス １０，２０，３０，４０，５０ バス・コントロール
部（ＢＳＣ） １１，２１，３１，４１，５１，１０１，１０２，１０
３，４１１，４１２，４１３ 中央処理装置（ＣＰ
Ｕ） １２，２２，３２，４２，５２，１０４，４１４，４１
５，４１６ 比較回路（ＣＭＰ） １３，２３，３３，４３，５３，４１８，４１９，４２
０ ゲート回路（ＧＡＴ） ４１７ 出力バス
部（ＢＳＣ） １１，２１，３１，４１，５１，１０１，１０２，１０
３，４１１，４１２，４１３ 中央処理装置（ＣＰ
Ｕ） １２，２２，３２，４２，５２，１０４，４１４，４１
５，４１６ 比較回路（ＣＭＰ） １３，２３，３３，４３，５３，４１８，４１９，４２
０ ゲート回路（ＧＡＴ） ４１７ 出力バス
Claims (2)
- 【請求項１】同時に二つ以上のタスク処理を実行するマ
ルチタスク処理コンピュータを障害の有無にかかわらず
無停止運転させるフォールト・トレラント方式であっ
て、 第一及び第二の中央処理部から構成されて同時タスク処
理を行うタスク数に対応した複数組の現用中央処理部
と、一個の予備中央処理部とを備え、 前記各組の第一及び第二の中央処理部は一つのタスク処
理を同期して並列に実行し、当該第一及び第二の中央処
理部の出力結果が一致した場合のみ処理結果を出力し、
第一及び第二の中央処理部の出力結果が不一致の場合
は、前記予備中央処理部を起動して出力結果が不一致で
あった組の現用中央処理部が実行したタスク処理を実行
し、当該予備中央処理部のタスク処理結果と一致する第
一及び第二の中央処理部のいずれかの処理結果を出力す
ることを特徴とするコンピュータのフォールト・トレラ
ント方式。 - 【請求項２】同時に二つ以上のタスク処理を実行するマ
ルチタスク処理コンピュータを障害の有無にかかわらず
無停止運転させるフォールト・トレラント方式であっ
て、 同時タスク処理を行うタスク数に対応して設置され、各
組が各タスク処理を同期して並列に実行する二つの中央
処理装置と、当該中央処理装置のそれぞれに対応して設
置されて相手側の中央処理装置と一致した処理結果が得
られたときにのみ処理結果を出力する比較手段を備え
た、複数組の現用中央処理部と、 前記現用中央処理部のいずれかにおいて処理結果の不一
致があった場合に起動され、処理結果の不一致が発生し
た現用中央処理部が実行したタスク処理を実行し、当該
処理結果を処理結果の不一致が発生した現用中央処理部
の前記比較手段に出力する予備の中央処理装置を有し、 前記比較手段は、前記予備の中央処理装置の処理結果を
受信し、対応する自中央処理装置の処理結果と一致する
ときに処理結果を出力することを特徴とするコンピュー
タのフォールト・トレラント方式。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000014530A JP2000155698A (ja) | 2000-01-01 | 2000-01-24 | コンピュ―タのフォ―ルト・トレラント方式 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000014530A JP2000155698A (ja) | 2000-01-01 | 2000-01-24 | コンピュ―タのフォ―ルト・トレラント方式 |
Related Parent Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP6029925A Division JP3061998B2 (ja) | 1994-02-28 | 1994-02-28 | コンピュータのフォールト・トレラント方式 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2000155698A true JP2000155698A (ja) | 2000-06-06 |
Family
ID=18541980
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2000014530A Pending JP2000155698A (ja) | 2000-01-01 | 2000-01-24 | コンピュ―タのフォ―ルト・トレラント方式 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2000155698A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7797682B2 (en) | 2003-03-25 | 2010-09-14 | Giesecke & Devrient Gmbh | Controlled execution of a program used for a virtual machine on a portable data carrier |
-
2000
- 2000-01-24 JP JP2000014530A patent/JP2000155698A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7797682B2 (en) | 2003-03-25 | 2010-09-14 | Giesecke & Devrient Gmbh | Controlled execution of a program used for a virtual machine on a portable data carrier |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS58221453A (ja) | 多重系情報処理装置 | |
| JPH11143729A (ja) | フォールトトレラントコンピュータ | |
| JP2000510976A (ja) | 相互接続システムの相い異なるコンピュータ上のプログラムを同期化するための方法 | |
| US8560867B2 (en) | Server system and method for processing power off | |
| JP2004110803A (ja) | フォールトトレラントコンピュータ、そのトランザクション同期制御方法及びプログラム | |
| JP3061998B2 (ja) | コンピュータのフォールト・トレラント方式 | |
| JP2000155698A (ja) | コンピュ―タのフォ―ルト・トレラント方式 | |
| JPH06242979A (ja) | 二重化コンピュータ装置 | |
| JPWO2016170614A1 (ja) | スレーブ機器及び二重化システム | |
| JP2000298594A (ja) | フォールトトレラント制御方法および冗長コンピュータシステム | |
| JP2606107B2 (ja) | プロセッサ冗長化方式 | |
| KR100205031B1 (ko) | 이중화 제어시스템의 동기제어 장치 | |
| JP6653250B2 (ja) | 計算機システム | |
| JPH04229354A (ja) | 電力消費節減のためにインタラプト待ち状態のマイクロプロセッサのウェイクアップフェーズ間にｄｍａモードでのデータトランスファー | |
| KR20000045789A (ko) | 통신 시스템에서 이중화 구현 방법 | |
| JPH05341803A (ja) | プログラマブルコントローラの二重化切替装置 | |
| Silva et al. | Master replication and bus error detection in FTT-CAN with multiple buses | |
| SU1365086A1 (ru) | Устройство дл контрол блоков управлени | |
| JPH0362229A (ja) | 照合２重化プログラム制御方式 | |
| JPS635439A (ja) | 多重化システム | |
| JP2023175145A (ja) | 半導体装置 | |
| JP2000148709A (ja) | マルチｃｐｕ構成システムおよびシステム再構成方法 | |
| JP6214346B2 (ja) | 二重系制御装置 | |
| JPS6343771B2 (ja) | ||
| JPH01123545A (ja) | Ｌａｎにおける二重化ホストシステムに対する通信方式 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20020528 |