JP2000152619A - トランスリセット回路および電源回路 - Google Patents
トランスリセット回路および電源回路Info
- Publication number
- JP2000152619A JP2000152619A JP10338420A JP33842098A JP2000152619A JP 2000152619 A JP2000152619 A JP 2000152619A JP 10338420 A JP10338420 A JP 10338420A JP 33842098 A JP33842098 A JP 33842098A JP 2000152619 A JP2000152619 A JP 2000152619A
- Authority
- JP
- Japan
- Prior art keywords
- power
- winding
- transformer
- supplied
- timing
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Dc-Dc Converters (AREA)
- Inverter Devices (AREA)
Abstract
(57)【要約】
【課題】 トランスリセット時にスイッチング素子に要
求される耐圧を緩和し、且つトランスリセット時の電力
を電源出力に回生させることができるトランスリセット
回路および電源回路を提供する。 【解決手段】 第１の巻線に駆動電力が供給されている
タイミングでは第２の巻線から出力される変成電力の一
部を蓄え、第１の巻線に供給されていた駆動電力が遮断
されているタイミングでは蓄えた変成電力の一部を第３
の巻線を介して変成器に回生させる。この変成電力の一
部は、スイッチ手段が電力エネルギー蓄積手段に蓄積す
るとともに第３の巻線に供給する。また、電力エネルギ
ー蓄積手段はインダクタンス素子であり、整流された変
成電力の一部を蓄積する。
求される耐圧を緩和し、且つトランスリセット時の電力
を電源出力に回生させることができるトランスリセット
回路および電源回路を提供する。 【解決手段】 第１の巻線に駆動電力が供給されている
タイミングでは第２の巻線から出力される変成電力の一
部を蓄え、第１の巻線に供給されていた駆動電力が遮断
されているタイミングでは蓄えた変成電力の一部を第３
の巻線を介して変成器に回生させる。この変成電力の一
部は、スイッチ手段が電力エネルギー蓄積手段に蓄積す
るとともに第３の巻線に供給する。また、電力エネルギ
ー蓄積手段はインダクタンス素子であり、整流された変
成電力の一部を蓄積する。
Description
【０００１】
【発明の属する技術分野】この発明は、小型の安定化電
源や電圧の安定化等に用いられる電源装置のトランスリ
セット回路および電源回路に関する。
源や電圧の安定化等に用いられる電源装置のトランスリ
セット回路および電源回路に関する。
【０００２】
【従来の技術】スイッチング電源におけるフォワード型
回路方式の場合、一般的なトランスリセット方法とし
て、例えば『スイッチング電源技術（日本工業技術セン
ター）』に記載されたものがある。
回路方式の場合、一般的なトランスリセット方法とし
て、例えば『スイッチング電源技術（日本工業技術セン
ター）』に記載されたものがある。
【０００３】図５は、このような従来技術の電力消費型
トランスリセット回路の構成例を示す接続図である。こ
の図に示す構成では、入力電圧ＶinからトランスＴ１５
０の巻線Ｔ１５０-1に蓄えられた電力エネルギーを、抵
抗Ｒ１５１やコンデンサＣ１５２等から構成された回路
により消費させる。
トランスリセット回路の構成例を示す接続図である。こ
の図に示す構成では、入力電圧ＶinからトランスＴ１５
０の巻線Ｔ１５０-1に蓄えられた電力エネルギーを、抵
抗Ｒ１５１やコンデンサＣ１５２等から構成された回路
により消費させる。
【０００４】図６は、従来技術の電力回生型トランスリ
セット回路の構成例を示す接続図である。この図に示す
構成では、トランスＴ１６０にリセット巻線Ｔ１６０-R
を設けてリセット電流を流し、入力電圧Ｖinによって発
生した電力をコンデンサＣ１６１に回生させている。
セット回路の構成例を示す接続図である。この図に示す
構成では、トランスＴ１６０にリセット巻線Ｔ１６０-R
を設けてリセット電流を流し、入力電圧Ｖinによって発
生した電力をコンデンサＣ１６１に回生させている。
【０００５】また例えば特開平３−６５０５０号公報に
は、リセット巻線から大容量コンデンサやダイオードを
経由して入力側のコンデンサに回生させるものが開示さ
れている。
は、リセット巻線から大容量コンデンサやダイオードを
経由して入力側のコンデンサに回生させるものが開示さ
れている。
【０００６】一方特開平２−２４１３５８号公報には、
リセット巻線からシャント式安定化電源に供給すること
でリセット電流を流し、さらにリセット巻線電圧を制御
することでトランスリセット時の電圧を抑え、スイッチ
ング素子の耐圧を緩和させるものが開示されている。
リセット巻線からシャント式安定化電源に供給すること
でリセット電流を流し、さらにリセット巻線電圧を制御
することでトランスリセット時の電圧を抑え、スイッチ
ング素子の耐圧を緩和させるものが開示されている。
【０００７】
【発明が解決しようとする課題】図６に示したようなリ
セット巻線Ｔ１６０-RによりコンデンサＣ１６１へ電力
を回生する方法では、トランスＴ１６０のリセット時に
はリセット電圧が発生する。このため、トランジスタＱ
１６２のようなスイッチング素子に入力電圧とリセット
電圧と印加されるので、スイッチング素子には大きな耐
圧が要求される。
セット巻線Ｔ１６０-RによりコンデンサＣ１６１へ電力
を回生する方法では、トランスＴ１６０のリセット時に
はリセット電圧が発生する。このため、トランジスタＱ
１６２のようなスイッチング素子に入力電圧とリセット
電圧と印加されるので、スイッチング素子には大きな耐
圧が要求される。
【０００８】また、図５に示したように抵抗Ｒ１５１や
コンデンサＣ１５２等から構成された回路では、トラン
スＴ１５０のリセット時の電力エネルギーが消費される
こととなり、電源の効率が低下する。
コンデンサＣ１５２等から構成された回路では、トラン
スＴ１５０のリセット時の電力エネルギーが消費される
こととなり、電源の効率が低下する。
【０００９】トランスリセット時にスイッチング素子に
要求される耐圧を緩和し、且つトランスリセット時の電
力を電源出力に回生させることができるトランスリセッ
ト回路および電源回路を提供することを目的としてい
る。
要求される耐圧を緩和し、且つトランスリセット時の電
力を電源出力に回生させることができるトランスリセッ
ト回路および電源回路を提供することを目的としてい
る。
【００１０】
【課題を解決するための手段】上述した課題を解決する
ために、請求項１に記載の発明にあっては、所定の周期
で断続する駆動電力が供給される第１の巻線と当該第１
の巻線とは第１の巻き数比で当該駆動電力を変成して出
力する第２の巻線と当該第１の巻線とは第２の巻き数比
の第３の巻線とを有する変成器に蓄える電力エネルギー
をリセットするトランスリセット回路であって、前記第
１の巻線に前記駆動電力が供給されているタイミングで
前記第２の巻線から出力される変成電力の一部を蓄え、
前記第１の巻線に供給されていた前記駆動電力が遮断さ
れているタイミングで前記蓄えた変成電力の一部を前記
第３の巻線を介して前記変成器に回生させることを特徴
とする。また、請求項２に記載の発明にあっては、請求
項１に記載のトランスリセット回路では、前記変成電力
の一部を蓄える電力エネルギー蓄積手段と、前記駆動電
力が遮断されているタイミングで前記蓄えた電力エネル
ギーを前記第３の巻き線に供給するスイッチ手段とから
なることを特徴とする。また、請求項３に記載の発明に
あっては、請求項１または請求項２の何れかに記載のト
ランスリセット回路では、前記電力エネルギー蓄積手段
は、電流が流れることでエネルギーを蓄えるインダクタ
ンス素子であることを特徴とする。また、請求項４に記
載の発明にあっては、請求項３に記載のトランスリセッ
ト回路では、前記スイッチ手段は、前記駆動電力が供給
されるタイミングで出力される変成電力によって導通し
て前記インダクタンス素子から前記第３の巻き線に電流
を流すトランジスタであることを特徴とする。また、請
求項５に記載の発明にあっては、所定の周期で断続する
駆動電力が供給される第１の巻線と当該第１の巻線とは
第１の巻き数比で当該駆動電力を変成して出力する第２
の巻線と当該第１の巻線とは第２の巻き数比の第３の巻
線とを有する変成器と、前記第１の巻線に前記駆動電力
が供給されているタイミングでは前記第２の巻線から出
力される変成電力の一部を蓄えるとともに前記第１の巻
線に供給されていた前記駆動電力が遮断されているタイ
ミングで前記蓄えた変成電力の一部を前記第３の巻線を
介して前記変成器に回生させるリセット手段とを具備す
ることを特徴とする。また、請求項６に記載の発明にあ
っては、請求項５に記載の電源回路では、前記リセット
手段は、前記変成電力の一部を蓄える電力エネルギー蓄
積手段と、前記駆動電力が遮断されているタイミングで
前記蓄えた電力エネルギーを前記第３の巻き線に供給す
るスイッチ手段とからなることを特徴とする。また、請
求項７に記載の発明にあっては、請求項６に記載の電源
回路では、前記変成電力を整流して整流電力を出力する
整流手段を具備し、前記スイッチ手段は、前記駆動電力
が供給されているタイミングで前記整流電力を前記電力
エネルギー蓄積手段に供給し、前記駆動電力が遮断され
ているタイミングで前記電力エネルギー蓄積手段に蓄え
られた電力エネルギーを前記第３の巻き線に供給するこ
とを特徴とする。また、請求項８に記載の発明にあって
は、請求項６または請求項７の何れかに記載の電源回路
では、前記電力エネルギー蓄積手段は、電流が流れるこ
とでエネルギーを蓄えるインダクタンス素子であること
を特徴とする。また、請求項９に記載の発明にあって
は、請求項８に記載の電源回路では、前記スイッチ手段
は、前記駆動電力が供給されるタイミングで出力される
変成電力によって導通して前記インダクタンス素子から
前記第３の巻き線に電流を流すトランジスタであること
を特徴とする。また、請求項１０に記載の発明にあって
は、請求項５ないし請求項９までの何れかに記載の電源
回路では、前記第１の巻線に供給される駆動電力を前記
所定の周期で断続させる断続手段を具備し、入力された
交流または直流の電力を変圧または周波数を変換して出
力することを特徴とする。
ために、請求項１に記載の発明にあっては、所定の周期
で断続する駆動電力が供給される第１の巻線と当該第１
の巻線とは第１の巻き数比で当該駆動電力を変成して出
力する第２の巻線と当該第１の巻線とは第２の巻き数比
の第３の巻線とを有する変成器に蓄える電力エネルギー
をリセットするトランスリセット回路であって、前記第
１の巻線に前記駆動電力が供給されているタイミングで
前記第２の巻線から出力される変成電力の一部を蓄え、
前記第１の巻線に供給されていた前記駆動電力が遮断さ
れているタイミングで前記蓄えた変成電力の一部を前記
第３の巻線を介して前記変成器に回生させることを特徴
とする。また、請求項２に記載の発明にあっては、請求
項１に記載のトランスリセット回路では、前記変成電力
の一部を蓄える電力エネルギー蓄積手段と、前記駆動電
力が遮断されているタイミングで前記蓄えた電力エネル
ギーを前記第３の巻き線に供給するスイッチ手段とから
なることを特徴とする。また、請求項３に記載の発明に
あっては、請求項１または請求項２の何れかに記載のト
ランスリセット回路では、前記電力エネルギー蓄積手段
は、電流が流れることでエネルギーを蓄えるインダクタ
ンス素子であることを特徴とする。また、請求項４に記
載の発明にあっては、請求項３に記載のトランスリセッ
ト回路では、前記スイッチ手段は、前記駆動電力が供給
されるタイミングで出力される変成電力によって導通し
て前記インダクタンス素子から前記第３の巻き線に電流
を流すトランジスタであることを特徴とする。また、請
求項５に記載の発明にあっては、所定の周期で断続する
駆動電力が供給される第１の巻線と当該第１の巻線とは
第１の巻き数比で当該駆動電力を変成して出力する第２
の巻線と当該第１の巻線とは第２の巻き数比の第３の巻
線とを有する変成器と、前記第１の巻線に前記駆動電力
が供給されているタイミングでは前記第２の巻線から出
力される変成電力の一部を蓄えるとともに前記第１の巻
線に供給されていた前記駆動電力が遮断されているタイ
ミングで前記蓄えた変成電力の一部を前記第３の巻線を
介して前記変成器に回生させるリセット手段とを具備す
ることを特徴とする。また、請求項６に記載の発明にあ
っては、請求項５に記載の電源回路では、前記リセット
手段は、前記変成電力の一部を蓄える電力エネルギー蓄
積手段と、前記駆動電力が遮断されているタイミングで
前記蓄えた電力エネルギーを前記第３の巻き線に供給す
るスイッチ手段とからなることを特徴とする。また、請
求項７に記載の発明にあっては、請求項６に記載の電源
回路では、前記変成電力を整流して整流電力を出力する
整流手段を具備し、前記スイッチ手段は、前記駆動電力
が供給されているタイミングで前記整流電力を前記電力
エネルギー蓄積手段に供給し、前記駆動電力が遮断され
ているタイミングで前記電力エネルギー蓄積手段に蓄え
られた電力エネルギーを前記第３の巻き線に供給するこ
とを特徴とする。また、請求項８に記載の発明にあって
は、請求項６または請求項７の何れかに記載の電源回路
では、前記電力エネルギー蓄積手段は、電流が流れるこ
とでエネルギーを蓄えるインダクタンス素子であること
を特徴とする。また、請求項９に記載の発明にあって
は、請求項８に記載の電源回路では、前記スイッチ手段
は、前記駆動電力が供給されるタイミングで出力される
変成電力によって導通して前記インダクタンス素子から
前記第３の巻き線に電流を流すトランジスタであること
を特徴とする。また、請求項１０に記載の発明にあって
は、請求項５ないし請求項９までの何れかに記載の電源
回路では、前記第１の巻線に供給される駆動電力を前記
所定の周期で断続させる断続手段を具備し、入力された
交流または直流の電力を変圧または周波数を変換して出
力することを特徴とする。
【００１１】この発明によれば、第１の巻線に駆動電力
が供給されているタイミングでは第２の巻線から出力さ
れる変成電力の一部を蓄え、第１の巻線に供給されてい
た駆動電力が遮断されているタイミングでは蓄えた変成
電力の一部を第３の巻線を介して変成器に回生させる。
この変成電力の一部は、スイッチ手段が電力エネルギー
蓄積手段に蓄積するとともに第３の巻線に供給する。ま
た、電力エネルギー蓄積手段はインダクタンス素子であ
り、整流された変成電力の一部を蓄積する。
が供給されているタイミングでは第２の巻線から出力さ
れる変成電力の一部を蓄え、第１の巻線に供給されてい
た駆動電力が遮断されているタイミングでは蓄えた変成
電力の一部を第３の巻線を介して変成器に回生させる。
この変成電力の一部は、スイッチ手段が電力エネルギー
蓄積手段に蓄積するとともに第３の巻線に供給する。ま
た、電力エネルギー蓄積手段はインダクタンス素子であ
り、整流された変成電力の一部を蓄積する。
【００１２】
【発明の実施の形態】Ａ．第１の実施の形態 以下に、本発明について説明する。図１は、本発明の第
１の実施の形態にかかる電源回路の構成を示す接続図で
ある。図１に示す構成では、直列に接続されたトランス
１１の一次巻線１１ａとメインのスイッチング素子４１
とに入力電圧Ｖinが印加されている。
１の実施の形態にかかる電源回路の構成を示す接続図で
ある。図１に示す構成では、直列に接続されたトランス
１１の一次巻線１１ａとメインのスイッチング素子４１
とに入力電圧Ｖinが印加されている。
【００１３】トランス１１の二次巻線１１ｂには、出力
整流側のダイオード２１とフライホイール側のダイオー
ド２２とが接続される。ダイオード２１のカソード電極
とダイオード２２のカソード電極との交点には電流平滑
用のチョークコイル３１が接続され、出力電圧Ｖotの
（＋）側端へとつながっている。出力電圧Ｖotの（＋）
側端と（−）側端との間には、電圧安定用のコンデンサ
５１が接続されている。
整流側のダイオード２１とフライホイール側のダイオー
ド２２とが接続される。ダイオード２１のカソード電極
とダイオード２２のカソード電極との交点には電流平滑
用のチョークコイル３１が接続され、出力電圧Ｖotの
（＋）側端へとつながっている。出力電圧Ｖotの（＋）
側端と（−）側端との間には、電圧安定用のコンデンサ
５１が接続されている。
【００１４】また、トランス１１のリセット回路６１と
して、出力電圧Ｖotの（＋）側端がチョークコイル３２
を介し、ダイオード２４およびトランジスタ４２へと印
加される。このトランジスタ４２のベース電極は、トラ
ンス１１の二次巻線１１ｂに接続されている。
して、出力電圧Ｖotの（＋）側端がチョークコイル３２
を介し、ダイオード２４およびトランジスタ４２へと印
加される。このトランジスタ４２のベース電極は、トラ
ンス１１の二次巻線１１ｂに接続されている。
【００１５】チョークコイル３２とダイオード２４との
交点は、ダイオード２３のアノード電極側に接続され、
ダイオード２３を介してトランス１１の補助巻線１１ｃ
の一端側に接続される。補助巻線１１ｃの他端側は、ス
イッチング素子であるトランジスタ４２のエミッタ電極
および出力電圧Ｖotの（−）端側へとつながっている。
交点は、ダイオード２３のアノード電極側に接続され、
ダイオード２３を介してトランス１１の補助巻線１１ｃ
の一端側に接続される。補助巻線１１ｃの他端側は、ス
イッチング素子であるトランジスタ４２のエミッタ電極
および出力電圧Ｖotの（−）端側へとつながっている。
【００１６】このような構成において、スイッチング素
子４１が導通している時、入力電圧Ｖinにからの入力電
流Ｉinはトランス１１の一次巻線１１ａを介してスイッ
チング素子４１へと流れる。この時、二次巻き線１１ｂ
と一次巻線１１ａとの巻き数比をＮbaとすると、二次巻
線１１ｂには一次巻線１１ａに発生する電圧Ｖ1aの巻き
数比Ｎba分の電圧Ｖ1bが発生する。
子４１が導通している時、入力電圧Ｖinにからの入力電
流Ｉinはトランス１１の一次巻線１１ａを介してスイッ
チング素子４１へと流れる。この時、二次巻き線１１ｂ
と一次巻線１１ａとの巻き数比をＮbaとすると、二次巻
線１１ｂには一次巻線１１ａに発生する電圧Ｖ1aの巻き
数比Ｎba分の電圧Ｖ1bが発生する。
【００１７】二次巻線１１ｂの電圧Ｖ1bにより、リセッ
ト回路６１のトランジスタ４２のベース−エミッタ間に
電圧Ｖbeが発生し、トランジスタ４２が導通状態とな
る。これにより、出力電圧Ｖot側よりチョークコイル３
２−ダイオード２４−トランジスタ４２と電流Ｉ11が流
れ、チョークコイル３２に電力が蓄えられる。
ト回路６１のトランジスタ４２のベース−エミッタ間に
電圧Ｖbeが発生し、トランジスタ４２が導通状態とな
る。これにより、出力電圧Ｖot側よりチョークコイル３
２−ダイオード２４−トランジスタ４２と電流Ｉ11が流
れ、チョークコイル３２に電力が蓄えられる。
【００１８】次に、スイッチング素子４１が導通状態か
ら遮断状態に切り替わると、入力電流Ｉinが流れなくな
るため、一次巻線電圧Ｖ1aおよび二次巻線電圧Ｖ1bがな
くなる。このため、トランジスタ４２も遮断状態とな
る。
ら遮断状態に切り替わると、入力電流Ｉinが流れなくな
るため、一次巻線電圧Ｖ1aおよび二次巻線電圧Ｖ1bがな
くなる。このため、トランジスタ４２も遮断状態とな
る。
【００１９】これによって、チョークコイル３２に蓄え
られた電力が放電され、電流Ｉ12が流れる。この電流Ｉ
12は、ダイオード２３を介してトランス１１をリセット
する電流となって流れて出力端の平滑用のコンデンサ５
１に充電され、チョークコイル３２に蓄えられた電力が
回生される。
られた電力が放電され、電流Ｉ12が流れる。この電流Ｉ
12は、ダイオード２３を介してトランス１１をリセット
する電流となって流れて出力端の平滑用のコンデンサ５
１に充電され、チョークコイル３２に蓄えられた電力が
回生される。
【００２０】この電流Ｉ12により、補助巻線１１ｃには
トランスリセット電圧として電圧Ｖ1cが発生し、補助巻
線１１ｃと一次巻線１１ａとの巻き数比Ｎcaによって決
まる電圧Ｖ1aが一次巻線に発生する。
トランスリセット電圧として電圧Ｖ1cが発生し、補助巻
線１１ｃと一次巻線１１ａとの巻き数比Ｎcaによって決
まる電圧Ｖ1aが一次巻線に発生する。
【００２１】図２は、本実施の形態における各部の電圧
の変化の様子を示すタイミングチャートであり、図２
（ａ）はトランス１１の一次巻線１１ａの電圧Ｖ1a、図
２（ｂ）はスイッチング素子４１の電圧Ｖ41である。こ
の図において、Ｔonはスイッチング素子４１が導通期
間、Ｔofは遮断期間を示している。この図に示すよう
に、スイッチング素子４１の遮断時の電極間の電圧Ｖ41
は、電圧Ｖ1aと入力電圧Ｖinとの和となるように抑えら
れる。
の変化の様子を示すタイミングチャートであり、図２
（ａ）はトランス１１の一次巻線１１ａの電圧Ｖ1a、図
２（ｂ）はスイッチング素子４１の電圧Ｖ41である。こ
の図において、Ｔonはスイッチング素子４１が導通期
間、Ｔofは遮断期間を示している。この図に示すよう
に、スイッチング素子４１の遮断時の電極間の電圧Ｖ41
は、電圧Ｖ1aと入力電圧Ｖinとの和となるように抑えら
れる。
【００２２】Ｂ．第２の実施の形態図３は、本発明の第
２の実施の形態にかかる電源回路の構成を示す接続図で
ある。なおこの図において、図１に示す各部と対応する
部分には同一の符号を付し、その説明は省略する。
２の実施の形態にかかる電源回路の構成を示す接続図で
ある。なおこの図において、図１に示す各部と対応する
部分には同一の符号を付し、その説明は省略する。
【００２３】本実施の形態では、トランス１１の二次側
の電圧Ｖ1bをＦＥＴ（Ｆield Ｅffect Ｔransistor：電
界効果トランジスタ）４３およびＦＥＴ４４によって整
流する。ＦＥＴ４３および４４は、抵抗７１および抵抗
７２を介してトランス１１の二次巻線１１ｂに接続され
る。図４は、本実施の形態における二次巻線１１ｂの電
圧Ｖ1bの変化の様子を示すタイミングチャートである。
の電圧Ｖ1bをＦＥＴ（Ｆield Ｅffect Ｔransistor：電
界効果トランジスタ）４３およびＦＥＴ４４によって整
流する。ＦＥＴ４３および４４は、抵抗７１および抵抗
７２を介してトランス１１の二次巻線１１ｂに接続され
る。図４は、本実施の形態における二次巻線１１ｂの電
圧Ｖ1bの変化の様子を示すタイミングチャートである。
【００２４】この図４に示す通り本実施の形態では二次
巻線１１ｂの電圧Ｖ1bは矩形波状となり、またスイッチ
ング素子４１が遮断状態となるタイミングでは、補助巻
線１１ｃの電圧Ｖ1cならびに二次巻き線１１ｂと補助巻
線１１ｃとの巻き数比Ｎbcに応じた電圧が二次巻線１１
ｂに現れる。図４に示すＶ1c×Ｖbcの成分は、言うまで
もなくスイッチング素子４１が導通状態の時に、チョー
クコイル３２に蓄えられたエネルギーの成分である。
巻線１１ｂの電圧Ｖ1bは矩形波状となり、またスイッチ
ング素子４１が遮断状態となるタイミングでは、補助巻
線１１ｃの電圧Ｖ1cならびに二次巻き線１１ｂと補助巻
線１１ｃとの巻き数比Ｎbcに応じた電圧が二次巻線１１
ｂに現れる。図４に示すＶ1c×Ｖbcの成分は、言うまで
もなくスイッチング素子４１が導通状態の時に、チョー
クコイル３２に蓄えられたエネルギーの成分である。
【００２５】このため、ＦＥＴ４３およびＦＥＴ４４を
交互に導通させることができる。即ち本実施の形態で
は、電界効果トランジスタを用いた同期整流回路を適用
することで、整流回路の導通時の半導体損失を減らし、
電源自体の効率を上げることが可能である。
交互に導通させることができる。即ち本実施の形態で
は、電界効果トランジスタを用いた同期整流回路を適用
することで、整流回路の導通時の半導体損失を減らし、
電源自体の効率を上げることが可能である。
【００２６】
【発明の効果】以上説明したように、この発明によれ
ば、第１の巻線に駆動電力が供給されているタイミング
では第２の巻線から出力される変成電力の一部を蓄え、
第１の巻線に供給されていた駆動電力が遮断されている
タイミングでは蓄えた変成電力の一部を第３の巻線を介
して変成器に回生させる。この変成電力の一部は、スイ
ッチ手段が電力エネルギー蓄積手段に蓄積するとともに
第３の巻線に供給する。また、電力エネルギー蓄積手段
はインダクタンス素子であり、整流された変成電力の一
部を蓄積するので、トランスリセット時にスイッチング
素子に要求される耐圧を緩和し、且つトランスリセット
時の電力を電源出力に回生させることができるトランス
リセット回路および電源回路が実現可能であるという効
果が得られる。
ば、第１の巻線に駆動電力が供給されているタイミング
では第２の巻線から出力される変成電力の一部を蓄え、
第１の巻線に供給されていた駆動電力が遮断されている
タイミングでは蓄えた変成電力の一部を第３の巻線を介
して変成器に回生させる。この変成電力の一部は、スイ
ッチ手段が電力エネルギー蓄積手段に蓄積するとともに
第３の巻線に供給する。また、電力エネルギー蓄積手段
はインダクタンス素子であり、整流された変成電力の一
部を蓄積するので、トランスリセット時にスイッチング
素子に要求される耐圧を緩和し、且つトランスリセット
時の電力を電源出力に回生させることができるトランス
リセット回路および電源回路が実現可能であるという効
果が得られる。
【００２７】即ち本発明によれば、トランスリセット時
の電力を有効に回生させることが可能であり、これによ
り電源自体の効率を上げることができる。また、電源の
主スイッチング素子にかかる電圧を緩和することが可能
であり、これによりスイッチング素子の耐圧を下げるこ
とができる。
の電力を有効に回生させることが可能であり、これによ
り電源自体の効率を上げることができる。また、電源の
主スイッチング素子にかかる電圧を緩和することが可能
であり、これによりスイッチング素子の耐圧を下げるこ
とができる。
【図１】本発明の第１の実施の形態にかかる電源回路の
構成を示す接続図である。
構成を示す接続図である。
【図２】同実施の形態における各部の電圧の変化の様子
を示すタイミングチャートである。
を示すタイミングチャートである。
【図３】本発明の第２の実施の形態にかかる電源回路の
構成を示す接続図である。
構成を示す接続図である。
【図４】実施の形態における二次巻線１１ｂの電圧Ｖ1b
の変化の様子を示すタイミングチャートである。
の変化の様子を示すタイミングチャートである。
【図５】従来技術の電力消費型トランスリセット回路の
構成例を示す接続図である。
構成例を示す接続図である。
【図６】従来技術の電力回生型トランスリセット回路の
構成例を示す接続図である。
構成例を示す接続図である。
１１ トランス（変成器） １１ａ 一次巻線（第１の巻線） １１ｂ 二次巻線（第２の巻線） １１ｃ 補助巻線（第３の巻線） ２１、２２ ダイオード（整流手段） ２３、２４ ダイオード ３１ チョークコイル ３２ チョークコイル（電力エネルギー蓄積手段） ４１ スイッチング素子（断続手段） ４２ トランジスタ（スイッチ手段） ４３、４４ ＦＥＴ（整流手段） ５１ コンデンサ ６１ リセット回路（リセット手段） ７１、７２、Ｒ１５１ 抵抗 Ｃ１５２、Ｃ１６１ コンデンサ Ｉ11、Ｉ12 電流 Ｉin 入力電流 Ｑ１６２ トランジスタ Ｔ１５０、Ｔ１６０ トランス Ｔ１５０-1 巻線 Ｔ１６０-R リセット巻線 ｔof 遮断期間 ｔon 導通期間 Ｖ1a、Ｖ1b、Ｖ1c、Ｖ41、Ｖbe 電圧 Ｖin 入力電圧 Ｖot 出力電圧
─────────────────────────────────────────────────────
【手続補正書】
【提出日】平成１１年１０月１５日（１９９９．１０．
１５）
１５）
【手続補正１】
【補正対象書類名】明細書
【補正対象項目名】全文
【補正方法】変更
【補正内容】
【書類名】 明細書
【発明の名称】 トランスリセット回路および電源回路
【特許請求の範囲】
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】この発明は、小型の安定化電
源や電圧の安定化等に用いられる電源装置のトランスリ
セット回路および電源回路に関する。
源や電圧の安定化等に用いられる電源装置のトランスリ
セット回路および電源回路に関する。
【０００２】
【従来の技術】スイッチング電源におけるフォワード型
回路方式の場合、一般的なトランスリセット方法とし
て、例えば『スイッチング電源技術（日本工業技術セン
ター）』に記載されたものがある。
回路方式の場合、一般的なトランスリセット方法とし
て、例えば『スイッチング電源技術（日本工業技術セン
ター）』に記載されたものがある。
【０００３】図５は、このような従来技術の電力消費型
トランスリセット回路の構成例を示す接続図である。こ
の図に示す構成では、入力電圧ＶｉｎからトランスＴ１
５０の巻線Ｔ１５０−１に蓄えられた電力エネルギー
を、抵抗Ｒ１５１やコンデンサＣ１５２等から構成され
た回路により消費させる。
トランスリセット回路の構成例を示す接続図である。こ
の図に示す構成では、入力電圧ＶｉｎからトランスＴ１
５０の巻線Ｔ１５０−１に蓄えられた電力エネルギー
を、抵抗Ｒ１５１やコンデンサＣ１５２等から構成され
た回路により消費させる。
【０００４】図６は、従来技術の電力回生型トランスリ
セット回路の構成例を示す接続図である。この図に示す
構成では、トランスＴ１６０にリセット巻線Ｔ１６０
−Ｒを設けてリセット電流を流し、入力電圧Ｖｉｎによ
って発生した電力をコンデンサＣ１６１に回生させてい
る。
セット回路の構成例を示す接続図である。この図に示す
構成では、トランスＴ１６０にリセット巻線Ｔ１６０
−Ｒを設けてリセット電流を流し、入力電圧Ｖｉｎによ
って発生した電力をコンデンサＣ１６１に回生させてい
る。
【０００５】また例えば特開平３−６５０５０号公報に
は、リセット巻線から大容量コンデンサやダイオードを
経由して入力側のコンデンサに回生させるものが開示さ
れている。
は、リセット巻線から大容量コンデンサやダイオードを
経由して入力側のコンデンサに回生させるものが開示さ
れている。
【０００６】一方特開平２−２４１３５８号公報には、
リセット巻線からシャント式安定化電源に供給すること
でリセット電流を流し、さらにリセット巻線電圧を制御
することでトランスリセット時の電圧を抑え、スイッチ
ング素子の耐圧を緩和させるものが開示されている。
リセット巻線からシャント式安定化電源に供給すること
でリセット電流を流し、さらにリセット巻線電圧を制御
することでトランスリセット時の電圧を抑え、スイッチ
ング素子の耐圧を緩和させるものが開示されている。
【０００７】
【発明が解決しようとする課題】図６に示したようなリ
セット巻線Ｔ１６０−ＲによりコンデンサＣ１６１へ電
力を回生する方法では、トランスＴ１６０のリセット時
にはリセット電圧が発生する。このため、トランジスタ
Ｑ１６２のようなスイッチング素子に入力電圧とリセッ
ト電圧と印加されるので、スイッチング素子には大きな
耐圧が要求される。
セット巻線Ｔ１６０−ＲによりコンデンサＣ１６１へ電
力を回生する方法では、トランスＴ１６０のリセット時
にはリセット電圧が発生する。このため、トランジスタ
Ｑ１６２のようなスイッチング素子に入力電圧とリセッ
ト電圧と印加されるので、スイッチング素子には大きな
耐圧が要求される。
【０００８】また、図５に示したように抵抗Ｒ１５１や
コンデンサＣ１５２等から構成された回路では、トラン
スＴ１５０のリセット時の電力エネルギーが消費される
こととなり、電源の効率が低下する。
コンデンサＣ１５２等から構成された回路では、トラン
スＴ１５０のリセット時の電力エネルギーが消費される
こととなり、電源の効率が低下する。
【０００９】トランスリセット時にスイッチング素子に
要求される耐圧を緩和し、且つトランスリセット時の電
力を電源出力に回生させることができるトランスリセッ
ト回路および電源回路を提供することを目的としてい
る。
要求される耐圧を緩和し、且つトランスリセット時の電
力を電源出力に回生させることができるトランスリセッ
ト回路および電源回路を提供することを目的としてい
る。
【００１０】
【課題を解決するための手段】請求項１に記載の発明の
要旨は、所定の周期で断続する駆動電力が供給される第
１の巻線（１１ａ）と当該第１の巻線とは第１の巻き数
比（Ｎｂａ）で当該駆動電力を変成して出力する第２の
巻線（１１ｂ）と当該第１の巻線とは第２の巻き数比
（Ｎ ｃａ ）の第３の巻線（１１ｃ）とを有する変成器
（１１）に蓄える電力エネルギーをリセットするトラン
スリセット回路であって、前記第１の巻線に前記駆動電
力が供給されているタイミングで前記第２の巻線から出
力される変成電力の一部を蓄え、前記第１の巻線に供給
されていた前記駆動電力が遮断されているタイミングで
前記蓄えた変成電力の一部を前記第３の巻線を介して前
記変成器に回生させるように構成され、さらに加えて、
前記変成電力の一部を蓄える電力エネルギー蓄積手段
（３２）と、前記駆動電力が遮断されているタイミング
で前記蓄えた電力エネルギーを前記第３の巻線に供給す
るスイッチ手段（４２）とを有することを特徴とするト
ランスリセット回路に存する。また、請求項２に記載の
発明の要旨は、前記電力エネルギー蓄積手段は、電流が
流れることでエネルギーを蓄えるインダクタンス素子で
あることを特徴とする請求項１に記載のトランスリセッ
ト回路に存する。また、請求項３に記載の発明の要旨
は、前記スイッチ手段は、前記駆動電力が供給されるタ
イミングで出力される変成電力によって導通して前記イ
ンダクタンス素子から前記第３の巻線に電流を流すトラ
ンジスタであることを特徴とする請求項２に記載のトラ
ンスリセット回路に存する。また、請求項４に記載の発
明の要旨は、所定の周期で断続する駆動電力が供給され
る第１の巻線と当該第１の巻線とは第１の巻き数比で当
該駆動電力を変成して出力する第２の巻線と当該第１の
巻線とは第２の巻き数比の第３の巻線とを有する変成器
と、前記第１の巻線に前記駆動電力が供給されているタ
イミングでは前記第２の巻線から出力される変成電力の
一部を蓄えるとともに前記第１の巻線に供給されていた
前記駆動電力が遮断されているタイミングで前記蓄えた
変成電力の一部を前記第３の巻線を介して前記変成器に
回生させるリセット手段（６１）とを具備し、前記リセ
ット手段は、前記変成電力の一部を蓄える電力エネルギ
ー蓄積手段と、前記駆動電力が遮断されているタイミン
グで前記蓄えた電力エネルギーを前記第３の巻線に供給
するスイッチ手段とからなることを特徴とする電源回路
に存する。また、請求項５に記載の発明の要旨は、前記
変成電力を整流して整流電力を出力する整流手段（２
１、２２、４３、４４）を具備し、前記スイッチ手段
は、前記駆動電力が供給されているタイミングで前記整
流電力を前記電力エネルギー蓄積手段に供給し、前記駆
動電力が遮断されているタイミングで前記電力エネルギ
ー蓄積手段に蓄えられた電力エネルギーを前記第３の巻
線に供給することを特徴とする請求項４に記載の電源回
路に存する。また、請求項６に記載の発明の要旨は、前
記電力エネルギー蓄積手段は、電流が流れることでエネ
ルギーを蓄えるインダクタンス素子であることを特徴と
する請求項５に記載の電源回路に存する。また、請求項
７に記載の発明の要旨は、前記スイッチ手段は、前記駆
動電力が供給されるタイミングで出力される変成電力に
よって導通して前記インダクタンス素子から前記第３の
巻線に電流を流すトランジスタであることを特徴とする
請求項６に記載の電源回路に存する。また、請求項８に
記載の発明の要旨は、前記第１の巻線に供給される駆動
電力を前記所定の周期で断続させる断続手段（４１）を
具備し、入力された交流または直流の電力を変圧または
周波数を変換して出力することを特徴とする請求項４な
いし請求項７までの何れかに記載の電源回路に存する。
要旨は、所定の周期で断続する駆動電力が供給される第
１の巻線（１１ａ）と当該第１の巻線とは第１の巻き数
比（Ｎｂａ）で当該駆動電力を変成して出力する第２の
巻線（１１ｂ）と当該第１の巻線とは第２の巻き数比
（Ｎ ｃａ ）の第３の巻線（１１ｃ）とを有する変成器
（１１）に蓄える電力エネルギーをリセットするトラン
スリセット回路であって、前記第１の巻線に前記駆動電
力が供給されているタイミングで前記第２の巻線から出
力される変成電力の一部を蓄え、前記第１の巻線に供給
されていた前記駆動電力が遮断されているタイミングで
前記蓄えた変成電力の一部を前記第３の巻線を介して前
記変成器に回生させるように構成され、さらに加えて、
前記変成電力の一部を蓄える電力エネルギー蓄積手段
（３２）と、前記駆動電力が遮断されているタイミング
で前記蓄えた電力エネルギーを前記第３の巻線に供給す
るスイッチ手段（４２）とを有することを特徴とするト
ランスリセット回路に存する。また、請求項２に記載の
発明の要旨は、前記電力エネルギー蓄積手段は、電流が
流れることでエネルギーを蓄えるインダクタンス素子で
あることを特徴とする請求項１に記載のトランスリセッ
ト回路に存する。また、請求項３に記載の発明の要旨
は、前記スイッチ手段は、前記駆動電力が供給されるタ
イミングで出力される変成電力によって導通して前記イ
ンダクタンス素子から前記第３の巻線に電流を流すトラ
ンジスタであることを特徴とする請求項２に記載のトラ
ンスリセット回路に存する。また、請求項４に記載の発
明の要旨は、所定の周期で断続する駆動電力が供給され
る第１の巻線と当該第１の巻線とは第１の巻き数比で当
該駆動電力を変成して出力する第２の巻線と当該第１の
巻線とは第２の巻き数比の第３の巻線とを有する変成器
と、前記第１の巻線に前記駆動電力が供給されているタ
イミングでは前記第２の巻線から出力される変成電力の
一部を蓄えるとともに前記第１の巻線に供給されていた
前記駆動電力が遮断されているタイミングで前記蓄えた
変成電力の一部を前記第３の巻線を介して前記変成器に
回生させるリセット手段（６１）とを具備し、前記リセ
ット手段は、前記変成電力の一部を蓄える電力エネルギ
ー蓄積手段と、前記駆動電力が遮断されているタイミン
グで前記蓄えた電力エネルギーを前記第３の巻線に供給
するスイッチ手段とからなることを特徴とする電源回路
に存する。また、請求項５に記載の発明の要旨は、前記
変成電力を整流して整流電力を出力する整流手段（２
１、２２、４３、４４）を具備し、前記スイッチ手段
は、前記駆動電力が供給されているタイミングで前記整
流電力を前記電力エネルギー蓄積手段に供給し、前記駆
動電力が遮断されているタイミングで前記電力エネルギ
ー蓄積手段に蓄えられた電力エネルギーを前記第３の巻
線に供給することを特徴とする請求項４に記載の電源回
路に存する。また、請求項６に記載の発明の要旨は、前
記電力エネルギー蓄積手段は、電流が流れることでエネ
ルギーを蓄えるインダクタンス素子であることを特徴と
する請求項５に記載の電源回路に存する。また、請求項
７に記載の発明の要旨は、前記スイッチ手段は、前記駆
動電力が供給されるタイミングで出力される変成電力に
よって導通して前記インダクタンス素子から前記第３の
巻線に電流を流すトランジスタであることを特徴とする
請求項６に記載の電源回路に存する。また、請求項８に
記載の発明の要旨は、前記第１の巻線に供給される駆動
電力を前記所定の周期で断続させる断続手段（４１）を
具備し、入力された交流または直流の電力を変圧または
周波数を変換して出力することを特徴とする請求項４な
いし請求項７までの何れかに記載の電源回路に存する。
【００１１】この発明によれば、第１の巻線に駆動電力
が供給されているタイミングでは第２の巻線から出力さ
れる変成電力の一部を蓄え、第１の巻線に供給されてい
た駆動電力が遮断されているタイミングでは蓄えた変成
電力の一部を第３の巻線を介して変成器に回生させる。
この変成電力の一部は、スイッチ手段が電力エネルギー
蓄積手段に蓄積するとともに第３の巻線に供給する。ま
た、電力エネルギー蓄積手段はインダクタンス素子であ
り、整流された変成電力の一部を蓄積する。
が供給されているタイミングでは第２の巻線から出力さ
れる変成電力の一部を蓄え、第１の巻線に供給されてい
た駆動電力が遮断されているタイミングでは蓄えた変成
電力の一部を第３の巻線を介して変成器に回生させる。
この変成電力の一部は、スイッチ手段が電力エネルギー
蓄積手段に蓄積するとともに第３の巻線に供給する。ま
た、電力エネルギー蓄積手段はインダクタンス素子であ
り、整流された変成電力の一部を蓄積する。
【００１２】
【発明の実施の形態】Ａ．第１の実施の形態 以下に、
本発明について説明する。図１は、本発明の第１の実施
の形態にかかる電源回路の構成を示す接続図である。図
１に示す構成では、直列に接続されたトランス１１の一
次巻線１１ａとメインのスイッチング素子４１とに入力
電圧Ｖｉｎが印加されている。
本発明について説明する。図１は、本発明の第１の実施
の形態にかかる電源回路の構成を示す接続図である。図
１に示す構成では、直列に接続されたトランス１１の一
次巻線１１ａとメインのスイッチング素子４１とに入力
電圧Ｖｉｎが印加されている。
【００１３】トランス１１の二次巻線１１ｂには、出力
整流側のダイオード２１とフライホイール側のダイオー
ド２２とが接続される。ダイオード２１のカソード電極
とダイオード２２のカソード電極との交点には電流平滑
用のチョークコイル３１が接続され、出力電圧Ｖｏｔの
（＋）側端へとつながっている。出力電圧Ｖｏｔの
（＋）側端と（−）側端との間には、電圧安定用のコン
デンサ５１が接続されている。
整流側のダイオード２１とフライホイール側のダイオー
ド２２とが接続される。ダイオード２１のカソード電極
とダイオード２２のカソード電極との交点には電流平滑
用のチョークコイル３１が接続され、出力電圧Ｖｏｔの
（＋）側端へとつながっている。出力電圧Ｖｏｔの
（＋）側端と（−）側端との間には、電圧安定用のコン
デンサ５１が接続されている。
【００１４】また、トランス１１のリセット回路６１と
して、出力電圧Ｖｏｔの（＋）側端がチョークコイル３
２を介し、ダイオード２４およびトランジスタ４２へと
印加される。このトランジスタ４２のベース電極は、ト
ランス１１の二次巻線１１ｂに接続されている。
して、出力電圧Ｖｏｔの（＋）側端がチョークコイル３
２を介し、ダイオード２４およびトランジスタ４２へと
印加される。このトランジスタ４２のベース電極は、ト
ランス１１の二次巻線１１ｂに接続されている。
【００１５】チョークコイル３２とダイオード２４との
交点は、ダイオード２３のアノード電極側に接続され、
ダイオード２３を介してトランス１１の補助巻線１１ｃ
の一端側に接続される。補助巻線１１ｃの他端側は、ス
イッチング素子であるトランジスタ４２のエミッタ電極
および出力電圧Ｖｏｔの（−）端側へとつながってい
る。
交点は、ダイオード２３のアノード電極側に接続され、
ダイオード２３を介してトランス１１の補助巻線１１ｃ
の一端側に接続される。補助巻線１１ｃの他端側は、ス
イッチング素子であるトランジスタ４２のエミッタ電極
および出力電圧Ｖｏｔの（−）端側へとつながってい
る。
【００１６】このような構成において、スイッチング素
子４１が導通している時、入力電圧Ｖｉｎ からの入力電
流Ｉｉｎはトランス１１の一次巻線１１ａを介してスイ
ッチング素子４１へと流れる。この時、二次巻線１１ｂ
と一次巻線１１ａとの巻き数比をＮｂａとすると、二次
巻線１１ｂには一次巻線１１ａに発生する電圧Ｖ１ａの
巻き数比Ｎｂａ分の電圧Ｖ１ｂが発生する。
子４１が導通している時、入力電圧Ｖｉｎ からの入力電
流Ｉｉｎはトランス１１の一次巻線１１ａを介してスイ
ッチング素子４１へと流れる。この時、二次巻線１１ｂ
と一次巻線１１ａとの巻き数比をＮｂａとすると、二次
巻線１１ｂには一次巻線１１ａに発生する電圧Ｖ１ａの
巻き数比Ｎｂａ分の電圧Ｖ１ｂが発生する。
【００１７】二次巻線１１ｂの電圧Ｖ１ｂにより、リセ
ット回路６１のトランジスタ４２のベース−エミッタ間
に電圧Ｖｂｅが発生し、トランジスタ４２が導通状態と
なる。これにより、出力電圧Ｖｏｔ側よりチョークコイ
ル３２−ダイオード２４−トランジスタ４２と電流Ｉ
１１が流れ、チョークコイル３２に電力が蓄えられる。
ット回路６１のトランジスタ４２のベース−エミッタ間
に電圧Ｖｂｅが発生し、トランジスタ４２が導通状態と
なる。これにより、出力電圧Ｖｏｔ側よりチョークコイ
ル３２−ダイオード２４−トランジスタ４２と電流Ｉ
１１が流れ、チョークコイル３２に電力が蓄えられる。
【００１８】次に、スイッチング素子４１が導通状態か
ら遮断状態に切り替わると、入力電流Ｉｉｎが流れなく
なるため、一次巻線電圧Ｖ１ａおよび二次巻線電圧Ｖ
１ｂがなくなる。このため、トランジスタ４２も遮断状
態となる。
ら遮断状態に切り替わると、入力電流Ｉｉｎが流れなく
なるため、一次巻線電圧Ｖ１ａおよび二次巻線電圧Ｖ
１ｂがなくなる。このため、トランジスタ４２も遮断状
態となる。
【００１９】これによって、チョークコイル３２に蓄え
られた電力が放電され、電流Ｉ１２が流れる。この電流
Ｉ１２は、ダイオード２３を介してトランス１１をリセ
ットする電流となって流れて出力端の平滑用のコンデン
サ５１に充電され、チョークコイル３２に蓄えられた電
力が回生される。
られた電力が放電され、電流Ｉ１２が流れる。この電流
Ｉ１２は、ダイオード２３を介してトランス１１をリセ
ットする電流となって流れて出力端の平滑用のコンデン
サ５１に充電され、チョークコイル３２に蓄えられた電
力が回生される。
【００２０】この電流Ｉ１２により、補助巻線１１ｃに
はトランスリセット電圧として電圧Ｖ１ｃが発生し、補
助巻線１１ｃと一次巻線１１ａとの巻き数比Ｎｃａによ
って決まる電圧Ｖ１ａが一次巻線に発生する。
はトランスリセット電圧として電圧Ｖ１ｃが発生し、補
助巻線１１ｃと一次巻線１１ａとの巻き数比Ｎｃａによ
って決まる電圧Ｖ１ａが一次巻線に発生する。
【００２１】図２は、本実施の形態における各部の電圧
の変化の様子を示すタイミングチャートであり、図２
（ａ）はトランス１１の一次巻線１１ａの電圧Ｖ１ａ、
図２（ｂ）はスイッチング素子４１の電圧Ｖ４１であ
る。この図において、Ｔｏｎはスイッチング素子４１が
導通期間、Ｔｏｆは遮断期間を示している。この図に示
すように、スイッチング素子４１の遮断時の電極間の電
圧Ｖ４１は、電圧Ｖ１ａと入力電圧Ｖｉｎとの和となる
ように抑えられる。
の変化の様子を示すタイミングチャートであり、図２
（ａ）はトランス１１の一次巻線１１ａの電圧Ｖ１ａ、
図２（ｂ）はスイッチング素子４１の電圧Ｖ４１であ
る。この図において、Ｔｏｎはスイッチング素子４１が
導通期間、Ｔｏｆは遮断期間を示している。この図に示
すように、スイッチング素子４１の遮断時の電極間の電
圧Ｖ４１は、電圧Ｖ１ａと入力電圧Ｖｉｎとの和となる
ように抑えられる。
【００２２】Ｂ．第２の実施の形態 図３は、本発明の
第２の実施の形態にかかる電源回路の構成を示す接続図
である。なおこの図において、図１に示す各部と対応す
る部分には同一の符号を付し、その説明は省略する。
第２の実施の形態にかかる電源回路の構成を示す接続図
である。なおこの図において、図１に示す各部と対応す
る部分には同一の符号を付し、その説明は省略する。
【００２３】本実施の形態では、トランス１１の二次側
の電圧Ｖ１ｂをＦＥＴ（Ｆield Ｅffect Ｔransistor：
電界効果トランジスタ）４３およびＦＥＴ４４によって
整流する。ＦＥＴ４３および４４は、抵抗７１および抵
抗７２を介してトランス１１の二次巻線１１ｂに接続さ
れる。図４は、本実施の形態における二次巻線１１ｂの
電圧Ｖ１ｂの変化の様子を示すタイミングチャートであ
る。
の電圧Ｖ１ｂをＦＥＴ（Ｆield Ｅffect Ｔransistor：
電界効果トランジスタ）４３およびＦＥＴ４４によって
整流する。ＦＥＴ４３および４４は、抵抗７１および抵
抗７２を介してトランス１１の二次巻線１１ｂに接続さ
れる。図４は、本実施の形態における二次巻線１１ｂの
電圧Ｖ１ｂの変化の様子を示すタイミングチャートであ
る。
【００２４】この図４に示す通り本実施の形態では二次
巻線１１ｂの電圧Ｖ１ｂは矩形波状となり、またスイッ
チング素子４１が遮断状態となるタイミングでは、補助
巻線１１ｃの電圧Ｖ１ｃならびに二次巻線１１ｂと補助
巻線１１ｃとの巻き数比Ｎｂ ｃに応じた電圧が二次巻線
１１ｂに現れる。図４に示すＶ１ｃ×Ｖｂｃの成分は、
言うまでもなくスイッチング素子４１が導通状態の時
に、チョークコイル３２に蓄えられたエネルギーの成分
である。
巻線１１ｂの電圧Ｖ１ｂは矩形波状となり、またスイッ
チング素子４１が遮断状態となるタイミングでは、補助
巻線１１ｃの電圧Ｖ１ｃならびに二次巻線１１ｂと補助
巻線１１ｃとの巻き数比Ｎｂ ｃに応じた電圧が二次巻線
１１ｂに現れる。図４に示すＶ１ｃ×Ｖｂｃの成分は、
言うまでもなくスイッチング素子４１が導通状態の時
に、チョークコイル３２に蓄えられたエネルギーの成分
である。
【００２５】このため、ＦＥＴ４３およびＦＥＴ４４を
交互に導通させることができる。即ち本実施の形態で
は、電界効果トランジスタを用いた同期整流回路を適用
することで、整流回路の導通時の半導体損失を減らし、
電源自体の効率を上げることが可能である。
交互に導通させることができる。即ち本実施の形態で
は、電界効果トランジスタを用いた同期整流回路を適用
することで、整流回路の導通時の半導体損失を減らし、
電源自体の効率を上げることが可能である。
【００２６】
【発明の効果】以上説明したように、この発明によれ
ば、第１の巻線に駆動電力が供給されているタイミング
では第２の巻線から出力される変成電力の一部を蓄え、
第１の巻線に供給されていた駆動電力が遮断されている
タイミングでは蓄えた変成電力の一部を第３の巻線を介
して変成器に回生させる。この変成電力の一部は、スイ
ッチ手段が電力エネルギー蓄積手段に蓄積するとともに
第３の巻線に供給する。また、電力エネルギー蓄積手段
はインダクタンス素子であり、整流された変成電力の一
部を蓄積するので、トランスリセット時にスイッチング
素子に要求される耐圧を緩和し、且つトランスリセット
時の電力を電源出力に回生させることができるトランス
リセット回路および電源回路が実現可能であるという効
果が得られる。
ば、第１の巻線に駆動電力が供給されているタイミング
では第２の巻線から出力される変成電力の一部を蓄え、
第１の巻線に供給されていた駆動電力が遮断されている
タイミングでは蓄えた変成電力の一部を第３の巻線を介
して変成器に回生させる。この変成電力の一部は、スイ
ッチ手段が電力エネルギー蓄積手段に蓄積するとともに
第３の巻線に供給する。また、電力エネルギー蓄積手段
はインダクタンス素子であり、整流された変成電力の一
部を蓄積するので、トランスリセット時にスイッチング
素子に要求される耐圧を緩和し、且つトランスリセット
時の電力を電源出力に回生させることができるトランス
リセット回路および電源回路が実現可能であるという効
果が得られる。
【００２７】即ち本発明によれば、トランスリセット時
の電力を有効に回生させることが可能であり、これによ
り電源自体の効率を上げることができる。また、電源の
主スイッチング素子にかかる電圧を緩和することが可能
であり、これによりスイッチング素子の耐圧を下げるこ
とができる。
の電力を有効に回生させることが可能であり、これによ
り電源自体の効率を上げることができる。また、電源の
主スイッチング素子にかかる電圧を緩和することが可能
であり、これによりスイッチング素子の耐圧を下げるこ
とができる。
【図面の簡単な説明】
【図１】本発明の第１の実施の形態にかかる電源回路の
構成を示す接続図である。
構成を示す接続図である。
【図２】同実施の形態における各部の電圧の変化の様子
を示すタイミングチャートである。
を示すタイミングチャートである。
【図３】本発明の第２の実施の形態にかかる電源回路の
構成を示す接続図である。
構成を示す接続図である。
【図４】実施の形態における二次巻線１１ｂの電圧Ｖ
１ｂの変化の様子を示すタイミングチャートである。
１ｂの変化の様子を示すタイミングチャートである。
【図５】従来技術の電力消費型トランスリセット回路の
構成例を示す接続図である。
構成例を示す接続図である。
【図６】従来技術の電力回生型トランスリセット回路の
構成例を示す接続図である。
構成例を示す接続図である。
【符号の説明】 １１ トランス（変成器） １１ａ 一次巻線（第１の巻線） １１ｂ 二次巻線（第２の巻線） １１ｃ 補助巻線（第３の巻線） ２１、２２ ダイオード（整流手段） ２３、２４ ダイオード ３１ チョークコイル ３２ チョークコイル（電力エネルギー蓄積手段） ４１ スイッチング素子（断続手段） ４２ トランジスタ（スイッチ手段） ４３、４４ ＦＥＴ（整流手段） ５１ コンデンサ ６１ リセット回路（リセット手段） ７１、７２、Ｒ１５１ 抵抗 Ｃ１５２、Ｃ１６１ コンデンサ Ｉ１１、Ｉ１２ 電流 Ｉｉｎ 入力電流 Ｑ１６２ トランジスタ Ｔ１５０、Ｔ１６０ トランス Ｔ１５０−１ 巻線 Ｔ１６０−Ｒ リセット巻線 ｔｏｆ 遮断期間 ｔｏｎ 導通期間 Ｖ１ａ、Ｖ１ｂ、Ｖ１ｃ、Ｖ４１、Ｖｂｅ 電圧 Ｖｉｎ 入力電圧 Ｖｏｔ 出力電圧
Claims (10)
- 【請求項１】 所定の周期で断続する駆動電力が供給さ
れる第１の巻線（１１ａ）と当該第１の巻線とは第１の
巻き数比（Ｎba）で当該駆動電力を変成して出力する第
２の巻線（１１ｂ）と当該第１の巻線とは第２の巻き数
比（Ｎca）の第３の巻線（１１ｃ）とを有する変成器
（１１）に蓄える電力エネルギーをリセットするトラン
スリセット回路であって、前記第１の巻線に前記駆動電
力が供給されているタイミングで前記第２の巻線から出
力される変成電力の一部を蓄え、 前記第１の巻線に供給されていた前記駆動電力が遮断さ
れているタイミングで前記蓄えた変成電力の一部を前記
第３の巻線を介して前記変成器に回生させることを特徴
とするトランスリセット回路。 - 【請求項２】 前記変成電力の一部を蓄える電力エネル
ギー蓄積手段（３２）と、 前記駆動電力が遮断されているタイミングで前記蓄えた
電力エネルギーを前記第３の巻き線に供給するスイッチ
手段（４２）とからなることを特徴とする請求項１に記
載のトランスリセット回路。 - 【請求項３】 前記電力エネルギー蓄積手段は、 電流が流れることでエネルギーを蓄えるインダクタンス
素子であることを特徴とする請求項１または請求項２の
何れかに記載のトランスリセット回路。 - 【請求項４】 前記スイッチ手段は、 前記駆動電力が供給されるタイミングで出力される変成
電力によって導通して前記インダクタンス素子から前記
第３の巻き線に電流を流すトランジスタであることを特
徴とする請求項３に記載のトランスリセット回路。 - 【請求項５】 所定の周期で断続する駆動電力が供給さ
れる第１の巻線と当該第１の巻線とは第１の巻き数比で
当該駆動電力を変成して出力する第２の巻線と当該第１
の巻線とは第２の巻き数比の第３の巻線とを有する変成
器と、 前記第１の巻線に前記駆動電力が供給されているタイミ
ングでは前記第２の巻線から出力される変成電力の一部
を蓄えるとともに前記第１の巻線に供給されていた前記
駆動電力が遮断されているタイミングで前記蓄えた変成
電力の一部を前記第３の巻線を介して前記変成器に回生
させるリセット手段（６１）とを具備することを特徴と
する電源回路。 - 【請求項６】 前記リセット手段は、 前記変成電力の一部を蓄える電力エネルギー蓄積手段
と、 前記駆動電力が遮断されているタイミングで前記蓄えた
電力エネルギーを前記第３の巻き線に供給するスイッチ
手段とからなることを特徴とする請求項５に記載の電源
回路。 - 【請求項７】 前記変成電力を整流して整流電力を出力
する整流手段（２１、２２、４３、４４）を具備し、 前記スイッチ手段は、 前記駆動電力が供給されているタイミングで前記整流電
力を前記電力エネルギー蓄積手段に供給し、 前記駆動電力が遮断されているタイミングで前記電力エ
ネルギー蓄積手段に蓄えられた電力エネルギーを前記第
３の巻き線に供給することを特徴とする請求項６に記載
の電源回路。 - 【請求項８】 前記電力エネルギー蓄積手段は、 電流が流れることでエネルギーを蓄えるインダクタンス
素子であることを特徴とする請求項６または請求項７の
何れかに記載の電源回路。 - 【請求項９】 前記スイッチ手段は、 前記駆動電力が供給されるタイミングで出力される変成
電力によって導通して前記インダクタンス素子から前記
第３の巻き線に電流を流すトランジスタであることを特
徴とする請求項８に記載の電源回路。 - 【請求項１０】 前記第１の巻線に供給される駆動電力
を前記所定の周期で断続させる断続手段（４１）を具備
し、 入力された交流または直流の電力を変圧または周波数を
変換して出力することを特徴とする請求項５ないし請求
項９までの何れかに記載の電源回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP33842098A JP3179423B2 (ja) | 1998-11-13 | 1998-11-13 | トランスリセット回路および電源回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP33842098A JP3179423B2 (ja) | 1998-11-13 | 1998-11-13 | トランスリセット回路および電源回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2000152619A true JP2000152619A (ja) | 2000-05-30 |
| JP3179423B2 JP3179423B2 (ja) | 2001-06-25 |
Family
ID=18317993
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP33842098A Expired - Fee Related JP3179423B2 (ja) | 1998-11-13 | 1998-11-13 | トランスリセット回路および電源回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3179423B2 (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2003017335A (ja) * | 2001-06-27 | 2003-01-17 | Roji Pack:Kk | キャパシター内蔵コイルシステム |
| WO2009145804A1 (en) * | 2008-05-29 | 2009-12-03 | Battery-Biz Inc. | High-efficiency switched-mode power supply with assured high-frequency operations at low-power output |
-
1998
- 1998-11-13 JP JP33842098A patent/JP3179423B2/ja not_active Expired - Fee Related
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2003017335A (ja) * | 2001-06-27 | 2003-01-17 | Roji Pack:Kk | キャパシター内蔵コイルシステム |
| WO2009145804A1 (en) * | 2008-05-29 | 2009-12-03 | Battery-Biz Inc. | High-efficiency switched-mode power supply with assured high-frequency operations at low-power output |
Also Published As
| Publication number | Publication date |
|---|---|
| JP3179423B2 (ja) | 2001-06-25 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6191960B1 (en) | Active clamp for isolated power converter and method of operating thereof | |
| JPH11187664A (ja) | スイッチング電源装置 | |
| JP4830408B2 (ja) | 電力変換装置 | |
| JP2006345641A (ja) | Ｄｃ／ａｃ変換回路およびｄｃ／ａｃ変換方法 | |
| US6239993B1 (en) | Circuit associated with a power converter and method of operation thereof | |
| JP3905822B2 (ja) | 同期整流式スイッチング電源装置 | |
| JP3159261B2 (ja) | スナバ回路並びにそれを用いたスイッチング電源装置 | |
| JP3179423B2 (ja) | トランスリセット回路および電源回路 | |
| JP4730498B2 (ja) | スイッチング電源装置 | |
| US6657872B2 (en) | Voltage converter | |
| JP2003339157A (ja) | 自励式スイッチング電源装置 | |
| JPH1118426A (ja) | スイッチング電源回路 | |
| JPH05260739A (ja) | フォワードコンバータ | |
| JP2988405B2 (ja) | スイッチング電源回路 | |
| JP3306542B2 (ja) | 部分共振型自励式スイッチング電源の低損失化回路 | |
| JP3746897B2 (ja) | リンギングチョークコンバータ | |
| JPH099615A (ja) | スイッチング電源装置 | |
| JP3400425B2 (ja) | チョッパ型スイッチング電源装置 | |
| JP2000333452A (ja) | フォワードコンバータ | |
| JP4725749B2 (ja) | パワーｍｏｓｆｅｔ駆動回路 | |
| JP3090540B2 (ja) | 定電流入力型電圧共振コンバータ | |
| JP2001292569A (ja) | フライバック・コンバータにおける同期整流器のオンパルス幅の制御方法 | |
| JP2001258254A (ja) | 高圧発生回路 | |
| JPH08140345A (ja) | Ｄｃ−ｄｃコンバータ | |
| JP2003088115A (ja) | スイッチングコンバータ |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |