JP2000152010A - 画像処理装置 - Google Patents

Abstract

(57)【要約】 【課題】 データバッファが１ページ未満の記憶容量で
も、データバッファと符号化手段又は復号化手段との間
のＤＭＡ転送を複数ライン連続で行なえるようにし、Ｄ
ＭＡ転送時の処理効率を向上させる。 【解決手段】 ＤＭＡ制御部９が、データバッファ（記
憶手段）８の参照ラインのＤＭＡアドレスを符号化ライ
ンのＤＭＡアドレスに追従させたり、データバッファ８
の参照ラインのＤＭＡアドレスを復号化ラインのＤＭＡ
アドレスに追従させたりする。また、データバッファ８
に参照ライン及び復号化ラインとしての記憶領域を２ラ
イン分だけ確保し、参照ラインのＤＭＡアドレスと符号
化ラインのＤＭＡアドレスをライン単位でトグル管理す
ることもできる。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】この発明は、ファクシミリ装
置，プリンタ，デジタル複写機等の画像形成装置や、パ
ーソナルコンピュータ，ワードプロセッサ等の情報処理
装置などの各種の画像処理装置に関し、特に画像記憶手
段（メモリ）間等のデータのＤＭＡ転送を行なうＤＭＡ
制御手段（ＤＭＡ転送装置）を備えた画像処理装置に関
する。

【０００２】

【従来の技術】ファクシミリの標準化された圧縮方式で
あるＭＲ，ＭＭＲ方式は、画情報を１ライン毎に符号化
ラインとその前ラインである参照ラインとの相関により
圧縮し、符号化データとして出力する方式である。

【０００３】この圧縮方式を用いた符号化手段を備えた
画像処理装置は、ＤＭＡ（ダイレクト・メモリ・アクセ
ス）制御手段も備えており、スキャナ等の外部機器から
送られてくる１ページの画情報を圧縮する場合、その画
情報をＣＰＵ（中央処理装置）がデータバッファ（バッ
ファメモリ）に順次記憶する処理を行ない、それと並行
してＤＭＡ制御手段がデータバッファから符号化手段に
画情報を複数ライン連続でＤＭＡ転送する。

【０００４】ところで、画情報圧縮時のＤＭＡ転送を複
数ライン連続で行なう場合は、データバッファから符号
化手段へあるラインの画情報をＤＭＡ転送した後、アド
レスを加算して次のラインの画情報をＤＭＡ転送し、以
後この処理を繰り返す。また、データバッファが１ペー
ジ未満の記憶容量である場合、１ページの画情報を符号
化手段にＤＭＡ転送して圧縮させるためには、データバ
ッファを上限（先頭ライン）と下限（最終ライン）の間
でリング的に使用しなければならない。

【０００５】また、上記圧縮方式を用いて圧縮された画
情報である符号化データを伸長して復号化データとして
出力する復号化手段を備えた画像処理装置も存在する。
この画像処理装置も、ＤＭＡ制御手段を備えており、外
部機器から送られてくる１ページの符号化データを伸長
する場合、その符号化データをＣＰＵが復号化手段に順
次入力する処理を行ない、それと並行してＤＭＡ制御手
段が復号化手段とデータバッファとの間で復号化データ
を複数ライン連続でＤＭＡ転送する。

【０００６】ところで、画情報伸長時のＤＭＡ転送を複
数ライン連続で行なう場合は、データバッファと復号化
手段との間であるラインの復号化データをＤＭＡ転送し
た後、アドレスを加算して次のラインの画情報をＤＭＡ
転送し、以後この処理を繰り返す。また、データバッフ
ァが１ページ未満の記憶容量である場合、１ページの符
号化データを復号化手段に入力してデータバッファとの
間でＤＭＡ転送を行なわせるためには、データバッファ
を上限と下限の間でリング的に使用しなければならな
い。

【０００７】一方、例えばＤＭＡ制御手段を備えたファ
クシミリ装置において、ＣＰＵがアクセス可能なメモリ
に、ＣＰＵが使用するスタック領域やワーク領域（ワー
クメモリ）等のシステム領域以外に、画情報を蓄積する
ための画像メモリ領域やデータバッファ領域が割り当て
られることがある。そのため、ＤＭＡ制御手段は、メモ
リの画像メモリ領域やデータバッファ領域に対してだけ
でなく、ＣＰＵが使用するシステム領域に対してもＤＭ
Ａ転送を行なうことが可能である。

【０００８】

【発明が解決しようとする課題】しかしながら、上述し
た各画像処理装置において、データバッファをリング的
に使用する場合、符号化ライン又は復号化ラインをデー
タバッファの上限から下限に戻したときには、参照ライ
ンはまだ上限にあるが、そのような場合は１ライン分の
ＤＭＡ転送しかできず、処理効率が低下するという問題
があった。

【０００９】また、ＣＰＵがアクセス可能なメモリにシ
ステム領域以外に画像メモリ領域やデータバッファ領域
が割り当てられているような場合、ＣＰＵがＤＭＡ制御
手段に間違ってシステム領域のアドレスを設定してしま
うと、そのシステム領域に対してもＤＭＡ転送が行なわ
れてしまうことになり、メモリの内容が壊されてＣＰＵ
が暴走してしまう可能性があった。

【００１０】そこで、ＣＰＵの暴走を回避すべくメモリ
の内容を保護する必要があり、そのためにはＣＰＵが使
用するシステム領域に対してＤＭＡ転送が行なわれない
ようにしなければならないが、そのためのＣＰＵによる
処理は複雑であり、処理効率の低下につながる。

【００１１】この発明は上記の問題点に鑑みてなされた
ものであり、ＤＭＡ制御手段を備えた画像処理装置にお
いて、ＤＭＡ制御手段によるＤＭＡ転送時の処理効率を
向上させることを目的とする。すなわち、データバッフ
ァが１ページ未満の記憶容量である場合でも、データバ
ッファと符号化手段又は復号化手段との間の画情報のＤ
ＭＡ転送を常に複数ライン連続で行なえるようにし、画
情報を圧縮又は伸長する際のＤＭＡ転送時の処理効率を
向上させることを目的とする。

【００１２】また、ＣＰＵがアクセス可能なメモリにシ
ステム領域以外に画像メモリ領域やデータバッファ領域
が割り当てられているような場合、ＣＰＵによりＤＭＡ
制御手段にシステム領域のアドレスが誤設定されるよう
なことがあっても、そのシステム領域に対してＤＭＡ転
送が行なわれることを簡単且つ確実に回避し、ＤＭＡ転
送時の処理効率を向上させることを目的とする。

【００１３】

【課題を解決するための手段】請求項１の発明は、画情
報を記憶する記憶手段（データバッファ）と、該手段か
らの画情報を符号化ラインと参照ラインとの相関により
圧縮して符号化データとして出力する符号化手段と、記
憶手段から２次元圧縮手段へ符号化ラインと参照ライン
の画情報を複数ライン連続でＤＭＡ転送するＤＭＡ制御
手段とを有する画像処理装置において、上記の目的を達
成するため、ＤＭＡ制御手段に、記憶手段の参照ライン
のＤＭＡアドレスを符号化ラインのＤＭＡアドレスに追
従させるアドレス制御手段を設けたものである。

【００１４】請求項２の発明は、符号化ラインと参照ラ
インとの相関により圧縮して出力された符号化データを
伸長し、復号化データとして出力する復号化手段と、該
手段からの復号化データを記憶する記憶手段と、復号化
手段と記憶手段との間で復号化ラインと参照ラインの復
号化データを複数ライン連続でＤＭＡ転送するＤＭＡ制
御手段とを有する画像処理装置において、上記の目的を
達成するため、ＤＭＡ制御手段に、記憶手段の参照ライ
ンのＤＭＡアドレスを復号化ラインのＤＭＡアドレスに
追従させるアドレス制御手段を設けたものである。

【００１５】請求項３の発明は、符号化ラインと参照ラ
インとの相関により圧縮して出力された符号化データを
伸長し、復号化データとして出力すると共に、該復号化
データを変倍して変倍データとして出力する復号化手段
と、該手段からの復号化データ及び変倍データを記憶す
る記憶手段と、復号化手段と記憶手段との間で復号化ラ
インと参照ラインの復号化データ及び変倍データを複数
ライン連続でＤＭＡ転送するＤＭＡ制御手段とを有する
画像処理装置において、上記の目的を達成するため、Ｄ
ＭＡ制御手段に、記憶手段に参照ライン及び復号化ライ
ンとしての記憶領域を２ライン分だけ確保し、参照ライ
ンのＤＭＡアドレスと符号化ラインのＤＭＡアドレスを
ライン単位でトグル管理するトグル管理手段を設けたも
のである。

【００１６】請求項４〜６の発明は、ＣＰＵと、各種デ
ータを記憶する記憶手段と、該手段へのデータのＤＭＡ
転送を実行するＤＭＡ制御手段とを有する画像処理装置
において、上記の目的を達成するため、次のようにした
ことを特徴とする。すなわち、請求項４の発明は、ＤＭ
Ａ制御手段に、記憶手段のＤＭＡ転送禁止領域のアドレ
スを保持するＤＭＡ禁止アドレス保持手段と、記憶手段
のＤＭＡアドレスを生成するＤＭＡアドレス生成手段
と、該手段によって生成されたＤＭＡアドレスと前記Ｄ
ＭＡ禁止アドレス保持手段に保持されているＤＭＡ転送
禁止領域のアドレスとを比較し、該ＤＭＡアドレスが該
ＤＭＡ転送禁止領域内であるか否かを判断するＤＭＡ禁
止アドレス比較手段と、該手段によって上記ＤＭＡアド
レスが上記ＤＭＡ転送禁止領域内であると判断された場
合に、記憶手段へのＤＭＡ転送を禁止するＤＭＡ禁止手
段とを設けたものである。

【００１７】請求項５の発明は、請求項４の画像処理装
置において、ＤＭＡ制御手段に、ＤＭＡ禁止手段によっ
て記憶手段へのＤＭＡ転送が禁止された場合に、ＣＰＵ
への割り込み信号を発生させる割込発生手段を設けたも
のである 請求項６の発明は、請求項５の画像処理装置において、
ＤＭＡ制御手段に、ＤＭＡ禁止手段によって記憶手段へ
のＤＭＡ転送が禁止された場合に、そのＤＭＡ転送チャ
ネル番号を保持するＤＭＡ転送チャネル番号保持手段を
設けたものである。

【００１８】

【発明の実施の形態】以下、この発明の実施形態を図面
に基づいて具体的に説明する。図１は、この発明を実施
したファクシミリ装置の制御系の一例を示すブロック構
成図である。

【００１９】このファクシミリ装置は、スキャナ１，プ
ロッタ２，ＣＰＵ３，ＲＯＭ４，ＲＡＭ５，表示操作部
６，画像メモリ７，データバッファ８，ＤＭＡ制御部
９，符号化部１０，復号化部１１，及び通信制御部１２
等からなる。スキャナ１は、原稿の画像を読み取るもの
である。プロッタ２は、例えばレーザ記録方式を用いて
１ライン毎に走査しながら１ページ分の画情報を記録紙
上に記録（画像形成）するものである。

【００２０】ＣＰＵ３は、このファクシミリ装置全体を
統括的に制御する中央処理装置である。ＲＯＭ４は、Ｃ
ＰＵ３が実行する制御プログラムを格納した読み出し専
用メモリである。ＲＡＭ５は、ＣＰＵ３が処理を行なう
際に使用するワークメモリ等として使用する読み書き可
能なメモリである。

【００２１】表示操作部６は、オペレータがこのファク
シミリ装置を使用する際に操作する操作キーが搭載され
た操作部と、このファクシミリ装置の状態をオペレータ
に知らせるＬＣＤ（液晶ディスプレイ）及びＬＥＤが搭
載された表示部とからなる。画像メモリ７は、外部から
受信した画情報（符号化データ）と、これから送信する
画情報（符号化データ）を格納する読み書き可能なメモ
リである。

【００２２】データバッファ８は、スキャナ１によって
読み取られた画情報又はプロッタ２に送出する画情報を
一時的に記憶（蓄積）する記憶手段である。但し、この
データバッファ８は、１ページ分の画情報を記憶するだ
けの容量を有していない。ＤＭＡ制御部９は、ＣＰＵ３
の処理負荷を低減するために、データバッファ８から符
号化部１０への複数ラインの画情報のＤＭＡ転送を行な
ったり、復号化部１１とデータバッファ８との間の複数
ラインの画情報のＤＭＡ転送を行なうＤＭＡ制御手段で
ある。

【００２３】符号化部１０は、ファクシミリ用の圧縮方
式としてのＩＴＵで勧告されているＭＲ方式又はＭＭＲ
方式を用い、画情報を符号化ラインと参照ラインとの相
関により圧縮（符号化）し、符号化データとして出力す
る２次元圧縮処理を行なう符号化手段である。

【００２４】復号化部１１は、２次元圧縮処理によって
生成された符号化データを復号化ラインと参照ラインと
の相関により伸長（元の画情報に復号化）し、復号化デ
ータとして出力する処理を行なう復号化手段である。通
信制御部１２は、他のファクシミリ装置やファクシミリ
機能を有する装置等の外部機器との通信制御を司るもの
である。

【００２５】ここで、スキャナ１がライン単位に走査し
て読み込んだ画情報は、データバッファ８に順次転送さ
れて一時的に記憶される。データバッファ８に記憶され
た画情報は、ＤＭＡ制御部９により符号化部１０にＤＭ
Ａ転送されて圧縮され、符号化データとして画像メモリ
７に記憶された後、通信制御部１２によって外部機器へ
送信される。

【００２６】一方、通信制御部１２によって受信された
符号化データ（画情報）は、画像メモリ７に一時的に記
憶される。画像メモリ７に記憶された符号化データは、
復号化部１１によって伸長され、復号化データとしてＤ
ＭＡ制御部９によりデータバッファ８にＤＭＡ転送され
て記憶され、プロッタ２に送られて記録紙上に記録され
る。

【００２７】図２は、ＤＭＡ制御部９の構成例を示すブ
ロック図である。ＤＭＡ制御部９は、ＤＭＡリクエスト
サンプル部２１，ＤＭＡリクエストマスク部２２，ＤＭ
Ａリクエスト調停部２３，ＤＭＡアドレス生成部２４，
ラインアドレス間隔保持部２５，ＤＭＡ開始終了制御部
２６，ＤＭＡタイミング制御部２７，及びＤＭＡ転送数
制御部２８等からなる。

【００２８】ＤＭＡリクエストサンプル部２１は、プロ
ッタ２等からのＤＭＡリクエストをサンプリングする。
ＤＭＡリクエストマスク部２２は、ＤＭＡを停止するた
めにＤＭＡリクエストをマスクする。

【００２９】ＤＭＡリクエスト調停部２３は、複数のＤ
ＭＡリクエストが同時に発生した場合に、優先順位等の
アルゴリズムに従っていずれか１つのＤＭＡリクエスト
だけを受け付ける。ＤＭＡアドレス生成部２４は、デー
タバッファ８の符号化ラインのＤＭＡアドレス（符号化
アドレス），復号化ラインのＤＭＡアドレス（復号化ア
ドレス），又は参照ラインのＤＭＡアドレス（参照アド
レス）を生成（算出）する。

【００３０】ラインアドレス間隔保持部２５は、ＣＰＵ
３によって予め設定されたラインアドレス間隔を保持す
る。ＤＭＡ開始終了制御部２６は、画情報のＤＭＡ転送
の開始と終了を制御する。ＤＭＡタイミング制御部２７
は、ＤＭＡ動作全体のタイミングを制御する。ＤＭＡ転
送数制御部２８は、ＤＭＡ転送数をカウント・制御す
る。

【００３１】図３は、ＤＭＡアドレス生成部２４の符号
化アドレス及び参照アドレスを生成する部分の構成例を
示すブロック図である。ＤＭＡアドレス生成部２４は、
符号化ライン先頭アドレス保持部３１，１ライン終了検
出部３２，アドレス保持部３３，及びアドレス算出部３
４を備え、それらによって請求項１のアドレス制御手段
としての機能を果たす。符号化ライン先頭アドレス保持
部３１は、符号化ライン先頭アドレスを保持する。

【００３２】１ライン終了検出部３２は、データバッフ
ァ８から符号化部１１への画情報のＤＭＡ転送が１ライ
ン分終了したとき、それを検出してその旨を示す信号
（１ライン終了信号）をアドレス算出部３４に出力す
る。アドレス保持部３３は、アドレス算出部３４によっ
て算出される各アドレスを保持する。

【００３３】アドレス算出部３４は、符号化ライン先頭
アドレス保持部３１に保持されている符号化ライン先頭
アドレス，１ライン終了検出部３２からの１ライン終了
信号の出力の有無，及びラインアドレス間隔保持部２５
に保持されているラインアドレス間隔に基づいて、デー
タバッファ８の符号化アドレス及び参照アドレスを算出
する。

【００３４】図４は、ＤＭＡアドレス生成部２４の復号
化アドレス及び参照アドレスを生成する部分の構成例を
示すブロック図である。ＤＭＡアドレス生成部２４は、
復号化ライン先頭アドレス保持部４１，１ライン終了検
出部４２，アドレス保持部４３，及びアドレス算出部４
４を備え、それらによって請求項２のアドレス制御手段
としての機能を果たす。復号化ライン先頭アドレス保持
部４１は、復号化ライン先頭アドレスを保持する。

【００３５】１ライン終了検出部４２は、復号化部１１
とデータバッファ８との間の画情報のＤＭＡ転送が１ラ
イン分終了したとき、それを検出してその旨を示す信号
（１ライン終了信号）をアドレス算出部４４に出力す
る。アドレス保持部４３は、アドレス算出部４４によっ
て算出される各アドレスを保持する。

【００３６】アドレス算出部４４は、復号化ライン先頭
アドレス保持部４１に保持されている復号化ライン先頭
アドレス，１ライン終了検出部４２からの１ライン終了
信号の出力の有無，及びラインアドレス間隔保持部２５
に保持されているラインアドレス間隔に基づいて、デー
タバッファ８の復号化アドレス及び参照アドレスを算出
する。

【００３７】次に、このファクシミリ装置における請求
項１の発明に係わる制御について、図５のフローチャー
トを参照して具体的に説明する。図５は、このファクシ
ミリ装置における請求項１の発明に係わるＤＭＡ転送制
御の一例を示すフローチャートである。

【００３８】ＣＰＵ３は、例えば原稿画像の読み取り要
求あるいはファクシミリ送信要求があった時に、スキャ
ナ１に原稿の画像読み取りを開始させ、スキャナ１によ
ってライン単位に読み込まれた画情報を順次データバッ
ファ８に記憶すると共に、ＤＭＡ制御部９にＤＭＡ転送
制御を開始させる。それにより、ＤＭＡ制御部９は、ま
ずＣＰＵ３からの指示により図２のＤＭＡアドレス生成
部２４に対してアドレス設定を行なう。

【００３９】すなわち、データバッファ８の先頭（１ラ
イン目）の参照ラインと符号化ラインのＤＭＡスタート
アドレス（先頭アドレス）をそれぞれ参照アドレス，符
号化アドレスとして図３のアドレス保持部３３に設定す
る。このとき、上記１ライン目の符号化ライン先頭アド
レスを符号化ライン先頭アドレス保持部３１にも設定す
る。また、ラインアドレス間隔をラインアドレス間隔保
持部２５に設定する。

【００４０】続いて、データバッファ８の参照ラインと
符号化ラインの画情報（データ）を符号化部１０にＤＭ
Ａ転送する。このとき、ＤＭＡ制御部９のアドレス算出
部３４が、所定ビット（例えば８ビット）単位の画情報
を転送する毎にアドレス保持部３３の参照アドレス及び
符号化アドレスをインクリメント（＋１）し、１ライン
分（参照ライン，符号化ライン）の画情報の転送が終了
して１ライン終了検出部３２から１ライン終了信号が出
力されると、以下の処理を行なう。

【００４１】すなわち、符号化ライン先頭アドレス保持
部３１の符号化ライン先頭アドレスを参照アドレス（次
の参照ラインの先頭アドレス）とし（参照アドレスを符
号化アドレスに追従させ）、アドレス保持部３３の符号
化アドレスにラインアドレス間隔保持部２５のラインア
ドレス間隔を加算し、その加算値を符号化アドレス（次
の符号化ラインの先頭アドレス）とすると共に、符号化
ライン先頭アドレス保持部３１に新たな符号化ライン先
頭アドレスとして設定し直す。

【００４２】以後、上述と同様の処理を繰り返し、符号
化ラインが最終ライン（上限）に達し、その符号化ライ
ンの最終アドレス（データバッファ８の最大アドレス）
の画情報を符号化部１０にＤＭＡ転送した後は、符号化
ライン先頭アドレス保持部３１の符号化ライン先頭アド
レスを参照アドレス（次の参照ラインの先頭アドレス）
とし、データバッファ８の最小アドレスを符号化アドレ
ス（次の符号化ラインの先頭アドレス）とすると共に、
符号化ライン先頭アドレス保持部３１に新たな符号化ラ
イン先頭アドレスとして設定し直す。

【００４３】以後、上述と同様の処理を繰り返し、１ペ
ージ分（予め設定されたライン数分でもよい）のＤＭＡ
転送を完了させる。ここで、データバッファ８の記憶容
量は１ページ分の記憶容量より少ないので、ＣＰＵ３は
１ページの原稿の画情報を符号化部１０にＤＭＡ転送し
て圧縮させるために、データバッファ８を上限（先頭ラ
イン）と下限（最終ライン）の間でリング的に使用す
る。

【００４４】すなわち、ＣＰＵ３がスキャナ１によって
ライン単位に読み込まれた画情報をデータバッファ８に
下限から順次記憶していき、それと並行してＤＭＡ制御
部９がデータバッファ８に蓄積された画情報を下限から
順次符号化部１０にＤＭＡ転送していく。このとき、デ
ータバッファ８における画情報の符号化ラインと参照ラ
インは図６の（ａ）に示すような位置関係となる。

【００４５】そして、ＣＰＵ３がスキャナ１からの画情
報をデータバッファ８の最終ラインまで記憶した後、再
びデータバッファ８の先頭ライン（第１ライン）から順
次記憶（上書き）することを繰り返してデータバッファ
８をリング的に使用する。そのため、ＤＭＡ制御部９も
データバッファ８の下限から画情報のＤＭＡ転送を行な
った後、再び下限から画情報のＤＭＡ転送を行なう。こ
のとき、図６の（ｂ）に示すように、符号化ラインが下
限の場合、参照ラインは符号化ラインの直前ラインであ
るため、上限となる。

【００４６】この場合、その各ラインの画情報のＤＭＡ
転送が終了した後、符号化アドレスを第２ラインの先頭
アドレスにする前に、符号化ラインの先頭アドレスを参
照アドレスにする（参照アドレスを符号化アドレスに追
従させる）ので、参照ラインは下限となり、その各ライ
ンのアドレスが連続することから、複数ラインのＤＭＡ
転送を連続して行なえる。

【００４７】次に、このファクシミリ装置における請求
項２の発明に係わる制御について、図７のフローチャー
トを参照して具体的に説明する。図７は、このファクシ
ミリ装置における請求項２の発明に係わるＤＭＡ転送制
御の一例を示すフローチャートである。

【００４８】ＣＰＵ３は、通信制御部１２によって画情
報（符号化データ）が受信されると、それを順次画像メ
モリ７に記憶すると共に、画像メモリ７の先頭アドレス
から符号化データを所定ビット（例えば８ビット）単位
で読み出して復号化部１１に送り、ＤＭＡ制御部９にＤ
ＭＡ転送制御を開始させる。それにより、ＤＭＡ制御部
９は、まずＣＰＵ３からの指示により図２のＤＭＡアド
レス生成部２４に対してアドレス設定を行なう。

【００４９】すなわち、データバッファ８の先頭（１ラ
イン目）の参照ラインと復号化ラインのＤＭＡスタート
アドレス（先頭アドレス）をそれぞれ参照アドレス，復
号化アドレスとして図４のアドレス保持部４３に設定す
る。このとき、上記１ライン目の復号化ライン先頭アド
レスを復号化ライン先頭アドレス保持部４１にも設定す
る。また、ラインアドレス間隔をラインアドレス間隔保
持部２５に設定する。

【００５０】続いて、データバッファ８の参照ラインに
記憶された復号化データ（最初は白データ）を復号化部
１１に順次ＤＭＡ転送する。それによって、復号化部１
１が、画像メモリ７からの第１ラインの符号化データを
データバッファ８からの復号化データを参照して伸長
し、復号化データとして出力する。ＤＭＡ制御部９は、
復号化部１１からの復号化データをデータバッファ８の
復号化ラインに順次ＤＭＡ転送して書き込む。

【００５１】このとき、ＤＭＡ制御部９のアドレス算出
部４４が、データバッファ８の参照ラインから復号化部
１１に所定ビット単位の復号化データを転送する毎に、
アドレス保持部４３の参照アドレスをインクリメント
（＋１）する。また、復号化部１１からデータバッファ
８の復号化ラインに所定ビット単位の復号化データを転
送して書き込む毎に、アドレス保持部４３の復号化アド
レスをインクリメント（＋１）し、１ライン分（参照ラ
イン，復号化ライン）の復号化データの転送が終了して
１ライン終了検出部４２から１ライン終了信号が出力さ
れると、以下の処理を行なう。

【００５２】すなわち、復号化ライン先頭アドレス保持
部４１の復号化ライン先頭アドレスを参照アドレス（次
の参照ラインの先頭アドレス）とし（参照アドレスを復
号化アドレスに追従させ）、アドレス保持部４３の復号
化アドレスにラインアドレス間隔保持部２５のラインア
ドレス間隔を加算し、その加算値を復号化アドレス（次
の復号化ラインの先頭アドレス）とすると共に、復号化
ライン先頭アドレス保持部４１に新たな復号化ライン先
頭アドレスとして設定し直す。

【００５３】以後、上述と同様の処理を繰り返し、復号
化ラインが最終ライン（上限）に達し、その復号化ライ
ンの最終アドレス（データバッファ８の最大アドレス）
に復号化データをＤＭＡ転送して書き込んだ後は、復号
化ライン先頭アドレス保持部４１の復号化ライン先頭ア
ドレスを参照アドレス（次の参照ラインの先頭アドレ
ス）とし、データバッファ８の最小アドレスを復号化ア
ドレス（次の復号化ラインの先頭アドレス）とすると共
に、復号化ライン先頭アドレス保持部４１に新たな復号
化ライン先頭アドレスとして設定し直す。

【００５４】以後、上述と同様の処理を繰り返し、１ペ
ージ分（予め設定されたライン数分でもよい）のＤＭＡ
転送を完了させる。ここで、データバッファ８の記憶容
量は１ページ分の記憶容量より少ないので、ＤＭＡ制御
部９は、復号化部１１で復号化された画情報（復号化デ
ータ）をデータバッファ８にＤＭＡ転送して書き込むた
めに、データバッファ８を上限（先頭ライン）と下限
（最終ライン）の間でリング的に使用する。

【００５５】すなわち、ＤＭＡ制御部９が、復号化部１
１からの復号化データをデータバッファ８に下限から順
次記憶していく。このとき、データバッファ８における
画情報の復号化ラインと参照ラインは図６の（ａ）に示
すような位置関係となる。

【００５６】そして、ＤＭＡ制御部９が復号化部１１か
らの復号化データをデータバッファ８の最終ラインまで
記憶した後、再びデータバッファ８の第１ラインから順
次記憶（上書き）することを繰り返してデータバッファ
８をリング的に使用する。このとき、第６図の（ｂ）に
示すように、復号化ラインが下限の場合、参照ラインは
復号化ラインの直前ラインであるため、上限となる。

【００５７】この場合、その各ラインの復号化データの
ＤＭＡ転送が終了した後、復号化アドレスを第２ライン
の先頭アドレスにする前に、復号化ラインの先頭アドレ
スを参照アドレスにする（参照アドレスを復号化アドレ
スに追従させる）ので、参照ラインは下限となり、その
各ラインのアドレスが連続することから、複数ラインの
ＤＭＡ転送を連続して行なえる。

【００５８】図８は、ＤＭＡアドレス生成部２４の復号
化アドレス及び参照アドレスを生成する部分の他の構成
例を示すブロック図であり、図４と対応する部分には同
一符号を付している。ＤＭＡアドレス生成部２４は、２
個の先頭アドレス保持部５１，５２と、１ライン終了検
出部４２，アドレス保持部４３，アドレス算出部４４と
を備え、それらによって請求項３のトグル管理手段とし
ての機能を果たす。

【００５９】先頭アドレス保持部５１，５２は、復号化
ライン又は参照ラインの先頭アドレスを保持する。アド
レス算出部４４は、先頭アドレス保持部５１，５２に保
持されている復号化ライン又は参照ラインの先頭アドレ
ス，１ライン終了検出部４２からの１ライン終了信号の
出力の有無，及びラインアドレス間隔保持部２５に保持
されているラインアドレス間隔に基づいて、データバッ
ファ８の復号化アドレス，参照アドレス，及び変倍アド
レスを算出する。

【００６０】次に、このファクシミリ装置における請求
項３の発明に係わる制御について、図９のフローチャー
トを参照して具体的に説明する。なお、復号化部１１は
変倍機能を有しているものとする。図９は、このファク
シミリ装置における請求項３の発明に係わるＤＭＡ転送
制御の一例を示すフローチャートである。

【００６１】ＣＰＵ３は、通信制御部１２によって画情
報（符号化データ）が受信されると、それを順次画像メ
モリ７に記憶すると共に、画像メモリ７の先頭アドレス
から符号化データを所定ビット（例えば８ビット）単位
で読み出して復号化部１１に送り、ＤＭＡ制御部９に変
倍指定を行なってＤＭＡ転送制御を開始させる。それに
より、ＤＭＡ制御部９は、まずＣＰＵ３からの指示によ
り図２のＤＭＡアドレス生成部２４に対してアドレス設
定を行なう。

【００６２】すなわち、データバッファ８の参照ライン
（データバッファ８の第１ラインを割り当てるものとす
る）の先頭アドレス及び復号化ライン（データバッファ
８の第２ラインを割り当てるものとする）の先頭アドレ
スをそれぞれ参照アドレス，復号化アドレスとして図８
のアドレス保持部４３に設定する。このとき、参照ライ
ンの先頭アドレスを先頭アドレス保持部５１に、復号化
ラインの先頭アドレスを先頭アドレス保持部５２にもそ
れぞれ設定する。また、図示は省略するが、データバッ
ファ８の変倍ライン（データバッファ８の第３ライン〜
最終ラインを割り当てるものとする）の先頭アドレスを
変倍アドレスとしてアドレス保持部４３に設定する。ま
た、ラインアドレス間隔をラインアドレス間隔保持部２
５に設定する。

【００６３】続いて、データバッファ８の参照ラインに
記憶された復号化データ（最初は白データ）を復号化部
１１に順次ＤＭＡ転送する。それによって、復号化部１
１が、画像メモリからの先頭ラインの符号化データをデ
ータバッファ８からの復号化データを参照して伸長し、
復号化データとして出力する。また、その復号化データ
を指定倍率で変倍し、変倍データとして出力する。

【００６４】ＤＭＡ制御部９は、復号化部１１からの復
号化データをデータバッファ８の復号化ラインに順次Ｄ
ＭＡ転送して書き込む。また、復号化部１１からの変倍
データをデータバッファ８の変倍ラインに順次ＤＭＡ転
送して書き込む。

【００６５】このとき、ＤＭＡ制御部９のアドレス算出
部４４が、データバッファ８の参照ラインから復号化部
１１に所定ビット単位の復号化データ（参照データ）を
転送する毎に、アドレス保持部４３の参照アドレスをイ
ンクリメント（＋１）し、復号化部１１からデータバッ
ファ８の復号化ラインに所定ビット単位の復号化データ
を転送して書き込む毎に、アドレス保持部４３の復号化
アドレスをインクリメント（＋１）する。

【００６６】さらに、図９には図示を省略したが、復号
化部１１からデータバッファ８の変倍ラインに所定ビッ
ト単位の変倍データを転送して書き込む毎に、アドレス
保持部４３の変倍アドレスをインクリメント（＋１）す
る。そして、１ライン分（参照ライン，復号化ライン，
変倍ライン）の復号化データの転送が終了して１ライン
終了検出部４２から１ライン終了信号が出力されると、
以下の処理を行なう。

【００６７】すなわち、先頭アドレス保持部５１の参照
ライン先頭アドレスを符号化ライン先頭アドレスとして
トグルし、それを復号化アドレスとしてアドレス保持部
４３の復号化アドレスを更新すると共に、先頭アドレス
保持部５２の復号化ライン先頭アドレスを参照ライン先
頭アドレスとしてトグルし、それを参照アドレスとして
アドレス保持部４３の参照アドレスを更新する。また、
図示は省略するが、アドレス保持部４３の変倍アドレス
にラインアドレス間隔保持部２５のラインアドレス間隔
を加算し、その加算値を変倍アドレス（次の変倍ライン
の先頭アドレス）とする。

【００６８】以後、上述と同様の処理を繰り返し、１ラ
イン終了検出部４２から再び１ライン終了信号が出力さ
れると、先頭アドレス保持部５１の符号化ライン先頭ア
ドレスを参照ライン先頭アドレスとし、更にそれを参照
アドレスとしてアドレス保持部４３の参照アドレスを更
新すると共に、先頭アドレス保持部５２の参照ライン先
頭アドレスを符号化ライン先頭アドレスとし、更にそれ
を復号化アドレスとしてアドレス保持部４３の復号化ア
ドレスを更新する。また、図示は省略するが、アドレス
保持部４３の変倍アドレスにラインアドレス間隔保持部
２５のラインアドレス間隔を加算し、その加算値を変倍
アドレス（次の変倍ラインの先頭アドレス）とする。

【００６９】以後、上述と同様の処理を繰り返し、変倍
ラインが最終ライン（上限）に達し、その変倍ラインの
最終アドレス（データバッファ８の最大アドレス）に変
倍データをＤＭＡ転送して書き込んだ後は、図示は省略
するが、データバッファ８の第３ラインの先頭アドレス
（予め設定されている）を変倍アドレスとする。

【００７０】以後、上述と同様の処理を繰り返し、１ペ
ージ分（予め設定されたライン数分でもよい）のＤＭＡ
転送を完了させる。ここで、データバッファ８の記憶容
量は１ページ分の記憶容量より少ないので、ＤＭＡ制御
部９は、復号化部１１で復号化された画情報（変倍デー
タ）をデータバッファ８にＤＭＡ転送して書き込むため
に、データバッファ８を第３ラインと最終ラインの間で
リング的に使用する。

【００７１】すなわち、ＤＭＡ制御部９が、復号化部１
１からの変倍データをデータバッファ８に第３ラインか
ら順次記憶していき、最終ラインまで記憶した後、再び
データバッファ８の第３ラインから順次記憶（上書き）
することを繰り返してデータバッファ８をリング的に使
用する。

【００７２】このように、符号化データを伸長及び変倍
する際には、データバッファ８に参照ライン及び復号化
ラインとしての記憶領域を２ライン分だけ確保し、参照
ラインのＤＭＡアドレスと符号化ラインのＤＭＡアドレ
スをライン単位でトグル管理することにより、データバ
ッファの各ラインのアドレスが連続するので、複数ライ
ンのＤＭＡ転送を連続して行なえる。また、データバッ
ファ８の容量を節約することができる。

【００７３】図１０は、この発明を実施したファクシミ
リ装置の制御系の他の例を示すブロック構成図であり、
図１と同じ部分には同一符号を付してそれらの説明を省
略する。ＣＰＵ３′は、このファクシミリ装置全体を統
括的に制御する中央処理装置である。ＲＯＭ４′は、Ｃ
ＰＵ３′が実行する制御プログラムを格納した読み出し
専用メモリである。

【００７４】ＲＡＭ５′は、各種データを一時的に記憶
しておくためのメモリ（記憶手段）であり、ＣＰＵ３′
が処理を行なう際に使用するワーク領域（ワークメモ
リ）やスタック領域等のシステム領域（ＣＰＵシステム
領域）、送受信する圧縮された画情報（符号化データ）
を蓄積する画像メモリ領域、１ページ分の生画像の容量
を持ち、スキャナ１やプロッタ２との間でデータ転送を
行なうためのページメモリ領域、符号化復号化のために
データを記憶しておくためのデータバッファ領域が存在
する。図１１に簡単なメモリマップ例を示す。

【００７５】ＤＭＡ制御部（ＤＭＡ転送装置）９′は、
ＣＰＵ３′の処理負荷を低減するために、スキャナ１か
らＲＡＭ５′へのＤＭＡ転送（データのＤＭＡ転送）、
ＲＡＭ５′からプロッタ２へのＤＭＡ転送、あるいはＲ
ＡＭ５′から符号化部１０へのＤＭＡ転送を行なった
り、復号化部１１とＲＡＭ５′との間のＤＭＡ転送を行
なうＤＭＡ制御手段である。

【００７６】ここで、ＲＡＭ５′上の全てのメモリ領域
はＣＰＵ３′からのアクセスが可能であり、ＤＭＡ転送
も可能である。また、ＤＭＡ転送のチャネルには、スキ
ャナ用ＤＭＡ，プロッタ用ＤＭＡ，符号化用ＤＭＡ，復
号化用ＤＭＡ，メモリtoメモリＤＭＡ等の複数のチャネ
ルがあり、それぞれが全てのメモリ領域とのＤＭＡ転送
が可能である。

【００７７】そのため、ＤＭＡ転送によりＣＰＵシステ
ム領域を書き換えて壊してしまう可能性がある。例え
ば、ＣＰＵ３′がＤＭＡ制御部９′に間違ったアドレス
や間違った転送数を設定してしまうと、ＣＰＵシステム
領域にデータが転送されてしまう可能性がある。そこ
で、この実施形態においては、ＣＰＵシステム領域を保
護するため、ＤＭＡ制御部９′が請求項４〜６の発明に
係わる処理を行なうが、それについては追って詳細に説
明する。

【００７８】図１２は、ＤＭＡ制御部９′の構成例を示
すブロック図である。ＤＭＡ制御部９′は、ＤＭＡリク
エストサンプル部６１，ＤＭＡリクエストマスク部６
２，ＤＭＡリクエスト調停部６３，ＤＭＡアドレス生成
部６４，ＤＭＡ開始終了制御部６５，ＤＭＡタイミング
制御部６６，ＤＭＡ転送数制御部６７，ＤＭＡ禁止下限
アドレス保持部６８，ＤＭＡ禁止上限アドレス保持部６
９，ＤＭＡ禁止アドレス比較部７０，ＤＭＡ実行マスク
部７１，ＣＰＵ割込発生部７２，ＤＭＡチャネル番号保
持部７３等からなる。

【００７９】ＤＭＡリクエストサンプル部６１は、全て
のＤＭＡチャネルのリクエスト信号（ＤＭＡリクエス
ト）をサンプリングする。ＤＭＡリクエストマスク部６
２は、ＤＭＡを停止するためにＤＭＡリクエストをマス
クする。ＤＭＡリクエスト調停部６３は、複数のＤＭＡ
リクエストが同時に発生した場合に、優先順位等のアル
ゴリズムに従っていずれか１つのＤＭＡリクエストだけ
を受け付ける。

【００８０】ＤＭＡアドレス生成部６４は、請求項４の
ＤＭＡアドレス生成手段に相当するものであり、ＲＡＭ
５′のＤＭＡアドレスを生成（算出）する。例えば、符
号化ラインのＤＭＡアドレス（符号化アドレス），復号
化ラインのＤＭＡアドレス（復号化アドレス），又は参
照ラインのＤＭＡアドレス（参照アドレス）を生成（算
出）する。

【００８１】ＤＭＡ開始終了制御部６５は、データ（画
情報）のＤＭＡ転送の開始と終了を制御する。ＤＭＡタ
イミング制御部６６は、ＤＭＡ動作全体のタイミングを
制御する。ＤＭＡ転送数制御部６７は、ＤＭＡ転送数を
カウント・制御する。

【００８２】ＤＭＡ禁止下限アドレス保持部６８は、Ｒ
ＡＭ５′のＤＭＡ転送禁止領域の下限アドレスを保持す
る。ＤＭＡ禁止上限アドレス保持部６９は、ＲＡＭ５′
のＤＭＡ転送禁止領域の上限アドレスを保持する。な
お、ＤＭＡ禁止下限アドレス保持部６８およびＤＭＡ禁
止上限アドレス保持部６９が、請求項４のＤＭＡ禁止ア
ドレス保持手段としての機能を果たす。

【００８３】ＤＭＡ禁止アドレス比較部７０は、請求項
４のＤＭＡ禁止アドレス比較手段に相当するものであ
り、ＤＭＡアドレス生成部６４で生成されたＤＭＡアド
レスとＤＭＡ禁止下限アドレス保持部６８およびＤＭＡ
禁止上限アドレス保持部６９にそれぞれ保持されている
ＲＡＭ５′のＤＭＡ転送禁止領域の下限アドレス，上限
アドレスとを比較し、上記ＤＭＡアドレスが上記ＤＭＡ
転送禁止領域内であるか否かを判断する。

【００８４】ＤＭＡ実行マスク部７１は、請求項４のＤ
ＭＡ禁止手段に相当するものであり、ＤＭＡ禁止アドレ
ス比較部７０によってＤＭＡアドレス生成部６４で生成
されたＤＭＡアドレスがＲＡＭ５′のＤＭＡ転送禁止領
域内であると判断された場合に、ＲＡＭ５′へのＤＭＡ
転送、つまり上記ＤＭＡ転送禁止領域へのＤＭＡ転送を
禁止し、マスクする。

【００８５】ＣＰＵ割込発生部７２は、請求項５の割込
発生手段に相当するものであり、ＤＭＡ実行マスク部７
１によってＲＡＭ５′のＤＭＡ転送禁止領域へのＤＭＡ
転送がマスク（禁止）された場合に、ＣＰＵ３′への割
り込み信号を発生させる。ＤＭＡチャネル番号保持部７
３は、請求項６のＤＭＡ転送チャネル番号保持手段に相
当するものであり、ＤＭＡ実行マスク部７１によってＲ
ＡＭ５′のＤＭＡ転送禁止領域へのＤＭＡ転送がマスク
された場合に、そのＤＭＡ転送チャネル番号を保持す
る。

【００８６】次に、このファクシミリ装置における請求
項４〜６の発明に係わる制御について、図１３のフロー
チャートを参照して具体的に説明する。図１３は、この
ファクシミリ装置における請求項４〜６の発明に係わる
ＤＭＡ転送制御の一例を示すフローチャートである。

【００８７】ＣＰＵ３′は、予めＤＭＡ制御部９′に、
ＲＡＭ５′に割り当てられたＣＰＵシステム領域（スタ
ック領域やワーク領域等のシステム領域）をＤＭＡ転送
禁止領域として、その上限アドレスおよび下限アドレス
をそれぞれＤＭＡ禁止下限アドレス保持部６８，ＤＭＡ
禁止上限アドレス保持部６９に設定して（書き込んで）
保持させる。また、ＲＡＭ５′のＤＭＡスタートアドレ
スをＤＭＡアドレス生成部６４に設定する。

【００８８】一方、ＤＭＡ制御部９′は、ＣＰＵ３′か
ら１ライン毎のＤＭＡ転送要求を受ける度に図１３に示
すＤＭＡ転送制御を開始し、まずＲＡＭ５′のＤＭＡア
ドレス（ＤＭＡ転送アドレス）を生成（算出）する。な
お、この処理として、最初は予め設定されたＤＭＡスタ
ートアドレスをＤＭＡアドレスとするが、以降はＤＭＡ
転送要求を受ける度にそのＤＭＡアドレスをインクリメ
ント（＋１）することにより新たなＤＭＡアドレスを生
成する。

【００８９】次に、先に生成したＤＭＡアドレスと予め
設定された（ＤＭＡ禁止下限アドレス保持部６８および
ＤＭＡ禁止上限アドレス保持部６９にそれぞれ保持され
ている）ＲＡＭ５′のＤＭＡ転送禁止領域の下限アドレ
ス，上限アドレスとを比較して、そのＤＭＡアドレスが
ＤＭＡ転送禁止領域内であるか否かを判断し、ＤＭＡ転
送禁止領域内でなければ通常通りＲＡＭ５′へのＤＭＡ
転送を実行する。それにより、ＲＡＭ５′の上記ＤＭＡ
アドレスのラインにデータが転送される。

【００９０】それに対して、先に生成したＤＭＡアドレ
スがＲＡＭ５′のＤＭＡ転送禁止領域内である場合に
は、そのＤＭＡ転送禁止領域へのＤＭＡ転送をマスクし
た後、ＣＰＵ３′への割り込み信号を発生させると共
に、そのＤＭＡ転送チャネル番号を記憶（保持）する。

【００９１】このように、ＤＭＡ制御部９′が、１ライ
ン毎のＤＭＡ転送要求を受ける度にそのＤＭＡアドレス
とＲＡＭ５′のＤＭＡ転送禁止領域のアドレスとを比較
して、そのＤＭＡアドレスがそのＤＭＡ転送禁止領域内
であるか否かを判断し、そのＤＭＡ転送禁止領域内であ
ればＲＡＭ５′のＤＭＡ転送禁止領域へのＤＭＡ転送を
マスクするので、ＤＭＡ転送禁止領域として設定された
ＣＰＵシステム領域に対してＤＭＡ転送が行なわれるこ
とを簡単且つ確実に回避できる。

【００９２】また、ＤＭＡ制御部９′が、ＲＡＭ５′の
ＤＭＡ転送禁止領域へのＤＭＡ転送をマスクした場合
に、ＣＰＵ３′への割り込み信号を発生させるので、Ｃ
ＰＵ３′はＣＰＵシステム領域へのＤＭＡ転送がマスク
されたことを直ちに認識することができる。さらに、Ｄ
ＭＡ制御部９′が、ＲＡＭ５′のＤＭＡ転送禁止領域へ
のＤＭＡ転送をマスクした場合に、そのＤＭＡ転送チャ
ネル番号を保持するので、ＣＰＵ３′はそのＤＭＡ転送
チャネル番号を読み込むことにより、どのＤＭＡ転送チ
ャネルでＤＭＡ転送要求が発生したかを認識することが
できる。

【００９３】以上、この発明をファクシミリ装置に適用
した実施形態について説明したが、この発明はこれに限
らず、プリンタやデジタル複写機等の他の画像形成装
置、あるいはパーソナルコンピュータやワードプロセッ
サ等の情報処理装置など、各種の画像処理装置に適用し
得るものである。

【００９４】

【発明の効果】以上説明してきたように、この発明の画
像処理装置によれば、ＤＭＡ制御手段によるＤＭＡ転送
時の処理効率を向上させることができる。請求項１の発
明の画像形成装置によれば、記憶手段（データバッフ
ァ）の参照ラインのＤＭＡアドレスを符号化ラインのＤ
ＭＡアドレスに追従させるので、データバッファが１ペ
ージ未満の記憶容量である場合でも、データバッファの
各ラインのアドレスが常に連続することになり、複数ラ
インのＤＭＡ転送を連続して行なえるため、画情報を圧
縮する際のＤＭＡ転送時の処理効率を向上させることが
できる。

【００９５】請求項２の発明の画像形成装置によれば、
データバッファの参照ラインのＤＭＡアドレスを復号化
ラインのＤＭＡアドレスに追従させるので、データバッ
ファが１ページ未満の記憶容量である場合でも、データ
バッファの各ラインのアドレスが常に連続することにな
り、複数ラインのＤＭＡ転送を連続して行なえるため、
画情報を伸長する際のＤＭＡ転送時の処理効率を向上さ
せることができる。

【００９６】請求項３の発明の画像形成装置によれば、
データバッファに参照ライン及び復号化ラインとしての
記憶領域を２ライン分だけ確保し、参照ラインのＤＭＡ
アドレスと符号化ラインのＤＭＡアドレスをライン単位
でトグル管理するので、データバッファが１ページ未満
の記憶容量である場合でも、データバッファの各ライン
のアドレスが連続することにより、複数ラインのＤＭＡ
転送を連続して行なえるため、画情報を伸長及び変倍す
る際のＤＭＡ転送時の処理効率を向上させることができ
る。また、データバッファの容量を節約することができ
る。

【００９７】請求項４〜６の発明の画像形成装置によれ
ば、ＣＰＵがアクセス可能なメモリにシステム領域以外
に画像メモリ領域やデータバッファ領域が割り当てられ
ているような場合、ＣＰＵによりＤＭＡ制御手段にシス
テム領域のアドレスが誤設定されるようなことがあって
も、そのＤＭＡ制御手段はＤＭＡ転送禁止領域であるＣ
ＰＵのシステム領域へのＤＭＡ転送を禁止するので、そ
のシステム領域に対してＤＭＡ転送が行なわれることを
簡単且つ確実に回避し、メモリの内容が壊されてＣＰＵ
が暴走してしまうことを防止することができる。また、
ＤＭＡ転送時の処理効率を向上させることができる。

【００９８】さらに、請求項５の発明の画像形成装置に
よれば、ＤＭＡ制御手段が、ＤＭＡ転送禁止領域である
ＣＰＵのシステム領域へのＤＭＡ転送を禁止した場合
に、ＣＰＵへの割り込み信号を発生させるので、ＣＰＵ
はシステム領域へのＤＭＡ転送が禁止されたことを直ち
に認識することができるため、ＤＭＡ転送時の処理効率
を一層向上させることができる。

【００９９】さらにまた、請求項６の発明の画像形成装
置によれば、ＤＭＡ制御手段が、ＤＭＡ転送禁止領域で
あるＣＰＵのシステム領域へのＤＭＡ転送を禁止した場
合に、そのＤＭＡ転送チャネル番号を保持するので、Ｃ
ＰＵはそのＤＭＡ転送チャネル番号を読み込むことによ
り、どのＤＭＡ転送チャネルでＤＭＡ転送要求が発生し
たかを認識することができるため、ＤＭＡ転送時の処理
効率をより一層向上させることができる。

【図面の簡単な説明】

【図１】この発明を実施したファクシミリ装置の制御系
の一例を示すブロック構成図である。

【図２】図１のＤＭＡ制御部９の構成例を示すブロック
図である。

【図３】図２のＤＭＡアドレス生成部２４の符号化アド
レス及び参照アドレスを生成する部分の構成例を示すブ
ロック図である。

【図４】図２のＤＭＡアドレス生成部２４の復号化アド
レス及び参照アドレスを生成する部分の構成例を示すブ
ロック図である。

【図５】図１に示したファクシミリ装置における請求項
１の発明に係わるＤＭＡ転送制御の一例を示すフロー図
である。

【図６】図１のデータバッファ８の符号（復号）化ライ
ンと参照ラインとの位置関係を説明するための図であ
る。

【図７】図１に示したファクシミリ装置における請求項
２の発明に係わるＤＭＡ転送制御の一例を示すフロー図
である。

【図８】図２のＤＭＡアドレス生成部２４の復号化アド
レス及び参照アドレスを生成する部分の他の構成例を示
すブロック図である。

【図９】図１に示したファクシミリ装置における請求項
３の発明に係わるＤＭＡ転送制御の一例を示すフロー図
である。

【図１０】この発明を実施したファクシミリ装置の制御
系の他の例を示すブロック構成図である。

【図１１】図１０のＲＡＭ５′の簡単なメモリマップ例
を示す図である。

【図１２】図１０のＤＭＡ制御部９′の構成例を示すブ
ロック図である。

【図１３】図１０に示したファクシミリ装置における請
求項４〜６の発明に係わるＤＭＡ転送制御の一例を示す
フロー図である。

【符号の説明】

１：スキャナ ２：プロッタ ３，３′：ＣＰＵ ４，４′：ＲＯＭ ５，５′：ＲＡＭ ６：表示操作部 ７：画像メモリ ８：データバッファ ９，９′：ＤＭＡ制御部 １０：符号化部 １１：復号化部 １２：通信制御部 ２１，６１：ＤＭＡリクエストサンプル部 ２２，６２：ＤＭＡリクエストマスク部 ２３，６３：ＤＭＡリクエスト調停部 ２４，６４：ＤＭＡアドレス生成部 ２５：ラインアドレス間隔保持部 ２６，６５：ＤＭＡ開始終了制御部 ２７，６６：ＤＭＡタイミング制御部 ２８，６７：ＤＭＡ転送数制御部 ３１：符号化ライン先頭アドレス保持部 ３２，４２：１ライン終了検出部 ３３，４３：アドレス保持部 ３４，４４：アドレス算出部 ４１：復号化ライン先頭アドレス保持部 ５１，５２：先頭アドレス保持部 ６８：ＤＭＡ禁止下限アドレス保持部 ６９：ＤＭＡ禁止上限アドレス保持部 ７０：ＤＭＡ禁止アドレス比較部 ７１：ＤＭＡ実行マスク部 ７２：ＣＰＵ割込発生部 ７３：ＤＭＡチャネル番号保持部

Claims (6)

【特許請求の範囲】
1. 【請求項１】 画情報を記憶する記憶手段と、該手段か
   らの画情報を符号化ラインと参照ラインとの相関により
   圧縮して符号化データとして出力する符号化手段と、前
   記記憶手段から前記２次元圧縮手段へ符号化ラインと参
   照ラインの画情報を複数ライン連続でＤＭＡ転送するＤ
   ＭＡ制御手段とを有する画像処理装置において、 前記ＤＭＡ制御手段に、前記記憶手段の参照ラインのＤ
   ＭＡアドレスを符号化ラインのＤＭＡアドレスに追従さ
   せるアドレス制御手段を設けたことを特徴とする画像処
   理装置。
2. 【請求項２】 符号化ラインと参照ラインとの相関によ
   り圧縮して出力された符号化データを伸長し、復号化デ
   ータとして出力する復号化手段と、該手段からの復号化
   データを記憶する記憶手段と、前記復号化手段と前記記
   憶手段との間で復号化ラインと参照ラインの復号化デー
   タを複数ライン連続でＤＭＡ転送するＤＭＡ制御手段と
   を有する画像処理装置において、 前記ＤＭＡ制御手段に、前記記憶手段の参照ラインのＤ
   ＭＡアドレスを復号化ラインのＤＭＡアドレスに追従さ
   せるアドレス制御手段を設けたことを特徴とする画像処
   理装置。
3. 【請求項３】 符号化ラインと参照ラインとの相関によ
   り圧縮して出力された符号化データを伸長し、復号化デ
   ータとして出力すると共に、該復号化データを変倍して
   変倍データとして出力する復号化手段と、該手段からの
   復号化データ及び変倍データを記憶する記憶手段と、前
   記復号化手段と前記記憶手段との間で復号化ラインと参
   照ラインの復号化データ及び変倍データを複数ライン連
   続でＤＭＡ転送するＤＭＡ制御手段とを有する画像処理
   装置において、 前記ＤＭＡ制御手段に、前記記憶手段に参照ライン及び
   復号化ラインとしての記憶領域を２ライン分だけ確保
   し、参照ラインのＤＭＡアドレスと符号化ラインのＤＭ
   Ａアドレスをライン単位でトグル管理するトグル管理手
   段を設けたことを特徴とする画像処理装置。
4. 【請求項４】 ＣＰＵと、各種データを記憶する記憶手
   段と、該手段へのデータのＤＭＡ転送を実行するＤＭＡ
   制御手段とを有する画像処理装置において、 前記ＤＭＡ制御手段に、前記記憶手段のＤＭＡ転送禁止
   領域のアドレスを保持するＤＭＡ禁止アドレス保持手段
   と、前記記憶手段のＤＭＡアドレスを生成するＤＭＡア
   ドレス生成手段と、該手段によって生成されたＤＭＡア
   ドレスと前記ＤＭＡ禁止アドレス保持手段に保持されて
   いるＤＭＡ転送禁止領域のアドレスとを比較し、該ＤＭ
   Ａアドレスが該ＤＭＡ転送禁止領域内であるか否かを判
   断するＤＭＡ禁止アドレス比較手段と、該手段によって
   前記ＤＭＡアドレスが前記ＤＭＡ転送禁止領域内である
   と判断された場合に、前記記憶手段へのＤＭＡ転送を禁
   止するＤＭＡ禁止手段とを設けたことを特徴とする画像
   処理装置。
5. 【請求項５】 請求項４記載の画像処理装置において、 前記ＤＭＡ制御手段に、前記ＤＭＡ禁止手段によって前
   記記憶手段へのＤＭＡ転送が禁止された場合に、前記Ｃ
   ＰＵへの割り込み信号を発生させる割込発生手段を設け
   たことを特徴とする画像処理装置。
6. 【請求項６】 請求項５記載の画像処理装置において、 前記ＤＭＡ制御手段に、前記ＤＭＡ禁止手段によって前
   記記憶手段へのＤＭＡ転送が禁止された場合に、そのＤ
   ＭＡ転送チャネル番号を保持するＤＭＡ転送チャネル番
   号保持手段を設けたことを特徴とする画像処理装置。