JP4671034B2 - Dma転送回路及びdmaコントローラ - Google Patents
Dma転送回路及びdmaコントローラ Download PDFInfo
- Publication number
- JP4671034B2 JP4671034B2 JP2005291249A JP2005291249A JP4671034B2 JP 4671034 B2 JP4671034 B2 JP 4671034B2 JP 2005291249 A JP2005291249 A JP 2005291249A JP 2005291249 A JP2005291249 A JP 2005291249A JP 4671034 B2 JP4671034 B2 JP 4671034B2
- Authority
- JP
- Japan
- Prior art keywords
- data
- encryption
- address
- transfer
- circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Storage Device Security (AREA)
- Bus Control (AREA)
Description
上述した本発明にかかるDMA転送回路おいて、前記処理部は、前記所与の暗号化パラメータに基づく暗号処理または所与の復号化パラメータに基づく復号処理を行い、前記暗号処理を行うときは、前記第2のアドレスに基づき前記所与の暗号化パラメータを生成し、前記復号処理を行う時には、前記第1のアドレスに基づき前記所与の復号化パラメータを生成することが好ましい。
上述した本発明にかかるDMA転送回路おいて、前記処理部は、前記所与の暗号化パラメータ、又は前記所与の復号化パラメータと前記第1のデータとの排他的論理和をとる排他的論理和回路を含むことが好ましい。
上述した本発明にかかるDMA転送回路おいて、前記処理部は、前記第1のアドレス若しくは前記第2のアドレスが設定される開始アドレスレジスタと、前記開始アドレスレジスタの値に基づき暗号化又は複合化に用いる所与のパラメータを生成するパラメータ生成部と、前記所与のパラメータと前記第1のデータとの排他的論理和をとる排他的論理和回路と、を含むことが好ましい。
上述した本発明にかかるDMA転送回路おいて、前記処理部の行う処理が、前記暗号処理であるか又は前記復号処理であるかを示す値が記憶される動作モードレジスタを含み、前記処理部は、前記動作モードレジスタの値に基づいて暗号処理又は復号処理を行うことが好ましい。
また、本発明にかかるひとつのDMAコントローラは、上述した本発明にかかるDMA転送回路を含むことが好ましい。
(1)本発明は、
DMA転送を行うためのDMA転送回路であって、
データバッファと、
転送先アドレスレジスタと、
転送元アドレスレジスタと、
転送元アドレスレジスタ値が示すアドレスから転送データを読み出して一旦データバッ
ファに保持し、データバッファから読み出したデータを転送先アドレスレジスタ値が示す
アドレスに書き込むための制御を行う制御部と、
所与の暗号化パラメータに基づき前記転送データの暗号化をおこなう暗号処理部とを含
み、
前記制御部は、
暗号化後のデータを転送先アドレスレジスタ値が示すアドレスに書き込むための制御を
行うことを特徴とする。
転送元データアドレス値が示すアドレスから読みだした転送データを、転送元データアドレス値に関連して得られる復号化パラメータに基づき、転送元アドレスレジスタから読み出した転送データの復号化を行う復号処理部を含むことを特徴とする。
前記暗号処理部は、
転送先アドレスに基づき一義的に暗号化パラメータを生成する回路を含み、
生成された暗号化パラメータに基づき転送データの暗号化を行うことを特徴とする。
前記復号処理部は、
転送元データアドレスに基づき復号化パラメータを生成し、転送元アドレスレジスタから読み出した転送データの復号化を行うことを特徴とする。
前記暗号処理部は、
転送先アドレスに基づき一義的に生成された暗号化パラメータと、転送データの排他的論理和をとる排他的論理和回路を含み、排他的論理和回路を用いて暗号化を行うことを特徴とする。
前記復号処理部は、
転送元アドレスに基づき一義的に生成された復号化パラメータと、転送元アドレスレジスタから読み出した転送データの排他的論理和をとる排他的論理和回路を含み、排他的論理和回路を用いて復号化を行うことを特徴とする。
所与のパラメータに基づき転送元アドレスレジスタ値が示すアドレスから読み出した転送データの暗号化と復号化をおこなうことが可能な暗号/復号処理部を含み、
前記暗号/復号処理部は、
バスを介して設定された転送元アドレス又は転送先アドレスのいずれかの値がセットされる開始アドレスレジスタと、
暗号化又は復号化に用いるパラメータを、開始アドレスレジスタの値に基づき一義的に生成するパラメータ生成回路と、
パラメータ生成回路によって生成されたパラメータと転送データの排他的論理和をとる排他的論理和回路を含み、
前記制御部は、
暗号化を行う際には前記開始アドレスレジスタに転送先アドレスの値がセットされるように制御し、
復号化を行う際には前記開始アドレスレジスタに転送元アドレスの値がセットされるように制御することを特徴とする。
暗号処理または復号処理を行うか否かを制御するための値が記憶される動作モードレジスタを含み、
前記制御部は、
動作モードレジスタの値が暗号処理または復号処理を行うことを示す値である場合に暗号処理または復号処理を行うように制御することを特徴とする。
上記のいずれかに記載のDMA転送回路を含むことを特徴とするDMAコントローラである。
上記のいずれかに記載のDMA転送回路を含む複数のDMA転送回路を含むDMAコントローラであって、
各チャネル毎にDMA転送を行うためのDMA転送回路が割り当てられ、
暗号及び復号の少なくとも一方を行うためのチャネルに対しては、請求項1乃至9のいずれかに記載のDMA転送回路が割り当てられていることを特徴とする。
CPON;暗号処理モード 1:暗号処理を行う、0:暗号処理を行わない。
POU ;暗号/復号切替え CPON=1 の時に意味を持つ。
1:暗号処理。キーの生成に転送先アドレスを使用する。
0:復号処理。キーの生成に転送元アドレスを使用する。
SADR;転送元アドレス。
TADR;転送先アドレス。
TDNC;データ転送数。
TIFN;終了通知モード
1:割込、0:割込みなし。
CRNC;乱数設定コード。このレジスタは制御部に持つ。
CPON;暗号処理モード1:暗号処理を行0:暗号処理を行わない。
POU ;暗号/復号切替え。 CPON=1 の時に意味を持つ。
1:暗号処理。キーの生成に転送先アドレスを使用する。
Claims (6)
- DMA転送を行うためのDMA転送回路であって、
第1の記憶装置における記憶領域の所定の位置を指定する値である第1のアドレスを保持する転送元アドレスレジスタと、
第2の記憶装置における記憶領域の所定の位置を指定する値である第2のアドレスを保持する転送先アドレスレジスタと、
データバッファに格納された第1のデータに対し所与の暗号化パラメータに基づく暗号処理を行い、第2のデータを生成する処理部と、
DMA転送時に、前記データバッファを介して、前記第1のアドレスから前記第1のデータを読み出す制御及び前記第2のアドレスに前記第2のデータを格納するための転送制御を行う制御部と、を含み、
前記処理部は、
前記DMA転送回路が暗号化モードに設定されている場合のDMA転送、又は指定された所定のチャネルにおけるDMA転送において暗号処理を行うことを特徴とするDMA転送回路。 - 請求項1において、
前記処理部は、
前記所与の暗号化パラメータに基づく暗号処理または所与の復号化パラメータに基づく復号処理を行い、
前記暗号処理を行うときは、前記第2のアドレスに基づき前記所与の暗号化パラメータを生成し、
前記復号処理を行う時には、前記第1のアドレスに基づき前記所与の復号化パラメータを生成することを特徴するDMA転送回路。 - 請求項1又は2において、
前記処理部は、
前記所与の暗号化パラメータ、又は前記所与の復号化パラメータと前記第1のデータとの排他的論理和をとる排他的論理和回路を含むことを特徴とするDMA転送回路。 - 請求項1又は2において、
前記処理部は、
前記第1のアドレス若しくは前記第2のアドレスが設定される開始アドレスレジスタと、
前記開始アドレスレジスタの値に基づき暗号化又は複合化に用いる所与のパラメータを生成するパラメータ生成部と、
前記所与のパラメータと前記第1のデータとの排他的論理和をとる排他的論理和回路と、を含むことを特徴とするDMA転送回路。 - 請求項1乃至4のいずれかにおいて、
前記処理部の行う処理が、前記暗号処理であるか又は前記復号処理であるかを示す値が記憶される動作モードレジスタを含み、
前記処理部は、
前記動作モードレジスタの値に基づいて暗号処理又は復号処理を行うことを特徴とするDMA転送回路。 - 請求項1乃至5のいずれかに記載のDMA転送回路を含むことを特徴とするDMAコントローラ。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2005291249A JP4671034B2 (ja) | 2005-10-04 | 2005-10-04 | Dma転送回路及びdmaコントローラ |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2005291249A JP4671034B2 (ja) | 2005-10-04 | 2005-10-04 | Dma転送回路及びdmaコントローラ |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2007102468A JP2007102468A (ja) | 2007-04-19 |
JP4671034B2 true JP4671034B2 (ja) | 2011-04-13 |
Family
ID=38029355
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2005291249A Expired - Fee Related JP4671034B2 (ja) | 2005-10-04 | 2005-10-04 | Dma転送回路及びdmaコントローラ |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP4671034B2 (ja) |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2009223357A (ja) * | 2008-03-13 | 2009-10-01 | Omron Corp | 機器およびそのパラメータ設定方法 |
Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH06291954A (ja) * | 1992-02-13 | 1994-10-18 | Matsushita Graphic Commun Syst Inc | 画像処理装置 |
JP2000152010A (ja) * | 1998-08-31 | 2000-05-30 | Ricoh Co Ltd | 画像処理装置 |
JP2005523519A (ja) * | 2002-04-18 | 2005-08-04 | インターナショナル・ビジネス・マシーンズ・コーポレーション | 要求元マスタidおよびデータ・アドレスを用いて統合システム内でのデータ・アクセスを限定する制御機能 |
-
2005
- 2005-10-04 JP JP2005291249A patent/JP4671034B2/ja not_active Expired - Fee Related
Patent Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH06291954A (ja) * | 1992-02-13 | 1994-10-18 | Matsushita Graphic Commun Syst Inc | 画像処理装置 |
JP2000152010A (ja) * | 1998-08-31 | 2000-05-30 | Ricoh Co Ltd | 画像処理装置 |
JP2005523519A (ja) * | 2002-04-18 | 2005-08-04 | インターナショナル・ビジネス・マシーンズ・コーポレーション | 要求元マスタidおよびデータ・アドレスを用いて統合システム内でのデータ・アクセスを限定する制御機能 |
Also Published As
Publication number | Publication date |
---|---|
JP2007102468A (ja) | 2007-04-19 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4551802B2 (ja) | プロセッサ、メモリ、コンピュータシステムおよびデータ転送方法 | |
US10560259B2 (en) | Architecture and instruction set for implementing advanced encryption standard (AES) | |
TWI286689B (en) | Cryptographic apparatus for supporting multiple modes | |
JP2004226969A (ja) | 暗号システム及び多様なモードを支援する方法 | |
JP2008085986A (ja) | データ変換装置と電子装置とデータ変換方法 | |
TW200903254A (en) | Performing AES encryption or decryption in multiple modes with a single instruction | |
JP4758904B2 (ja) | 機密情報処理方法 | |
US7529366B2 (en) | Block encoding/decoding method, circuit, and device | |
JP5118494B2 (ja) | イン−ストリームデータ暗号化/復号の機能を有するメモリシステム | |
JP2010252305A (ja) | 半導体集積回路及びその制御方法 | |
WO2006118101A1 (ja) | 機密情報処理用ホスト機器および機密情報処理方法 | |
JP4671034B2 (ja) | Dma転送回路及びdmaコントローラ | |
JP2007336446A (ja) | データ暗号化装置 | |
JP2006330126A (ja) | 暗号化処理方法、および復号化処理方法 | |
WO2006115213A1 (ja) | 回路更新システム | |
JP4853026B2 (ja) | 情報処理装置及びプログラム | |
JP2008181375A (ja) | 半導体記憶装置 | |
JP2005172866A (ja) | 暗号化/復号化システム | |
JP7063628B2 (ja) | 暗号化装置、暗号化方法およびプログラム | |
JP7032926B2 (ja) | 半導体装置及び暗号鍵の制御方法 | |
JP4307232B2 (ja) | ディジタル情報管理装置 | |
JP2009075474A (ja) | 暗号処理装置 | |
JP2008048268A (ja) | データ処理装置およびデータ転送システム | |
JP2006292958A (ja) | 暗号化装置及び復号化装置 | |
JP2006246541A (ja) | ディジタル情報管理装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7424 Effective date: 20080627 |
|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20080911 |
|
RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7424 Effective date: 20091021 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20100929 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20101129 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20101222 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20110104 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140128 Year of fee payment: 3 |
|
LAPS | Cancellation because of no payment of annual fees |