JP2008048268A - データ処理装置およびデータ転送システム - Google Patents

データ処理装置およびデータ転送システム Download PDF

Info

Publication number
JP2008048268A
JP2008048268A JP2006223286A JP2006223286A JP2008048268A JP 2008048268 A JP2008048268 A JP 2008048268A JP 2006223286 A JP2006223286 A JP 2006223286A JP 2006223286 A JP2006223286 A JP 2006223286A JP 2008048268 A JP2008048268 A JP 2008048268A
Authority
JP
Japan
Prior art keywords
data
encryption
base address
unit
pci
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Abandoned
Application number
JP2006223286A
Other languages
English (en)
Inventor
Nobuaki Suzuki
信明 鈴木
Masahiko Kikuchi
雅彦 菊地
Kenichi Takahashi
憲一 高橋
Yoshibumi Bando
義文 板東
Nobukazu Miyoshi
伸和 三好
Hideki Yamazaki
英樹 山崎
Yoshiharu Yoshida
慶春 吉田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujifilm Business Innovation Corp
Original Assignee
Fuji Xerox Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fuji Xerox Co Ltd filed Critical Fuji Xerox Co Ltd
Priority to JP2006223286A priority Critical patent/JP2008048268A/ja
Publication of JP2008048268A publication Critical patent/JP2008048268A/ja
Abandoned legal-status Critical Current

Links

Images

Landscapes

  • Bus Control (AREA)

Abstract

【課題】処理の煩雑性の増加や、パフォーマンスの劣化を生じさせることなく、PCIバス上を流れるデータを効率的に暗号化することができ、かつ暗号化強度も保つ。
【解決手段】 PCIマスタデバイス1は、128ビット暗号データのライトアクセスを行う場合、ベースアドレス0の空間へアクセスする。また、PCIマスタデバイス1は、少量のデータをライトアクセスする場合、ベースアドレス1の空間へアクセスする。PCI I/F部5は、アクセスされたベースアドレスに応じたベースアドレス信号BASを出力する。セレクタ8は、ベースアドレス信号BASに従って、128ビット復号部6で復号されたデータをデータ処理部9へ出力するか、32ビット復号部7で復号されたデータをデータ処理部9へ出力する。
【選択図】図1

Description

本発明は、PCIバスを介してデータ転送されるデータに対して所定の処理を行うデータ処理装置およびデータ転送システムに関する。
複合機の内部には、データ処理を行う様々な機能が内蔵されており、その機能間のデータの受け渡しは、PCIバスを介して行われている。PCIバス上には、画像データのような大容量のデータが流れる場合もあれば、PCIデバイスの設定情報など、バイト単位のデータも流れる。一般に、暗号化の単位は、大きければ暗号強度が強くなるが、暗号単位を大きく取ると、バイト単位のデータの暗号化が出来なくなるという問題がある。
ところで、従来、情報の通信処理における機密保護レベルを向上させるために、利用者が定めた何らかの規則、例えば、1セッション毎に暗号化方法を切り替えるといったような規則により、複数の暗号/復号化手段をテーブル化した暗号化方式テーブルから暗号手段を選択する技術が提案されている(例えば、特許文献1参照)。
特開平9−149023号公報
本発明は、処理の煩雑性の増加や、パフォーマンスの劣化を生じさせることなく、PCIバス上を流れるデータを効率的に暗号化することができ、かつ暗号化強度も保つことができるデータ処理装置およびデータ転送システムを提供することを目的とする。
上記目的達成のため、請求項1記載の発明によるデータ処理装置は、PCIバスを介してデータ転送するデータ処理装置であって、それぞれが異なる暗号化方式を有し、異なるベースアドレス空間に対応付けられた複数の暗号化手段と、外部アクセスがいずれのベースアドレス空間へのアクセスであるかを判別する判別手段と、前記複数の暗号化手段の中から、前記判別手段によって判別されたベースアドレス空間に対応する暗号化手段を選択する選択手段と、前記選択手段により選択された暗号化手段によって暗号化されたデータを他のデータ処理装置に転送するデータ転送手段とを具備することを特徴とする。
本発明の請求項2は、請求項1記載のデータ処理装置において、前記複数の暗号化手段に対応して、異なるベースアドレス空間に対応付けられた複数の復号化手段を具備し、前記選択手段は、前記複数の復号化手段の中から、前記判別手段によって判別されたベースアドレス空間に対応する復号化手段を選択し、前記選択手段により選択された復号化手段は、前記他のデータ処理装置からデータ転送される暗号データを復号することを特徴とする。
本発明の請求項3は、請求項1記載のデータ処理装置において、前記ベースアドレス空間のうち、少なくとも1つを非暗号方式に対応付け、前記データ転送手段は、前記判別手段により判別されたベースアドレス空間が前記非暗号方式に対応付けられたベースアドレス空間であった場合に、暗号化されないデータをそのまま転送することを特徴とする。
本発明の請求項4は、請求項2記載のデータ処理装置において、前記複数の暗号化手段は、少なくとも異なるビット長の複数の暗号化手段からなり、前記複数の復号化手段は、少なくとも異なるビット長の複数の復号化手段からなることを特徴とする。
本発明の請求項5は、請求項2記載のデータ処理装置において、前記ベースアドレス空間は、前記複数の暗号化手段および前記複数の復号化手段のいずれかに任意に対応付けることが可能であることを特徴とする。
また、上記目的達成のため、請求項6記載の発明によるデータ転送システムは、マスタデバイスとターゲットデバイスとの間でPCIバスを介してデータ転送するデータ転送システムであって、前記マスタデバイスは、それぞれが異なる暗号化方式を有する複数の第1の暗号化手段と、前記ターゲットデバイスに転送すべきデータサイズに基づいて、前記複数の第1の暗号化手段の中から、前記ターゲットデバイスに転送すべきデータを暗号化するための第1の暗号化手段を選択する第1の選択手段と、前記転送すべきデータサイズに対応して予め決められているベースアドレス空間へアクセスし、前記第1の選択手段によって選択された第1の暗号化手段によって暗号化されたデータを前記ターゲットデバイスに転送する第1のデータ転送手段とを具備し、前記ターゲットデバイスは、それぞれが異なる暗号化方式を有し、異なるベースアドレス空間に対応付けられた複数の第2の暗号化手段と、前記マスタデバイスによるアクセスがいずれのベースアドレス空間へのアクセスであるかを判別する判別手段と、前記複数の第2の暗号化手段の中から、前記判別手段によって判別されたベースアドレス空間に対応する第2の暗号化手段を選択する第2の選択手段と、前記第2の選択手段により選択された第2の暗号化手段によって暗号化されたデータを前記マスタデバイスに転送する第2のデータ転送手段とを具備することを特徴とする。
この発明によれば、ベースアドレス空間を、複数の暗号化手段に対応付け、判別手段により、外部アクセスがいずれのベースアドレス空間へのアクセスであるかを判別し、データ転送手段により、判別されたベースアドレス空間に対応する暗号化手段によって暗号化されたデータを他のデータ処理装置に転送するようにしたので、処理の煩雑性の増加や、パフォーマンスの劣化を生じさせることなく、PCIバス上を流れるデータを効率的に暗号化することができ、かつ暗号化強度も保つことができるという利点が得られる。
以下、本発明の実施の形態を、図面を参照して説明する。
A.第1実施形態
A−1.第1実施形態の構成
図1は、本発明の第1実施形態によるデータ処理装置を用いたPCIデバイスの構成を示すブロック図である。図において、PCIマスタデバイス1とPCIターゲットデバイス2とは、データ転送する際にデータを暗号化するようになっている。本第1実施形態では、PCIマスタデバイス1は、128ビット暗号化/復号化部3と、32ビット暗号化/復号化部4とを備えている。
128ビット暗号化/復号化部3は、当該PCIマスタデバイス1からPCIターゲットデバイス2に対して、画像データのような大容量のデータをライトアクセスする際に、データを128ビット暗号化する一方、当該PCIマスタデバイス1からPCIターゲットデバイス2に対して、128ビット暗号データ(画像データのような大容量のデータ)をリードアクセスする際に、128ビット暗号データを復号する。
また、32ビット暗号化/復号化部4は、当該PCIマスタデバイス1からPCIターゲットデバイス2に対して、小容量のデータをライトアクセスする際に、データを32ビット暗号化する一方、当該PCIマスタデバイス1からPCIターゲットデバイス2に対して、32ビット暗号データ(小容量のデータ)をリードアクセスする際に、32ビット暗号データを復号する。
PCIターゲットデバイス2は、PCI I/F部5、128ビット復号化部6、32ビット復号化部7、セレクタ8、データ処理部9、128ビット暗号化部10、32ビット暗号化部11、セレクタ12を備えている。
PCI I/F部5は、ベースアドレス0とベースアドレス1との2つのベースアドレスレジスタ5−1、5−2を有し、PCIマスタデバイス1からのライトアクセス時にどちらのベースアドレスへのライトアクセスかを判別し、ライトアクセスされた側のベースアドレスに対応するベースアドレス信号BASをセレクタ8に出力するとともに、PCIマスタデバイス1からの暗号化されたデータを、128ビット復号化部6および32ビット復号化部7に出力する。
また、PCI I/F部5は、PCIマスタデバイス1からのリードアクセス時にどちらのベースアドレスへのリードアクセスかを判別し、リードアクセスされた側のベースアドレスに対応するベースアドレス信号BASをセレクタ12に出力するとともに、128ビット暗号化部10および32ビット暗号化部11により暗号化され、セレクタ12により選択された、いずれか一方の暗号化されたデータ(128ビット暗号データまたは32ビット暗号データ)を、PCIマスタデバイス1に出力する。
上述したPCIマスタデバイス1は、PCIターゲットデバイス2に対して、画像データのような大容量のデータをライトアクセスする場合には、ベースアドレス0の空間へ128ビット暗号データのライトアクセスを実施する一方、小容量のデータをライトアクセスする場合には、ベースアドレス1の空間へ32ビット暗号データのライトアクセスを実施する。リードアクセスする場合も同様である。
128ビット復号化部6は、PCI I/F部5から供給される、PCIマスタデバイス1からの128ビット暗号データを復号してセレクタ8に出力する。32ビット復号化部7は、PCI I/F部5から供給される、PCIマスタデバイス1からの32ビット暗号データを復号してセレクタ8に出力する。
セレクタ8は、PCI I/F部5から供給されるベースアドレス信号BASに従って、128ビット復号化部6で復号されたデータ、または32ビット復号化部7で復号されたデータのいずれか一方をデータ処理部9に出力する。データ処理部9は、入力されるデータに対して所定の処理を施す一方、内部処理したデータを、128ビット暗号化部10および32ビット暗号化部11に出力する。
128ビット暗号化部10は、データ処理部9から供給されるデータを128ビット暗号化してセレクタ12に出力する。また、32ビット暗号化部11は、データ処理部9から供給されるデータを32ビット暗号化してセレクタ12に出力する。セレクタ12は、PCI I/F部5から供給されるベースアドレス信号BASに従って、128ビット暗号化部10で暗号化された128ビット暗号データ、または32ビット暗号化部11で暗号化された32ビット暗号データのいずれか一方をPCI I/F部5に出力する。
A−2.第1実施形態の動作
次に、上述した第1実施形態によるデータ処理装置の動作について説明する。
まず、PCIマスタデバイス1がPCIターゲットデバイス2に対して画像データのような大容量のデータをライトアクセスする場合について説明する。PCIマスタデバイス1は、128ビット暗号化を用いたいので、ベースアドレス0の空間へ128ビット暗号データのライトアクセスを実施する。
PCIターゲットデバイス2では、ライトデータを受けたPCI I/F部5がアドレスを解釈し、ベースアドレス0へのライトアクセスであることを認識すると、ベースアドレス0へのライトアクセスであることを示すベースアドレス信号BASを出力するとともに、128ビット暗号データを128ビット復号化部6および32ビット復号化部7へ送る。128ビット復号化部6では、128ビット暗号データが復号される。セレクタ8では、ベースアドレス信号BASに従って、128ビット復号部6側が選択されるので、128ビット復号部6で復号されたデータがデータ処理部9へ送られる。
次に、PCIマスタデバイス1がPCIターゲットデバイス2に対して少量のデータをライトアクセスする場合について説明する。PCIマスタデバイス1は、ベースアドレス1の空間へ32ビット暗号データのライトアクセスを実施する。PCIターゲットデバイス2では、ライトデータを受けたPCI I/F部5がアドレスを解釈し、ベースアドレス1へのライトアクセスであることを認識すると、ベースアドレス1へのライトアクセスであることを示すベースアドレス信号BASを出力するとともに、32ビット暗号データを128ビット復号化部6および32ビット復号部7へ送る。32ビット復号部7では、32ビット暗号データが復号される。セレクタ8では、ベースアドレス信号BASに従って、32ビット復号部7側が選択されるので、32ビット復号部7で復号されたデータがデータ処理部9へ送られる。
次に、PCIマスタデバイス1がPCIターゲットデバイス2に対して画像データのような大容量のデータをリードアクセスする場合について説明する。PCIマスタデバイス1は、128ビット暗号化を用いたいので、ベースアドレス0の空間へリードアクセスを実施する。PCIターゲットデバイス2では、リードデータを受けたPCI I/F部5がアドレスを解釈し、ベースアドレス0へのリードアクセスであることを認識すると、ベースアドレス0へのリードアクセスであることを示すベースアドレス信号BASを出力する。
データ処理部9からはデータが128ビット暗号化部10および32ビット暗号化部11に出力されており、それぞれの暗号化部で128ビット暗号データと32ビット暗号データとが生成される。セレクタ12では、ベースアドレス信号BASに従って、128ビット暗号化部10側が選択されるので、128ビット暗号化部10で暗号化された128ビット暗号データがPCI I/F部5を介してPCIマスタデバイス1に出力される。
次に、PCIマスタデバイス1がPCIターゲットデバイス2に対して少量のデータをリードアクセスする場合について説明する。PCIマスタデバイス1は、ベースアドレス1の空間へ32ビット暗号データのリードアクセスを実施する。PCIターゲットデバイス2では、リードデータを受けたPCI I/F部5がアドレスを解釈し、ベースアドレス1へのリードアクセスであることを認識すると、ベースアドレス1へのリードアクセスであることを示すベースアドレス信号BASを出力する。
データ処理部9からはデータが128ビット暗号化部10および32ビット暗号化部11に出力されており、それぞれの暗号化部で128ビット暗号データと32ビット暗号データとが生成される。セレクタ12では、ベースアドレス信号BASに従って、32ビット暗号化部11側が選択されるので、32ビット暗号化部11で暗号化された32ビット暗号データがPCI I/F部5を介してPCIマスタデバイス1に出力される。
B.第2実施形態
次に、本第2実施形態について説明する。
B−1.第2実施形態の構成
図2は、本発明の第2実施形態によるデータ処理装置を用いたPCIデバイスの構成を示すブロック図である。なお、図1に対応する部分には同一の符号を付けて説明を省略する。図において、PCIマスタデバイス20、22は、各々、独立したデバイスであり、PCIマスタデバイス20は、128ビット暗号化/復号化部21を備え、PCIマスタデバイス22は、32ビット暗号化/復号化部23を備えている。したがって、PCIマスタデバイス20は、常にベースアドレス0の空間にアクセスし、PCIマスタデバイス22は、常にベースアドレス1の空間に対してアクセスする。
B−2.第2実施形態の動作
次に、上述した第2実施形態によるデータ処理装置の動作について説明する。
まず、PCIマスタデバイス20がPCIターゲットデバイス2に対して画像データのような大容量のデータをライトアクセスする場合について説明する。PCIマスタデバイス20は、128ビット暗号化を用いるので、ベースアドレス0の空間へ128ビット暗号データのライトアクセスを実施する。
PCIターゲットデバイス2では、ライトデータを受けたPCI I/F部5がアドレスを解釈し、ベースアドレス0へのライトアクセスであることを認識すると、ベースアドレス0へのライトアクセスであることを示すベースアドレス信号BASを出力するとともに、128ビット暗号データを128ビット復号化部6および32ビット復号化部7へ送る。128ビット復号化部6では、128ビット暗号データが復号される。セレクタ8では、ベースアドレス信号BASに従って、128ビット復号部6側が選択されるので、128ビット復号部6で復号されたデータがデータ処理部9へ送られる。
次に、PCIマスタデバイス20がPCIターゲットデバイス2に対して大容量のデータをリードアクセスする場合について説明する。PCIマスタデバイス20は、128ビット暗号化を用いるので、ベースアドレス0の空間へリードアクセスを実施する。PCIターゲットデバイス2では、リードデータを受けたPCI I/F部5がアドレスを解釈し、ベースアドレス0へのリードアクセスであることを認識すると、ベースアドレス0へのリードアクセスであることを示すベースアドレス信号BASを出力する。
データ処理部9からはデータが128ビット暗号化部10および32ビット暗号化部11に出力されており、それぞれの暗号化部で128ビット暗号データと32ビット暗号データとが生成される。セレクタ12では、ベースアドレス信号BASに従って、128ビット暗号化部10側が選択されるので、128ビット暗号化部10で暗号化された128ビット暗号データがPCI I/F部5を介してPCIマスタデバイス20に出力される。
次に、PCIマスタデバイス22がPCIターゲットデバイス2に対して少量のデータをライトアクセスする場合について説明する。PCIマスタデバイス22は、ベースアドレス1の空間へ32ビット暗号データのライトアクセスを実施する。PCIターゲットデバイス2では、ライトデータを受けたPCI I/F部5がアドレスを解釈し、ベースアドレス1へのライトアクセスであることを認識すると、ベースアドレス1へのライトアクセスであることを示すベースアドレス信号BASを出力するとともに、32ビット暗号データを128ビット復号化部6および32ビット復号部7へ送る。32ビット復号部7では、32ビット暗号データが復号される。セレクタ8では、ベースアドレス信号BASに従って、32ビット復号部7側が選択されるので、32ビット復号部7で復号されたデータがデータ処理部9へ送られる。
次に、PCIマスタデバイス22がPCIターゲットデバイス2に対して少量のデータをリードアクセスする場合について説明する。PCIマスタデバイス22は、ベースアドレス1の空間へ32ビット暗号データのリードアクセスを実施する。PCIターゲットデバイス2では、リードデータを受けたPCI I/F部5がアドレスを解釈し、ベースアドレス1へのリードアクセスであることを認識すると、ベースアドレス1へのリードアクセスであることを示すベースアドレス信号BASを出力する。
データ処理部9からはデータが128ビット暗号化部10および32ビット暗号化部11に出力されており、それぞれの暗号化部で128ビット暗号データと32ビット暗号データとが生成される。セレクタ12では、ベースアドレス信号BASに従って、32ビット暗号化部11側が選択されるので、32ビット暗号化部11で暗号化された32ビット暗号データがPCI I/F部5を介してPCIマスタデバイス22に出力される。
C.第3実施形態
次に、本第3実施形態について説明する。
C−1.第3実施形態の構成
図3は、本発明の第3実施形態によるデータ処理装置を用いたPCIデバイスの構成を示すブロック図である。なお、図1に対応する部分には同一の符号を付けて説明を省略する。図において、PCIマスタデバイス25は、暗号化/復号化部26を備えている。該暗号化/復号化部26は、所定のビット数での暗号化/復号化を行う。PCIマスタデバイス25は、PCIターゲットデバイス2との間で暗号データを相互に転送する場合には、ベースアドレス0の空間にアクセスし、暗号化しない生データを相互に転送する場合にはベースアドレス1の空間に対してアクセスする。
C−2.第3実施形態の動作
次に、上述した第3実施形態によるデータ処理装置の動作について説明する。
まず、PCIマスタデバイス25がPCIターゲットデバイス2に対して暗号データをライトアクセスする場合について説明する。PCIマスタデバイス25は、ベースアドレス0の空間へ暗号データのライトアクセスを実施する。
PCIターゲットデバイス2では、ライトデータを受けたPCI I/F部5がアドレスを解釈し、ベースアドレス0へのライトアクセスであることを認識すると、ベースアドレス0へのライトアクセスであることを示すベースアドレス信号BASを出力するとともに、暗号データを復号化部27およびセレクタ8へ送る。復号化部27では、暗号データが復号される。セレクタ8では、ベースアドレス信号BASに従って、復号部27側が選択されるので、復号部27で復号されたデータがデータ処理部9へ送られる。
次に、PCIマスタデバイス25がPCIターゲットデバイス2に対して暗号データをリードアクセスする場合について説明する。PCIマスタデバイス25は、ベースアドレス0の空間へリードアクセスを実施する。PCIターゲットデバイス2では、リードデータを受けたPCI I/F部5がアドレスを解釈し、ベースアドレス0へのリードアクセスであることを認識すると、ベースアドレス0へのリードアクセスであることを示すベースアドレス信号BASを出力する。
データ処理部9からはデータが暗号化部28およびセレクタ12に出力されており、暗号化部28で暗号データが生成される。セレクタ12では、ベースアドレス信号BASに従って、暗号化部28側が選択されるので、暗号化部28で暗号化された暗号データがPCI I/F部5を介してPCIマスタデバイス25に出力される。
次に、PCIマスタデバイス25がPCIターゲットデバイス2に対して生データをライトアクセスする場合について説明する。PCIマスタデバイス25は、ベースアドレス1の空間へ生データのライトアクセスを実施する。PCIターゲットデバイス2では、ライトデータを受けたPCI I/F部5がアドレスを解釈し、ベースアドレス1へのライトアクセスであることを認識すると、ベースアドレス1へのライトアクセスであることを示すベースアドレス信号BASを出力するとともに、生データを復号化部27およびセレクタ8へ送る。セレクタ8では、ベースアドレス信号BASに従って、PCI I/F部5からの生データが選択され、該生データがデータ処理部9へ送られる。
次に、PCIマスタデバイス25がPCIターゲットデバイス2に対して生データをリードアクセスする場合について説明する。PCIマスタデバイス25は、ベースアドレス1の空間へ生データのリードアクセスを実施する。PCIターゲットデバイス2では、リードデータを受けたPCI I/F部5がアドレスを解釈し、ベースアドレス1へのリードアクセスであることを認識すると、ベースアドレス1へのリードアクセスであることを示すベースアドレス信号BASを出力する。
データ処理部9からはデータが暗号化部28およびセレクタ12に出力されており、暗号化部28で暗号データが生成される。セレクタ12では、ベースアドレス信号BASに従って、データ処理部9からの生データが選択され、該生データがPCI I/F部5を介してPCIマスタデバイス25に出力される。
上述した第1ないし第3実施形態によれば、PCIバス上を流れるデータの暗号化方式をターゲットのベースアドレス領域毎に、例えば、ベースアドレス0へのアクセス時は128ビット暗号化、ベースアドレス1へのアクセス時は32ビット暗号化と分けるようにしたので、PCIバス上を流れるデータ容量に応じて効率的に暗号化することができ、かつ暗号化の強度も保つことができる。また、ハードウェアで自動的に暗号/復号を行うため、処理の煩雑性の増加や、パフォーマンスの劣化を生じさせることなく処理することができる。
なお、上述した第1ないし第3実施形態において、ベースアドレス空間と暗号化部、復号化部との対応付け、あるいは生データで転送可能とするかは、利用者により任意に設定可能(プログラマブル)としてもよい。
本発明の第1実施形態によるデータ処理装置を用いたPCIデバイスの構成を示すブロック図である。 本発明の第2実施形態によるデータ処理装置を用いたPCIデバイスの構成を示すブロック図である。 本発明の第3実施形態によるデータ処理装置を用いたPCIデバイスの構成を示すブロック図である。
符号の説明
1 PCIマスタデバイス
2 PCIターゲットデバイス
3 128ビット暗号化/復号化部
4 32ビット暗号化/復号化部
5 PCI I/F部(判別手段、データ転送手段)
5−1、5−2 ベースアドレスレジスタ
6 128ビット復号化部(複数の復号化手段、復号化手段)
7 32ビット復号化部(複数の復号化手段、復号化手段)
8、12 セレクタ(データ転送手段)
9 データ処理部
10 128ビット暗号化部(複数の暗号化手段、暗号化手段)
11 32ビット暗号化(複数の暗号化手段、暗号化手段)
20、22 PCマスタデバイス
21 128ビット暗号化/復号化部
22 32ビット暗号化/復号化部
25 PCマスタデバイス
26 暗号化/復号化部
27 復号化部
28 暗号化部

Claims (6)

  1. PCIバスを介してデータ転送するデータ処理装置であって、
    それぞれが異なる暗号化方式を有し、異なるベースアドレス空間に対応付けられた複数の暗号化手段と、
    外部アクセスがいずれのベースアドレス空間へのアクセスであるかを判別する判別手段と、
    前記複数の暗号化手段の中から、前記判別手段によって判別されたベースアドレス空間に対応する暗号化手段を選択する選択手段と、
    前記選択手段により選択された暗号化手段によって暗号化されたデータを他のデータ処理装置に転送するデータ転送手段と
    を具備することを特徴とするデータ処理装置。
  2. 前記複数の暗号化手段に対応して、異なるベースアドレス空間に対応付けられた複数の復号化手段を具備し、
    前記選択手段は、前記複数の復号化手段の中から、前記判別手段によって判別されたベースアドレス空間に対応する復号化手段を選択し、
    前記選択手段により選択された復号化手段は、前記他のデータ処理装置からデータ転送される暗号データを復号することを特徴とする請求項1記載のデータ処理装置。
  3. 前記ベースアドレス空間のうち、少なくとも1つを非暗号方式に対応付け、
    前記データ転送手段は、前記判別手段により判別されたベースアドレス空間が前記非暗号方式に対応付けられたベースアドレス空間であった場合に、暗号化されないデータをそのまま転送することを特徴とする請求項1記載のデータ処理装置。
  4. 前記複数の暗号化手段は、少なくとも異なるビット長の複数の暗号化手段からなり、
    前記複数の復号化手段は、少なくとも異なるビット長の複数の復号化手段からなることを特徴とする請求項2記載のデータ処理装置。
  5. 前記ベースアドレス空間は、前記複数の暗号化手段および前記複数の復号化手段のいずれかに任意に対応付けることが可能であることを特徴とする請求項2記載のデータ処理装置。
  6. マスタデバイスとターゲットデバイスとの間でPCIバスを介してデータ転送するデータ転送システムであって、
    前記マスタデバイスは、
    それぞれが異なる暗号化方式を有する複数の第1の暗号化手段と、
    前記ターゲットデバイスに転送すべきデータサイズに基づいて、前記複数の第1の暗号化手段の中から、前記ターゲットデバイスに転送すべきデータを暗号化するための第1の暗号化手段を選択する第1の選択手段と、
    前記転送すべきデータサイズに対応して予め決められているベースアドレス空間へアクセスし、前記第1の選択手段によって選択された第1の暗号化手段によって暗号化されたデータを前記ターゲットデバイスに転送する第1のデータ転送手段と
    を具備し、
    前記ターゲットデバイスは、
    それぞれが異なる暗号化方式を有し、異なるベースアドレス空間に対応付けられた複数の第2の暗号化手段と、
    前記マスタデバイスによるアクセスがいずれのベースアドレス空間へのアクセスであるかを判別する判別手段と、
    前記複数の第2の暗号化手段の中から、前記判別手段によって判別されたベースアドレス空間に対応する第2の暗号化手段を選択する第2の選択手段と、
    前記第2の選択手段により選択された第2の暗号化手段によって暗号化されたデータを前記マスタデバイスに転送する第2のデータ転送手段と
    を具備することを特徴とするデータ転送システム。
JP2006223286A 2006-08-18 2006-08-18 データ処理装置およびデータ転送システム Abandoned JP2008048268A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2006223286A JP2008048268A (ja) 2006-08-18 2006-08-18 データ処理装置およびデータ転送システム

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2006223286A JP2008048268A (ja) 2006-08-18 2006-08-18 データ処理装置およびデータ転送システム

Publications (1)

Publication Number Publication Date
JP2008048268A true JP2008048268A (ja) 2008-02-28

Family

ID=39181549

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2006223286A Abandoned JP2008048268A (ja) 2006-08-18 2006-08-18 データ処理装置およびデータ転送システム

Country Status (1)

Country Link
JP (1) JP2008048268A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010021887A (ja) * 2008-07-11 2010-01-28 Sony Corp 集積回路装置及びデータ伝送システム

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010021887A (ja) * 2008-07-11 2010-01-28 Sony Corp 集積回路装置及びデータ伝送システム
JP4737243B2 (ja) * 2008-07-11 2011-07-27 ソニー株式会社 集積回路装置及びデータ伝送システム

Similar Documents

Publication Publication Date Title
JP4551802B2 (ja) プロセッサ、メモリ、コンピュータシステムおよびデータ転送方法
US9397834B2 (en) Scrambling an address and encrypting write data for storing in a storage device
EP3355232B1 (en) Input/output data encryption
EP2803012B1 (en) Using storage controller bus interfaces to secure data transfer between storage devices and hosts
US8745411B2 (en) Protecting external volatile memories using low latency encryption/decryption
US7092400B2 (en) Method of transmitting data through a data bus
US8301905B2 (en) System and method for encrypting data
US10943020B2 (en) Data communication system with hierarchical bus encryption system
JP2004226966A (ja) 多数の動作モードを支援する暗号化装置
JP2004226969A (ja) 暗号システム及び多様なモードを支援する方法
JP2020535693A (ja) 記憶データ暗号化/復号化装置及び方法
JPH11109856A (ja) 復号装置
US20070180270A1 (en) Encryption/decryption device, communication controller, and electronic instrument
JP2007328619A (ja) メモリシステム
CN112948840A (zh) 一种访问控制设备和包含该设备的处理器
JP4960456B2 (ja) 単一および多重aes動作をサポートする二重モードaesインプリメンテーション
US9979541B2 (en) Content management system, host device and content key access method
JP2007043724A (ja) ホストプロセッサおよびコプロセッサを用いてデータを復号化する方法、装置およびコンピュータプログラム
JP2008048268A (ja) データ処理装置およびデータ転送システム
US20160026582A1 (en) Encrypt data of storage device
JP4671034B2 (ja) Dma転送回路及びdmaコントローラ
KR20150145870A (ko) 채널별로 데이터를 보호할 수 있는 반도체 장치
JP2008048271A (ja) データ処理装置およびデータ転送システム
KR20170001221A (ko) 화상형성장치, 그의 데이터 기록 방법 및 비일시적 컴퓨터 판독가능 기록매체
JP2009075474A (ja) 暗号処理装置

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20090210

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20110801

A762 Written abandonment of application

Free format text: JAPANESE INTERMEDIATE CODE: A762

Effective date: 20110817