JP2000150692A - 高周波表面実装パッケージ - Google Patents

高周波表面実装パッケージ

Info

Publication number
JP2000150692A
JP2000150692A JP10321609A JP32160998A JP2000150692A JP 2000150692 A JP2000150692 A JP 2000150692A JP 10321609 A JP10321609 A JP 10321609A JP 32160998 A JP32160998 A JP 32160998A JP 2000150692 A JP2000150692 A JP 2000150692A
Authority
JP
Japan
Prior art keywords
plate
frequency
mount package
electrode plate
surface mount
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP10321609A
Other languages
English (en)
Inventor
Kazuyuki Azuma
和之 我妻
Fumihiko Uchiyama
文彦 内山
Toshio Maki
敏夫 槙
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
SPC Electronics Corp
Original Assignee
SPC Electronics Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by SPC Electronics Corp filed Critical SPC Electronics Corp
Priority to JP10321609A priority Critical patent/JP2000150692A/ja
Publication of JP2000150692A publication Critical patent/JP2000150692A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45144—Gold (Au) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4911—Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain
    • H01L2224/49111—Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain the connectors connecting two common bonding areas, e.g. Litz or braid wires
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4912—Layout
    • H01L2224/49175—Parallel arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3011—Impedance

Landscapes

  • Shielding Devices Or Components To Electric Or Magnetic Fields (AREA)

Abstract

(57)【要約】 【課題】高周波表面実装パッケージを外部回路へ実装す
る際に生じていた３つの問題点たるエコー歪、不整合お
よび放射損失の発生を、外部回路に依存することなく抑
止することができるようにする。 【解決手段】底板と、底板の上面に配設される電極板
と、電極板の側面を取り囲む側板と、電極板の上面を覆
う天井板とを有する高周波表面実装パッケージにおい
て、天井板に配設した電波吸収体とを有する。

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明は、高周波表面実装パ
ッケージに関し、さらに詳細には、例えば、マイクロ波
やミリ波などの高周波領域で動作する電子部品を収納し
て回路内への実装を平易にすることのできる高周波表面
実装パッケージに関する。
【０００２】
【従来の技術】従来より、高周波表面実装パッケージに
係る技術分野においては、主に高周波表面実装パッケー
ジ単体としての性能のみが重要視され、高周波表面実装
パッケージ単体としての気密度や寸法精度などの機械的
性能と高周波領域におけるＳパラメータなどの電気的性
能とが満足されれば、こうした高周波表面実装パッケー
ジ単体としての機械的性能と電気的性能とを満足させた
高周波表面実装パッケージを外部回路（なお、外部回路
とは、この明細書においては、高周波表面実装パッケー
ジを受け入れる側の回路を意味するものとする。）へ実
装した結果として発生する問題点の解決は、全て外部回
路を工夫することに委ねられていた。
【０００３】ここで、高周波表面実装パッケージを回路
へ実装した結果として発生する問題点としては、具体的
には次の３つの問題点が知られている。
【０００４】（１）問題点１：エコー歪 本明細書におけるエコー歪とは、回路の通過特性におい
て、振幅が一定周期でリップルを生じる現象における振
幅歪のことであり、特にデジタル通信においては通信品
質の劣化をきたす原因となるものである。マイクロ・ス
トリップ・モードのような非対称モードにおいては、不
要波の放射とその再結合に起因してエコー歪が生じやす
いものであり、このエコー歪によりデジタル通信におい
ては通信品質が劣化する。
【０００５】（２）問題点２：不整合 本明細書における不整合とは、高周波表面実装パッケー
ジと外部回路とを接続する際において、ボンディング・
ワイヤのインダクタンスに起因するインピーダンスの不
整合のことであり、反射の増大と損失の増大とを招来す
るものである。つまり、高周波表面実装パッケージを外
部回路に接続するボンディング・ワイヤのインダクタン
スに起因して不整合が生じ、この不整合が反射の増大と
損失の増大とを招くことになる。
【０００６】（３）問題点３：放射損失 本明細書における放射損失とは、マイクロ・ストリップ
・モードのような非対称モード特有の損失のことであ
り、特にマイクロ・ストリップ中心導体の不連続部にお
いて発生し、回路損失の増大を招来するものである。即
ち、高周波表面実装パッケージの電極板の高周波端子に
形成されたマイクロ・ストリップ中心導体と、高周波表
面実装パッケージを実装される側（外部回路側）の高周
波基板上に形成されたマイクロ・ストリップ中心導体と
の線幅は、それぞれの基板の比誘電率と厚さが異なるた
めに大きく異なる場合が多い。マイクロ・ストリップ・
モードのような非対称モードにおいては、その特有の損
失として、高周波表面実装パッケージ内外のマイクロ・
ストリップ中心導体の線幅の著しい差違に起因して放射
損失が生じるものである。そして、こうした放射損失
は、特にマイクロ・ストリップ中心導体の不連続部にお
いて発生し、回路損失の増大を招くものである。
【０００７】ここで、本発明の理解を容易にするため
に、上記した３つの問題点のなかのエコー歪についてさ
らに詳細に説明することとする。
【０００８】図１には、従来の高周波表面実装パッケー
ジの概略分解斜視図が示されている。この図１に示す高
周波表面実装パッケージ１００は、底板１０２と、底板
１０２の上面に配設される電極板１０４と、電極板１０
４の側面を取り囲む側板１０６と、電極板１０４の上面
を覆う天井板１０８とより構成されており、図２に示す
状態に組み立てられるものである。なお、これら底板１
０２、電極板１０４、側板１０６ならびに天井板１０８
は、例えば、セラミックにより形成されている。また、
底板１０２ならびに天井板１０８は、金属により形成し
てもよい。
【０００９】そして、図２に示す状態に組み立てられる
高周波表面実装パッケージ１００はその内部に電子部品
を収納して高周波領域で動作する機能をもたせられて、
高周波パッケージ・コンポーネントを構成することにな
る。高周波パッケージ・コンポーネントの一例として
は、例えば、アンプやミクサなどがあげられる。
【００１０】こうした高周波パッケージ・コンポーネン
トは、一般には、図３に示されるように、複数の高周波
パッケージ・コンポーネント１１０を縦続接続して使用
されることになる。
【００１１】上記したように、複数の高周波パッケージ
・コンポーネント１１０を縦続接続して使用する際に
は、高周波表面実装パッケージ１００の気密度や寸法精
度などの機械的性能や高周波領域におけるＳパラメータ
などの電気的性能といった、高周波表面実装パッケージ
１００単体としての性能がたとえ満たされていたとして
も、特に高周波領域で動作する際には上記したエコー歪
などの問題が生じるものである。
【００１２】即ち、エコー歪とは、伝送系において、基
本モードをエネルギー源として発生した高次モードが基
本モードと同一伝送路を伝播した後に、再度基本モード
に変換されたとき、位相および伝播遅延の差からエコー
が発生することになり、このエコーの効果として振幅、
位相、遅延が歪むものであり、このような歪みをエコー
歪と総称しているものである。
【００１３】そして、こうしたエコー歪には、片道エコ
ー歪、往復エコー歪および共振エコー歪の３種類のもの
がある。
【００１４】ここで、基本波をマイクロ・ストリップ・
モードとして、高次モードを放射モードとすれば、マイ
クロ・ストリップ線路系における振幅歪は片道エコー歪
であり、後述するように本発明においてはエコー歪とし
て片道エコーを取り扱っている。
【００１５】なお、図４にはマイクロ・ストリップ線路
系の電磁界分布が示されており、放射波になりやすい成
分が存在するものであり、図５には片道エコー歪の発生
原理を示す回路説明図が示されており、図６には片道エ
コー歪によって発生した振幅歪が示されている。
【００１６】即ち、従来においては、高周波表面実装パ
ッケージを外部回路に接続することに起因して、上記し
た３つの問題点が発生することになっていたものである
が、こうした問題点を解決するためには、外部回路に整
合回路を付加したり、あるいは高周波表面実装パッケー
ジを実装する部分の構造を改良したりすることなどによ
り対処していた。
【００１７】つまり、従来においては、高周波表面実装
パッケージを実装される側たる外部回路側の改善により
上記した３つの問題点を図っていたという問題点があっ
た。
【００１８】
【発明が解決しようとする課題】本発明は、上記したよ
うな従来の技術の有する問題点に鑑みてなされたもので
あり、その目的とするところは、高周波表面実装パッケ
ージを外部回路へ実装する際に生じていた３つの問題点
たるエコー歪、不整合および放射損失の発生を、外部回
路に依存することなく抑止することができるようにした
高周波表面実装パッケージを提供しようとするものであ
る。
【００１９】即ち、本発明は、非対称モードであるマイ
クロ・ストリップ・モードにおいて発生しやすい不要波
の放射とその再結合に起因するエコー歪の発生を、外部
回路に依存することなく抑止することができるようにし
た高周波表面実装パッケージを提供しようとするもので
ある。
【００２０】また、本発明は、高周波表面実装パッケー
ジを外部回路に接続する際に用いるボンディング・ワイ
ヤのインダクタンス成分に起因する不整合の発生を、外
部回路に依存することなく抑止することができるように
した高周波表面実装パッケージを提供しようとするもの
である。
【００２１】さらに、本発明は、高周波表面実装パッケ
ージを外部回路に接続する際におけるマイクロストリッ
プ中心導体の線幅の著しい差違に起因する放射損失の発
生を、外部回路に依存することなく抑止することができ
るようにした高周波表面実装パッケージを提供しようと
するものである。
【００２２】
【課題を解決するための手段】上記目的を達成するため
に、本発明による高周波表面実装パッケージは、底板と
電極板と側板と天井板とで構成される高周波表面実装パ
ッケージにおいて、天井板に電波吸収体あるいは抵抗体
を備えるようにしたり、また、側板に電波吸収体あるい
は抵抗体を備えるようにしたり、また、電極板の高周波
端子において局部的にマイクロ・ストリップ中心導体と
接地導体とを接近させたり、また、高周波表面実装パッ
ケージを受け入れる側（外部回路側）のマイクロ・スト
リップ中心導体の線幅に合わせて電極板の高周波端子に
おいてマイクロ・ストリップ中心導体の線幅を拡大した
りなどしたものである。
【００２３】従って、本発明による高周波表面実装パッ
ケージによれば、パッケージの回路への実装の際に生じ
る３つの問題（エコー歪、不整合および放射損失）を、
外部回路に依存することなく解決することができる。
【００２４】即ち、本発明のうち請求項１に記載の発明
は、底板と、上記底板の上面に配設される電極板と、上
記電極板の側面を取り囲む側板と、上記電極板の上面を
覆う天井板とを有する高周波表面実装パッケージにおい
て、上記天井板に配設した電波吸収体とを有するように
したものである。
【００２５】ここで、電波吸収体は、天井板の全部また
は一部に張り付けることなどにより配設することができ
る。
【００２６】また、本発明のうち請求項２に記載の発明
は、底板と、上記底板の上面に配設される電極板と、上
記電極板の側面を取り囲む側板と、上記電極板の上面を
覆う天井板とを有する高周波表面実装パッケージにおい
て、上記天井板に配設した抵抗体とを有するようにした
ものである。
【００２７】ここで、抵抗体は、天井板の全部または一
部に塗布や蒸着などにより配設することができる。
【００２８】また、本発明のうち請求項３に記載の発明
は、底板と、上記底板の上面に配設される電極板と、上
記電極板の側面を取り囲む側板と、上記電極板の上面を
覆う天井板とを有する高周波表面実装パッケージにおい
て、上記側板に配設した電波吸収体とを有するようにし
たものである。
【００２９】ここで、電波吸収体は、側板の全部または
一部に張り付けることなどにより配設することができ
る。
【００３０】また、本発明のうち請求項４に記載の発明
は、底板と、上記底板の上面に配設される電極板と、上
記電極板の側面を取り囲む側板と、上記電極板の上面を
覆う天井板とを有する高周波表面実装パッケージにおい
て、上記側板に配設した抵抗体とを有するようにしたも
のである。
【００３１】ここで、抵抗体は、側板の全部または一部
に塗布や蒸着などにより配設することができる。
【００３２】従って、本発明のうち請求項１に記載の発
明、本発明のうち請求項２に記載の発明、本発明のうち
請求項３に記載の発明ならびに本発明のうち請求項４に
記載の発明は、いずれもマイクロ・ストリップ線路とい
う非対称モードを伝送モードとして使用しているため
に、発生する放射波（不要波）を電波吸収体もしくは抵
抗体で吸収減衰させることにより、再度基本波に結合す
る成分が弱まり、基本波と再結合波との位相差で発生す
る周期的な振幅のリップル、即ち、エコー歪の発生を抑
止して低減することができる。
【００３３】また、本発明のうち請求項５に記載の発明
は、底板と、上記底板の上面に配設される高周波端子を
有する電極板と、上記電極板の側面を取り囲む側板と、
上記電極板の上面を覆う天井板とを有する高周波表面実
装パッケージにおいて、上記電極板の上記高周波端子に
は、同一平面上においてマイクロ・ストリップ中心導体
と接地導体とが配設され、上記マイクロ・ストリップ中
心導体における外部回路との接続箇所の近傍において、
上記接地導体を局部的に上記マイクロ・ストリップ中心
導体に近接して配設したものである。
【００３４】従って、本発明のうち請求項５に記載の発
明によれば、ボンディング・ワイヤの直列接続インダク
タンス成分による不整合を、接地導体がマイクロ・スト
リップ中心導体に近接するために発生する分岐接続キャ
パシタンス成分で打ち消し、不整合の度合いを改善する
ことができる。
【００３５】また、本発明のうち請求項６に記載の発明
は、底板と、上記底板の上面に配設される高周波端子を
有する電極板と、上記電極板の側面を取り囲む側板と、
上記電極板の上面を覆う天井板とを有する高周波表面実
装パッケージにおいて、上記電極板の上記高周波端子に
はマイクロ・ストリップ中心導体が配設され、上記マイ
クロ・ストリップ中心導体の外部回路のマイクロ・スト
リップ中心導体との接続箇所の近傍を、上記外部回路の
マイクロ・ストリップ中心導体の幅にあわせて局部的に
拡大形成したものである。
【００３６】従って、本発明のうち請求項６に記載の発
明によれば、マイクロ・ストリップ中心導体の幅が極端
に異なる伝送線路を接続すると増加する放射損失も、マ
イクロ・ストリップ中心導体の幅を線路幅の広い外部回
路に合わせることにより低減することができる。
【００３７】
【発明の実施の形態】以下、図面に基づいて、本発明に
よる高周波表面実装パッケージの実施の形態の一例につ
いて詳細に説明するものとする。
【００３８】なお、図７以下の説明においては、図１乃
至図２における各構成と同一または相当する構成に関し
ては、図１乃至図２において用いた符号と同一の符号を
用いて示すことにより、その詳細な説明は省略する。
【００３９】まず、図７を参照しながら、本発明による
高周波表面実装パッケージの第１の実施の形態について
説明する。
【００４０】この図７に示す高周波表面実装パッケージ
は、天井板１０８の上面の一部に電波吸収体１０を張り
付けて配設した点において、図１乃至図２に示す従来の
高周波表面実装パッケージと異なるものである。
【００４１】ここで、この高周波表面実装パッケージ
は、マイクロ・ストリップ・モードのような非対称モー
ドを伝送モードとして使用しているために、外部回路へ
の実装の際には接続点が不連続部になり、放射波が発生
しやすくなって片道エコー歪が発生することになる。そ
の結果、振幅のリップルが起こって通信品質の劣化を招
来することになるが、こうした問題を解決するために
は、片道エコーの発生の原理に鑑みて放射波を減衰させ
ればよいものであり、図７に示す実施の形態において
は、電波吸収体１０が放射波を吸収して減衰することに
なり、片道エコーの発生を抑止している。
【００４２】即ち、天井板１０８に電波吸収体１０を配
設すると、基本モードの減衰はほとんどなく、放射モー
ドのみを減衰し、その結果、再度基本モードに結合する
成分が弱められるので、基本波と再結合波との位相差で
発生する周期的な振幅歪が低減されて、片道エコー歪の
発生が抑止される。
【００４３】次に、図８を参照しながら、本発明による
高周波表面実装パッケージの第２の実施の形態について
説明する。
【００４４】この図８に示す高周波表面実装パッケージ
は、天井板１０８の上面に抵抗体１２を塗布または蒸着
により配設した点において、図１乃至図２に示す従来の
高周波表面実装パッケージと異なるものである。
【００４５】この第２の実施の形態においては、放射波
の電界成分のうちで天井板１０８と平行になる成分のみ
が大きな減衰を受けるので、結果として、第１の実施の
形態の電波吸収体１０を設けたと同様な効果が得られ
る。
【００４６】次に、図９を参照しながら、本発明による
高周波表面実装パッケージの第３の実施の形態について
説明する。
【００４７】この図９に示す高周波表面実装パッケージ
は、側板１０６の一部に電波吸収体１４を張り付けるこ
とにより配設した点において、図１乃至図２に示す従来
の高周波表面実装パッケージと異なるものである。
【００４８】この第３の実施の形態においても、第１の
実施の形態と同様に、電波吸収体１４が放射波を吸収し
て減衰することになり、片道エコーの発生が抑止される
ものである。
【００４９】次に、図１０を参照しながら、本発明によ
る高周波表面実装パッケージの第４の実施の形態につい
て説明する。
【００５０】この図１０に示す高周波表面実装パッケー
ジは、側板１０６の全面に抵抗体１６を塗布または蒸着
により配設した点において、図１乃至図２に示す従来の
高周波表面実装パッケージと異なるものである。
【００５１】この第４の実施の形態においては、放射波
の電界成分のうちで側板１０６と平行になる成分のみが
大きな減衰を受けるので、結果として、第３の実施の形
態の電波吸収体１４を設けたと同様な効果が得られる。
【００５２】次に、図１１（ａ）（ｂ）を参照しなが
ら、本発明による高周波表面実装パッケージの第５の実
施の形態について説明する。なお、図１１（ａ）は第５
の実施の形態による高周波表面実装パッケージの斜視図
であり、図１１（ｂ）は外部回路との接続状態を示す図
１１（ａ）におけるＡ部の拡大上面図である。
【００５３】この第５の実施の形態においては、電極板
１０４の高周波端子１８には、同一平面上においてマイ
クロ・ストリップ中心導体２０とその両側に高周波接地
導体２２、２４とが配設されていて、マイクロ・ストリ
ップ中心導体２０における外部回路を構成する高周波基
板２８上に形成されたマイクロ・ストリップ中心導体２
６との接続箇所の近傍において、高周波接地導体２２、
２４を局部的にマイクロ・ストリップ中心導体２０に近
接するように形成しているものである。なお、符号３０
はマイクロ・ストリップ中心導体２０とマイクロ・スト
リップ中心導体２６とを接続するためのボンディング・
ワイヤである。
【００５４】即ち、この第５の実施の形態は、高周波接
地導体２２、２４がボンディング・ワイヤ３０の接続箇
所の近傍においてマイクロ・ストリップ中心導体２０に
接近している点において、図１乃至図２に示す従来の高
周波表面実装パッケージと異なるものである。
【００５５】ここで、ボンディング・ワイヤ３０として
は、通常は２０μｍ〜２５μｍ程度の幅の金線が用いら
れる。このボンディング・ワイヤ３０のインダクタンス
は、０．７ｎＨ／１ｍｍ程度である。
【００５６】以上の構成において、この高周波表面実装
パッケージにおいては、周波数が高い領域ではリアクタ
ンスが増大してインピーダンス不整合の原因となる。
【００５７】図１２には、上記したリアクタンスの増大
を説明するための等価回路が示されており、図１２にお
ける直列に接続したインダクタンスＬによるリアクタン
スがそれに相当するものであり、インダクタンスＬによ
るリアクタンスは分岐接続されたキャパシタＣによって
低減することができるものである。
【００５８】この第５の実施の形態は、上記した図１２
に示す等価回路の原理に基づくものであり、同一平面上
にて高周波接地導体２２、２４がマイクロ・ストリップ
中心導体２０と接近している場合には、接地間の電界密
度が増大して等価的に図１２におけるキャパシタンスＣ
を生成することができるものであり、これによりリアク
タンスを低減させてインピーダンス不整合の発生を抑止
することができるものである。
【００５９】なお、第５の実施の形態においては、ボン
ディング・ワイヤ３０の接続時に周波数３０ＧＨｚにお
いて、ＶＳｗＲが１．２以下の反射特性を得ることがで
きるものである。
【００６０】なお、ボンディング・ワイヤ３０ではなく
リボンでもインダクタンス成分があるので、ボンディン
グ・ワイヤ３０に代えてリボンを用いてもよい。
【００６１】次に、図１３（ａ）（ｂ）を参照しなが
ら、本発明による高周波表面実装パッケージの第６の実
施の形態について説明する。なお、図１３（ａ）は第６
の実施の形態による高周波表面実装パッケージの斜視図
であり、図１３（ｂ）は外部回路との接続状態を示す図
１３（ａ）におけるＢ部の拡大上面図である。
【００６２】この第６の実施の形態においては、電極板
１０４の高周波端子１８にはマイクロ・ストリップ中心
導体４０が配設され、マイクロ・ストリップ中心導体４
０における外部回路を構成する高周波基板２８上に形成
されたマイクロ・ストリップ中心導体４２との接続箇所
の近傍を、マイクロ・ストリップ中心導体４２の幅にあ
わせて局部的に拡大形成しているものである。なお、符
号４４はマイクロ・ストリップ中心導体４０とマイクロ
・ストリップ中心導体４２とを接続するためのボンディ
ング・ワイヤである。
【００６３】即ち、この第６の実施の形態は、外部回路
を構成する高周波基板２８上に形成されたマイクロ・ス
トリップ中心導体４２とのボンディング箇所において、
高周波表面実装パッケージのマイクロ・ストリップ中心
導体４０をマイクロ・ストリップ中心導体４２とほぼ同
じくらいに拡大している点において、図１乃至図２に示
す従来の高周波表面実装パッケージと異なるものであ
る。
【００６４】ここで、高周波表面実装パッケージ側のマ
イクロ・ストリップ中心導体と外部回路側のマイクロ・
ストリップ中心導体とは、その抵抗値は通常はともに５
０オームに設計されるが、各基板の比誘電率と厚さとが
互いに異なるために、それぞれの線幅が大きくことなり
放射波が発生しやすくなり、片道エコーが発生しやすく
なっているものである。
【００６５】このため、この第６の実施の形態において
は、電極板１０４の高周波端子１８において、高周波表
面実装パッケージを実装する外部回路側の高周波基板２
８上に形成されたマイクロ・ストリップ中心導体４２の
幅に合わせて、局部的に幅を拡大してマイクロ・ストリ
ップ中心導体４０を形成し、ボンディング・ワイヤ４４
によりマイクロ・ストリップ中心導体４０とマイクロ・
ストリップ中心導体４２とを接続するようにしているた
め、放射波の発生を大幅に低減することができ、このた
め片道エコーの発生を抑止することができる。
【００６６】従って、上記した第１の実施の形態乃至第
６の実施の形態においては、いずれの実施の形態におい
ても、従来の高周波表面実装パッケージと比較すると、
高周波表面実装パッケージの外部回路への実装の際に生
じる問題、即ち、エコー歪、不整合、放射損失などの問
題の解決を、外部回路に依存することなく達成すること
ができるものである。
【００６７】なお、上記した第１の実施の形態乃至第６
の実施の形態は、各実施の形態を適宜組み合わせてもよ
いことは勿論である。例えば、第１の実施の形態と第４
の実施の形態とを組み合わせて、天井板に電波吸収体と
側板に抵抗体との双方を配設するようにしてもよく、ま
た、第２の実施の形態と第３の実施の形態とを組み合わ
せて、天井板に抵抗体と側板に電波吸収体との双方を配
設させるようにしてもよい。さらに、第１の実施の形態
と第４の実施の形態と第５の実施の形態とを組み合わせ
て、天井板に電波吸収体と側板に抵抗体との双方を配設
し、電極板の高周波端子には、同一平面上においてマイ
クロ・ストリップ中心導体と接地導体とが配設され、マ
イクロ・ストリップ中心導体における外部回路との接続
箇所の近傍において、接地導体を局部的にマイクロ・ス
トリップ中心導体に近接して配設するようにしてもよ
く、また、第２の実施の形態と第３の実施の形態と第６
の実施の形態とを組み合わせて、天井板に抵抗体と側板
に電波吸収体との双方を配設し、電極板の高周波端子に
はマイクロ・ストリップ中心導体が配設され、マイクロ
・ストリップ中心導体の外部回路のマイクロ・ストリッ
プ中心導体との接続箇所の近傍を、外部回路のマイクロ
・ストリップ中心導体の幅にあわせて局部的に拡大形成
するようにしてもよい。
【００６８】
【発明の効果】本発明は、以上説明したように構成され
ているので、高周波表面実装パッケージを外部回路へ実
装する際に生じていた３つの問題点たるエコー歪、不整
合および放射損失の発生を、外部回路に依存することな
く抑止することができるようになるという優れた効果を
奏する。
【００６９】即ち、本発明によれば、非対称モードであ
るマイクロ・ストリップ・モードにおいて発生しやすい
不要波の放射とその再結合に起因するエコー歪の発生
を、外部回路に依存することなく抑止することができる
ようになる。
【００７０】また、本発明によれば、高周波表面実装パ
ッケージを外部回路に接続する際に用いるボンディング
・ワイヤのインダクタンス成分に起因する不整合の発生
を、外部回路に依存することなく抑止することができる
ようになる。
【００７１】さらに、本発明によれば、高周波表面実装
パッケージを外部回路に接続する際におけるマイクロス
トリップ中心導体の線幅の著しい差違に起因する放射損
失の発生を、外部回路に依存することなく抑止すること
ができるようになる。
【図面の簡単な説明】
【図１】従来の高周波表面実装パッケージの分解斜視図
である。
【図２】図１に示す高周波表面実装パッケージの斜視図
である。
【図３】高周波表面実装パッケージ・コンポーネントの
一般的な使用一例を示す上面図である。
【図４】マイクロ・ストリップ線路系の電磁界分布を示
す概念的な断面図である。
【図５】片道エコー歪の発生原理を示す回路説明図であ
る。
【図６】片道エコー歪により発生した振幅歪を示す説明
図である。
【図７】本発明による高周波表面実装パッケージの第１
の実施の形態を示す斜視図である。
【図８】本発明による高周波表面実装パッケージの第２
の実施の形態を示す斜視図である。
【図９】本発明による高周波表面実装パッケージの第３
の実施の形態を示す斜視図である。
【図１０】本発明による高周波表面実装パッケージの第
４の実施の形態を示す斜視図である。
【図１１】本発明による高周波表面実装パッケージの第
５の実施の形態を示し、（ａ）は斜視図であり、（ｂ）
は（ａ）におけるＡ部の拡大上面図である。
【図１２】本発明による高周波表面実装パッケージの第
５の実施の形態を説明する等価回路図である。
【図１３】本発明による高周波表面実装パッケージの第
６の実施の形態を示し、（ａ）は斜視図であり、（ｂ）
は（ａ）におけるＢ部の拡大上面図である。
【符号の説明】
１０、１４ 電波吸収体 １２、１６ 抵抗体 １８ 高周波端子 ２０、２６、４０、４２ マイクロ・ストリップ中
心導体 ２２、２４ 高周波接地導体 ２８ 高周波基板 ３０、４４ ボンディング・ワイヤ １００ 高周波表面実装パッケ
ージ １０２ 底板 １０４ 電極板 １０６ 側板 １０８ 天井板 １１０ 高周波パッケージ・コ
ンポーネント
───────────────────────────────────────────────────── フロントページの続き (72)発明者 槙 敏夫 東京都調布市柴崎２丁目１番地３ 島田理 化工業株式会社内 Ｆターム(参考） 5E321 AA01 GG05 GG11

Claims (6)

    【特許請求の範囲】
  1. 【請求項１】 底板と、前記底板の上面に配設される電
    極板と、前記電極板の側面を取り囲む側板と、前記電極
    板の上面を覆う天井板とを有する高周波表面実装パッケ
    ージにおいて、 前記天井板に配設した電波吸収体とを有する高周波表面
    実装パッケージ。
  2. 【請求項２】 底板と、前記底板の上面に配設される電
    極板と、前記電極板の側面を取り囲む側板と、前記電極
    板の上面を覆う天井板とを有する高周波表面実装パッケ
    ージにおいて、 前記天井板に配設した抵抗体とを有する高周波表面実装
    パッケージ。
  3. 【請求項３】 底板と、前記底板の上面に配設される電
    極板と、前記電極板の側面を取り囲む側板と、前記電極
    板の上面を覆う天井板とを有する高周波表面実装パッケ
    ージにおいて、 前記側板に配設した電波吸収体とを有する高周波表面実
    装パッケージ。
  4. 【請求項４】 底板と、前記底板の上面に配設される電
    極板と、前記電極板の側面を取り囲む側板と、前記電極
    板の上面を覆う天井板とを有する高周波表面実装パッケ
    ージにおいて、 前記側板に配設した抵抗体とを有する高周波表面実装パ
    ッケージ。
  5. 【請求項５】 底板と、前記底板の上面に配設される高
    周波端子を有する電極板と、前記電極板の側面を取り囲
    む側板と、前記電極板の上面を覆う天井板とを有する高
    周波表面実装パッケージにおいて、 前記電極板の前記高周波端子には、同一平面上において
    マイクロ・ストリップ中心導体と接地導体とが配設さ
    れ、前記マイクロ・ストリップ中心導体における外部回
    路との接続箇所の近傍において、前記接地導体を局部的
    に前記マイクロ・ストリップ中心導体に近接して配設し
    たものである高周波表面実装パッケージ。
  6. 【請求項６】 底板と、前記底板の上面に配設される高
    周波端子を有する電極板と、前記電極板の側面を取り囲
    む側板と、前記電極板の上面を覆う天井板とを有する高
    周波表面実装パッケージにおいて、 前記電極板の前記高周波端子にはマイクロ・ストリップ
    中心導体が配設され、前記マイクロ・ストリップ中心導
    体の外部回路のマイクロ・ストリップ中心導体との接続
    箇所の近傍を、前記外部回路のマイクロ・ストリップ中
    心導体の幅にあわせて局部的に拡大形成したものである
    高周波表面実装パッケージ。
JP10321609A 1998-11-12 1998-11-12 高周波表面実装パッケージ Pending JP2000150692A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP10321609A JP2000150692A (ja) 1998-11-12 1998-11-12 高周波表面実装パッケージ

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP10321609A JP2000150692A (ja) 1998-11-12 1998-11-12 高周波表面実装パッケージ

Publications (1)

Publication Number Publication Date
JP2000150692A true JP2000150692A (ja) 2000-05-30

Family

ID=18134447

Family Applications (1)

Application Number Title Priority Date Filing Date
JP10321609A Pending JP2000150692A (ja) 1998-11-12 1998-11-12 高周波表面実装パッケージ

Country Status (1)

Country Link
JP (1) JP2000150692A (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN114976564A (zh) * 2022-05-24 2022-08-30 中国电子科技集团公司第五十五研究所 一种空气复合介质微带线的制造方法
JP2022540168A (ja) * 2019-07-09 2022-09-14 華為技術有限公司 パッケージング構造および電力増幅器

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2022540168A (ja) * 2019-07-09 2022-09-14 華為技術有限公司 パッケージング構造および電力増幅器
JP7372435B2 (ja) 2019-07-09 2023-10-31 華為技術有限公司 パッケージング構造および電力増幅器
CN114976564A (zh) * 2022-05-24 2022-08-30 中国电子科技集团公司第五十五研究所 一种空气复合介质微带线的制造方法
CN114976564B (zh) * 2022-05-24 2023-12-01 中国电子科技集团公司第五十五研究所 一种空气复合介质微带线的制造方法

Similar Documents

Publication Publication Date Title
US4870375A (en) Disconnectable microstrip to stripline transition
JPWO2009041696A1 (ja) 高周波モジュールおよび配線基板
JP4081284B2 (ja) 高周波集積回路モジュール
JP2571029B2 (ja) マイクロ波集積回路
JP2000150692A (ja) 高周波表面実装パッケージ
JPH05259713A (ja) 同軸マイクロストリップ線路変換器
JP2603310B2 (ja) 高周波集積回路用パッケージ
JP3935082B2 (ja) 高周波用パッケージ
JP4416673B2 (ja) 誘電体共振器アンテナおよび配線基板ならびに電子装置
JP3618046B2 (ja) 高周波回路用パッケージ
JP3725983B2 (ja) 高周波回路用パッケージ
TWI830508B (zh) 用於載波聚合技術的筆記型電腦天線模組
JP3051430B2 (ja) マイクロ波集積回路
JPH0923107A (ja) シールド型コプレーナガイド伝送線路
JP3895716B2 (ja) 高周波伝送基板および高周波伝送基板接続構造
JP3130853B2 (ja) 静磁波共振子
JP6839122B2 (ja) 高周波接続構造
JP3916988B2 (ja) 高周波モジュール
JP2002111329A (ja) 誘電体共振器およびフィルタ
JPH018002Y2 (ja)
JP4024140B2 (ja) 衛星放送受信用コンバータ
JP3506647B2 (ja) 整合回路およびそれを用いた高周波高出力半導体装置
JPS62150902A (ja) マイクロ波集積回路部品のア−ス構造
JP3056102B2 (ja) マイクロ波回路用パッケージおよびその実装体
TW202423163A (zh) 用於載波聚合技術的筆記型電腦天線模組

Legal Events

Date Code Title Description
A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20031225

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A821

Effective date: 20040303

A911 Transfer to examiner for re-examination before appeal (zenchi)

Free format text: JAPANESE INTERMEDIATE CODE: A911

Effective date: 20040405

A912 Re-examination (zenchi) completed and case transferred to appeal board

Free format text: JAPANESE INTERMEDIATE CODE: A912

Effective date: 20040716