JP2000148660A - Ｄｍａデータ転送方法および装置 - Google Patents

Abstract

(57)【要約】 【課題】 メモリのデータバス幅がデータ出力手段であ
るＤＭＡ機器のバス幅の整数（２以上）倍である場合
に、ＤＭＡ機器から複数系列のデータが何度も切り替わ
りながら入力されてもメモリへのアクセス回数を少なく
する。 【解決手段】 Ｄ、Ｐ、Ｑの各データ系列に対応して設
けられ、２バイトのデータを格納および出力可能なデー
タバッファ２と、データバッファ２から出力される２バ
イトのデータをメモリ６へ書き込むメモリ入出力手段４
と、３個のうち選択的に１個のデータバッファ２の出力
をメモリ入出力手段４へ入力させる選択手段３と、ＤＭ
Ａ機器１から系列順不同で出力される１バイトのデータ
を対応するデータ系列のデータバッファ２に入力させる
とともに、系列最初の端数データを全て入力した時、ｍ
ビット全て満たした時、および系列最後の端数データを
入力した時にそのデータバッファ２を選択手段４に選択
させる制御手段５とを設けている。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、ＤＭＡ機器とメモ
リの間の転送制御を行なうＤＭＡデータ転送方法および
装置に関する。

【０００２】

【従来の技術】ＤＭＡ（ダイレクト・メモリ・アクセ
ス）データ転送とは、例えばＣＰＵから指定されたＤＭ
Ａ機器が、一定データ量をＣＰＵを介さずに直接メモリ
とデータ入出力するものである。通常、多くのＤＭＡデ
ータ転送方式ではＤＭＡ機器とメモリの間にＤＭＡコン
トローラを設置し、複数のＤＭＡ機器間のアクセス裁定
やデータバス幅変換を行なっている。ここでデータバス
幅変換は、ＤＭＡ機器のバス幅とメモリのバス幅が異な
るシステムで行なわれ、例えばバス幅が１バイトのＤＭ
Ａ機器からバス幅が２バイトのメモリに書き込むシステ
ムでは、ＤＭＡコントローラがＤＭＡ機器のデータをバ
ッファに一時保存し２バイト揃ったところでメモリに書
き込む。

【０００３】図６は従来のＤＭＡデータ転送装置の構成
を示す図であり、ＤＭＡ機器１がデータを１バイト単位
で出力する。この出力データをデータバッファ２が受け
とり、制御手段２５の制御の下に２バイト揃うとメモリ
入出力手段４に出力し、メモリ入出力手段４からメモリ
６に書き込む。データバッファ２，メモリ入出力手段４
および制御手段２５は、通常ＤＭＡコントローラと呼ば
れ、他のＤＭＡ機器が接続されており、ＤＭＡ機器間の
調停やメモリアクセスを制御する。

【０００４】ところで、ＤＭＡ機器１から入力されるデ
ータは単一データでは無いことが多い。例えばＣＤ−Ｒ
ＯＭやＤＶＤ等の光デイスクのデータには、目的とする
本来の画像や音声等のデータに加え、サイズや圧縮情報
のデータ、及び、誤り訂正情報のデータ等が含まれてい
る。これらのデータは、各々がまとまって一箇所に保存
されているのでは無く、例えば、本来のデータ１７２バ
イトに対し誤り訂正情報１２バイトが続く、という様に
データ種類が何度も切り替わることが多い。図７は、そ
のような一例を簡略に示すもので、Ｄ１〜Ｄ９はそれぞ
れＤ系列の１バイト（１Ｂ）単位のデータ、Ｐ１〜Ｐ３
はそれぞれＰ系列の１バイト単位のデータ、Ｑ１〜Ｑ３
はそれぞれＱ系列の１バイト単位のデータである。この
図７では、Ｄ、Ｐ、Ｑの３系列の１バイト単位のデータ
が、時刻ｔ＝１からｔ＝１５の間に、Ｄ系列データが３
つ、Ｐ系列データが１つ、Ｑ系列データが１つ、Ｄ系列
データが３つ、…、Ｑ系列データが１つ、の順で切り替
わることを示している。

【０００５】このデータ群をＤＭＡ機器１を通してメモ
リ６に書き込む場合に、データの到着順に連続アドレス
に順次書くのでは無く、後処理を考慮し各データ系列別
にそれぞれが連続した領域に書くことも多い。図８はそ
の例で、図７のデータを２バイト単位でメモリ６に書き
込む場合、アドレス１番地から５番地の下位までにＤ系
列データを、アドレス６番地から７番地の下位までにＰ
系列データを、アドレス７番地の上位から８番地までに
Ｑ系列データを書き込むことを示している。

【０００６】ここで、同一系列のデータの連続量がメモ
リ６のバス幅の整数倍で無い場合、メモリ６の書き込み
において端数が生じてバス全てが有効でなくなる。図９
は、そのデータフローを示す図である。この図９におい
て、* はデータバッファ２が該当サイクルで受けとった
データであり、Ｗ１、Ｗ２、…はメモリ６のアドレス１
番地、アドレス２番地、…に書き込むデータをメモリ入
出力手段４に出力することを示している。

【０００７】データバッファ２は、時刻ｔ＝１でＤ１を
受けとり、時刻ｔ＝２でＤ２を受けとるので、時刻ｔ＝
２でアドレス１番地のデータとしてメモリ入出力手段４
にＤ１とＤ２を出力する。次にデータバッファ２は、時
刻ｔ＝３でＤ３を受けとるが、メモリ６への書き込みペ
アであるＤ４が来るまでにＰ１にバッファを明け渡さな
ければならないので、１バイトのみの端数データにもか
かわらず、時刻ｔ＝３でアドレス２番地の下位データと
してメモリ入出力手段４にＤ３を出力する。Ｄ３と同様
の理由で、時刻ｔ＝４でＰ１を、時刻ｔ＝５でＱ１をそ
れぞれ１バイトのみの端数データにもかかわらず、メモ
リ入出力手段４に出力する。このようにして、時刻ｔ＝
１から時刻ｔ＝１５の１５サイクルで、メモリ６の８つ
の番地にデータを書き込むのに１２サイクル必要とな
る。したがって、他のＤＭＡ機器がメモリ６にアクセス
しようとしても１５サイクル中３サイクルしかアクセス
できず、システム全体としてのメモリ転送速度が遅くな
る。

【０００８】本発明はこれらを考慮してなされたもので
あり、その目的は、メモリのデータバス幅がデータ出力
手段であるＤＭＡ機器のバス幅の整数（２以上）倍であ
る場合、ＤＭＡ機器から複数系列のデータが何度も切り
替わりながら入力されてもメモリへのアクセス回数を少
なくすることができ、その結果、他のＤＭＡ機器のメモ
リアクセス効率が上昇して、ＤＭＡ全体の転送速度を向
上することのできるＤＭＡデータ転送方法および装置を
提供することである。

【０００９】

【課題を解決するための手段】請求項１記載のＤＭＡデ
ータ転送方法は、ｐ（ｐは複数）種類のデータ系列のそ
れぞれのデータ系列のみからなるｎ（ｎは自然数）ビッ
トデータがデータ出力手段から系列順不同で出力される
転送データを、ｍ（ｍはｎと異なるｎの倍数）ビットデ
ータとしてメモリへ転送するＤＭＡデータ転送方法であ
って、ｐ種類のうちｑ（ｑは１≦ｑ≦ｐを満たす整数）
種類の各データ系列に対応し、ｍビットのデータを格納
および出力可能なｑ個のデータ系列専用のデータバッフ
ァを設け、それぞれのデータ系列専用のデータバッファ
に転送データのうち対応するデータ系列のｎビットデー
タを入力し、データ系列専用のデータバッファに系列最
初の端数データを全て入力した時、ｍビット全てをｎビ
ットデータで満たした時、および系列最後の端数データ
を入力した時にデータ系列専用のデータバッファに入力
されているデータをメモリへ転送するために出力させる
ことを特徴とする。

【００１０】この方法によれば、ＤＭＡ機器（データ出
力手段）から複数系列のデータが何度も切り替わりなが
ら入力されても、各データ系列に対応するデータ系列専
用のデータバッファを設けているため、同系列データの
書き込みペアが揃う（ｍビット全て満たす）まで該デー
タを保持することができ、メモリの同一アドレスに対す
る書き込み回数を少なくし、よってメモリへの書き込み
のアクセス回数を減少させることができる。

【００１１】請求項２記載のＤＭＡデータ転送装置は、
ｐ（ｐは複数）種類のデータ系列のそれぞれのデータ系
列のみからなるｎ（ｎは自然数）ビットデータがデータ
出力手段から系列順不同で出力される転送データを、ｍ
（ｍはｎと異なるｎの倍数）ビットデータとしてメモリ
へ転送するＤＭＡデータ転送装置であって、ｐ種類の各
データ系列に対応して設けられ、ｍビットのデータを格
納および出力可能なｐ個のデータ系列専用のデータバッ
ファと、ｐ個のデータ系列専用のデータバッファから出
力されるｍビットデータをメモリへ書き込むメモリ入力
手段と、ｐ個のデータ系列専用のデータバッファのうち
選択的に１個のデータバッファの出力をメモリ入力手段
へ入力させる選択手段と、データ出力手段から系列順不
同で出力されるｎビットデータをそれぞれ対応するデー
タ系列のデータ系列専用のデータバッファに入力させる
とともに、データ系列専用のデータバッファに系列最初
の端数データを全て入力した時、ｍビット全てをｎビッ
トデータで満たした時、および系列最後の端数データを
入力した時にデータ系列専用のデータバッファを選択手
段に選択させる制御手段とを設けたことを特徴とする。

【００１２】この構成によれば、ＤＭＡ機器（データ出
力手段）から複数系列のデータが何度も切り替わりなが
ら入力されても、各データ系列に対応するデータ系列専
用のデータバッファを設けているため、同系列データの
書き込みペアが揃う（ｍビット全て満たす）まで該デー
タを保持することができ、メモリの同一アドレスに対す
る書き込み回数を少なくし、よってメモリへの書き込み
のアクセス回数を減少させることができる。

【００１３】請求項３記載のＤＭＡデータ転送装置は、
ｐ（ｐは３以上の整数）種類のデータ系列のそれぞれの
データ系列のみからなるｎ（ｎは自然数）ビットデータ
がデータ出力手段から系列順不同で出力される転送デー
タを、ｍ（ｍはｎと異なるｎの倍数）ビットデータとし
てメモリへ転送するＤＭＡデータ転送装置であって、ｐ
種類のうちｑ（ｑは１≦ｑ≦ｐ−２を満たす整数）種類
の各データ系列に対応して設けられ、ｍビットのデータ
を格納および出力可能なｑ個のデータ系列専用のデータ
バッファと、ｑ種類以外のデータ系列に対応して設けら
れ、ｍビットのデータを格納および出力可能なデータ系
列専用外のデータバッファと、ｑ個のデータ系列専用の
データバッファおよびデータ系列専用外のデータバッフ
ァから出力されるｍビットデータをメモリへ書き込むメ
モリ入力手段と、ｑ個のデータ系列専用のデータバッフ
ァおよびデータ系列専用外のデータバッファのうち選択
的に１個のデータバッファの出力をメモリ入力手段へ入
力させる選択手段と、データ出力手段から系列順不同で
出力されるｎビットデータをそれぞれ対応するデータ系
列のデータ系列専用のデータバッファに入力させるとと
もに、データ系列専用のデータバッファに系列最初の端
数データを全て入力した時、ｍビット全てをｎビットデ
ータで満たした時、および系列最後の端数データを入力
した時にデータ系列専用のデータバッファを選択手段に
選択させる制御手段とを設けたことを特徴とする。

【００１４】この構成によれば、ＤＭＡ機器（データ出
力手段）から複数系列のデータが何度も切り替わりなが
ら入力されても、ｑ個のデータ系列専用のデータバッフ
ァを設けているため、それに対応するデータ系列につい
ては同系列データの書き込みペアが揃う（ｍビット全て
満たす）まで該データを保持することができ、メモリの
同一アドレスに対する書き込み回数を少なくし、よって
メモリへの書き込みのアクセス回数を減少させることが
できる。

【００１５】請求項４記載のＤＭＡデータ転送装置は、
請求項３記載のＤＭＡデータ転送装置において、制御手
段は、データ系列専用のデータバッファに入力させるデ
ータ系列を変更可能であることを特徴とする。

【００１６】この構成により、各データ系列の特性に合
わせてデータバッファを使い分けることができ、より効
率的なメモリアクセスを実現できる。

【００１７】

【発明の実施の形態】以下、本発明の実施の形態につい
て、図面を参照しながら説明する。

【００１８】（第１の実施の形態；請求項１，請求項２
に対応）図１はこの発明の第１の実施の形態におけるＤ
ＭＡデータ転送装置を示す図である。図１において、１
は例えば１バイト単位のデータを出力するデータ出力手
段であるＤＭＡ機器、２は例えば１バイト単位のデータ
を入力して２バイト単位でデータを出力する機能を持つ
データバッファ、３は３つのデータバッファ２のうち１
つのデータバッファ２を選択しそのデータをメモリ入出
力手段４に出力する選択手段、４は選択手段３からデー
タを入力し、そのデータをメモリ６へ書き込むメモリ入
出力手段（メモリ入力手段を含む）、５は３つのデータ
バッファ２および選択手段３を制御する制御手段であ
る。図１では、他のＤＭＡ機器にも接続され、ＤＭＡ機
器間の調停やメモリアクセスを制御するＤＭＡコントロ
ーラと呼ばれる部分が、３つのデータバッファ２と選択
手段３とメモリ入出力手段４と制御手段５とで構成され
ている。

【００１９】本実施の形態でも、従来例で用いた図７に
示すような３種類のデータ系列を処理する例を示し、３
種類のデータ系列に合わせてデータバッファ２を３つ設
けてある。この３つのデータバッファ２は、それぞれ保
持するデータ系列に合わせ、以降、Ｄ系列データを保持
するデータバッファ２をＤバッファ、Ｐ系列データを保
持するデータバッファ２をＰバッファ、Ｑ系列データを
保持するデータバッファ２をＱバッファと呼ぶ。Ｄバッ
ファ、Ｐバッファ、Ｑバッファのそれぞれがデータ系列
専用のデータバッファである。また、メモリ６に書き込
むときのアドレス構成も従来例で用いた図８と同じもの
とする。

【００２０】この実施の形態において制御手段５が行な
うデータフロー制御を図２に示す。図２において、Ｄ１
〜Ｄ９はそれぞれＤ系列の１バイト（１Ｂ）単位のデー
タ、Ｐ１〜Ｐ３はそれぞれＰ系列の１バイト単位のデー
タ、Ｑ１〜Ｑ３はそれぞれＱ系列の１バイト単位のデー
タであり、* はデータバッファ２が該当サイクルで受け
とったデータであり、Ｗ１、Ｗ２、…はメモリ６のアド
レス１番地、アドレス２番地、…に書き込むデータを選
択手段３を通じてメモリ入出力手段４に出力することを
示している。以下、図２とともに図８を参照しながら説
明する。

【００２１】なお、制御手段５は、あらかじめＤＭＡ機
器１から出力されるデータ系列の順番、連続数がわかっ
ており、ＤＭＡ機器１から出力されるデータ系列を、そ
れに対応するデータバッファ２に入力させる。ここで
は、必ずＤ系列データが３つ、Ｐ系列データが１つ、Ｑ
系列データが１つという順番となっている。また、制御
手段５は、データバッファ２に系列最初の端数データを
全て入力した時、ｍビット全て（ここでは２バイト）を
データで満たした時、および系列最後の端数データを入
力した時に、そのデータバッファ２のデータをメモリ入
出力手段４へ入力させるように選択手段３を制御する。
制御手段５は、系列最初の端数データについては予め分
かっており、ｍビット全て（ここでは２バイト）をデー
タで満たしたかどうかはデータバッファ２の状態から知
り、系列最後の端数データを入力したことは外部より指
示される。選択手段３は、３つのデータバッファ２の出
力のうち１つをメモリ入出力手段４に切替接続可能なス
イッチ等で構成される。

【００２２】図２において、時刻ｔ＝１でＤ１を、時刻
ｔ＝２でＤ２を受けとったＤバッファは、時刻ｔ＝２で
Ｄ１とＤ２をアドレス１番地のデータとして選択手段３
を通じてメモリ入出力手段４に出力する。時刻ｔ＝３で
Ｄ３を受けとったＤバッファは、メモリ６への書き込み
ペアであるＤ４が入力されるまでＤ３を保持し続け、メ
モリ入出力手段４へ出力しない。時刻ｔ＝４でＰ１を受
けとったＰバッファも、同様に書き込みペアであるＰ２
が入力されるまでＰ１を保持し続け、メモリ入出力手段
４へ出力しない。時刻ｔ＝５でＱ１を受けとったＱバッ
ファは、Ｑ１が同じＱ系列データの書き込みペアを持た
ないので、単独でアドレス７番地に書き込むために、端
数バイトのまま選択手段３を通じてメモリ入出力手段４
へ出力する。時刻ｔ＝６では、Ｄ４を受けとったＤバッ
ファが、Ｄ３とＤ４をアドレス２番地のデータとして選
択手段３を通じてメモリ入出力手段４へ出力する。

【００２３】このように、ＤＭＡ機器１から出力される
Ｄ、Ｐ、Ｑの３系列のデータは、それぞれＤバッファ、
Ｐバッファ、Ｑバッファに格納される。そして、各バッ
ファにデータ入力された際に、同系列データの書き込み
ペアのデータが存在する場合は該データを保持し続け、
書き込みペアの同系列のデータが揃うか書き込みペアが
無い場合に選択手段３を通じてメモリ入出力手段４へ出
力する。そのため図２に示す通り、時刻ｔ＝１から時刻
ｔ＝１５の１５サイクルで、メモリ６の８つの番地にデ
ータを書き込むサイクル数が９サイクルと、従来例の場
合（１２サイクル）より３サイクル減少している。つま
り、この例ではメモリ６への書き込みのアクセス回数が
２０％減少したことになる。

【００２４】以上のように本実施の形態によれば、ＤＭ
Ａ機器１から複数系列のデータが何度も切り替わりなが
ら入力されても、各データ系列に対応するデータ系列専
用のデータバッファ２を設けているため、同系列データ
の書き込みペアが揃うまで該データを保持することがで
き、メモリ６の同一アドレスに対する書き込み回数を少
なくし、よってメモリ６への書き込みのアクセス回数を
減少させることができる。その結果、他のＤＭＡ機器の
メモリアクセス効率が上昇し、ＤＭＡ全体の転送速度を
向上させることができる。

【００２５】なお、本実施の形態では、１バイトのＤＭ
Ａ機器出力を２バイト幅のメモリに書き込む場合を述べ
たが、必ずしもこれに限定するものでは無く、２バイト
のＤＭＡ機器出力を８バイト幅のメモリに書き込む場合
等でも容易に応用することができる。すなわち、ＤＭＡ
機器１のバス幅あるいは出力単位がｎ（ｎは自然数）ビ
ットで、メモリ６のデータバス幅がｍ（ｍはｎと異なる
ｎの倍数）ビットであればよい。このことは以下の第２
および第３の実施の形態でも同様である。

【００２６】（第２の実施の形態；請求項１，請求項３
に対応）図３はこの発明の第２の実施の形態におけるＤ
ＭＡデータ転送装置を示す図である。この図３では、デ
ータバッファ２を２つ設けてあり、以降、Ｄ系列データ
を保持するデータバッファ２をＤバッファ（データ系列
専用のデータバッファ）、Ｄ以外のＰとＱの２系列のデ
ータを保持するデータバッファ２をＰＱバッファ（デー
タ系列専用外のデータバッファ）と呼ぶ。１５は２つの
データバッファ２および選択手段３を制御する制御手段
であり、それ以外は第１の実施の形態と同様である。本
実施の形態でも、第１の実施の形態同様、従来例で用い
た図７に示すような３種類のデータ系列を処理する例を
示し、また、メモリ６に書き込むときのアドレス構成も
従来例で用いた図８と同じものとする。

【００２７】この実施の形態では、ＤバッファとＰＱバ
ッファの２つのデータバッファ２を設けているため、制
御手段１５は、ＤＭＡ機器１から出力されるＤ系列デー
タをＤバッファへ、Ｐ系列データとＱ系列データとをＰ
Ｑバッファへ入力させるようにしている。また、選択手
段３は、２つのデータバッファ２の出力のうち１つをメ
モリ入出力手段４に切替接続可能なスイッチ等で構成さ
れる。

【００２８】この実施の形態において制御手段１５が行
なうデータフロー制御を図４に示す。図４において、Ｄ
１〜Ｄ９はそれぞれＤ系列の１バイト（１Ｂ）単位のデ
ータ、Ｐ１〜Ｐ３はそれぞれＰ系列の１バイト単位のデ
ータ、Ｑ１〜Ｑ３はそれぞれＱ系列の１バイト単位のデ
ータであり、* はデータバッファ２が該当サイクルで受
けとったデータであり、Ｗ１、Ｗ２、…はメモリ６のア
ドレス１番地、アドレス２番地、…に書き込むデータを
選択手段３を通じてメモリ入出力手段４に出力すること
を示している。以下、図４とともに図８を参照しながら
説明する。

【００２９】図４において、時刻ｔ＝１でＤ１を、時刻
ｔ＝２でＤ２を受けとったＤバッファは、時刻ｔ＝２で
Ｄ１とＤ２をアドレス１番地のデータとして選択手段３
を通じてメモリ入出力手段４に出力する。時刻ｔ＝３で
Ｄ３を受けとったＤバッファは、メモリ６への書き込み
ペアであるＤ４が入力されるまでＤ３を保持し続け、メ
モリ入出力手段４へ出力しない。時刻ｔ＝４でＰ１を受
けとったＰＱバッファは、書き込みペアＰ２が来るまで
にＱ１にバッファを明け渡さねばならないので、この時
刻ｔ＝４でアドレス６番地の下位データとしてＰ１を端
数バイトのまま選択手段３を通じてメモリ入出力手段４
へ出力する。時刻ｔ＝５でＱ１を受けとったＰＱバッフ
ァは、Ｑ１には同系列の書き込みペアが存在しないの
で、そのままアドレス７番地の上位データとしてＱ１を
端数バイトのまま選択手段３を通じてメモリ入出力手段
４へ出力する。

【００３０】このように、Ｄ系列データには専用のデー
タバッファ２（Ｄバッファ）を、Ｐ系列データとＱ系列
データには従来通り１つのデータバッファ２（ＰＱバッ
ファ）を用いたので、時刻ｔ＝１から時刻ｔ＝１５の１
５サイクルで、メモリ６の８つの番地にデータを書き込
むサイクル数が１１サイクルとなり、従来例より１サイ
クル減少している。

【００３１】この実施の形態では、第１の実施の形態に
比べてメモリ６への書き込みアクセス回数に対する効果
は少ないが、データバッファ２が１系列分少なく済むの
でコストの上昇を抑えることができる。また、例えばＰ
系列のデータとＱ系列のデータが、図７と図８に示すも
のと異なり、途中で端数が生じないような転送順序に限
定されるならば、メモリ６への書き込みアクセス回数に
対する効果は第１の実施の形態と同様のものを期待でき
る。

【００３２】（第３の実施の形態；請求項４に対応）第
３の実施の形態のＤＭＡデータ転送装置は、第２の実施
の形態と同様に図３に示される。第２の実施の形態と異
なる点は、データバッファ２に入力するデータ系列をあ
らかじめ制御手段１５に入力可能とすることにある。

【００３３】第２の実施の形態においては、２つのデー
タバッファ２をＤ系列用とＰＱ系列用に分けて固定して
いた。しかし、各系列データの端数バイトがあらかじめ
分かっている場合や、ＤＭＡ機器が色々なシステム、例
えばＤＶＤやＣＤ−ＲＯＭ等に対応している場合は、各
データ系列の特性に合わせてデータバッファ２を使い分
けた方がより効率的なメモリアクセスを期待することが
できる。

【００３４】そのため、本実施の形態では、例えば、図
３における２つのデータバッファ２を、第２の実施の形
態のようにＤ系列用とＰＱ系列用とに使用する場合と、
Ｐ系列用とＤＱ系列用とに使用する場合とに切り替えら
れるようにしている。この切り替えは、外部からの設定
により切り替え、処理途中で切り替えるのではなく、例
えばＤＶＤの場合とＣＤの場合とによって切り替えるよ
うに制御する。なお、図３における２つのデータバッフ
ァ２を、第２の実施の形態のようにＤ系列用とＰＱ系列
用とに使用する場合のデータフロー制御の例は前述のよ
うに図４であり、Ｐ系列用（Ｐバッファ）とＤＱ系列用
（ＤＱバッファ）とに使用する場合のデータフロー制御
の例を図５に示す。

【００３５】

【発明の効果】以上説明したようにこの発明によれば、
ＤＭＡ機器から複数系列のデータが何度も切り替わりな
がら入力されても、各データ系列に対応するデータ系列
専用のデータバッファを設けているため、同系列データ
の書き込みペアが揃うまで該データを保持することがで
き、メモリの同一アドレスに対する書き込み回数を少な
くし、よってメモリへの書き込みのアクセス回数を減少
させることができる。その結果、他のＤＭＡ機器のメモ
リアクセス効率が上昇し、ＤＭＡ全体の転送速度を向上
させることができる。

【図面の簡単な説明】

【図１】この発明の第１の実施の形態におけＤＭＡデー
タ転送装置を示す図。

【図２】この発明の第１の実施の形態におけるデータフ
ローを示す図。

【図３】この発明の第２の実施の形態におけるＤＭＡデ
ータ転送装置を示す図。

【図４】この発明の第２の実施の形態におけるデータフ
ローを示す図。

【図５】この発明の第３の実施の形態におけるデータフ
ローを示す図。

【図６】従来のＤＭＡデータ転送装置を示す図。

【図７】ＤＭＡ機器からのデータ入力例を示す図。

【図８】メモリへの書き込みアドレス例を示す図。

【図９】従来のデータフローを示す図。

【符号の説明】

１ ＤＭＡ機器 ２ データバッファ ３ 選択手段 ４ メモリ入出力手段 ５ 制御手段 ６ メモリ １５ 制御手段

Claims (4)

【特許請求の範囲】
1. 【請求項１】 ｐ（ｐは複数）種類のデータ系列のそれ
   ぞれのデータ系列のみからなるｎ（ｎは自然数）ビット
   データがデータ出力手段から系列順不同で出力される転
   送データを、ｍ（ｍはｎと異なるｎの倍数）ビットデー
   タとしてメモリへ転送するＤＭＡデータ転送方法であっ
   て、 ｐ種類のうちｑ（ｑは１≦ｑ≦ｐを満たす整数）種類の
   各データ系列に対応し、ｍビットのデータを格納および
   出力可能なｑ個のデータ系列専用のデータバッファを設
   け、 それぞれの前記データ系列専用のデータバッファに前記
   転送データのうち対応するデータ系列のｎビットデータ
   を入力し、前記データ系列専用のデータバッファに系列
   最初の端数データを全て入力した時、ｍビット全てを前
   記ｎビットデータで満たした時、および系列最後の端数
   データを入力した時に前記データ系列専用のデータバッ
   ファに入力されているデータを前記メモリへ転送するた
   めに出力させることを特徴とするＤＭＡデータ転送方
   法。
2. 【請求項２】 ｐ（ｐは複数）種類のデータ系列のそれ
   ぞれのデータ系列のみからなるｎ（ｎは自然数）ビット
   データがデータ出力手段から系列順不同で出力される転
   送データを、ｍ（ｍはｎと異なるｎの倍数）ビットデー
   タとしてメモリへ転送するＤＭＡデータ転送装置であっ
   て、 ｐ種類の各データ系列に対応して設けられ、ｍビットの
   データを格納および出力可能なｐ個のデータ系列専用の
   データバッファと、 前記ｐ個のデータ系列専用のデータバッファから出力さ
   れるｍビットデータを前記メモリへ書き込むメモリ入力
   手段と、 前記ｐ個のデータ系列専用のデータバッファのうち選択
   的に１個のデータバッファの出力を前記メモリ入力手段
   へ入力させる選択手段と、 前記データ出力手段から系列順不同で出力されるｎビッ
   トデータをそれぞれ対応するデータ系列の前記データ系
   列専用のデータバッファに入力させるとともに、前記デ
   ータ系列専用のデータバッファに系列最初の端数データ
   を全て入力した時、ｍビット全てを前記ｎビットデータ
   で満たした時、および系列最後の端数データを入力した
   時に前記データ系列専用のデータバッファを前記選択手
   段に選択させる制御手段とを設けたことを特徴とするＤ
   ＭＡデータ転送装置。
3. 【請求項３】 ｐ（ｐは３以上の整数）種類のデータ系
   列のそれぞれのデータ系列のみからなるｎ（ｎは自然
   数）ビットデータがデータ出力手段から系列順不同で出
   力される転送データを、ｍ（ｍはｎと異なるｎの倍数）
   ビットデータとしてメモリへ転送するＤＭＡデータ転送
   装置であって、 ｐ種類のうちｑ（ｑは１≦ｑ≦ｐ−２を満たす整数）種
   類の各データ系列に対応して設けられ、ｍビットのデー
   タを格納および出力可能なｑ個のデータ系列専用のデー
   タバッファと、 前記ｑ種類以外のデータ系列に対応して設けられ、ｍビ
   ットのデータを格納および出力可能なデータ系列専用外
   のデータバッファと、 前記ｑ個のデータ系列専用のデータバッファおよび前記
   データ系列専用外のデータバッファから出力されるｍビ
   ットデータを前記メモリへ書き込むメモリ入力手段と、 前記ｑ個のデータ系列専用のデータバッファおよび前記
   データ系列専用外のデータバッファのうち選択的に１個
   のデータバッファの出力を前記メモリ入力手段へ入力さ
   せる選択手段と、 前記データ出力手段から系列順不同で出力されるｎビッ
   トデータをそれぞれ対応するデータ系列の前記データ系
   列専用のデータバッファに入力させるとともに、前記デ
   ータ系列専用のデータバッファに系列最初の端数データ
   を全て入力した時、ｍビット全てを前記ｎビットデータ
   で満たした時、および系列最後の端数データを入力した
   時に前記データ系列専用のデータバッファを前記選択手
   段に選択させる制御手段とを設けたことを特徴とするＤ
   ＭＡデータ転送装置。
4. 【請求項４】 制御手段は、データ系列専用のデータバ
   ッファに入力させるデータ系列を変更可能であることを
   特徴とする請求項３記載のＤＭＡデータ転送装置。