JP3961511B2 - データ処理システム、処理装置、記憶装置、及びメモリアクセス制御方法 - Google Patents
データ処理システム、処理装置、記憶装置、及びメモリアクセス制御方法 Download PDFInfo
- Publication number
- JP3961511B2 JP3961511B2 JP2004189382A JP2004189382A JP3961511B2 JP 3961511 B2 JP3961511 B2 JP 3961511B2 JP 2004189382 A JP2004189382 A JP 2004189382A JP 2004189382 A JP2004189382 A JP 2004189382A JP 3961511 B2 JP3961511 B2 JP 3961511B2
- Authority
- JP
- Japan
- Prior art keywords
- request information
- information
- difference
- packet
- storage device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Multi Processors (AREA)
Description
図1は、本発明の実施形態の一般形を示すブロック図である。
(1)ロードRQ若しくはストアRQ(以下ロードRQ、ストアRQの総称をRQとする)によりメモリへのアクセスを行う。
(2)4個のCPUポート140〜143を持ち、該CPUポート140〜143は、接続先である後述の削減手段120〜123からのRQ受け取り可能な通知により、ロードRQ、または、ストアRQと該ストアRQに対応するストアデータを送る。
(1)CPU11のCPUポート140〜143にそれぞれ対応している。
(2)CPU11からのRQと、該RQより先行するRQを比較して、該RQの情報量が削減可能な場合に該RQの情報量を削減して後述のPパケット手段130〜133に送る。
(3)CPU11からのRQを一時的に保持する。
(5)CPU11からのストアRQに対応し、ストアデータをPパケット手段130〜133へ送る。
(6)CPU11に対し、RQを受け取ることができることを通知する。
(1)CPU11のCPUポート140〜143にそれぞれ対応している。
(2)削減手段120〜123からのRQもしくはストアデータからパケットを生成し、PUポート150〜153を経由してネットワーク手段3へ送る。
(3)ネットワーク手段3からPUポート150〜153を経由して受け取った複数のパケットを元のデータに合成する。
(1)CPU11のCPUポート140〜143にそれぞれ対応している。
(2)PU1−0とネットワーク手段3間でパケットの送受信を行う。
(1)CPU11からのRQを一時的に保持する。
(2)保存しているRQの情報を、後述の差分情報生成手段1202へ送る。
(1)CPU11からのRQのRQコマンドと、該RQより1つ前に処理され既にPRQ保持手段1201に保持されている先行RQ(先行するRQ)のRQコマンドを比較して、同じ場合は差分識別フラグを1とし、異なる場合は該フラグを0とする。
(2)CPU11からのRQのMU内アドレスと、PRQ保持手段1201に保持されている先行RQのMU内アドレスから差分情報を生成する。
(3)差分識別フラグと差分情報をRQ構成手段1203へ送る。
(1)CPU11からRQを受け取る。
(2)差分情報生成手段1202からの差分識別フラグが0の場合、CPU11からのRQをそのままPパケット手段130へ送る。該フラグが1の場合、差分情報生成手段1202からの識別フラグと差分情報で構成されたRQを作り、Pパケット手段130に送り、CPU11からのRQを破棄する。
(3)CPU11からのストアデータをそのままPパケット手段130へ送る。
(1)MUポート205を経由でネットワーク手段3から受け取った複数のパケットから元のRQ若しくはストアデータを生成する。
(2)転送制御手段204からのロードデータを複数(実施例では2個)のパケットに分解しMUポート205を経由しネットワーク手段3へ送る。
(3)転送制御手段204に対し、ロードデータを受け取ることが可能なことを通知する。
(1)Mパケット手段201から受け取ったRQの差分識別フラグの値を参照し、Mパケット手段201から受け取ったRQの差分情報と、先行RQのMU内アドレスから該RQの元のMU内アドレスを再生する。
(2)Mパケット手段201から受け取ったRQの差分識別フラグの値を参照し、該RQをそのままメモリアクセス手段203へ送るか、もしくは1)の処理で再生したRQをメモリアクセス手段203へ送る。
(3)メモリアクセス手段203へ送ったRQを一時的に保持する。
(4)ストアデータをそのままメモリアクセス手段203へ送る。
(1)復元手段202からのRQと、ストアデータが有る場合はストアデータを受け取る。
(2)該RQのRQコマンドに従い、MU内アドレスで指定されたRAMのアドレスをアクセスする。
(3)該RQがロードRQの場合、RAMから読み出したデータ(以下ロードデータとする)を転送制御手段204へ送る。
(1)メモリアクセス手段203からロードデータを受け取る。
(2)Mパケット手段201がロードデータを受け取ることが可能である通知により、該ロードデータをMパケット手段201へ送る。
(3)Mパケット手段201が該ロードデータ受け取る事ができない場合、該ロードデータを一時的に格納する。
(1)Mパケット手段201から受け取ったRQの差分識別フラグが1の場合、該RQの差分情報と、MRQ保持手段2023内に保持している先行RQのMU内アドレスから、該RQの元のMU内アドレスを再生し、該元のMU内アドレスとRQの再生指示をRQ再生手段2022へ送る。
(2)該フラグが0の場合、何もしない。
(1)情報再生手段2021からの再生指示に従い、MRQ保持手段2023に保持されている先行RQのRQコマンドと、情報再生手段2021からのMU内アドレスから、元のRQを再生し、メモリアクセス手段203へ送る。
(2)情報再生手段2021からの再生指示が無い場合、Mパケット手段201から送られたRQを加工せずメモリアクセス手段203へ送る。
(3)メモリアクセス手段203へ送ったRQをMRQ保持手段2023へ送る。
(4)Mパケット手段201からのストアデータをそのままメモリアクセス手段203へ送る。
(1)RQ再生手段2022からのRQを一時的に保持する。
(2)先行RQが保持されている場合、先行RQの情報は、RQ再生手段2022からのRQによって上書きされる。
(2)データ制御手段2042の指示に従い、該バッファにメモリアクセス手段203からのロードデータの格納もしくは読み出しを行う。
(3)データ制御手段2042の指示に従い、Mパケット手段201へロードデータを送る。
(1)Mパケット手段201が前記ロードデータを受け取り可能な通知がある場合、データ格納手段2041に対し、格納されている最も古いロードデータをMパケット手段201へ送る指示を出す。
(2)Mパケット手段201が前記ロードデータを受け取り可能な通知が無い場合、データ格納手段2041に対し、該ロードデータを格納する指示を出す。
差分情報は、正の値、0、負の値となり得る。差分情報生成手段1202は、差分識別フラグと、差分情報をRQ構成手段1203に送る(ステップA3)。尚、図6(b)にRQ構成手段1203に送られる情報を示す。
式2で算出した該RQの元のMU内アドレスと、差分識別フラグはRQ再生手段2022へ送られる(ステップB3)。
ステップB1からB6までの処理はロード命令と同様である。
以降の処理は、それぞれ本発明の実施の形態のロードRQの先行RQと同様である。
以降の処理は、それぞれ本発明の実施の形態のストアRQの先行RQと同様である。
11 CPU
120〜12n 削減手段
1201 PRQ保持手段
1202 差分情報生成手段
1203 RQ構成手段
130〜13n Pパケット手段
140〜14n CPUポート
150〜15n PUポート
20〜2m MU
201 Mパケット手段
202 復元手段
2021 情報再生手段
2022 RQ再生手段
2023 MRQ保持手段
203 メモリアクセス手段
204 転送制御手段
2041 データ格納手段
2042 データ制御手段
205〜2m5 MUポート
3 ネットワーク手段
Claims (12)
- 複数の記憶装置と、前記記憶装置へのアクセス種別を示すコマンド、複数の前記記憶装置を識別する識別番号及び前記識別番号に対応する前記記憶装置内のアドレスから構成される要求情報により前記記憶装置にアクセスする処理装置を含むデータ処理システムにおいて、
前記処理装置は、
アクセス要求元から前記要求情報を受信し、これと保持している先行の要求情報を比較し、前記コマンド及び前記識別番号が一致すれば、受信した要求情報の前記アドレスと先行の要求情報の前記アドレスの差分である差分情報と、当該差分情報を含むことを示す差分フラグにより構成される差分情報パケットを生成し、当該差分情報パケットを要求情報から生成される要求情報パケットの代わりに前記記憶装置に向けて送信する手段を備え、
前記記憶装置は、
受信したパケットの前記差分フラグにより当該パケットが前記差分情報パケットか否かを判別し、前記差分フラグが立っていた場合に、前記差分情報を先行して受信した要求情報の前記アドレスに反映し今回の要求情報を作成する手段を備えたことを特徴とするデータ処理システム。 - 複数の記憶装置と、前記記憶装置へのアクセス種別を示すコマンド、複数の前記記憶装置を識別する識別番号及び前記識別番号に対応する前記記憶装置内のアドレスから構成される要求情報により前記記憶装置にアクセスする処理装置と、これらを接続するネットワーク手段とを含むデータ処理システムであって、
前記処理装置は、
メモリアクセス要求元と、
前記メモリアクセス要求元から前記要求情報を受信し、これと保持している先行の要求情報とを比較し、前記コマンド及び前記識別番号が一致すれば、受信した要求情報の前記アドレスと先行の要求情報の前記アドレスの差分である差分情報を生成し、当該差分情報を含むことを示す差分フラグをオンにし、前記差分情報を出力し、不一致であれば、受信した要求情報を出力し、これを先行の要求情報として保持しておく要求情報削減手段と、
前記要求情報と前記差分フラグを複数の要求情報パケットに変換し、或いは前記差分情報と前記差分フラグを前記複数より少ない数の差分情報パケットに変換し、前記ネットワーク手段に送信する処理装置パケット手段とを備え、
前記記憶装置は、
メモリ部と、
前記メモリ部に対する読出、書込アクセスを行うメモリアクセス手段と、
前記ネットワーク手段よりパケットを受信しその差分フラグがオフであれば、複数の前記要求情報パケットを一つの前記要求情報に戻す記憶装置パケット手段と、
差分フラグがオンであれば、前記差分情報パケットの前記差分情報を自装置に保持している先行の要求情報の前記アドレスに反映して今回の要求情報を作成し、作成した要求情報をメモリアクセス手段に渡し、これを先行の要求情報として保持しておく復元手段とを備えたことを特徴とするデータ処理システム。 - 前記処理装置の処理装置パケット手段が、要求元からのストアデータを受け、これを前記要求情報パケットや前記差分情報パケットと同サイズで複数のストアデータパケットに変換し、これを前記要求情報パケットや前記差分情報パケットに続いて送出する手段と、
ネットワーク手段より複数パケットとして受信したロードデータを元の一つのロードデータに戻し、要求元に向けて転送する手段を有し、
前記記憶装置がメモリアクセス手段からロードデータを受取り、記憶装置パケット手段に転送する手段も備え、
前記記憶装置パケット手段が、複数パケットで受信するストアデータを、一つのデータに戻し、復元手段に渡す手段と、
ロードデータを複数のパケットにしネットワーク手段を通じ要求元に返送する手段を有することを特徴とする請求項2記載のデータ処理システム。 - 前記処理装置が、前記メモリアクセス要求元と前記要求情報削減手段と前記処理装置パケット手段とを複数組備えたことを特徴とする請求項3記載のデータ処理システム。
- 前記記憶装置の前記復元手段が先行の要求情報を処理装置毎に保持し、前記差分情報パケットに含む或いは付随する処理装置番号に従い、対応する先行の要求情報を選択し、これと前記差分情報とから今回の要求情報を作成し、これをメモリアクセス手段に渡し、またその処理装置の先行要求情報としておくことを特徴とする請求項2、又は4に記載のデータ処理システム。
- 複数の記憶装置に対して、前記記憶装置へのアクセス種別を示すコマンド、複数の前記記憶装置を識別する識別番号及び前記識別番号に対応する前記記憶装置内のアドレスから構成される要求情報によりアクセスする処理装置において、
アクセス要求元から前記要求情報を受信し、当該要求情報と保持している先行の要求情報を比較し、前記コマンド及び前記識別番号が一致すれば、受信した要求情報と先行の要求情報の前記アドレスの差分である差分情報と、当該差分情報を含むことを示す差分フラグにより構成される差分情報パケットを生成し、当該差分情報パケットを要求情報から生成される要求情報パケットの代わりに、前記記憶装置に向けて送信する手段を備えたことを特徴とする処理装置。 - 複数の記憶装置に対して、前記記憶装置へのアクセス種別を示すコマンド、複数の前記記憶装置を識別する識別番号及び前記識別番号に対応する前記記憶装置内のアドレスから構成される要求情報によりアクセスする処理装置において、
メモリアクセス要求元と、
前記メモリアクセス要求元から前記要求情報を受信し、これと保持している先行の要求情報を比較し、前記コマンド及び前記識別番号が一致すれば、受信した要求情報と先行の要求情報の前記アドレスの差分である差分情報を生成し、当該差分情報を含むことを示す差分フラグをオンにし、前記差分情報を出力し、不一致であれば、受信した要求情報を出力し、これを先行する要求情報として保持しておく要求情報削減手段と、
前記要求情報と前記差分フラグを複数の要求情報パケットに変換し、或いは前記差分情報と前記差分フラグを前記複数より少ない数の差分情報パケットに変換し、ネットワーク手段を通じ記憶装置に送信するパケット手段とを備えたことを特徴とする処理装置。 - 前記パケット手段が、要求元からのストアデータを受け、これを前記要求情報パケットや前記差分情報パケットと同サイズで複数のパケットに変換し、これを前記要求情報パケットや前記差分情報パケットに続いて送出する手段と、
ネットワーク手段より複数パケットとして受信したロードデータを元の一つのロードデータに戻し、要求元に向けて転送する手段を有することを特徴とする請求項7記載の処理装置。 - 前記メモリアクセス要求元と前記要求情報削減手段と前記処理装置パケット手段とを複数組備えたことを特徴とする請求項8記載の処理装置。
- 処理装置と接続する記憶装置において、
前記記憶装置へのアクセス種別を示すコマンド、複数の前記記憶装置を識別する識別番号及び前記識別番号に対応する前記記憶装置内のアドレスから構成される要求情報パケットによる前記処理装置からのアクセスと、当該アクセスに対応する要求情報パケットの前記アドレスと当該アクセスに続く後続アクセスに対応する要求情報パケットの前記アドレスの差分である差分情報と、当該差分情報を含むことを示す差分フラグにより構成される差分情報パケットを受け付ける手段と、
受信したパケットの前記差分フラグにより当該パケットが前記差分情報パケットか否かを判別し、前記差分フラグが立っていた場合に、前記差分情報を先行して受信した要求情報パケットの前記アドレスに反映し今回の要求情報パケットを作成する手段を備えたことを特徴とする記憶装置。 - 複数の記憶装置と、前記記憶装置へのアクセス種別を示すコマンド、複数の前記記憶装置を識別する識別番号及び前記識別番号に対応する前記記憶装置に格納されたデータのアドレスから構成される要求情報により前記記憶装置にアクセスする処理装置を含むシステムにおけるメモリアクセス制御方法であって、
前記処理装置が、アクセス要求元から前記要求情報を受信し、これと保持している先行の要求情報を比較し、前記コマンド及び前記識別番号が一致すれば、受信した要求情報の前記アドレスと先行の要求情報の前記アドレスの差分である差分情報と、当該差分情報を含むことを示す差分フラグにより構成される差分情報パケットを生成し、当該差分情報パケットを要求情報から生成される要求情報パケットの代わりに前記記憶装置に向けて送信し、
前記記憶装置が、受信したパケットの前記差分フラグにより当該パケットが前記差分情報パケットか否かを判別し、前記差分フラグが立っていた場合に、前記差分情報を先行して受信した要求情報の前記アドレスに反映し今回の要求情報を作成することを特徴とするメモリアクセス制御方法。 - 複数の記憶装置と、前記記憶装置へのアクセス種別を示すコマンド、複数の前記記憶装置を識別する識別番号及び前記識別番号に対応する前記記憶装置内のアドレスから構成される要求情報により前記記憶装置にアクセスする処理装置と、これらを接続するネットワーク手段とを含むデータ処理システムにおけるメモリアクセス制御方法であって、
前記処理装置が、メモリアクセス要求元から前記要求情報を受信し、これと保持している先行の要求情報とを比較し、前記コマンド及び前記識別番号が一致すれば、受信した要求情報の前記アドレスと先行の要求情報の前記アドレスの差分である差分情報を生成し、当該差分情報を含むことを示す差分フラグをオンにし、前記差分情報を出力し、不一致であれば、受信した要求情報を出力し、これを先行の要求情報として保持し、前記要求情報と前記差分フラグを複数の要求情報パケットに変換し、或いは前記差分情報と前記差分フラグを前記複数より少ない数の差分情報パケットに変換し、前記ネットワーク手段に送信し、
前記記憶装置が、メモリに対して読出、書込アクセスを実行し、前記ネットワーク手段よりパケットを受信しその差分フラグがオフであれば、複数の前記要求情報パケットを一つの前記要求情報に戻し、差分フラグがオンであれば、前記差分情報パケットの前記差分情報を自装置に保持している先行の要求情報の前記アドレスに反映して今回の要求情報を作成し、作成した要求情報をメモリアクセス手段に渡し、これを先行の要求情報として保持することを特徴とするメモリアクセス制御方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2004189382A JP3961511B2 (ja) | 2004-06-28 | 2004-06-28 | データ処理システム、処理装置、記憶装置、及びメモリアクセス制御方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2004189382A JP3961511B2 (ja) | 2004-06-28 | 2004-06-28 | データ処理システム、処理装置、記憶装置、及びメモリアクセス制御方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2006011911A JP2006011911A (ja) | 2006-01-12 |
JP3961511B2 true JP3961511B2 (ja) | 2007-08-22 |
Family
ID=35779097
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2004189382A Expired - Fee Related JP3961511B2 (ja) | 2004-06-28 | 2004-06-28 | データ処理システム、処理装置、記憶装置、及びメモリアクセス制御方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP3961511B2 (ja) |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP4920015B2 (ja) * | 2008-09-03 | 2012-04-18 | 日立オートモティブシステムズ株式会社 | 分散制御用制御ソフトウェアおよび電子制御装置 |
-
2004
- 2004-06-28 JP JP2004189382A patent/JP3961511B2/ja not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JP2006011911A (ja) | 2006-01-12 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP3717984B2 (ja) | Mpeg2トランスポートデコーダ装置 | |
JPH04219859A (ja) | 並列プロセッサに直列命令ストリームデータを分散するハードウェアディストリビュータ | |
JPS59501436A (ja) | 多重化されたフア−スト・イン・フア−スト・アウト・キユ− | |
US6813732B2 (en) | Trace circuit | |
JPH09223089A (ja) | 複数バス・ターゲットへのパケット・データの分割を可能にする方法および装置 | |
US7082499B2 (en) | External memory control device regularly reading ahead data from external memory for storage in cache memory, and data driven type information processing apparatus including the same | |
JP2006259898A (ja) | I/oコントローラ、信号処理システム、およびデータ転送方法 | |
US7460531B2 (en) | Method, system, and program for constructing a packet | |
US6868096B1 (en) | Data multiplexing apparatus having single external memory | |
JP3578075B2 (ja) | ディスクアレイ制御装置及びディスクアレイ制御方法 | |
JP3961511B2 (ja) | データ処理システム、処理装置、記憶装置、及びメモリアクセス制御方法 | |
US7403521B2 (en) | Multicast and broadcast operations in ethernet switches | |
TW202215261A (zh) | 與儲存裝置相關的傳輸控制電路、資料傳輸系統及操作資料傳輸系統的方法 | |
US6795874B2 (en) | Direct memory accessing | |
KR100931703B1 (ko) | 다중 포트 메모리를 이용한 다중 프로세서의 데이터 전송방법, 패킷의 구조가 기록된 기록매체, 다중 포트 메모리를이용한 다중 프로세서의 데이터 전송 프로토콜 및 다중포트 메모리를 가지는 다중 프로세서 시스템 | |
JP4517741B2 (ja) | 記憶装置 | |
JP4464245B2 (ja) | データキュー制御回路、方法及びプログラム | |
KR101116613B1 (ko) | 메모리 액세스 제어 장치 및 방법 | |
US20050021812A1 (en) | Data transmission/reception apparatus | |
JPH06187311A (ja) | マルチプロセッサシステムおよびプロセッサ間通信方法 | |
JP2942738B2 (ja) | データ復号ic | |
JP2953362B2 (ja) | Lanのスイッチング装置 | |
JP2932026B2 (ja) | ボタン電話装置 | |
US20070094457A1 (en) | Method for releasing data of storage apparatus | |
US20020181456A1 (en) | Switch device and data transfer system |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20061219 |
|
RD01 | Notification of change of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7421 Effective date: 20070126 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20070220 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20070314 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20070508 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20070516 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 Ref document number: 3961511 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110525 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110525 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120525 Year of fee payment: 5 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120525 Year of fee payment: 5 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130525 Year of fee payment: 6 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140525 Year of fee payment: 7 |
|
S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313111 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
LAPS | Cancellation because of no payment of annual fees |