JP2000148284A - 半導体集積回路装置及びその信号供給方法 - Google Patents

Abstract

(57)【要約】 【課題】 消費電力の低減を実現することができ、モジ
ュール単位でクロック信号供給の判定を行い、クロック
イネーブル信号の供給タイミングの設計を簡便化できる
半導体集積回路装置及びその信号供給方法を提供する。 【解決手段】 半導体集積回路装置は、クロック信号Ｃ
ＬＫ１とクロック信号ＣＬＫ１のモジュール１３への取
り込みを許可するクロックイネーブル信号ＣＫＥとが入
力される論理ブロック１２と、入力信号の変化に対応し
て、論理ブロック１２へのクロックイネーブル信号ＣＫ
Ｅの有効／無効を切り替える信号切替え手段（１９、２
５、３８）と、信号切替え手段によってクロックイネー
ブル信号ＣＫＥが有効にされたとき、論理ブロック１２
から出力されるクロック信号ＣＬＫ２とを取り込んでカ
ウントを開始するカウンタ１７と、モジュール１３での
信号処理に必要な時間が予め設定され、カウンタ１７に
よるカウント時間と信号処理必要時間とを比較し、カウ
ント時間と信号処理必要時間とが一致したとき、クロッ
クイネーブル信号ＣＫＥを無効にする比較器１８とを備
える。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、マイクロコンピュ
ータ等の半導体集積回路装置及びその信号供給方法に関
し、特に、消費電力の低減を可能にした半導体集積回路
装置及びその信号供給方法に関する。

【０００２】

【従来の技術】一般に、半導体集積回路装置では、機能
別にまとめられた電子回路から成るモジュールが作動し
ていない場合でも、モジュールには絶えずクロック信号
が供給されるため、作動していないモジュールにおいて
も不要な電力が消費されることになる。このため、特
に、半導体集積回路の大規模化が進む昨今では、回路の
消費電力の低減化を考慮せずには設計することができな
い。

【０００３】従来、消費電力の低減を目的としたクロッ
ク供給制御機能付き回路におけるクロック供給制御方法
が知られている。このクロック供給制御方法では、回路
外部若しくは回路内部の制御信号生成回路から、クロッ
ク供給制御信号(クロックイネーブル信号)を供給する。

【０００４】図６は、回路内部からクロックイネーブル
信号を供給する従来のクロック供給制御方法を説明する
ための概略ブロック図である。半導体集積回路装置にお
ける要部回路（回路１６）は、モジュール４１と、制御
回路４３と、論理ブロック１４とを有する。モジュール
４１に供給されるクロック信号４２は、制御回路４３が
生成したクロックイネーブル信号ＣＥが論理ブロック４
４に入力されることによって制御される。

【０００５】

【発明が解決しようとする課題】このため、回路設計者
は、モジュールと、対応する制御回路とを多数組有する
半導体集積回路装置を設計する場合、複数のモジュール
を含めたシステム全体の動作を理解した上で、各制御回
路からのクロックイネーブル信号の供給タイミングを夫
々設定しなければならず、設計が極めて煩雑になってい
た。つまり、上記従来のクロック供給制御方法では、夫
々にアドレス等の判定信号を与え、システム全体のタイ
ムスケジュールにおいてモジュールが「何時」動作する
かが予め設定されなければならず、設計者はシステム全
体の動作を熟知していなければならない。例えば、クロ
ックに同期していれば、どのタイミングで動作するのか
といった詳細なタイムスケジュールが必要であった。

【０００６】また、モジュールへのクロック供給を半導
体集積回路装置全体の動作を考慮しつつ制御する場合
に、例えば１つの回路１６に設計変更が生じると、変更
箇所だけでなく、この変更箇所の動作に関連する箇所に
も、クロックイネーブル信号の供給タイミングの変更が
必要になる。特に、複数の人数で分担して同じ回路を設
計する場合には、クロックイネーブル信号の供給タイミ
ングを各設計者が完全に制御することは難しい。

【０００７】本発明は、上記に鑑み、消費電力の低減を
実現できるものでありながらも、半導体集積回路装置全
体の動作からクロック信号の供給を制御する必要がな
く、モジュール単位でクロック信号供給の判定を行い、
クロックイネーブル信号の供給タイミングの設計を簡便
化できる半導体集積回路装置及びその信号供給方法を提
供することを目的とする。

【０００８】

【課題を解決するための手段】本発明者らは、モジュー
ルにおける信号処理動作の終了時間の与え方として、モ
ジュールが最大何クロック後に処理を終了すれば良いか
を条件として与えれば、設計者がシステム全体の動作を
熟知しなくても問題がないこと、及び、入力信号の変化
がなければ通常全てのモジュールは動作を停止している
ので低消費電力に十分な効果を得ることができることを
確かめ、本発明をなすに至った。

【０００９】上記目的を達成するために、本発明の半導
体集積回路装置は、入力されるクロック信号で入力信号
を取り込んで信号処理するモジュールを備えた半導体集
積回路装置において、前記クロック信号と該クロック信
号の前記モジュールへの取り込みを許可するクロックイ
ネーブル信号とが入力される論理ブロックと、入力信号
の変化に対応して前記論理ブロックへのクロックイネー
ブル信号の有効／無効を切り替える信号切替え手段と、
前記信号切替え手段によって前記クロックイネーブル信
号が有効にされたとき、前記論理ブロックから出力され
るクロック信号を取り込んで、前記モジュールでの信号
処理時間をカウント開始するカウンタと、最大何クロッ
ク後に前記モジュールでの処理を終了するかの信号処理
必要時間が予め設定され、前記カウンタのカウント時間
と前記信号処理必要時間とを比較し、双方の時間が一致
したときに前記クロックイネーブル信号を無効にする比
較手段とを備えることを特徴とする。

【００１０】本発明の半導体集積回路装置では、システ
ム全体のタイムスケジュールに拘わらず、モジュールが
「何時」動作するのかを入力信号の変化で検知してクロ
ックイネーブル信号の有効／無効を切り替えることがで
きる。これにより、設計者は、煩雑なシステム全体のタ
イムスケジュールを熟知しなくても回路設計を容易に行
うことができる。また、モジュールでの信号処理の不要
時、つまり、入力信号が入力されない際にはクロック信
号は供給されずモジュールの作動が停止するので、回路
の消費電力が低減する。

【００１１】ここで、前記モジュールに複数の入力信号
が供給され、前記信号切替え手段は、前記各入力信号を
夫々受け取って、対応する入力信号の立上がり又は立下
がりの変化を夫々検出する複数の信号変化検出回路と、
前記各信号変化検出回路からの出力に基づいて前記クロ
ックイネーブル信号の有効／無効を切り替える信号を出
力する切替え信号出力手段とを備えることが好ましい。
この場合、判定条件の数の制限を無くし、１つのモジュ
ールで複数の入力信号を処理することができる。

【００１２】更に好ましくは、前記切替え信号出力手段
がＡＮＤゲートから成ることが好ましい。この場合、複
数の判定条件の全てが条件を満たしたときに動作を開始
する構成が実現する。

【００１３】或いは、上記に代えて、前記１切替え信号
出力手段がＯＲゲートから成ることも好ましい態様であ
る。この場合、複数の判定条件のいずれか１つが条件を
満たしたときにＡＮＤゲートの場合と同様の動作を開始
する構成が実現し、複数のクロック供給判定条件の設定
ができ、より複雑な制御が可能となる。

【００１４】本発明の半導体集積回路装置は、入力され
るクロック信号で入力信号を取り込んで信号処理するモ
ジュールを備えた半導体集積回路装置において、前記モ
ジュールでの処理に最大何クロックを要するかの信号処
理必要時間を予め設定し、前記モジュールで開始された
信号処理の時間と前記信号処理必要時間とを比較し、双
方の時間が一致したときに、前記モジュールへのクロッ
ク信号を無効にすることを特徴とする。

【００１５】本発明の半導体集積回路装置では、消費電
力の低減を実現できるものでありながらも、半導体集積
回路装置全体の動作からクロック信号の供給を制御する
必要がない。従って、モジュール単位でクロック信号供
給の判定を行い、クロック信号の有効／無効のタイミン
グの設計を簡便化できる。

【００１６】本発明の半導体集積回路装置の信号供給方
法は、入力されるクロック信号で入力信号を取り込んで
信号処理するモジュールを備えた半導体集積回路装置の
信号供給方法において、前記モジュールでの処理に最大
何クロックを要するかの信号処理必要時間を予め設定
し、前記モジュールで開始された信号処理の時間と前記
信号処理必要時間とを比較し、前記信号処理時間と前記
信号処理必要時間とが一致したときに、前記モジュール
へのクロック信号を無効にすることを特徴とする。

【００１７】本発明の半導体集積回路装置の信号供給方
法によると、消費電力の低減を実現できるものでありな
がらも、半導体集積回路装置全体の動作からクロック信
号の供給を制御する必要がなく、モジュール単位でクロ
ック信号供給の判定を行って、クロック信号の有効／無
効のタイミングの設計を簡便に行うことができる。

【００１８】

【発明の実施の形態】図面を参照して本発明を更に詳細
に説明する。図１は、本発明の第１実施形態例における
半導体集積回路装置の要部回路（回路１５Ａ）の一構成
例を示すブロック図である。同図は、クロックイネーブ
ル信号の供給判定条件は１個で、クロック供給開始と判
定した場合に、クロックイネーブル信号ＣＫＥに“１”
が出力される例である。

【００１９】回路１５Ａは、機能部としてのモジュール
１３と、判定制御回路１１と、ＡＮＤゲートから成る論
理ブロック１２とを有する。判定制御回路１１は、モジ
ュール１３に入力される入力信号１４ａの条件によって
クロック信号の供給を判定し制御するもので、クロック
イネーブル信号ＣＫＥを生成する。つまり、判定制御回
路１１は、モジュール１３に入力されて信号処理される
入力信号１４ａの立上がり又は立下がりの変化を検出
し、クロックイネーブル信号ＣＫＥと、変化が検出され
た入力信号１４ｂとを夫々出力する。論理ブロック１２
は、判定制御回路１１で生成されたクロックイネーブル
信号ＣＫＥによってクロック信号ＣＬＫ１の有効と無効
とを切り替える。

【００２０】入力信号１４ｂは、入力信号１４ａと同じ
信号であり、モジュール１３内のフリップフロップ２４
に入力される。クロックイネーブル信号ＣＫＥ及びクロ
ック信号ＣＬＫ１は論理ブロック１２に入力され、クロ
ックイネーブル信号ＣＫＥが“１”のときにクロック信
号ＣＬＫ１を有効にする。論理ブロック１２から出力さ
れたクロック信号ＣＬＫ２は、モジュール１３に入力さ
れると共に、クロック信号ＣＬＫ３として判定制御回路
１１に供給される。

【００２１】モジュール１３で入力信号１４ｂの信号処
理が開始されると、判定制御回路１１は、モジュール１
３に供給されたクロック信号ＣＬＫ２と同じクロック信
号ＣＬＫ３によって、モジュール１３で信号処理が終了
するまでの時間をカウントする。判定制御回路１１は、
モジュール１３における信号処理が終了するまでの時間
が経過した時点で、クロックイネーブル信号ＣＬＫに
“０”を出力し、論理ブロック１２に入力されるクロッ
ク信号ＣＬＫ１を無効にする。

【００２２】図２は、本実施形態例における判定制御回
路１１の具体的設計例を示す回路図であり、この設計例
は、クロックイネーブル信号ＣＫＥを有効にする条件が
１個の場合である。

【００２３】判定制御回路１１は、Ｄフリップフロップ
から成るフリップフロップ１９、２５、１０及び１５
と、ＸＯＲゲートから成る論理ブロック３８と、カウン
タ１７と、比較器１８とを有する。フリップフロップ１
９、２５及び１５の各データ入力線（Ｄ）には、ＶＤＤ
が供給される。

【００２４】入力信号１４ａが、フリップフロップ１９
及び２５に夫々供給されると、フリップフロップ１９は
入力信号１４ａの立上がりの変化を、フリップフロップ
２５は入力信号３４ａの立下がりの変化を夫々検出す
る。

【００２５】フリップフロップ１９及び２５によって、
入力信号１４ａに立上がり又は立下がりのいずれかの変
化が検出されたとき、論理ブロック３８が立上がり変化
の信号を出力する。この出力信号は、フリップフロップ
１９とフリップフロップ２５とに供給されて双方のフリ
ップフロップ１９及び２５を夫々初期化すると共に、フ
リップフロップ１０及び１５にクロックとして供給され
る。

【００２６】論理ブロック３８から供給されるクロック
としての信号の立上がりエッジで、フリップフロップ１
０は入力信号１４ａを取り込み、入力信号１４ｂをモジ
ュール１３（図１）に出力する。フリップフロップ３９
の出力信号が、クロックイネーブル信号ＣＫＥとして論
理ブロック１２に供給されると、論理ブロック１２はク
ロック信号ＣＬＫ１を有効にし、クロック信号ＣＬＫ２
として出力する。

【００２７】クロック信号ＣＬＫ２は、モジュール１３
（図１）とカウンタ１７とに同時に供給される。カウン
タ１７は、クロック信号ＣＬＫ２に基づいて、モジュー
ル１３の信号処理経過時間をカウントし、その結果（モ
ジュール信号処理時間）を比較器１８に与える。

【００２８】比較器１８には、モジュール１３での信号
処理に必要な時間（信号処理必要時間）が予め設定され
ている。この信号処理必要時間は、モジュール１３が最
大何クロック後に処理を終了すれば良いかを条件として
設定されている。比較器１８は、カウンタ１７から与え
られたモジュール１３での信号処理時間と、予め設定さ
れた信号処理必要時間とを比較する。比較により双方の
時間が一致したとき、比較器１８は初期化信号（ＥＮ
Ｄ）をフリップフロップ３９及びカウンタ１７に出力
し、これらフリップフロップ３９及びカウンタ１７を夫
々初期化する。カウンタ１７は、初期化されると、モジ
ュール信号処理経過時間のカウントを終了する。一方、
フリップフロップ３９は、初期化されると論理ブロック
１２に“０”を出力するので、論理ブロック１２は、ク
ロック信号ＣＬＫ１を無効にする。

【００２９】次に、図２の回路動作について図３を参照
して説明する。図３は、図２の回路動作を示すタイミン
グチャートである。

【００３０】図３において、横軸は時間経過、縦軸は各
信号を夫々示し、各信号はクロック信号ＣＬＫ１を基準
に書かれている。図の上から順に、クロック信号ＣＬＫ
１、入力信号１４ａ、フリップフロップ１９の出力信号
（FF19）、フリップフロップ２５の出力信号（FF25）、
論理ブロック３８の出力信号（XOR13）、入力信号１４
ｂ、フリップフロップ３９の出力信号であるクロックイ
ネーブル信号ＣＫＥ(FF15)、クロック信号ＣＬＫ２、及
び、比較器１８の出力信号（END）を示す。

【００３１】フリップフロップ１９は、入力信号１４ａ
の立上がりを検出し、フリップフロップ２５は入力信号
１４ａの立下がりを検出する。入力信号１４ａに立上が
り又は立下がりの変化が発生したとき、フリップフロッ
プ１９及び２５のいずれか一方が、入力信号１４ａの変
化の条件に応じて信号の変化を検出し、論理ブロック３
８に“１”を入力する。このとき、他方のフリップフロ
ップは変化しないので、論理ブロック３８の出力は
“０”→“１”の変化をする。

【００３２】論理ブロック３８の出力は、フリップフロ
ップ１０とフリップフロップ２５とを夫々初期化する。
その結果、論理ブロック３８は、“０”→“１”→
“０”の波形を形成する。この波形は、フリップフロッ
プ１０及び１５にクロックとして夫々入力されるので、
フリップフロップ１０では入力信号１４ａを取り込んで
出力し、フリップフロップ３９は“１”を出力する。

【００３３】フリップフロップ１０の出力は、モジュー
ル１３の入力信号に相当する入力信号１４ｂであり、入
力信号１４ａと等しい。フリップフロップ３９は、入力
信号１４ａの信号変化の検出後に、クロックイネーブル
信号ＣＫＥを出力し続けるため、論理ブロック１２はク
ロック信号ＣＬＫ１を有効にする。論理ブロック１２が
クロックイネーブル信号ＣＫＥでクロック信号ＣＬＫ１
を制御することによって、低消費電力化が実現される。

【００３４】論理ブロック１２の出力は、クロック信号
ＣＬＫ２としてモジュール１３とカウンタ１７とに同時
に供給される。これにより、モジュール１３は信号処理
を開始し、カウンタ１７はモジュール１３の信号処理経
過時間のカウントを開始する。

【００３５】比較器１８は、予め与えられたモジュール
信号処理終了時間と、カウンタ１７が出力する信号処理
経過時間とを比較し、双方の時間が一致したとき、比較
器１８はフリップフロップ３９及びカウンタ１７を夫々
初期化する。比較器１８からの信号を受けたフリップフ
ロップ３９は、“０”を論理ブロック１２に供給するた
め、論理ブロック１２はクロック信号ＣＬＫ１（ＣＬＫ
２）の供給を停止する。比較器１８からの信号を受けた
カウンタ１７は、モジュール１３の信号処理経過時間の
カウントを終了する。

【００３６】以上のように、本実施形態例では、モジュ
ール入力信号の条件でモジュール単位のクロックイネー
ブル信号ＣＫＥの切替えを行うことにより、システム全
体の構成に拘わらずクロック信号を制御することができ
るので、回路設計が簡易化される。また、回路設計の簡
易化によって、回路及びテストパターンの開発期間の短
縮化を図ることができる。更に、クロック供給条件がモ
ジュール毎で完結しているので、回路の一部に変更が発
生した場合にも変更箇所以外への影響が無い。

【００３７】次に、本発明の第２実施形態例について説
明する。図４は、本実施形態例における半導体集積回路
装置の要部回路（回路１５Ｂ）の構成例を示すブロック
図である。回路１５Ｂは、フリップフロップ４０と、モ
ジュール１３と、判定制御回路１１と、ＡＮＤゲートか
ら成る論理ブロック１２とを有しており、フリップフロ
ップ４０以外の各要素は、第１実施形態例においての対
応する符号の各要素とほぼ同様の機能を有する。

【００３８】フリップフロップ４０の出力信号がモジュ
ール１３の入力信号であり、この２つの信号間には、論
理反転等が発生する回路が存在しない。このような条件
下で、フリップフロップ４０とモジュール１３とが同相
のクロックで同期している場合に、フリップフロップ４
０への入力信号１４ａを判定制御回路１１の判定条件と
することができる。

【００３９】前述した第１実施形態例では、モジュール
１３の入力信号、つまり、判定制御回路１１内のフリッ
プフロップ１０の出力信号（入力信号１４ｂ）を判定条
件としていたが、本実施形態例では、判定制御回路１１
に内蔵されないフリップフロップ４０の出力信号をモジ
ュールの入力信号として判定条件とする。

【００４０】これにより、本実施形態例では、第１実施
形態例に比して、判定条件をクロック１周期分早く判定
することができるので、判定条件の判定により発生する
クロック１周期分の遅延を無くする効果が得られる。

【００４１】次に、本発明の第３実施形態例について説
明する。図５は、本実施形態例における半導体集積回路
装置の要部回路（回路１５Ｃ）の構成例を示すブロック
図である。

【００４２】第１及び第２実施形態例では、クロック信
号供給判定条件となる入力信号が１つの場合を説明した
が、本実施形態例では、判定条件の数に制限はない。

【００４３】１つのモジュールに対応する回路１５Ｃ
は、複数の信号変化検出回路２６ａ、２６ｂ・・・と、
複数の入力端子を有するＡＮＤゲートから成る論理ブロ
ック２７と、信号変化検出回路２６ａに対応する、Ｄフ
リップフロップから成るフリップフロップ２９と、２６
ｂ以降の信号変化検出回路に夫々対応する、Ｄフリップ
フロップから成る複数のフリップフロップ３０（図では
１個のみ記載）とを有する。回路１５Ｃは更に、カウン
タ１７と、比較器１８と、フリップフロップ３９と、論
理ブロック１２とを有し、これらの各要素は、第１実施
形態例においての対応する符号の各要素とほぼ同様の機
能を有する。回路１５Ｃでは、クロック信号供給判定条
件となる入力信号３４ａ、３４ｂ・・・が複数個存在
し、信号変化検出回路２６ａ、２６ｂ・・・は複数個の
入力信号３４ａ、３４ｂ・・・の夫々に対応する。

【００４４】複数の信号変化検出回路２６ａ、２６ｂ・
・・は相互に同じ構成を有するので、ここでは、信号変
化検出回路２６ａのみ詳細に説明する。信号変化検出回
路２６ａは、Ｄフリップフロップから成るフリップフロ
ップ３５及び３６と、ＸＯＲゲートから成る論理ブロッ
ク３７とを有しており、フリップフロップ３５及び３６
の各データ入力線（Ｄ）にはＶＤＤが供給され、フリッ
プフロップ３５のクロック入力線（Ｃ）には入力信号３
４ａの反転信号が供給され、フリップフロップ３６のク
ロック入力線（Ｃ）には入力信号３４ａが供給される。

【００４５】入力信号３４ａが、フリップフロップ３５
と３６とに夫々供給されると、フリップフロップ３５は
入力信号３４ａの立下がりの変化を、フリップフロップ
３６は入力信号３４ａの立上がりの変化を夫々検出す
る。

【００４６】フリップフロップ３５及び３６によって、
入力信号３４ａに立下がり又は立上がりのいずれかの変
化が検出されたとき、論理ブロック３７が立上がり変化
の信号“１”を論理ブロック２７に出力する。論理ブロ
ック２７には、信号変化検出回路２６ａ以外の信号変化
検出回路２６ｂ・・・から同様の信号が入力されるた
め、論理ブロック２７は全ての信号が“１”になったと
き、つまり、全ての判定条件結果が“１”のとき、立上
がり変化の信号“１”を出力する。この出力信号は、フ
リップフロップ２９と、複数のフリップフロップ３０
と、フリップフロップ３９とに夫々クロックとして供給
されると共に、フリップフロップ３５及び３６を夫々初
期化する。

【００４７】論理ブロック２７から供給される信号の立
上がりエッジで、フリップフロップ２９は入力信号３４
ａを取り込み、入力信号３４ａ₁をモジュール１３（図
１）に出力する。同様に、他の複数のフリップフロップ
３０も入力信号３４ｂ・・を夫々取り込み、入力信号３
４ｂ₁・・をモジュール１３に出力する。

【００４８】また、論理ブロック２７の出力信号に従っ
て、フリップフロップ３９がクロックイネーブル信号Ｃ
ＫＥを有効にするので、論理ブロック１２はクロック信
号ＣＬＫ１を有効にし、クロック信号ＣＬＫ２として出
力すると共に、このクロック信号ＣＬＫ２でカウンタ１
７を初期化する。以上の本実施形態例では、判定条件の
数の制限を無くし、１つのモジュールで複数の入力信号
を処理することができる。

【００４９】図５では、論理ブロック２７をＡＮＤゲー
トから構成したが、例えば、論理ブロック２７をＯＲゲ
ートから構成すると、複数の判定条件のいずれか１つが
条件を満たした場合に前述と同様の動作を開始する構成
が実現する。このように構成すると、複数のクロック供
給判定条件を設定することができ、より複雑な制御が可
能となる。

【００５０】以上のように、第１〜第３の実施形態例に
おける半導体集積回路装置によれば、モジュール単位で
のクロック信号の供給判定ができ、モジュールでの信号
処理の不要時にはクロックが供給されずモジュールの動
作が停止するので、回路の消費電力が低減する。また、
モジュールの信号処理動作必要条件がモジュール単位で
設計され、システム全体の動作を考慮せずに設計できる
ので、回路設計時にクロックイネーブル信号供給の切替
えを容易に行うことができる。

【００５１】更に、第１〜第３の実施形態例では、モジ
ュールの信号処理動作必要条件がモジュール単位で設計
されており、他のモジュールの動作の変更に依存しない
ので、回路変更が発生したときに、従来方法では発生し
た「変更箇所以外のクロックイネーブル信号切替タイミ
ングの再検討」が発生することはない。また、モジュー
ル単位で入力条件を設計することにより、システム全体
の動作を考慮する必要が無いので、従来方法のクロック
信号制御回路を設計するために必要としていた工数が殆
ど不要となる。

【００５２】以上、本発明をその好適な実施形態例に基
づいて説明したが、本発明の半導体集積回路装置及びそ
の信号供給方法は、上記実施形態例の構成にのみ限定さ
れるものではなく、上記実施形態例の構成から種々の修
正及び変更を施した半導体集積回路装置及びその信号供
給方法も、本発明の範囲に含まれる。

【００５３】

【発明の効果】以上説明したように、本発明の半導体集
積回路装置及びその信号供給方法によると、消費電力の
低減を実現できるものでありながらも、半導体集積回路
装置全体の動作からクロック信号の供給を制御する必要
がなく、モジュール単位でクロック信号供給の判定を行
い、クロックイネーブル信号の供給タイミングの設計を
簡便化することができる。

【図面の簡単な説明】

【図１】本発明の第１実施形態例における半導体集積回
路装置の要部回路の一構成例を示すブロック図である。

【図２】第１実施形態例における判定制御回路の具体的
設計例を示す回路図である。

【図３】図２の回路動作を示すタイミングチャートであ
る。

【図４】第２実施形態例における半導体集積回路装置の
要部回路の構成例を示すブロック図である。

【図５】第３実施形態例における半導体集積回路装置の
要部回路の構成例を示すブロック図である。

【図６】回路内部からクロックイネーブル信号を供給す
る従来のクロック供給制御方法を説明するための概略ブ
ロック図である。

【符号の説明】

１０、１５、１９、２５：フリップフロップ １１：判定制御回路 １２：論理ブロック １３：モジュール １４ａ、１４ｂ、３４ａ、３４ｂ：入力信号 １５Ａ、１５Ｂ、１５Ｃ：回路 １７：カウンタ １８：比較器 ２４：フリップフロップ ２６ａ、２６ｂ：信号変化検出回路 ２７：論理ブロック ２９：フリップフロップ ３０：フリップフロップ ３５、３６：フリップフロップ ３７：論理ブロック ３８：論理ブロック ４０：フリップフロップ ＣＫＥ：クロックイネーブル信号 ＣＬＫ１、ＣＬＫ２、ＣＬＫ３：クロック信号

─────────────────────────────────────────────────────

【手続補正書】

【提出日】平成１１年１０月１日（１９９９．１０．
１）

【手続補正１】

【補正対象書類名】明細書

【補正対象項目名】特許請求の範囲

【補正方法】変更

【補正内容】

【特許請求の範囲】

【手続補正２】

【補正対象書類名】明細書

【補正対象項目名】０００４

【補正方法】変更

【補正内容】

【０００４】図６は、回路内部からクロックイネーブル
信号を供給する従来のクロック供給制御方法を説明する
ための概略ブロック図である。半導体集積回路装置にお
ける要部回路（回路１６）は、フリップフロップ１５を
有するモジュール４１と、制御回路４３と、論理ブロッ
ク４４とを有する。モジュール４１に供給されるクロッ
ク信号４２は、制御回路４３が生成したクロックイネー
ブル信号ＣＫＥが論理ブロック４４に入力されることに
よって制御される。

【手続補正３】

【補正対象書類名】明細書

【補正対象項目名】０００９

【補正方法】変更

【補正内容】

【０００９】上記目的を達成するために、本発明の半導
体集積回路装置は、入力されるクロック信号で入力信号
を取り込んで信号処理するモジュールと、前記クロック
信号と該クロック信号の前記モジュールへの取り込みを
許可するクロックイネーブル信号とが入力される論理ブ
ロックと、入力信号の変化がないときに前記論理ブロッ
クへのクロックイネーブル信号を無効に切り替える第１
の信号切替え手段と、入力信号の変化があるときに前記
論理ブロックへのクロックイネーブル信号を有効に切り
替える第２の信号切替え手段と、前記第２の信号切替え
手段によって前記クロックイネーブル信号が有効にされ
たとき、前記論理ブロックから出力されるクロック信号
を取り込んで、前記モジュールでの信号処理時間をカウ
ント開始するカウンタと、最大何クロック後に前記モジ
ュールでの処理を終了するかの信号処理必要時間が予め
設定され、前記カウンタのカウント時間と前記信号処理
必要時間とを比較し、双方の時間が一致したときに前記
モジュールへのクロック供給を停止する供給停止手段と
を備え、前記第２の信号切替え手段が、前記モジュール
に供給される複数の入力信号を受け取って、対応する入
力信号の変化を夫々検出する複数の信号変化検出回路
と、各信号変化検出回路からの出力に基づいて前記クロ
ックイネーブル信号を有効に切り替える信号を出力する
切替え信号出力手段とを備え、前記切替え信号出力手段
は、前記各信号変化検出回路からの複数の論理判定結果
の少なくとも１つが所定条件を満たしたとき前記クロッ
クイネーブル信号を有効にすることを特徴とする。

【手続補正４】

【補正対象書類名】明細書

【補正対象項目名】００１０

【補正方法】変更

【補正内容】

【００１０】本発明の半導体集積回路装置では、システ
ム全体のタイムスケジュールに拘わらず、モジュールが
「何時」動作するのかを入力信号の変化で検知してクロ
ックイネーブル信号の有効／無効を切り替えることがで
きる。これにより、設計者は、煩雑なシステム全体のタ
イムスケジュールを熟知しなくても回路設計を容易に行
うことができる。また、モジュールでの信号処理の不要
時、つまり、入力信号が入力されない際にはクロック信
号は供給されずモジュールの作動が停止するので、回路
の消費電力が低減する。更に、信号切替え手段が、複数
の信号変化検出回路と、切替え信号出力手段とを備える
ので、判定条件の数の制限を無くし、１つのモジュール
で複数の入力信号を処理することができる。

【手続補正５】

【補正対象書類名】明細書

【補正対象項目名】００１１

【補正方法】変更

【補正内容】

【００１１】ここで、前記複数の論理判定結果の全てが
所定条件を満たしたとき、前記クロックイネーブル信号
を有効にすることが好ましい。

【手続補正６】

【補正対象書類名】明細書

【補正対象項目名】００１２

【補正方法】変更

【補正内容】

【００１２】本発明の半導体集積回路装置の信号供給方
法は、入力されるクロック信号で複数の入力信号を取り
込んで信号処理するモジュールと、該モジュールに供給
される複数の入力信号を受け取って、対応する入力信号
の変化を夫々検出する複数の信号変化検出回路と、各信
号変化検出回路からの出力に基づいて、クロック信号の
前記モジュールへの取り込みを許可するクロックイネー
ブル信号の有効／無効を切り替える信号を出力する切替
え信号出力手段とを備えた半導体集積回路装置の信号供
給方法において、前記モジュールに複数の入力信号が供
給され、前記各信号変化検出回路からの複数の論理判定
結果の全てが所定条件を満たしたとき、前記切替え信号
出力手段によって前記クロックイネーブル信号を有効に
することを特徴とする。

【手続補正７】

【補正対象書類名】明細書

【補正対象項目名】００１３

【補正方法】変更

【補正内容】

【００１３】また、本発明の半導体集積回路装置の信号
供給方法は、入力されるクロック信号で複数の入力信号
を取り込んで信号処理するモジュールと、該モジュール
に供給される複数の入力信号を受け取って、対応する入
力信号の変化を夫々検出する複数の信号変化検出回路
と、各信号変化検出回路からの出力に基づいて、クロッ
ク信号の前記モジュールへの取り込みを許可するクロッ
クイネーブル信号の有効／無効を切り替える信号を出力
する切替え信号出力手段とを備えた半導体集積回路装置
の信号供給方法において、前記モジュールに複数の入力
信号が供給され、前記各信号変化検出回路からの複数の
論理判定結果のいずれか１つが所定条件を満たしたと
き、前記切替え信号出力手段によって前記クロックイネ
ーブル信号を有効にすることを特徴とする。

【手続補正８】

【補正対象書類名】明細書

【補正対象項目名】００１４

【補正方法】変更

【補正内容】

【００１４】本発明の半導体集積回路装置は、入力され
るクロック信号で複数の入力信号を取り込んで信号処理
するモジュールを備えた半導体集積回路装置において、
前記モジュールでの処理に最大何クロックを要するかの
信号処理必要時間を予め設定し、前記モジュールで開始
された信号処理の時間と前記信号処理必要時間とを比較
し、双方の時間が一致したときに、前記モジュールへの
クロック信号を無効にすることを特徴とする。

【手続補正９】

【補正対象書類名】明細書

【補正対象項目名】００１６

【補正方法】変更

【補正内容】

【００１６】本発明の半導体集積回路装置の信号供給方
法によると、入力されるクロック信号で複数の入力信号
を取り込んで信号処理するモジュールを備えた半導体集
積回路装置の信号供給方法において、前記モジュールで
の処理に最大何クロックを要するかの信号処理必要時間
を予め設定し、前記モジュールで開始された信号処理の
時間と前記信号処理必要時間とを比較し、前記信号処理
時間と前記信号処理必要時間とが一致したときに、前記
モジュールへのクロック信号を無効にすることを特徴と
する。

【手続補正１０】

【補正対象書類名】明細書

【補正対象項目名】００２１

【補正方法】変更

【補正内容】

【００２１】モジュール１３で入力信号１４ｂの信号処
理が開始されると、判定制御回路１１は、モジュール１
３に供給されたクロック信号ＣＬＫ２と同じクロック信
号ＣＬＫ３によって、モジュール１３で信号処理が終了
するまでの時間をカウントする。判定制御回路１１は、
モジュール１３における信号処理が終了するまでの時間
が経過した時点で、クロックイネーブル信号ＣＫＥに
“０”を出力し、論理ブロック１２に入力されるクロッ
ク信号ＣＬＫ１を無効にする。

【手続補正１１】

【補正対象書類名】明細書

【補正対象項目名】００２３

【補正方法】変更

【補正内容】

【００２３】判定制御回路１１は、Ｄフリップフロップ
から成るフリップフロップ１９、２５、１０及び３９
と、ＸＯＲゲートから成る論理ブロック３８と、カウン
タ１７と、比較器１８とを有する。フリップフロップ１
９、２５及び３９の各データ入力線（Ｄ）には、ＶＤＤ
が供給される。

【手続補正１２】

【補正対象書類名】明細書

【補正対象項目名】００２４

【補正方法】変更

【補正内容】

【００２４】入力信号１４ａが、フリップフロップ１９
及び２５に夫々供給されると、フリップフロップ１９は
入力信号１４ａの立上がりの変化を、フリップフロップ
２５は入力信号１４ａの立下がりの変化を夫々検出す
る。

【手続補正１３】

【補正対象書類名】明細書

【補正対象項目名】００２５

【補正方法】変更

【補正内容】

【００２５】フリップフロップ１９及び２５によって、
入力信号１４ａに立上がり又は立下がりのいずれかの変
化が検出されたとき、論理ブロック３８が立上がり変化
の信号を出力する。この出力信号は、フリップフロップ
１９とフリップフロップ２５とに供給されて双方のフリ
ップフロップ１９及び２５を夫々初期化すると共に、フ
リップフロップ１０及び３９にクロックとして供給され
る。

【手続補正１４】

【補正対象書類名】明細書

【補正対象項目名】００３２

【補正方法】変更

【補正内容】

【００３２】論理ブロック３８の出力は、フリップフロ
ップ１９とフリップフロップ２５とを夫々初期化する。
その結果、論理ブロック３８は、“０”→“１”→
“０”の波形を形成する。この波形は、フリップフロッ
プ１０及び３９にクロックとして夫々入力されるので、
フリップフロップ１０では入力信号１４ａを取り込んで
出力し、フリップフロップ３９は“１”を出力する。

【手続補正１５】

【補正対象書類名】明細書

【補正対象項目名】図面の簡単な説明

【補正方法】変更

【補正内容】

【図面の簡単な説明】

【図１】本発明の第１実施形態例における半導体集積回
路装置の要部回路の一構成例を示すブロック図である。

【図２】第１実施形態例における判定制御回路の具体的
設計例を示す回路図である。

【図３】図２の回路動作を示すタイミングチャートであ
る。

【図４】第２実施形態例における半導体集積回路装置の
要部回路の構成例を示すブロック図である。

【図５】第３実施形態例における半導体集積回路装置の
要部回路の構成例を示すブロック図である。

【図６】回路内部からクロックイネーブル信号を供給す
る従来のクロック供給制御方法を説明するための概略ブ
ロック図である。

【符号の説明】 １０、１９、２５、３９：フリップフロップ １１：判定制御回路 １２：論理ブロック １３：モジュール １４ａ、１４ｂ、３４ａ、３４ｂ：入力信号 １５Ａ、１５Ｂ、１５Ｃ：回路 １７：カウンタ １８：比較器 ２４：フリップフロップ ２６ａ、２６ｂ：信号変化検出回路 ２７、３７、３８：論理ブロック ２９、３０、３５、３６、４０：フリップフロップ ＣＫＥ：クロックイネーブル信号 ＣＬＫ１、ＣＬＫ２、ＣＬＫ３：クロック信号

【手続補正１６】

【補正対象書類名】図面

【補正対象項目名】図１

【補正方法】変更

【補正内容】

【図１】

【手続補正１７】

【補正対象書類名】図面

【補正対象項目名】図５

【補正方法】変更

【補正内容】

【図５】

───────────────────────────────────────────────────── フロントページの続き (72)発明者 山口 毅 神奈川県川崎市中原区小杉町一丁目403番 53号 日本電気アイシーマイコンシステム 株式会社内 Ｆターム(参考） 5B079 AA07 BA12 BA15 BB04 BC01 DD13 DD17 DD20

Claims (6)

【特許請求の範囲】
1. 【請求項１】 入力されるクロック信号で入力信号を取
   り込んで信号処理するモジュールを備えた半導体集積回
   路装置において、 前記クロック信号と該クロック信号の前記モジュールへ
   の取り込みを許可するクロックイネーブル信号とが入力
   される論理ブロックと、 入力信号の変化に対応して前記論理ブロックへのクロッ
   クイネーブル信号の有効／無効を切り替える信号切替え
   手段と、 前記信号切替え手段によって前記クロックイネーブル信
   号が有効にされたとき、前記論理ブロックから出力され
   るクロック信号を取り込んで、前記モジュールでの信号
   処理時間をカウント開始するカウンタと、 最大何クロック後に前記モジュールでの処理を終了する
   かの信号処理必要時間が予め設定され、前記カウンタの
   カウント時間と前記信号処理必要時間とを比較し、双方
   の時間が一致したときに前記クロックイネーブル信号を
   無効にする比較手段とを備えることを特徴とする半導体
   集積回路装置。
2. 【請求項２】 前記モジュールに複数の入力信号が供給
   され、 前記信号切替え手段は、前記各入力信号を夫々受け取っ
   て、対応する入力信号の立上がり又は立下がりの変化を
   夫々検出する複数の信号変化検出回路と、 前記各信号変化検出回路からの出力に基づいて前記クロ
   ックイネーブル信号の有効／無効を切り替える信号を出
   力する切替え信号出力手段とを備えることを特徴とする
   請求項１に記載の半導体集積回路装置。
3. 【請求項３】 前記切替え信号出力手段がＡＮＤゲート
   から成ることを特徴とする請求項２に記載の半導体集積
   回路装置。
4. 【請求項４】 前記切替え信号出力手段がＯＲゲートか
   ら成ることを特徴とする請求項２に記載の半導体集積回
   路装置。
5. 【請求項５】 入力されるクロック信号で入力信号を取
   り込んで信号処理するモジュールを備えた半導体集積回
   路装置において、 前記モジュールでの処理に最大何クロックを要するかの
   信号処理必要時間を予め設定し、前記モジュールで開始
   された信号処理の時間と前記信号処理必要時間とを比較
   し、双方の時間が一致したときに、前記モジュールへの
   クロック信号を無効にすることを特徴とする半導体集積
   回路装置。
6. 【請求項６】 入力されるクロック信号で入力信号を取
   り込んで信号処理するモジュールを備えた半導体集積回
   路装置の信号供給方法において、 前記モジュールでの処理に最大何クロックを要するかの
   信号処理必要時間を予め設定し、 前記モジュールで開始された信号処理の時間と前記信号
   処理必要時間とを比較し、 前記信号処理時間と前記信号処理必要時間とが一致した
   ときに、前記モジュールへのクロック信号を無効にする
   ことを特徴とする半導体集積回路装置の信号供給方法。