JP2000138367A

JP2000138367A - 電荷転送装置

Info

Publication number: JP2000138367A
Application number: JP10312328A
Authority: JP
Inventors: Isao Hirota; 功広田
Original assignee: Sony Corp
Current assignee: Sony Corp
Priority date: 1998-11-02
Filing date: 1998-11-02
Publication date: 2000-05-16

Abstract

(57)【要約】【課題】ＣＣＤ電荷転送装置において負電源の廃止を
図る。【解決手段】ＣＣＤレジスタ部３３，３４及び出力部
３６のｐ型半導体ウエル領域がつながって形成されると
共に、ｐ型半導体ウエル領域にｐ型高濃度領域５６，５
７が設けられ、ＣＣＤレジスタ部周辺のｐ型高濃度領域
５６と出力部周辺のｐ型高濃度領域５７とが分離領域
（例えばｐ型低濃度領域５８又は水平出力ゲート電極を
利用したデイプレッション型のｐチャネルＭＯＳトラン
ジスタ）を介して接続され、出力部周辺のｐ型高濃度領
域５６に低い電圧（０Ｖ）が、ＣＣＤレジスタ部周辺の
ｐ型高濃度領域５７に高い電圧（正電圧）が夫々印加さ
れて成る。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、例えば固体撮像素
子（特にＣＣＤ固体撮像素子）、ＣＣＤ遅延素子等の電
荷転送装置に関する。

【０００２】

【従来の技術】図１３及び図１４は従来のＣＣＤ固体撮
像素子、例えばインターライン転送方式のＣＣＤ固体撮
像素子の概略構成を示す。このＣＣＤ固体撮像素子１
は、図１３Ａに示すように、画素となる複数の受光部
（いわゆるセンサ）２がマトリックス状に配列され、各
受光部列の一側にＣＣＤ構造の垂直転送レジスタ部（い
わゆる垂直ＣＣＤレジスタ部）３が形成され、各垂直転
送レジスタ部３の終端に接続するようにＣＣＤ構造の水
平転送レジスタ部（いわゆる水平ＣＣＤレジスタ部）４
が形成され、この水平転送レジスタ部４の終段に水平出
力ゲート部（ＨＯＧ）５を介して出力部６が接続されて
成る。

【０００３】出力部６は、水平出力ゲート部５に接続し
て電荷電圧変換部となるフローティングディフージョン
（ＦＤ）領域７と、リセットゲート（ＲＧ）部８及びリ
セットドレイン（ＲＤ）領域９を有し、更にフローティ
ングディフージョン領域７に接続された駆動用ＭＯＳト
ランジスタ１１と負荷用ＭＯＳトランジスタ１２からな
るソースフォロワ回路１３を有する出力バッファ１４
（図１３Ｂ参照）を備えて成る。

【０００４】このＣＣＤ固体撮像素子１は、いわゆる縦
形オーバーフロードレイン構造であり、また垂直転送レ
ジスタ部３及び水平転送レジスタ部４がいわゆる埋込み
チャネル（ＢＣ）構造をとっており、このｎ型埋込みチ
ャネル領域がｎ型半導体基板との間でオーバーフロー制
御用のｐ型半導体領域によって分離されている。

【０００５】即ち、図１４Ａ，Ｂ，Ｃの断面構造で示す
ように、ｎ型のシリコン半導体基板１６の一主面にｐ型
半導体ウエル領域１７が形成され、このｐ型半導体ウエ
ル領域１７にｎ型の埋込みチャネル領域１８が形成され
る。この埋込みチャネル領域１８上にゲート絶縁膜２１
を介して複数の水平転送電極１９を配列して水平転送レ
ジスタ部４が構成される。水平転送レジスタ部４には２
相の水平駆動クロック電圧φＨ₁，φＨ₂が印加され、
各水平転送電極１９はストレージ電極１９Ｓとトランス
ファ電極１９ｔを有してなる。

【０００６】水平転送レジスタ部４の終段に隣接して埋
込みチャネル領域１８上にゲート絶縁膜２１を介して水
平出力ゲート電極２０が形成され、ここに水平出力ゲー
ト（ＨＯＧ）部５が構成される。さらに、ｐ型ウエル領
域１７にｎ型のフローティングディフージョン領域７及
びｎ型のリセットドレイン領域９が形成され、両領域７
及び９間に例えば埋込みチャネル領域１８と同程度のｎ
型領域２２が形成され、この上にゲート絶縁膜２１を介
してリセットゲート電極２３が形成されてリセットゲー
ト部８が構成される。

【０００７】ｐ型半導体ウエル領域１７は、水平転送レ
ジスタ部４、垂直転送レジスタ部３２を有する領域下
と、出力部６が形成される領域下にわたって共通に形成
され、このｐ型半導体ウエル領域１７には、図１３Ａに
示すようにＣＣＤレジスタ部（即ち水平転送レジスタ部
４及び垂直転送レジスタ部３）周辺及び出力部（フロー
ティングディフージョン領域７、リセットドレイン領域
９、リセットゲート部８、出力バッファ１４等）周辺に
対応するｐ型半導体ウエル領域１７に形成されたｐ型高
濃度領域２５（斜線図示）を通して回路ＧＮＤである０
Ｖに接地される。２６はｐ型高濃度領域２５とＧＮＤ配
線２７とのコンタクト部である。

【０００８】ＣＣＤレジスタ部周辺のｐ型高濃度領域２
５と出力部周辺のｐ型高濃度領域２５とは、図１３Ａに
示すように連続的につながっているため、一般的にｐ型
半導体ウエル領域１７の電位は全域にわたって同電位
（０Ｖ）が供給される。図１３Ｂは、図１３ＡのＣＣＤ
固体撮像素子１における水平転送レジスタ部４及び出力
部６にかけての等価回路である。

【０００９】埋込みチャネル領域１８のポテンシャル
は、バックゲートであるｐ型半導体ウエル領域１７の電
圧と転送電極１９に印加される電圧の相対関係で決ま
る。このｐ型半導体ウエル領域１７を回路ＧＮＤである
０Ｖにしていることから、垂直転送レジスタ部３は、読
み出しを除く電荷転送時において、負電圧で動作させな
くてはならない。例えば０Ｖと−７Ｖの垂直駆動クロッ
ク電圧で動作される。

【００１０】一方、水平転送レジスタ部４は、タイミン
グジェネレータなどに駆動ドライバーが内蔵されるケー
スが多く、例えば０Ｖと＋３Ｖの水平駆動クロックパル
スφＨ₁，φＨ₂で駆動される。水平転送レジスタ部４
の構造自体は垂直転送レジスタ部３と同等構造をとって
いる結果、チャネルポテンシャルが深くなり、出力部の
発生電圧が高くなる。その結果、例えば出力回路の電源
電圧Ｖｄｄに１５Ｖなどの電圧が必要となる。

【００１１】図１５は、従来の埋込み構造のＣＣＤ固体
撮像素子１の基板深さ方向のポテンシャル図を示す、図
１６はそのＣＣＤ固体撮像素子１の動作時のポテンシャ
ル例を示す。図１５において、ＶＬは垂直駆動クロック
パルスの電荷転送時の低レベル電圧、ＨＨは水平駆動ク
ロックパルスの高レベル電圧を夫々示す。ＧＮＤ（０
Ｖ）は垂直駆動クロックパルスの電荷転送時の高レベル
電圧（ＶＨ）、水平駆動クロックパルスの低レベル電圧
（ＨＬ）に夫々相当する。

【００１２】図１６における数値は各領域のポテンシャ
ルを表わしており、例えば垂直駆動クロックパルスにお
ける０Ｖと−７Ｖがチャネルポテンシャルの７Ｖと２Ｖ
に対応し、水平駆動クロックパルスの０Ｖと＋３Ｖがト
ランスファ部での７Ｖと１０Ｖに対応する。

【００１３】

【発明が解決しようとする課題】上述したように、従来
のＣＣＤ固体撮像素子１においては、出力部６や垂直、
水平転送レジスタ部３，４下のｐ型半導体ウエル領域１
７がＧＮＤである０Ｖに接地されているために、埋込み
チャネル領域１８で構成された垂直転送レジスタ部３な
どは、負電圧を使用しなければならなかった。

【００１４】また、電荷電圧変換に際しての変換効率を
上げる手法の１つとして、出力回路のバックゲート効果
によるゲインダウンを押さえるために、出力回路のバッ
クゲートであるｐ型半導体ウエル領域のｐ型高濃度領域
２５にＣＣＤ出力信号を重畳させることが提案されてい
る。しかし、フローティングディフージョン領域７にお
いても、同様にそのｐ型高濃度領域２５にＣＣＤ出力信
号を重畳させたいところであるが、水平転送レジスタ部
周辺のｐ型高濃度領域２５と出力部周辺のｐ型高濃度領
域２５が接続されているため、この手法は実現できなか
った。

【００１５】本発明は、上述の点に鑑み、負電源の廃止
を可能にし、併せて出力部周辺のｐ型高濃度領域に出力
信号の重畳を可能にして高変換効率化をも可能にした電
荷転送装置を提供するものである。

【００１６】

【課題を解決するための手段】本発明に係る電荷転送装
置は、ＣＣＤレジスタ部及び出力部のｐ型半導体ウエル
領域をつなげて形成し、このｐ型半導体ウエル領域に設
けられたＣＣＤレジスタ部周辺及び出力部周辺の夫々の
ｐ型高濃度領域を分離領域を介して分離し、ＣＣＤレジ
スタ部周辺のｐ型高濃度領域に高い電圧を印加し、出力
部周辺のｐ型高濃度領域に低い電圧を印加して構成す
る。

【００１７】この構成においては、出力部周辺のｐ型高
濃度領域とＣＣＤレジスタ部周辺のｐ型高濃度領域が分
離領域で分離され、ＣＣＤレジスタ部周辺のｐ型高濃度
領域を通してＣＣＤレジスタ部下のｐ型半導体ウエル領
域に高い電圧、即ち正電圧が印加されるので、垂直ＣＣ
Ｄレジスタの駆動クロック電圧は、電荷転送時に０Ｖ〜
正電圧とすることができ、負電源を廃止することができ
る。

【００１８】また、出力部周辺のｐ型高濃度領域への出
力信号の重畳が可能となり、電荷電圧変換部として例え
ばフローティングディフージョン領域を用いるときに、
そのフローティングディフージョン領域とｐ型高濃度領
域間に発生する寄生容量が見かけ上低減し、高変換効率
が得られる。

【００１９】

【発明の実施の形態】本発明に係る電荷転送装置は、Ｃ
ＣＤレジスタ部及び出力部のｐ型半導体ウエル領域がつ
ながって形成されると共に、ｐ型半導体ウエル領域にｐ
型高濃度領域が設けられ、ＣＣＤレジスタ部周辺のｐ型
高濃度領域と出力部周辺のｐ型高濃度領域とが分離領域
を介して接続され、出力部周辺のｐ型高濃度領域に低い
電圧が印加され、ＣＣＤレジスタ部周辺のｐ型高濃度領
域に高い電圧が印加された構成とする。

【００２０】ＣＣＤレジスタ部周辺のｐ型高濃度領域に
印加する電圧としては、垂直転送クロック電圧の電荷転
送時の高レベルに設定することができる。

【００２１】分離領域としては、ｐ型低濃度領域による
抵抗領域で形成することができる。分離領域としては、
専用ゲート電極で構成したｐチャネルＭＯＳトランジス
タ、もしくは、水平出力ゲート電極を利用したｐチャネ
ルＭＯＳトランジスタによる抵抗領域で形成することが
できる。

【００２２】出力部周辺のｐ型高濃度領域に出力信号を
重畳させることができる。

【００２３】出力部周辺のｐ型高濃度領域に出力信号を
重畳させる構成としては、出力部周辺のｐ型高濃度領域
をｐチャネルＭＯＳトランジスタのソースとし、出力部
周辺のｐ型高濃度領域からＣＣＤレジスタ部周辺のｐ型
高濃度領域へ流れる電流路を負荷回路としたｐチャネル
ソースフォロワ回路を形成し、ｐチャネルＭＯＳトラン
ジスタのゲートを出力部の出力端子に接続するようにし
た構成とすることができる。

【００２４】以下、図面を参照して本発明による電荷転
送装置を固体撮像素子に適用した場合の実施の形態を説
明する。

【００２５】図１及び図２は、本発明に係るＣＣＤ固体
撮像素子の一実施の形態を示す。同図はインターライン
転送方式のＣＣＤ固体撮像素子に適用した場合である。
本実施の形態に係るＣＣＤ固体撮像素子３１は、図１Ａ
に示すように、画素となる複数の受光部（いわゆるセン
サ）３２がマトリックス状に配列され、各受光部列の一
側にＣＣＤ構造の垂直転送レジスタ部（いわゆる垂直Ｃ
ＣＤレジスタ部）３３が形成され、各垂直転送レジスタ
部３３の終端に接続するようにＣＣＤ構造の水平転送レ
ジスタ部（いわゆる水平ＣＣＤレジスタ部）３４が形成
され、この水平転送レジスタ部３４の終段に水平出力ゲ
ート（ＨＯＧ）部３５を介して出力部３６が接続されて
成る。

【００２６】出力部３６は、水平出力ゲート部３５に接
続して電荷電圧変換部となるフローティングディフージ
ョン（ＦＤ）領域３７と、リセットゲート（ＲＧ）部３
８及びリセットドレイン（ＲＤ）領域３９を有し、更に
フローティングディフージョン領域３７に接続された駆
動用ＭＯＳトランジスタ４１と負荷用ＭＯＳトランジス
タ４２からなるソースフォロワ回路４３を有する出力バ
ッファ４４（図１Ｂ参照）を備えて成る。

【００２７】このＣＣＤ固体撮像素子３１は、いわゆる
縦形オーバーフロードレイン構造であり、また、垂直転
送レジスタ部３３及び水平転送レジスタ部３４がいわゆ
る埋込みチャネル構造をとっており、このｎ型の埋込み
チャネル領域がｎ型半導体基板との間でオーバーフロー
制御用のｐ型半導体ウエル領域によって分離されてい
る。

【００２８】即ち、図２Ａ，Ｂ，Ｃの断面構造で示すよ
うに、ｎ型のシリコン半導体基板４６の一主面にｐ型半
導体ウエル領域４７が形成され、このｐ型ウエル領域４
７にｎ型の埋込みチャネル領域４８が形成される。この
埋込みチャネル領域４８上に例えばＳｉＯ₂等によるゲ
ート絶縁膜５１を介して複数の水平転送電極４９を配列
して水平転送レジスタ部３４が構成される。水平転送レ
ジスタ部３４には２相の水平駆動クロック電圧φＨ₁，
φＨ₂が印加され、各水平転送電極４９はストレージ電
極４９ｓとトランスファ電極４９ｔを有してなる。水平
転送レジスタ３４の終段に隣接して埋込みチャネル（Ｂ
Ｃ）領域４８上にゲート絶縁膜５１を介して水平出力ゲ
ート電極５０が形成され、ここに水平出力ゲート部３５
が構成される。

【００２９】なお、図示せざるも、垂直転送レジスタ部
３３も同様のｎ型埋込みチャネル領域４８上にゲート絶
縁膜５１を介して複数の垂直転送電極を配列して形成さ
れる。垂直転送レジスタ部３３には、例えば、３相又は
４相の垂直駆動クロック電圧が印加される。

【００３０】ｐ型半導体ウエル領域４７は、水平転送レ
ジスタ部３４、垂直転送レジスタ部３３及び受光部３２
を有する領域５４から、出力部３６が形成される領域５
５につながって形成される。

【００３１】そして、本実施の形態においては、特に、
図１に示すように、領域５４の周辺、即ち垂直転送レジ
スタ部３３及び水平転送レジスタ部３４によるＣＣＤレ
ジスタ部周辺のｐ型半導体ウエル領域４７表面と、出力
部周辺のｐ型半導体ウエル領域４７表面とに、互に分離
するように、ｐ型半導体ウエル領域に電位を与えるため
のｐ型高濃度領域５６及び５７を形成し（斜線図示）、
両ｐ型高濃度領域５６及び５７間に分離領域となる例え
ばｐ型低濃度領域５８からなる拡散抵抗領域を形成し
（逆斜線図示）、この拡散抵抗領域となるｐ型低濃度領
域５８を介して両ｐ型高濃度領域５６及び５７を接続す
る。ここで、ｐ型高濃度領域５６及び５７は、不純物ド
ーズ量を例えば１０¹³〜１０¹⁶ｃｍ^-2オーダ程度とし、
ｐ型低濃度領域５８は不純物ドーズ量を例えば１０⁹〜
１０¹²ｃｍ^-2オーダ程度とすることができる。

【００３２】そして、出力部周辺のｐ型高濃度領域５７
には、低い電圧、例えば回路ＧＮＤとなる０Ｖを印加
し、このｐ型高濃度領域５７を通じて出力部３６下のｐ
型半導体ウエル領域４７に０Ｖを印加し、また、ＣＣＤ
レジスタ部周辺のｐ型高濃度領域５６には、出力部周辺
のｐ型高濃度領域５７に印加される電圧より高い電圧、
即ち、従来の垂直転送用負電圧とは極性が逆の正電圧を
印加し、このｐ型高濃度領域５６を通じてＣＣＤレジス
タ部、即ち垂直転送レジスタ部３３及び水平転送レジス
タ部３４下のｐ型半導体ウエル領域４７に正電圧を印加
する。ｐ型高濃度領域５６に印加される正電圧として
は、例えば後述する垂直転送レジスタ部３４の垂直駆動
クロックパルス（読み出しを除く）の高レベル電圧と同
じ電圧に設定することができる。後述では垂直駆動クロ
ックパルスの高レベル電圧を例えば＋７Ｖとしている
が、＋５Ｖに下げれば他のＩＣと同じ駆動電源を用いる
ことができる。さらに、ｐ型高濃度領域５６に印加する
正電圧としては、垂直駆動クロックパルス（読み出しを
除く）の高レベル電圧以外の正の電圧とすることもでき
る。図１Ａにおいて、６６ａはｐ型高濃度領域５６と正
電圧配線６７ａとのコンタクト部、６６ｂはｐ型高濃度
領域５７とＧＮＤ配線６７ｂとのコンタクト部である。

【００３３】これにより、垂直転送レジスタ部３３を駆
動する垂直駆動クロックパルス、即ち読み出し時を除く
電荷転送時の駆動電圧は、０Ｖと正電圧（例えば＋７
Ｖ）とすることができる。なお、水平転送レジスタ部３
４は、前述の従来と同様に、例えば０Ｖと＋３Ｖからな
る水平駆動クロックパルスで駆動される。

【００３４】図１Ｂは、図１ＡのＣＣＤ固体撮像素子３
１における水平転送レジスタ部３４及び出力部３６にか
けての等価回路である。Ｖｄｄは電源電圧、ｔは出力端
子を示す。Ｒは、ｐ型低濃度領域５８からなる拡散抵抗
領域及びその直下のｐ型半導体ウエル領域４７における
総合的な抵抗を示す。水平出力ゲート電極５０には、Ｇ
ＮＤである０Ｖが印加されているが、その他、特定電
圧、例えばｐ型高濃度領域５６と同電位の正電圧を印加
するようにしてもよい。

【００３５】図３及び図４は、本発明に係るＣＣＤ固体
撮像素子の他の実施の形態を示す。本実施の形態に係る
ＣＣＤ固体撮像素子６１は、特に、垂直転送レジスタ部
３３及び水平転送レジスタ部３４によるＣＣＤレジスタ
部の周辺のｐ型半導体ウエル領域４７表面と、出力部３
６周辺のｐ型半導体ウエル領域４７表面とに、互に分離
するように、ｐ型半導体ウエル領域４７に電位を与える
ためのｐ型高濃度領域５６及び５７を形成し（斜線図
示）、両ｐ型高濃度領域５６及び５７間に分離領域とな
る例えばデイプレッション型のｐチャネルＭＯＳトラン
ジスタ構造６２による抵抗領域を形成し、このｐチャネ
ルＭＯＳトランジスタ構造６２を介して両ｐ型高濃度領
域５６及び５７を接続する。

【００３６】このｐチャネルＭＯＳトランジスタ構造６
２は、水平出力ゲート部３５を挟む両側において、両ｐ
型高濃度領域５６及び５７間のｐ型半導体ウエル領域４
７表面にｐ型低濃度領域５８を形成し、このｐ型低濃度
領域５８上にゲート絶縁膜５１を介して水平出力ゲート
電極５０とは独立のゲート電極６９を形成し、この専用
のゲート電極６９を利用して構成される（図４Ｂ参
照）。

【００３７】このデイプレッション型のｐチャネルＭＯ
Ｓトランジスタ構造６２では、そのゲート電極６９に正
電圧の例えば＋７Ｖが与えられることにより、チャネル
部がより高抵抗とされ、抵抗領域として作用する。ｐチ
ャネルＭＯＳトランジスタ構造６２と水平出力ゲート部
３５のゲート電圧を別々に与えることができるので、ｐ
チャネルＭＯＳトランジスタ構造６２の抵抗値を制御し
たいときなどに好ましい。

【００３８】また、ｐチャネルＭＯＳトランジスタ構造
６２の他の例は、図５Ａ（図３のＢ−Ｂ断面に対応す
る）に示すように、ｐ型低濃度領域５８上にゲート絶縁
膜５１を介して水平出力ゲート電極５０を延長して形成
し、この水平出力ゲート電極５０の延長部をゲート電極
として利用して構成することもできる。図５Ｂは、ｐチ
ャネルＭＯＳトランジスタ構造６２を、このように構成
したときのＣＣＤ固体撮像素子の等価回路を示す。この
構成のときは、ｐチャネルＭＯＳトランジスタ構造６２
のゲートに正電圧の例えば＋７Ｖが与えられるので、水
平出力ゲート部３５にも＋７Ｖが与えられる。なお、水
平出力ゲート部３５にも＋７Ｖが加わり、水平出力ゲー
ト部３５のポテンシャルに不都合が生ずるとは、上述の
図４Ｂに示したように水平出力ゲート電極をｐチャネル
ＭＯＳトランジスタ構造６２のゲートとは別ゲートとし
て、水平出力ゲート部にはＧＮＤ（０Ｖ）を印加するよ
うになせばよい。

【００３９】そして、図１と同様に、出力部周辺のｐ型
高濃度領域５７には、低い電圧、例えば回路ＧＮＤとな
る０Ｖを印加してこのｐ型高濃度領域５７を通じて出力
部３６下のｐ型半導体ウエル領域４７に０Ｖを印加し、
また、ＣＣＤレジスタ部周辺のｐ型高濃度領域５６に
は、出力部周辺のｐ型高濃度領域５７の印加電圧より高
い電圧、即ち正電圧の例えば＋７Ｖを印加し、このｐ型
高濃度領域５６通じてＣＣＤレジスタ部である垂直転送
レジスタ部３３及び水平転送レジスタ部３４下のｐ型半
導体ウエル領域４７に正電圧の例えば＋７Ｖを印加す
る。

【００４０】その他の構成は、図１と同様であるので図
１と対応する部分には、同一符号を付して重複説明を省
略する。

【００４１】図３Ｂは、図３ＡのＣＣＤ固体撮像素子６
１における水平転送レジスタ部３４及び出力部３６にか
けての等価回路である。Ｖ_subはｎ型半導体基板４６に
供給される基板電圧を示す。

【００４２】上述の実施の形態に係るＣＣＤ固体撮像素
子３１又は６１によれば、ｐ型半導体ウエル領域４７に
設けられた出力部周辺のｐ型高濃度領域５７と、ＣＣＤ
レジスタ部周辺のｐ型高濃度領域５６を互に分離し、そ
の間をｐ型低濃度領域５８又はデイプレッション型のｐ
チャネルＭＯＳトランジスタ構造６２として所謂この抵
抗領域で接続して構成することにより、ＣＣＤレジスタ
部周辺のｐ型高濃度領域５６に正電圧を印加することが
できる。従って、垂直転送レジスタ部３３の電荷転送時
の駆動電圧を０ｖ〜正電圧とすることができ、負電源を
廃止することができる。

【００４３】ＣＣＤレジスタ部周辺のｐ型高濃度領域５
６に印加する正電圧を、垂直駆動クロックパルス（読み
出しを除く）の高レベル電圧に設定するときは、電源数
を少なくすることができる。

【００４４】出力部周辺のｐ型高濃度領域５７とＣＣＤ
レジスタ部周辺のｐ型高濃度領域５６間には、ホール電
流が流れるが、ＣＣＤレジスタ部（垂直転送レジスタ部
３３及び水平転送レジスタ部３４）で取り扱う信号電荷
は、エレクトロンであるため、特に信号電荷に影響を与
えることがない。

【００４５】ＣＣＤレジスタ部の信号電荷を転送するに
は、転送方向に向かって電位が高くなくてはならない
が、本実施の形態では、水平転送レジスタ部３４から出
力部のフローティングディフージョン領域３７にかけて
ｐ型半導体ウエル領域４７に電位が低くなる方向の電位
勾配が発生することになる。

【００４６】この点に関しては、水平転送レジスタ部３
４から出力部のフローティングディフージョン領域３７
にかけてのｐ型半導体ウエル領域、即ち、水平出力ゲー
ト部３５のｐ型半導体ウエル領域４７を空乏化させて置
くことで、ｐ型半導体ウエル領域４７がｐ型高濃度領域
５６，５７の電位にクランプされることがなくなり、水
平出力ゲート部３５のチャネルポテンシャルがバックゲ
ート効果を受けなくなるため、ゲート電圧のみでチャネ
ルポテンシャルが決められるようになり、チャネルポテ
ンシャルには転送とは逆の電位勾配が発生することを防
げる。

【００４７】ｐ型半導体ウエル領域４７を空乏化させる
には、例えばｐ型半導体ウエル領域４７の不純物濃度を
下げることで対応できる。この場合、水平出力ゲート部
３５下のｐ型半導体ウエル領域４７のみ選択的に不純物
濃度を下げればよいが、製造のし易さを考えたときに
は、ｐ型半導体ウエル領域４７の全体を低濃度化するの
が好ましい。ｐ型半導体ウエル領域４７としては、不純
物ドーズ量が１０⁹〜１０¹²ｃｍ^-2オーダであれば上記
の空乏化が可能である。

【００４８】本実施の形態における各動作ポテンシャル
を図６及び図７に示す。ここでは、水平駆動クロックパ
ルスの高レベルＨＨを＋３Ｖ、低レベルＨＬをＧＮＤで
ある０Ｖとし、垂直駆動クロックパルスの高レベルＶＨ
を＋７Ｖ、低レベルＶＬをＧＮＤの０Ｖに設定すると共
に、ＣＣＤレジスタ部周辺のｐ型高濃度領域５６に印加
する正電圧を垂直駆動クロックパルスの高レベルＶＨの
＋７Ｖに設定した例を示す。

【００４９】図７の数値はチャネルポテンシャルを示す
もので、垂直転送レジスタ部のチャネルポテンシャル７
Ｖ及び１２Ｖが、駆動電圧０Ｖ及び＋７Ｖに対応する。
それ以外は図１６と同様である。

【００５０】一方、このように出力部周辺とＣＣＤレジ
スタ部周辺のｐ型高濃度領域５７及び５６を分離したこ
とにより、出力部周辺のｐ型高濃度領域５７に出力信号
を重畳させ、フローティングディフージョン領域３７
と、ｐ型高濃度領域５７間に発生していた寄生容量を見
かけ上低減して高変換効率化を実現することができる。

【００５１】出力回路初段のソースフォロワ回路４３の
駆動用ＭＯＳトランジスタ４１も含めてフィードバック
をかけるようにすれば、フローティングディフージョン
領域３７から駆動用ＭＯＳトランジスタ４１のゲート電
極へつなげる間の配線と、ｐ型高濃度領域５７との間の
寄生容量も低減でき、高変換効率化の効果はより一層増
すことになる。

【００５２】出力信号を重畳させる方法としては、ｐチ
ャネルＭＯＳトランジスタのソースフォロワ回路を構成
し、出力部周辺のｐ型高濃度領域５７からＣＣＤレジス
タ部周辺のｐ型高濃度領域へ流れる電流を負荷回路電流
として兼用することで容易に実現することができる。ｐ
チャネルＭＯＳトランジスタでは帯域が狭く、より広帯
域化が必要な場合は広帯域アンプを使って出力部周辺の
ｐ型高濃度領域５７を駆動すればよい。

【００５３】図８及び図１０は、夫々このような出力信
号の重畳を可能にした本発明の係るＣＤ固体撮像素子の
さらに他の実施の形態を示す。

【００５４】図８の本実施の形態に係るＣＣＤ固体撮像
素子７１は、前述の図１の構成において、さらに出力部
周辺のｐ型高濃度領域５７と２分割し、その抵抗領域で
あるｐ型低濃度領域５８に連接する一方のｐ型高濃度領
域５７Ａを有する側のｐ型半導体ウエル領域４７に、出
力バッファ４４を構成するソースフォロワ回路４３の駆
動用ＭＯＳトランジスタ４１と、フローティングディフ
ージョン領域３７、リセットゲート部３８及びリセット
ドレイン領域３９を形成し、他方のｐ型高濃度領域４７
Ｂを有する側のｐ型半導体ウエル領域４７にソースフォ
ロワ回路４３の負荷用ＭＯＳトランジスタ４２を形成す
る。

【００５５】他方のｐ型高濃度領域５７ＢはＧＮＤに接
続される。そして、駆動用ＭＯＳトランジスタ４１のソ
ースと負荷用ＭＯＳトランジスタ４２のドレインが配線
接続され、駆動用ＭＯＳトランジスタ４１のドレインに
電源Ｖｄｄが接続されると共に、負荷用ＭＯＳトランジ
スタ４２のソース及びゲートがＧＮＤに接続され、負荷
用ＭＯＳトランジスタ４２のドレインより出力端子ｔが
導出される。フローティングディフージョン領域３７は
駆動用ＭＯＳトランジスタ４１のゲート電極に配線接続
され、リセットドレイン領域３９は電源Ｖｄｄに接続さ
れる。

【００５６】更に、図８Ｂの等価回路で示すように、出
力部周辺のｐ型高濃度領域５７からＣＣＤレジスタ部周
辺のｐ型高濃度領域５６への電流パスを負荷回路とし
て、即ち、出力部周辺のｐ型高濃度領域５７ＡとＣＣＤ
レジスタ部周辺のｐ型高濃度領域５６間の抵抗領域とな
るｐ型低濃度領域５８によって構成される抵抗を負荷抵
抗Ｒとしたエンハンスメント型のｐチャネルＭＯＳトラ
ンジスタ７２のソースフォロワ回路７３が形成される。

【００５７】このｐチャネルＭＯＳトランジスタ７２は
図９（特に図９Ａ）の断面構造で示すように、出力部周
辺の一方のｐ型高濃度領域５７Ａをソースとし、他方の
ｐ型高濃度領域５７Ｂをドレインとして、両領域５７Ａ
及び５７Ｂ間上にゲート絶縁膜５１を介してゲート電極
７４を形成して構成される。

【００５８】そして、このゲート電極７４が出力バッフ
ァ４４を構成するソースフォロワ回路４３の出力端ｔ、
従って駆動用ＭＯＳトランジスタ４１のソースに接続さ
れる。その他の構成は図１と同様であるので、対応する
部分に同一符号を付して重複説明を省略する。

【００５９】図８Ｂは、図８Ａの水平転送レジスタ部３
４から出力部３６へかけての等価回路を示す。

【００６０】このＣＣＤ固体撮像素子７１によれば、前
述の実施の形態と同様に負荷電源を廃止できると共に、
出力信号が出力部周辺のｐ型高濃度領域５７Ａに重畳さ
れ、ｐ型高濃度領域５７Ａとフローティングディフージ
ョン領域３７間に発生していた寄生容量を見かけ上、低
減することができ、フローティングディフージョン領域
３７からの電荷電圧変換に際して、高変換効率を実現す
ることができる。また、フローティングディフージョン
領域３７から駆動用ＭＯＳトランジスタ４１のゲート電
極へつなげる間の配線と、ｐ型高濃度領域５７Ａとの間
の寄生容量も低減することができ、高変換効率をより一
層増すことができる。

【００６１】図１０の本実施の形態に係るＣＣＤ固体撮
像素子８１は、前述の図３の構成にいて、さらに、出力
部周辺のｐ型高濃度領域５７を２分割し、その抵抗領域
として作用するデイプレッション型のｐチャネルＭＯＳ
トランジスタ構造６２と接続する一方のｐ型高濃度領域
５７Ａを有する側のｐ型半導体ウエル領域４７に出力バ
ッファ４４を構成するソースフォロワ回路４３の駆動用
ＭＯＳトランジスタ４１と、フローティングディフージ
ョン領域３７、リセットゲート部３８及びリセットドレ
イン領域３９を形成し、他方のｐ型高濃度領域５７Ｂを
有する側のｐ型半導体ウエル領域４７にソースフォロワ
回路４３の負荷用ＭＯＳトランジスタ４２を形成する。

【００６２】他方のｐ型高濃度領域５７ＢはＧＮＤに接
続される。そして、駆動用ＭＯＳトランジスタ４１のソ
ースと負荷用ＭＯＳトランジスタ４２のドレインが配線
接続され、駆動用ＭＯＳトランジスタ４１のドレインに
電源Ｖｄｄが接続されると共に、負荷用ＭＯＳトランジ
スタ４２のソース及びゲートがＧＮＤに接続され、負荷
用ＭＯＳトランジスタ４２のドレインより出力端子ｔが
導出される。フローティングディフージョン領域３７
は、駆動用ＭＯＳトランジスタ４１のゲート電極に配線
接続され、リセットドレイン領域３９は電源Ｖｄｄに接
続される。

【００６３】更に、図１０Ｂの等価回路で示すように、
出力部周辺のｐ型高濃度領域５７かＣＣＤレジスタ部周
辺のｐ型高濃度領域５６への電流パスを負荷回路とし、
すなわち、デイプレッション型のｐチャネルＭＯＳトラ
ンジスタを負荷用とし、エンハンスメント型のｐチャネ
ルＭＯＳトランジスタ７２を駆動用としたソースフォロ
ワ回路７５が形成される。

【００６４】このエンハンスメント型のｐチャネルＭＯ
Ｓトランジスタ７２は、図１１（特に図１１Ａ）の断面
構造で示すように、前述の図８Ａと同様の構成、即ち出
力部周辺の一方のｐ型高濃度領域５７Ａをソースとし、
他方のｐ型高濃度領域５７Ｂをドレインとして、両領域
５７Ａ及び５７Ｂ間上にゲート絶縁膜５１を介してゲー
ト電極７４を形成して構成される。

【００６５】このゲート電極７４が出力バッファ４４を
構成するソースフォロワ回路４３の出力端ｔ、従って駆
動用ＭＯＳトランジスタ４１のソースに接続される。

【００６６】その他の構成は、図３と同様であるので、
対応する部分には同一符号を付して重複説明を省略す
る。図１０Ｂは、図１０Ａの水平転送レジスタ部３４か
ら出力６へかけての等価回路を示す。また、このＣＣＤ
固体撮像素子８１において、そのデイプレッション型の
ｐチャネルＭＯＳトランジスタ構造６２として、図１２
Ａに示すように、前述の図５Ａと同様にゲート電極を水
平出力ゲート部３５のゲート電極５０の延長部を利用し
た構成とすることも可能である。この構成のＣＣＤ固体
撮像素子の等価回路を図１２Ｂに示す。

【００６７】このＣＣＤ固体撮像素子８１においても、
負荷電源を廃止できると同時に、前述と同様に出力信号
が出力部周辺のｐ型高濃度領域５７Ａに重畳され、ｐ型
高濃度領域５７Ａとフローティングディフージョン領域
３７間に発生していた寄生容量を見かけ上、低減するこ
とができ、フローティングディフージョン領域３７から
の電荷電圧変換に際して高変換効率を実現できる。また
フローティングディフージョン領域３７と駆動用ＭＯＳ
トランジスタ４１のゲートとの間の配線と、ｐ型高濃度
領域５７Ａとの間の寄生容量も低減することができ、よ
り一層変換効率の向上が図れる。

【００６８】尚、上例ではインターライン転送方式のＣ
ＣＤ固体撮像素子に適用したが、その他、フレームイン
ターライン転送方式等のＣＣＤ固体撮像素子にも適用で
きる。

【００６９】上例では電荷電圧変換手段としてフローテ
ィングディフージョン領域を採用したＣＣＤ固体撮像素
子に適用したが、その他、電荷電圧変換手段としてフロ
ーティングゲートを採用したＣＣＤ固体撮像素子にも適
用できる。

【００７０】また、本発明は、ＣＣＤ遅延素子や、ＣＣ
Ｄラインセンサ（固体撮像素子）などの電荷転送装置に
も適用できる。

【００７１】

【発明の効果】本発明に係る電荷転送装置によれば、夫
々ｐ型半導体ウエル領域に設けられたＣＣＤレジスタ部
周辺のｐ型高濃度領域と、出力部周辺のｐ型高濃度領域
を分離し、その間に分離領域を形成し、出力部周辺のｐ
型高濃度領域に低い電圧を印加し、ＣＣＤレジスタ部周
辺のｐ型高濃度領域に高い電圧を印加して構成すること
により、垂直転送レジスタ部の電荷転送時の駆動電圧を
０Ｖと正電圧とすることができ、その結果、電荷転送装
置において負電源を廃止することができる。

【００７２】分離領域をｐ型低濃度領域又は水平出力ゲ
ート電極を利用したｐチャネルＭＯＳトランジスタ等に
よる抵抗領域で構成することにより、製造を容易にして
負電源の廃止を可能にする。

【００７３】ＣＣＤレジスタ部周辺のｐ型高濃度領域に
印加する電圧を垂直駆動クロック電圧（読み出しを除
く）の高レベル電圧に設定するときは、電源数を少なく
することができる。

【００７４】出力部周辺のｐ型高濃度領域に出力信号を
重畳するときは、電荷電圧変換部とｐ型高濃度領域との
間の寄生容量を低減することができ、電荷電圧変換部で
の高変換効率を図ることができる。

【図面の簡単な説明】

【図１】Ａ本発明に係る電荷転送装置を固体撮像素子
に適用した場合の一実施の形態を示す構成図である。Ｂその等価回路図である。

【図２】Ａ図１のＡ−Ａ線上の断面図である。Ｂ図１のＢ−Ｂ線上の断面図である。Ｃ図１のＣ−Ｃ線上の断面図である。

【図３】Ａ本発明に係る電荷転送装置を固体撮像素子
に適用した場合の他の実施の形態を示す構成図である。Ｂその等価回路図である。

【図４】Ａ図３ＡのＡ−Ａ線上の断面図である。Ｂ図３ＡのＢ−Ｂ線上の断面図である。Ｃ図３ＡのＣ−Ｃ線上の断面図である。

【図５】Ａ図３ＡにおけるｐチャネルＭＯＳトランジ
スタ構造６２の他の例を示す断面図（図３ＡのＢ−Ｂ断
面に対応する）である。Ｂこの実施の形態での等価回路図である。

【図６】本実施の形態に係る固体撮像素子のＣＣＤレジ
スタ部の基板深さ方向のポテンシャル図である。

【図７】本実施の形態に係る固体撮像素子の動作時のポ
テンシャル図である。

【図８】Ａ本発明に係る電荷転送装置を固体撮像素子
に適用した場合の他の実施の形態を示す構成図である。Ｂ図８Ａの等価回路図である。

【図９】Ａ図８ＡのＡ−Ａ線上の断面図である。Ｂ図８ＡのＢ−Ｂ線上の断面図である。Ｃ図８ＡのＣ−Ｃ線上の断面図である。

【図１０】Ａ本発明に係る電荷転送装置を固体撮像素
子に適用した場合のさらに他の実施の形態を示す構成図
である。Ｂ図１０Ａの等価回路図である。

【図１１】Ａ図１０ＡのＡ−Ａ線上の断面図である。Ｂ図１０ＡのＢ−Ｂ線上の断面図である。Ｃ図１０ＡのＣ−Ｃ線上の断面図である。

【図１２】Ａ図９ＡにおけるｐチャネルＭＯＳトラン
ジスタ構造６２の他の例を示す断面図（図９ＡのＢ−Ｂ
断面に対応する）である。Ｂこの実施の形態での等価回路図である。

【図１３】Ａ従来例に係る固体撮像素子の構成図であ
る。Ｂその等価回路図である。

【図１４】Ａ図１１ＡのＡ−Ａ線上の断面図である。Ｂ図１１ＡのＢ−Ｂ線上の断面図である。Ｃ図１１ＡのＣ−Ｃ線上の断面図である。

【図１５】従来例の固体撮像素子のＣＣＤレジスタ部の
基板深さ方向のポテンシャル図である。

【図１６】従来例の固体撮像素子の動作時のポテンシャ
ル図である。

【符号の説明】

３１，６１，７１，８１‥‥ＣＣＤ固体撮像素子、３２
‥‥受光部、３３‥‥垂直転送レジスタ部、３４‥‥水
平転送レジスタ部、３５‥‥水平出力ゲート部、３６‥
‥出力部、３７‥‥フローティングディフージョン領
域、３８‥‥リセットゲート部、３９‥‥リセットドレ
イン領域、４３‥‥ソースフォロワ回路、４４‥‥出力
バッファ、４７‥‥ｐ型半導体ウエル領域、４８‥‥ｎ
型埋込み領域、５０‥‥水平出力ゲート部のゲート電
極、５６，５７‥‥ｐ型高濃度領域、５８‥‥ｐ型低濃
度領域（分離領域）、６２‥‥デイプレッション型のｐ
チャネルＭＯＳトランジスタ（分離領域）、６９‥‥デ
イプレッション型のｐチャネルＭＯＳトランジスタのゲ
ート電極、７２‥‥エンハンスメント型のｐチャネルＭ
ＯＳトランジスタ、７３‥‥ｐチャネルソースフォロワ
回路

Claims

【特許請求の範囲】

【請求項１】ＣＣＤレジスタ部及び出力部のｐ型半導
体ウエル領域がつながって形成されると共に、該ｐ型半
導体ウエル領域にｐ型高濃度領域が設けられ、ＣＣＤレジスタ部周辺の前記ｐ型高濃度領域と出力部周
辺の前記ｐ型高濃度領域とが分離領域を介して接続さ
れ、前記出力部周辺のｐ型高濃度領域に低い電圧が印加さ
れ、前記ＣＣＤレジスタ部周辺のｐ型高濃度領域に高い
電圧が印加されて成ることを特徴とする電荷転送装置。
【請求項２】前記ＣＣＤレジスタ部周辺のｐ型高濃度
領域に印加する電圧が、垂直転送クロック電圧の電荷転
送時の高レベルに設定されて成ることを特徴とする請求
項１に記載の電荷転送装置。
【請求項３】前記分離領域がｐ型低濃度領域による抵
抗領域で形成されて成ることを特徴とする請求項１に記
載の電荷転送装置。
【請求項４】前記分離領域が、専用のゲート電極を利
用したｐチャネルＭＯＳトランジスタによる抵抗領域で
形成されて成ることを特徴とする請求項１に記載の電荷
転送装置。
【請求項５】前記分離領域が、水平出力ゲート電極を
利用したｐチャネルＭＯＳトランジスタによる抵抗領域
で形成されて成ることを特徴とする請求項１に記載の電
荷転送装置。
【請求項６】前記出力部周辺のｐ型高濃度領域に出力
信号を重畳させて成ることを特徴とする請求項１に記載
の電荷転送装置。
【請求項７】前記出力部周辺のｐ型高濃度領域をｐチ
ャネルＭＯＳトランジスタのソースとし、前記出力部周辺のｐ型高濃度領域から前記ＣＣＤレジス
タ部周辺のｐ型高濃度領域へ流れる電流路を負荷回路と
したｐチャネルソースフォロワ回路が構成され、前記ｐチャネルＭＯＳトランジスタのゲートが前記出力
部の電荷電圧変換回路を経た出力端子に接続されて成る
ことを特徴とする請求項６に記載の電荷転送装置。